CN111739936A - 一种半导体器件及其形成方法 - Google Patents

一种半导体器件及其形成方法 Download PDF

Info

Publication number
CN111739936A
CN111739936A CN202010786200.XA CN202010786200A CN111739936A CN 111739936 A CN111739936 A CN 111739936A CN 202010786200 A CN202010786200 A CN 202010786200A CN 111739936 A CN111739936 A CN 111739936A
Authority
CN
China
Prior art keywords
dielectric layer
trench
region
forming
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010786200.XA
Other languages
English (en)
Other versions
CN111739936B (zh
Inventor
宋金星
丛茂杰
袁家贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
SMIC Manufacturing Shaoxing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SMIC Manufacturing Shaoxing Co Ltd filed Critical SMIC Manufacturing Shaoxing Co Ltd
Priority to CN202010786200.XA priority Critical patent/CN111739936B/zh
Publication of CN111739936A publication Critical patent/CN111739936A/zh
Application granted granted Critical
Publication of CN111739936B publication Critical patent/CN111739936B/zh
Priority to US17/116,703 priority patent/US20220045181A1/en
Priority to EP20214235.2A priority patent/EP3800670A3/en
Priority to JP2021018701A priority patent/JP7127168B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种半导体器件及其形成方法。该半导体器件的元胞区中设置有屏蔽栅场效应晶体管，并在非元胞区中设置有超势垒整流器，并且超势垒整流器中第二介质层的上部介质层和下部介质层之间可以基于鸟嘴结构平滑连接，避免了在第二介质层的上部介质层和下部介质层之间存在尖端结构，并可以有效改善第二介质层的上部介质层的底部厚度过薄而容易引发漏电流的问题。

Description

一种半导体器件及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件及其形成方法。
背景技术
屏蔽栅场效应晶体管（Shielded Gate Trench，SGT），由于其具有较低的栅漏电容Cgd、很低的导通电阻、以及较高的耐压性能，进而更有利于半导体集成电路的灵活应用。具体而言，在屏蔽栅场效应晶体管中，通过在栅电极的下方设置屏蔽电极，从而可以大幅降低了栅漏电容，并且屏蔽栅场效应晶体管的漂流区中还具有较高的杂质载流子浓度，能够为器件的击穿电压提供额外的益处，相应的可以降低导通电阻。
进一步的，针对具有屏蔽栅场效应晶体管的半导体器件而言，在关断晶体管时为了实现其快速关断、提高其反向恢复速度，通常会在半导体器件中还额外设置整流器，例如超势垒整流器（SBR，Supper Barrier Rectifier），以在晶体管的关断过程中，提高器件的关断速度。
具体参考图1所示的结构示意图，所述半导体器件中不仅设计有用于构成屏蔽栅场效应晶体管的元胞区10A，通常还设计有用于构成超势垒整流器（SBR）的整流区10C。目前，在制备屏蔽栅场效应晶体管和超势垒整流器（SBR）时，其制备工艺通常包括如下步骤。
第一步骤，利用掩模层直接对衬底10进行刻蚀，以在元胞区10A和整流区10C中均形成满足深度要求的沟槽11A/11C。
第二步骤，在各个沟槽11A/11C的底壁和侧壁上同时形成初始介质层21A/21C。
第三步骤，沉积电极材料层，并执行回刻蚀工艺以降低电极材料层在各个沟槽中的高度，以在各个沟槽的底部形成屏蔽电极31A/31C。此时，即相应的暴露出所述初始介质层21A/21C中高于屏蔽电极的部分。
第四步骤，去除所述初始介质层21A/21C中高于屏蔽电极的部分，并暴露出所述沟槽11A/11C高于屏蔽电极的上部侧壁。应当认识到，在第三步骤中回刻蚀电极材料层时，会对暴露出的初始介质层产生刻蚀损伤，因此通过该步骤即可去除受到刻蚀损伤的初始介质层。
第五步骤，利用第一掩模执行光刻工艺，以遮挡整流区10C，并暴露出元胞区10A，以及执行第一氧化工艺以在元胞区10A中的沟槽11A的上部侧壁上形成第一厚度的上部介质层22A。
第六步骤，利用第二掩模执行光刻工艺，以遮挡元胞区10A，并暴露出整流区10C，以及执行第二氧化工艺以在整流区10C中的沟槽11C的上部侧壁上形成第二厚度的上部介质层22C，所述第二厚度小于所述第一厚度。
第七步骤，在所述元胞区10A和所述整流区10C的沟槽11A/11C中填充栅电极32A/32C。
需要说明的是，针对整流区10C而言，通过形成厚度较薄的上部介质层22C，以使最终所构成的超势垒整流器（SBR）具有较低的开启电压，从而能够在器件关断时导通。然而，正是由于整流区10C中的上部介质层22C所需求的厚度较薄，因此在执行氧化工艺以制备时，常常会在拐角位置20C出现氧化不完全（例如，拐角位置20C的侧壁难以和氧充分接触），从而导致拐角位置20C的氧化层厚度过小，进而会引发器件的漏电流问题。
此外，由于元胞区10A中影响屏蔽栅场效应晶体管的器件性能的上部介质层22A，和整流区10C中影响超势垒整流器的开启性能的上部介质层22C，两者通常需要设置不同的厚度以满足各自器件的需求，为此，则在不同步骤中分别制备该两个上部介质层时，则一般要采用两道光罩并执行两道光刻工艺，其制备工艺繁杂、成本较高，并且当在光刻工艺形成光刻胶以遮挡其中一个沟槽时，还容易引发光刻胶残留于沟槽中的问题。
发明内容
本发明的目的在于提供一种半导体器件，以改善器件的漏电流问题, 并有利于简化器件的制备工艺。
为此，本发明提供一种半导体器件，包括：
衬底，所述衬底上定义有元胞区和非元胞区，所述非元胞区包括源极连接区；
在所述元胞区中形成有屏蔽栅场效应晶体管，所述屏蔽栅场效应晶体管包括：形成在所述衬底中的第一沟槽；覆盖所述第一沟槽的底壁和侧壁的第一介质层；以及，依次堆叠在所述第一沟槽中的屏蔽电极、隔离层和第一栅电极；
在所述非元胞区中形成有超势垒整流器，所述超势垒整流器包括：形成在所述衬底中的第二沟槽；覆盖所述第二沟槽的底壁和侧壁的第二介质层，所述第二介质层包括上下连接的第二下部介质层和第二上部介质层，所述第二上部介质层的厚度小于所述第二下部介质层的厚度，并且所述第二下部介质层靠近所述第二上部介质层的连接端为厚度逐渐减小的鸟嘴结构，所述第二上部介质层平滑连接所述第二下部介质层的所述鸟嘴结构，所述第二上部介质层的厚度还小于所述第一介质层中高度对应于所述第一栅电极的部分的厚度；以及，填充所述第二沟槽的第二栅电极，所述第二栅电极由所述第二沟槽的底部向上填充至高于所述屏蔽电极的位置，并且所述第二栅电极和所述屏蔽电极均由所述源极连接区电性引出；以及，
源极区和阱区，形成在所述第一沟槽侧边的衬底中并和所述栅电极具有横向重叠区域，以及所述源极区和所述阱区还形成在所述第二沟槽侧边的衬底中并和所述第二栅电极具有横向重叠区域。
可选的，所述非元胞区包括整流区和源极连接区；其中，所述超势垒整流器形成在所述整流区中；以及，在所述源极连接区中形成有源极连接结构，所述源极连接结构包括：形成在所述衬底中形成的第三沟槽；覆盖所述第三沟槽的底壁和侧壁的第三介质层；以及，填充所述第三沟槽的连接电极，所述连接电极和所述屏蔽电极相互连接，以用于电性引出所述屏蔽电极。
可选的，所述半导体器件具有多个元胞区和至少一个整流区，所述多个元胞区中的多个第一沟槽均沿着预定方向延伸，所述至少一个整流区中的至少一个第二沟槽排布在所述多个第一沟槽之间，以及所述多个第一沟槽的端部均延伸至所述第三沟槽以和所述第三沟槽连通。
可选的，所述非元胞区包括源极连接区，在所述源极连接区中形成有源极连接结构，所述源极连接结构包括：
形成在所述衬底中的第三沟槽，其中至少部分第三沟槽构成所述超势垒整流器的第二沟槽，所述第三沟槽中用于构成第二沟槽的区域定义为功能集成区；
覆盖所述第三沟槽的底壁和侧壁的第三介质层，并且所述第三介质层中位于所述功能集成区中的部分还用于构成所述超势垒整流器的第二介质层；以及，
填充所述第三沟槽的连接电极，所述连接电极和所述屏蔽电极电性连接，并且所述连接电极中位于所述功能集成区中的部分还用于构成所述超势垒整流器的第二栅电极。
可选的，所述半导体器件具有多个元胞区，所述多个元胞区中的多个第一沟槽均沿着预定方向延伸，并使所述第一沟槽的端部延伸至所述第二沟槽，以和所述第二沟槽连通。
可选的，所述第二上部介质层的厚度介于40 Å ~100 Å。
可选的，所述第一介质层包括上下连接的第一下部介质层和第一上部介质层，所述第一下部介质层覆盖所述第一沟槽的底壁和所述第一沟槽对应于所述屏蔽电极的侧壁，所述第一上部介质层至少覆盖所述第一沟槽对应于所述第一栅电极的侧壁。
可选的，所述第一下部介质层靠近所述第一上部介质层的连接端为厚度逐渐减小的鸟嘴结构，并且所述第一下部介质层的鸟嘴结构的高度位置和所述第二下部介质层的鸟嘴结构的高度位置相同。
可选的，所述第一沟槽和所述第二沟槽的深度相同。
另外，本发明还提供了一种半导体器件的形成方法，包括：
提供一衬底，所述衬底上定义有元胞区和非元胞区；
在所述衬底中形成多个沟槽，所述多个沟槽包括位于所述元胞区中的第一沟槽和位于所述非元胞区中的第二沟槽；
在所述多个沟槽的底壁和下部侧壁上形成下部介质层，包括：在所述第一沟槽中形成第一下部介质层，以及在所述第二沟槽中形成第二下部介质层，并至少使所述第二下部介质层的端部为厚度逐渐减小的鸟嘴结构；
在所述多个沟槽的上部侧壁上形成上部介质层，包括：在所述第一沟槽的上部侧壁上形成牺牲介质层，以及在所述第二沟槽的上部侧壁上形成第二上部介质层，所述第二上部介质层的厚度小于所述第二下部介质层的厚度，并且所述第二上部介质层平滑连接所述第二下部介质层的所述鸟嘴结构；
在所述多个沟槽中形成电极结构，包括：在所述第一沟槽的底部形成屏蔽电极，在所述第二沟槽中形成第二栅电极，所述第二栅电极和所述屏蔽电极电性连接，并且所述第二栅电极由第二沟槽的底部向上填充至高于所述屏蔽电极的位置；以及，在所述第一沟槽高于所述屏蔽电极的空间中依次形成隔离层、第一上部介质层和第一栅电极，并且所述第一上部介质层的厚度大于所述第二上部介质层的厚度；以及，
形成阱区和源极区，所述阱区和所述源极区形成在所述第一沟槽侧边的衬底中以用于在所述元胞区中形成屏蔽栅场效应晶体管，所述阱区和所述源极区还形成在所述第二沟槽侧边的衬底中，以用于在所述非元胞区中形成超势垒整流器。
可选的，在所述衬底中形成多个沟槽的方法包括：
在所述衬底的顶表面上形成掩模层，并利用所述掩模层刻蚀所述衬底，以在所述元胞区的衬底中形成第一上部沟槽和在所述非元胞区的衬底中形成第二上部沟槽；
在所述第一上部沟槽的侧壁和所述第二上部沟槽的侧壁上均依次形成氧化硅层和氮化硅层，并暴露出所述第一上部沟槽的底部和所述第二上部沟槽的底部；以及，
以所述氮化硅层为掩模，刻蚀所述第一上部沟槽的底部和所述第二上部沟槽的底部，以使所述第一上部沟槽的底部和所述第二上部沟槽的底部均向下延伸，以形成所述第一沟槽和所述第二沟槽。
可选的，在所述多个沟槽的底壁和下部侧壁上形成下部介质层的方法包括：在所述氧化硅层和所述氮化硅层的掩模下，执行局部氧化工艺，以在所述第一沟槽中形成具有鸟嘴结构的第一下部介质层，以及在所述第二沟槽中形成具有鸟嘴结构的第二下部介质层。
可选的，在所述多个沟槽的上部侧壁上形成上部介质层的方法包括：
去除所述氧化硅层和所述氮化硅层，以暴露出所述第一沟槽和所述第二沟槽高于所述下部介质层的上部侧壁；以及，执行第一氧化工艺，以在所述第一沟槽的上部侧壁上形成所述牺牲介质层，以及在所述第二沟槽的上部侧壁上形成所述第二上部介质层。
可选的，在所述多个沟槽中形成电极结构的方法包括：
在所述多个沟槽中填充电极材料层，以及位于所述第二沟槽中的电极材料层构成所述第二栅电极，所述第二栅电极覆盖所述第二上部介质层；
部分去除位于所述第一沟槽中的电极材料层，以形成位于所述第一沟槽的底部的屏蔽电极，并暴露出所述第一沟槽中的牺牲介质层；
在所述第一沟槽中形成隔离层以遮盖所述屏蔽电极，以及去除所述牺牲介质层，以暴露出所述第一沟槽的上部侧壁；
执行第二氧化工艺，在所述第一沟槽的上部侧壁上形成第一上部介质层，并在所述第一沟槽中形成所述第一栅电极。
本发明提供的半导体器件，在元胞区中形成有第一介质层、屏蔽电极、第一栅电极、阱区和源极区，以用于构成屏蔽栅场效应晶体管，以及在非元胞区中形成有第二介质层、第二栅电极、阱区和源极区，以用于构成超势垒整流器。其中，超势垒整流器中第二介质层的上部介质层的厚度小于屏蔽栅场效应晶体管中第一介质层的上部介质层的厚度，以使所述超势垒整流器具备低阈值电压，从而在屏蔽栅场效应晶体管关断时，所述超势垒整流器可以开启以实现其整流作用，提高器件的关断速度。
其中，超势垒整流器中的第二介质层的下部介质层具有鸟嘴结构，从而使得第二介质层的上部介质层能够和下部介质层的鸟嘴结构平滑连接，避免了第二介质层中的上部介质层和下部介质层在其连接处存在尖端结构而导致电场集中的现象，并可以有效改善第二介质层中在连接处的厚度过薄的问题，大大降低了器件的漏电流问题。
此外，超势垒整流器中的第二栅电极还从第二沟槽的底部向上填充至高于屏蔽电极的位置，以使所述第二栅电极呈现为一体化的电极结构。与传统工艺中上下分离的电极结构相比，一体化结构的第二栅电极的制备工艺更简单，并且基于一体化结构的第二栅电极，还可以进一步简化第二介质层中的第二上部介质层的制备过程。具体而言，一体化结构的第二栅电极可以覆盖较大范围的第二上部介质层，从而可直接保留所述第二上部介质层而不需要再额外执行光刻工艺以形成遮盖第一沟槽的光刻胶，不仅可以节省一道光刻工艺，并且还能够避免光刻胶残留于第一沟槽中而影响所形成的屏蔽栅场效应晶体管的性能。
附图说明
图1为现有的一种半导体器件的结构示意图；
图2为本发明实施例一中的半导体器件的一种版图结构；
图3为图2所示的本发明实施例一中的半导体结构在aa’方向上剖面示意图；
图4为本发明实施例二中的半导体器件的另一种版图结构；
图5为本发明一实施例中的半导体器件的形成方法的流程示意图；
图6~图15为本发明一实施例中的半导体器件的形成方法在其制备过程中的结构示意图。
其中，附图标记如下：
10C-整流区；
11A/11C-沟槽；
21A/21C-初始介质层；
22A/22C-上部介质层；
20C-拐角位置；
31A/31C-屏蔽电极；
32A/32C-栅电极；
10/100-衬底；
10A/100A-元胞区；
100B-源极连接区；
110A-第一沟槽；
111A-第一上部沟槽；
110B-第二沟槽；
111B-第二上部沟槽；
120-掩模层；
130-氧化硅层；
140-氮化硅层；
200A-第一介质层；
210A-第一下部介质层；
220A-第一上部介质层；
200B-第二介质层；
210B-第二下部介质层；
220B-第二上部介质层；
310A-屏蔽电极；
320A-第一栅电极；
300B-第二栅电极；
410-阱区；
420-源极区。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图2为本发明实施例一中的半导体器件的一种版图结构，图3为图2 所示的本发明实施例一中的半导体结构在aa’方向上剖面示意图。如图2和图3所示，所述半导体器件包括衬底100，所述衬底100上定义有元胞区100A和非元胞区。其中，所述元胞区100A中形成有屏蔽栅场效应晶体管，本实施例中，所述半导体器件具有多个元胞区100A，从而可以构成多个屏蔽栅场效应晶体管。以及，所述非元胞区中形成有超势垒整流器（SBR）。
继续参考图2和图3所示，所述屏蔽栅场效应晶体管包括：形成在元胞区100A的衬底中的第一沟槽110A；覆盖所述第一沟槽110A的底壁和侧壁的第一介质层200A；以及，依次堆叠在所述第一沟槽110A中的屏蔽电极310A、隔离层和第一栅电极320A。具体的，所述屏蔽电极310A和第一栅电极320A之间设置所述隔离层，以使所述屏蔽电极310A和第一栅电极320A相互隔离。
以及，所述超势垒整流器包括：形成在所述非元胞区（即，本实施例中的源极连接区100B）的衬底中的第二沟槽110B；覆盖所述第二沟槽110B的底壁和侧壁的第二介质层200B；以及，填充所述第二沟槽200B的第二栅电极300B。
此外，在进一步的方案中，所述非元胞区中还形成有源极连接结构，以用于对所述屏蔽栅场效应晶体管中的屏蔽电极进行电性引出。
具体的，所述源极连接结构包括：形成在所述衬底中的第三沟槽；覆盖所述第三沟槽的底壁和侧壁的第三介质层；以及，填充所述第三沟槽的连接电极，所述连接电极和所述屏蔽电极相互连接，以用于实现屏蔽栅场效应晶体管中的屏蔽电极的电性引出。
需要说明的是，一种可选的方案中，所述非元胞区包括整流区和源极连接区。以及，所述超势垒整流器（SBR）形成在所述整流区中，所述源极连接结构形成在所述源极连接区中。即，在一种可选的方案中，整流区和源极连接区分别位于不同的区域，以分别执行其对应的功能。该方案将在后续内容中进行详细说明。
而另一种可选的方案中，重点参考图2所示，所述非元胞区包括源极连接区100B，并且所述源极连接区100B不仅可用于实现屏蔽栅场效应晶体管中的屏蔽电极的电性引出，并且还进一步形成有超势垒整流器（SBR）。即，在另一种可选的方案中，可以在不额外预留整流区空间的情况下在源极连接区100B中直接集成超势垒整流器（SBR），有效提高了器件中元胞区的空间利用率。
本实施例中，重点针对图2所示的方案（即，超势垒整流器集成设置于源极连接区100B中）进行详细说明。此时，可以认为，所述源极连接区100B中，其至少部分第三沟槽构成所述超势垒整流器的第二沟槽，例如可将所述第三沟槽中用于构成第二沟槽的区域定义为功能集成区；以及，所述源极连接结构的第三介质层中位于所述功能集成区中的部分即用于构成所述超势垒整流器的第二介质层；以及，所述源极连接结构的连接电极中位于所述功能集成区中的部分即用于构成所述超势垒整流器的第二栅电极。进一步的，所述源极区和所述阱区即形成在所述功能集成区的衬底中。
应当认识到，所述源极连接区可以部分或全部定义为功能集成区，具体可根据半导体器件的实际需求对应调整。图2中仅重点示意出了元胞区的结构和源极连接区中的功能集成区的结构。
重点参考图2和图3所示，本实施例中，所述第一沟槽110A和所述第二沟槽110B相互连通，进而可使填充在第一沟槽110A中的屏蔽电极310A和填充在第二沟槽110B中的第二栅电极300B相互连接，以同时实现对第一沟槽110A中的屏蔽电极310A的电性引出。此外，所述第一沟槽110A和所述第二沟槽110B还可以在同一步骤中同时形成，从而使得所述第一沟槽110A和所述第二沟槽110B的深度相同或者接近相同。
进一步的，所述第一沟槽110A沿着第一方向延伸，并使所述第一沟槽110A的端部延伸至所述第二沟槽110B，以和所述第二沟槽110B连通。以及，所述第二沟槽110B沿着第二方向延伸。本实施例中，多个元胞区100A对应形成有多个第一沟槽110A，所述多个第一沟槽110A依次平行排布，并均延伸至所述第二沟槽110B。
重点参考图3所示，所述第一介质层200A包括上下连接的第一下部介质层210A和第一上部介质层220A。例如，所述第一介质层200A中低于预定深度位置的部分构成第一下部介质层210A，以及所述第一介质层200A中高于预定深度位置的部分构成第一上部介质层220A。
其中，所述第一下部介质层210A覆盖所述第一沟槽110A的底壁和所述第一沟槽110A对应于所述屏蔽电极310A侧壁。需要说明的是，所述第一下部介质层210A的厚度可以根据所形成的屏蔽栅场效应晶体管的耐压性能对应调整，此处不做具体限制。例如，当所形成的屏蔽栅场效应晶体管为高压晶体管时，则可以形成厚度较大的第一下部介质层210A，以实现高压晶体管的耐压性能；或者，当所形成的屏蔽栅场效应晶体管为低压晶体管时，则可以形成厚度较薄的第一下部介质层210A。
以及，所述第一上部介质层220A覆盖所述第一沟槽110A高于所述第一下部介质层210A的侧壁，并覆盖所述第一沟槽110A对应于所述第一栅电极320A的侧壁。所述第一上部介质层220A用于构成屏蔽栅场效应晶体管的栅极氧化层，因此可以根据所构成的屏蔽栅场效应晶体管的开启电压对应调整所述第一上部介质层220A的厚度。通常来说，为了保证所形成的屏蔽栅场效应晶体管的开启性能，则元胞区10A中的第一上部介质层220A的厚度通常不能太小。
此外，本实施例中，所述第一上部介质层220A的厚度小于所述第一下部介质层210A的厚度。
如上所述，所述屏蔽电极310A和所述第一栅电极320A上下堆叠设置，并且在所述屏蔽电极310A和所述第一栅电极320A之间还设置有隔离层，以利用所述隔离层使所述屏蔽电极310A和所述第一栅电极320A相互分隔。
本实施例中，可以认为，所述第一栅电极320A的底部位置对应于所述预定深度位置，基于此，所述第一下部介质层210A即包括所述第一介质层200A中低于所述第一栅电极的部分，以及所述第一上部介质层220A即包括所述第一介质层200A中高度对应于所述第一栅电极320A的部分。
继续参考图3所示，本实施例中，所述第二介质层200B包括上下连接的第二下部介质层210B和第二上部介质层220B。例如，所述第二介质层200B中低于预定深度位置的部分构成第二下部介质层210B，以及所述第二介质层200B中高于预定深度位置的部分构成第二上部介质层220B。
如上所述，本实施例中，可以认为所述第一栅电极320A的底部位置即对应于所述预定深度位置，基于此，所述第二下部介质层210B即包括所述第二介质层200B中低于所述第一栅电极320A的部分，以及所述第二上部介质层220B即包括所述第二介质层200B中高度对应于所述第一栅电极320A的部分。
其中，所述第二下部介质层210B覆盖所述第二沟槽110B的底壁和所述第二沟槽110B低于预定深度位置的侧壁，所述第二上部介质层220B承接所述第二下部介质层210B而形成在所述第二下部介质层210B的上方，以覆盖所述第二沟槽110B高于预定深度位置的侧壁。
并且，所述第二下部介质层210B和所述第二上部介质层220B为平滑连接。具体的，所述第二下部介质层210B靠近所述第二上部介质层220B的连接端为厚度逐渐减小的鸟嘴结构，所述第二上部介质层220B靠近所述第二下部介质层210B的连接端平滑连接所述第二下部介质层210B的鸟嘴结构。
需要说明的是，由于第二下部介质层210B以其鸟嘴结构平滑连接所述第二上部介质层220B，有效改善了第二上部介质层220其连接端的厚度过小的问题，并且在连接处也没有出现尖端结构，避免了电场在尖端结构处聚集而进一步引出的漏电流问题。
本实施例中，所述第一介质层200A中的第一下部介质层210A靠近所述第一上部介质层220A的连接端也为厚度逐渐减小的鸟嘴结构，以及所述第一下部介质层210A的鸟嘴结构的高度位置和所述第二下部介质层210B的鸟嘴结构的高度位置相同或接近相同。具体的，可以在同一工艺步骤中同时制备所述第一下部介质层210A和所述第二下部介质层210B，以同时形成第一下部介质层210A的鸟嘴结构和所述第二下部介质层210B的鸟嘴结构，并使第一下部介质层210A的鸟嘴结构的高度位置和所述第二下部介质层210B的鸟嘴结构的高度位置相同或接近相同。
进一步的，所述第二栅电极300B形成在所述第二介质层200B上，并填充所述第二沟槽110B，并且所述第二栅电极300B由所述第二沟槽110B的底部向上填充至高于所述屏蔽电极310A的位置。具体的，使所述第二栅电极300B的顶表面高于所述第一栅电极320A的底表面，此时所述第二栅电极300B即具有和所述第一栅电极320A横向空间重叠的部分，从而可构成所述超势垒整流器。例如，所述第二栅电极300B的顶表面可以和所述第一栅电极320A的顶表面齐平或接近齐平。
即，本实施例中，在所述源极连接区100B的第二沟槽110B的侧边也形成有源极区420和阱区410，如此一来，即可进一步利用所述第二栅电极300B构成超势垒整流器（SBR）。此外，所述第二栅电极300B是由沟槽底部向上填充至满足高度要求的位置以构成一体化的电极结构，与传统工艺中形成上下分离的电极结构相比，一体化的电极结构的制备工艺更简单。
进一步的，由于所述第二上部介质层220B的厚度较薄，进而使得所构成的超势垒整流器（SBR）能够在较低的电压下导通（例如，在低于0.7V的电压下导通，进一步的低于0.55V等），进而实现电流整流，以实现器件的快速关断。本实施例中，所述第二介质层200B中的第二上部介质层220B（包括，所述第二介质层200B中高度对应于所述第一栅电极的部分）的厚度小于所述第一介质层200A中的第一上部介质层220A（包括，第一介质层200A中高度对应于第一栅电极的部分）的厚度。由于第二上部介质层220B的厚度小于第一上部介质层220A的厚度，从而使得对应于第一上部介质层220A所构成的屏蔽栅场效应晶体管在关断的情况下，对应于第二上部介质层220B所构成的超势垒整流器（SBR）仍能够在较低的电压下开启，以实现其整流作用。
具体的， 所述第二上部介质层220B的厚度例如介于40 Å ~100 Å。需要说明的是，所述第二上部介质层220B的厚度还可以根据阱区410的离子掺杂浓度对应调整。例如，当阱区410的离子掺杂浓度较高时，则可以进一步降低第二上部介质层220B的厚度，以维持所述超势垒整流器的低阈值电压；或者，当第二上部介质层220B的厚度较大时，则可以降低所述阱区410的离子掺杂浓度，以维持所述超势垒整流器的低阈值电压。
继续参考图3所示，所述源极区420和所述阱区410不仅形成在元胞区100A中，以用于构成屏蔽栅场效应晶体管，并且还形成在源极连接区100B中，以用于构成超势垒整流器（SBR）。
具体的，在所述元胞区100A中，所述源极区420和所述阱区410形成在所述第一沟槽110A侧边的衬底100中，并和所述栅电极320A具有横向空间重叠的部分。在所述屏蔽栅场效应晶体管导通时，即会在所述阱区410中形成导电沟道，进而实现源极区和漏极区之间的电流流通。
以及，在所述源极连接区100B中（具体为所述源极连接区100B中的功能集成区），所述源极区420和所述阱区410形成在所述第二沟槽110B侧边的衬底100中，并和所述第二栅电极300B具有横向空间重叠的部分。在所述屏蔽栅场效应晶体管关断时，所述源极连接区100B中与屏蔽栅场效应晶体管并联的超势垒整流器（SBR）由于其具有低阈值电压而导通，从而使得阱区410中残余的导电粒子可以更快的导出，实现半导体器件的快速恢复。
综上所述，本实施例中，不仅可以利用源极连接区100B实现晶体管中屏蔽电极的电性引出，同时还可以将超势垒整流器（SBR）集成设置在源极连接区100B中。如此，即可以在不额外占用空间的情况下设置超势垒整流器，有效提高了屏蔽栅场效应晶体管的空间利用率。
实施例二
与实施例一的区别在于，本实施例中，所述非元胞区包括整流区和源极连接区，整流区和源极连接区分别位于不同的区域，以分别执行其对应的功能。即，超势垒整流器形成在所述整流区，并在源极连接区中形成有源极连接结构。
图4为本发明实施例二中的半导体器件的版图结构。如图4所示，所述非元胞区包括整流区100C和源极连接区100B。
其中，所述超势垒整流器即形成在所述整流区100C中。具体的，所述超势垒整流器的第二沟槽即形成在所述整流区100C的衬底中，以及所述第二介质层和所述第二栅电极即对应形成在所述整流区100C的第二沟槽中。
其中，所述第二介质层的结构和所述第二栅电极的结构可以和实施例一中的结构类似。即，所述第二介质层同样包括上下连接的第二下部介质层和第二上部介质层，所述第二上部介质层的厚度小于所述第二下部介质层的厚度，并且所述第二下部介质层靠近所述第二上部介质层的连接端为厚度逐渐减小的鸟嘴结构，所述第二上部介质层平滑连接所述第二下部介质层的所述鸟嘴结构。以及，所述第二栅电极也是由所述第二沟槽的底部向上填充至高于所述屏蔽电极的位置，例如所述第二栅电极向上填充至与所述第一栅电极的顶表面齐平，以使所述第二栅电极呈现为一体化的电极结构。
以及，在所述源极连接区100B中形成有源极连接结构，所述源极连接结构包括：形成在所述源极连接区100B的衬底中的第三沟槽（图中未示出）；覆盖所述第三沟槽的底壁和侧壁的第三介质层（图中未示出）；以及，填充所述第三沟槽的连接电极（图中未示出），所述连接电极和所述屏蔽电极相互连接，以用于电性引出所述屏蔽电极。
可选的方案中，所述元胞区100A中的屏蔽电极、所述整流区100C中的第二栅电极和所述源极连接区100B中的连接电极可均相互电性连接。
进一步的，所述半导体器件可以具有多个元胞区100A和至少一个整流区100C，所述多个元胞区100A中的多个第一沟槽均沿着预定方向延伸，所述至少一个整流区100C中的至少一个第二沟槽排布在所述多个第一沟槽之间，以及所述多个第一沟槽的端部均延伸至所述第三沟槽以和所述第三沟槽连通。本实施例中，还可使所述整流区100C中的第二沟槽也沿着预定方向延伸，并延伸至所述第三沟槽以和所述第三沟槽连通。
基于如上所述的半导体器件，以下结合附图5以及附图6~图15对形成所述半导体器件的方法进行详细说明。其中，图5为本发明一实施例中的半导体器件的形成方法的流程示意图，图6~图15为本发明一实施例中的半导体器件的形成方法在其制备过程中的结构示意图。
在步骤S100中，具体参考图6所示，提供一衬底100，所述衬底100上定义有元胞区100A和非元胞区。
其中，所述元胞区100A用于进一步形成屏蔽栅场效应晶体管。以及，如上述实施例二所述的，所述非元胞区可以包括分别位于不同区域的整流区和源极连接区，所述整流区用于进一步形成超势垒整流器，所述源极连接区用于形成电性连接晶体管中屏蔽电极的源极连接结构。或者，如上述实施例一所述的，所述非元胞区包括源极连接区，其不仅用于形成源极连接结构，并且还用于形成超势垒整流器。
本实施例中，以所述非元胞区包括源极连接区100B，并将源极连接结构和超势垒整流器（SBR）均形成在所述源极连接区100B中为例进行说明。
在步骤S200中，继续参考图6~图9所示，在所述衬底100中形成多个沟槽，所述多个沟槽包括位于所述元胞区100A中的第一沟槽110A和位于所述非元胞区（即，本实施例中的源极连接区100B）中的第二沟槽110B。本实施例中，所述第一沟槽110A和所述第二沟槽110B相互连通。
在后续工艺中，即在所述第一沟槽110A中形成第一介质层、屏蔽电极和第一栅电极，以用于构成屏蔽栅场效应晶体管；以及，在第二沟槽110B中形成第二介质层和第二栅电极，以用于构成超势垒整流器（SBR）和源极连接结构。
承如背景技术所述，现有技术中，在整流区中通过氧化工艺形成第二介质层中厚度较薄的上部介质层时，容易在拐角位置产生氧化不充分而导致所形成的氧化层厚度过小，进而会引发漏电流的问题。
有鉴于此，本实施例中，可以利用局部氧化工艺形成具有鸟嘴结构的下部介质层，进而在后续形成上部介质层时，可以确保靠近下部介质层的沟槽侧壁能够和氧充分反应，以保障所形成的上部介质层其连接处的厚度不会过小，并且还可以使得上部介质层的底部能够和下部介质层更为平滑的连接，进一步改善漏电流现象。
本实施例中，利用特定的形成方法制备沟槽，以使得所形成的沟槽的上部侧壁上依次覆盖有氧化硅层和氮化硅层，进而可以在所述氧化硅层和所述氮化硅层的掩模下执行局部氧化工艺，以形成具有鸟嘴结构的下部介质层。
具体而言，所述第一沟槽110A和所述第二沟槽110B的形成方法包括如下步骤。
第一步骤，具体参考图6所示，在所述衬底100的顶表面上形成掩模层120，并利用所述掩模层120刻蚀所述衬底100，以在所述衬底100中形成第一上部沟槽111A和第二上部沟槽111B，所述第一上部沟槽111A和所述第二上部沟槽111B的底部位于第一深度位置。
进一步的，在刻蚀所述衬底100之后，还可以执行氧化工艺以在所述第一上部沟槽111A和所述第二上部沟槽111B的内表面上形成牺牲氧化层，接着去除所述牺牲氧化层，以修复所述第一上部沟槽111A和所述第二上部沟槽111B其内表面的刻蚀损伤。
第二步骤，具体参考图7和图8所示，在所述第一上部沟槽111A的侧壁上和所述第二上部沟槽111B的侧壁上均依次形成氧化硅层130和氮化硅层140，并暴露出所述第一上部沟槽111A的底部和所述第二上部沟槽111B的底部。
其中，所述氧化硅层130和所述氮化硅层140的形成方法包括：依次形成氧化硅材料层和氮化硅材料层，并依次刻蚀所述氮化硅材料层和所述氧化硅材料层，以去除覆盖沟槽底部的氧化硅材料和氮化硅材料，进而暴露出所述第一上部沟槽111A的底部和所述第二上部沟槽111B的底部。
第三步骤，具体参考图9所示，以所述氮化硅层140为掩模，刻蚀所述第一上部沟槽111A的底部和第二上部沟槽111B的底部，以使所述第一上部沟槽111A的底部和第二上部沟槽111B的底部均进一步延伸至第二深度位置，进而形成所述第一沟槽110A和所述第二沟槽110B。
需要说明的是，本实施例中，利用至少两次刻蚀步骤形成深度较大的第一沟槽110A和第二沟槽110B，这与现有技术中仅利用一道刻蚀步骤直接形成深度较大的沟槽相比，本实施例中分步刻蚀的刻蚀精度更易于控制，有利于提高图形精度。并且，在利用所述氧化硅层130和所述氮化硅层140为掩模形成所述第一沟槽110A和所述第二沟槽110B之后，还继续保留所述氧化硅层130和所述氮化硅层140，从而在后续工艺中，即可以基于所述氧化硅层130和所述氮化硅层140进一步执行局部氧化工艺，以形成具有鸟嘴结构的下部介质层，该步骤具体参考步骤S300。
在步骤S300中，具体参考图10所示，在所述多个沟槽的底壁和下部侧壁上形成下部介质层，包括；在所述第一沟槽110A中形成第一下部介质层210A，以及在所述第二沟槽110B中形成第二下部介质层210B，并至少使所述第二下部介质层210B的端部为厚度逐渐减小的鸟嘴结构。
本实施例中，可以在同一工艺步骤中同时制备所述第一下部介质层210A和第二下部介质层210B，例如在同一氧化工艺中同时形成，从而使所述第一下部介质层210A和所述第二下部介质层210B的厚度一致或接近一致，以用于共同维持器件的耐高压性能。
具体的，所述第一下部介质层210A和所述第二下部介质层210B的形成方法包括：在所述氧化硅层130和所述氮化硅层140的掩模下，执行局部氧化工艺（LOCOS）以形成具有鸟嘴结构的第一下部介质层210A和具有鸟嘴结构的第二下部介质层210B。并且，基于局部氧化工艺所形成的氧化层，通常具有较大的厚度，从而可以有效保证所形成的屏蔽栅场效应晶体管具备较大的耐压性能。
接着参考图11所示，在形成所述第一下部介质层210A和所述第二下部介质层210B之后，即可去除所述氧化硅层和所述氮化硅层，以暴露出所述第一沟槽110A的上部侧壁和所述第二沟槽110B的上部侧壁。
在步骤S400中，具体参考图12所示，在所述多个沟槽的上部侧壁上形成上部介质层，包括：在所述第一沟槽110A的上部侧壁上形成牺牲介质层，以及在所述第二沟槽110B的上部侧壁上形成第二上部介质层220B。
具体而言，可以在无掩模的情况下同时在所述第一沟槽110A和所述第二沟槽110B中形成上部介质层，其中位于所述第一沟槽110A中的上部介质层构成牺牲介质层并在后续工艺中被去除，以及位于所述第二沟槽110B中的上部介质层220B可以被保留以用于构成超势垒整流器的栅极氧化层。
继续参考图12所示，本实施例中，所述上部介质层的形成方法包括：执行第一氧化工艺，以在所述第二沟槽110B暴露出的上部侧壁上形成所述第二上部介质层220B，其中，所述第二上部介质层220B的厚度较薄，例如介于40 Å ~100 Å。此外，在执行所述第一氧化工艺时，还会在第一沟槽110A的上部侧壁上也形成有上部介质层（即，牺牲介质层）。该牺牲介质层可以在后续工艺中去除，并再次利用氧化工艺形成厚度满足要求的第一上部介质层，此将在后续步骤中说明。
需要说明的是，由于第二下部介质层210B的端部为由下至上厚度逐渐减小的鸟嘴结构，因此靠近第二下部介质层210B的沟槽侧壁仍能够和氧充分接触，从而在执行氧化工艺时即能够确保靠近第二下部介质层210B的沟槽侧壁上所形成的氧化层的厚度不会过薄，并可使所形成的第二上部介质层220B能够和所述第二下部介质层210B的鸟嘴结构平滑连接。一方面，有效改善了第二上部介质层220B在和第二下部介质层210B连接的连接处的厚度过薄的问题；另一方面，避免了第二上部介质层220B和第二下部介质层210B在连接处出现尖端结构，有效改善了电场集中的现象，进一步缓解了器件的漏电流现象。
在步骤S500中，具体参考图13~图14所示，在所述多个沟槽中形成电极结构，包括：在所述第一沟槽110A的底部形成屏蔽电极310A，并在所述第二沟槽110B中形成第二栅电极300B，所述第二栅电极300B由第二沟槽110B的底部向上填充至高于所述屏蔽电极310A的位置；以及，在所述第一沟槽110A高于所述屏蔽电极310A的空间中依次形成隔离层、第一上部介质层220A和第一栅电极320A。
本实施例中，所述第二沟槽110B中的第二栅电极300B还与所述屏蔽电极310A电性连接。具体的，所述第二栅电极300B和所述屏蔽电极310A的形成方法包括：首先，在所述多个沟槽中填充电极材料层，填充在所述沟槽中的导电材料层的顶部可与所述沟槽的顶部齐平或者略低于所述沟槽的顶部，此时，位于所述第二沟槽110B中的电极材料层可直接构成所述第二栅电极300B；接着，部分去除位于所述第一沟槽110A中的电极材料层，以形成位于所述第一沟槽110A的底部的屏蔽电极310A。具体的，可以利用掩模工艺保护第二沟槽110B中的电极材料层，并回刻蚀第一沟槽110A中的电极材料层以形成高度降低的屏蔽电极310A。
需要说明的是，在利用刻蚀工艺部分去除所述第一沟槽110A中的电极材料层时，相应的会使第一沟槽110A其上部侧壁上的牺牲介质层暴露出，而暴露出的牺牲介质层即会在刻蚀过程中受到刻蚀损伤，基于此，则在填充第一栅电极之前，通常需要去除所述牺牲介质层，并再次利用氧化工艺形成第一上部介质层。
此外，在传统工艺中，由于第二沟槽110B中的电极结构为上下分离的电极结构，进而在形成上部电极之前，需要去除第二沟槽中的上部介质层，并执行光刻工艺以形成遮盖第一沟槽110A的光刻胶，接着再利用氧化工艺第二次形成上部介质层。然而，由于本实施例中的第二栅电极300B的顶部接近第二沟槽110B的沟槽顶部，以使得一体化结构的第二栅电极300B能够较大范围的覆盖所述第二上部介质层220B，进而使得第二上部介质层220B可以直接保留以构成超势垒整流器（SBR）的栅极氧化层。可见，与传统工艺相比，本实施例中可以有效减少一道光刻工艺，并避免了光刻胶填充第一沟槽而导致第一沟槽中的容易残留光刻胶的问题。
进一步的，在形成所述屏蔽电极310A之后，可进一步在所述第一沟槽110A中形成隔离层，以利用所述隔离层遮盖所述屏蔽电极310A，避免所述屏蔽电极310A和后续形成的第一栅电极320A短接。可选的方案中，可以在形成所述隔离层的过程中，去除所述第一沟槽110A的上部侧壁上的牺牲介质层。当然在其他方案中，也可以先去除所述牺牲介质层，之后再形成所述隔离层。
接着参考图14所示，在所述第一沟槽110A高于隔离层的空间中形成第一上部介质层220A和第一栅电极320A。其中，所述第一上部介质层220A可以利用第二氧化工艺形成，并且所述第一上部介质层220A的厚度可大于所述第二上部介质层220B的厚度。
在步骤S600中，具体参考图15所示，形成阱区410和源极区420，所述阱区410和所述源极区420形成在所述第一沟槽110A侧边的衬底中，以用于在所述元胞区100A中形成屏蔽栅场效应晶体管；以及，所述阱区410和所述源极区420还形成在所述第二沟槽110B侧边的衬底中，以用于在所述非元胞区（即，本实施例中的源极连接区100B）中形成超势垒整流器。
具体的，所述阱区410的底部不低于所述第一栅电极320A的底部，所述源极区420的底部不高于所述第一栅电极320A的顶部，以使所述源极区420和所述阱区410均与所述第一栅电极320A具有横向重叠区域，如此，即可在所述元胞区100A中形成所述屏蔽栅场效应晶体管。以及，在所述源极连接区100B中，所述源极区420和所述阱区410也均和所述第二栅电极300B具有横向重叠区域，进而可形成超势垒整流器。
综上所述，本实施例的半导体器件中，用于构成超势垒整流器的第二介质层其上部介质层和下部介质层之间基于鸟嘴结构平滑连接，不仅避免了上部介质层和下部介质层之间存在尖端结构而导致电场集中，并且还可以有效改善上部介质层的底部厚度过小的问题，进一步改善了器件的漏电流现象。
具体的，至少在制备超势垒整流器的第二介质层时，采用局部氧化工艺形成具有鸟嘴结构的第二下部介质层，此时，再利用氧化工艺形成厚度较薄的第二上部介质层时，即可确保靠近第二下部介质层的沟槽侧壁能够和氧充分接触，使得所形成的第二上部介质层的底部不会过薄，并能够和第二下部介质层平滑连接。
以及，由于超势垒整流器中的第二栅电极为一体化的电极结构，与传统工艺中上下分离的电极结构相比，一体化的电极结构的制备工艺更为简单。具体而言，在制备一体化结构的第二栅电极时，不需要再对第二沟槽中的电极材料进行回刻蚀，避免了对第二沟槽中的上部介质层造成损伤，进而不需要再执行一道光刻工艺以遮盖元胞区中的第一沟槽，不仅减少了工艺步骤、节省成本，还防止了光刻胶残留于第一沟槽中。
进一步的方案中，还可将超势垒整流器集成设置在源极连接区中（此时，阱区和源极区则还形成在源极连接区的衬底中）。即，源极连接区不仅可用于实现屏蔽栅场效应晶体管其屏蔽电极的电性引出，并且还可集成超势垒整流器，以用于实现晶体管器件的快速关断。可见，通过将超势垒整流器整合于源极连接区中，不仅可以提高器件的反向恢复速度，并且还能够省略整流区的占用空间，提高元胞区的空间利用率。
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或 多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (14)

1.一种半导体器件，其特征在于，包括：
衬底，所述衬底上定义有元胞区和非元胞区，所述非元胞区包括源极连接区；
在所述元胞区中形成有屏蔽栅场效应晶体管，所述屏蔽栅场效应晶体管包括：形成在所述衬底中的第一沟槽；覆盖所述第一沟槽的底壁和侧壁的第一介质层；以及，依次堆叠在所述第一沟槽中的屏蔽电极、隔离层和第一栅电极；
在所述非元胞区中形成有超势垒整流器，所述超势垒整流器包括：形成在所述衬底中的第二沟槽；覆盖所述第二沟槽的底壁和侧壁的第二介质层，所述第二介质层包括上下连接的第二下部介质层和第二上部介质层，所述第二上部介质层的厚度小于所述第二下部介质层的厚度，并且所述第二下部介质层靠近所述第二上部介质层的连接端为厚度逐渐减小的鸟嘴结构，所述第二上部介质层平滑连接所述第二下部介质层的所述鸟嘴结构，所述第二上部介质层的厚度还小于所述第一介质层中高度对应于所述第一栅电极的部分的厚度；以及，填充所述第二沟槽的第二栅电极，所述第二栅电极由所述第二沟槽的底部向上填充至高于所述屏蔽电极的位置，并且所述第二栅电极和所述屏蔽电极均由所述源极连接区电性引出；以及，
源极区和阱区，形成在所述第一沟槽侧边的衬底中并和所述第一栅电极具有横向重叠区域，以及所述源极区和所述阱区还形成在所述第二沟槽侧边的衬底中并和所述第二栅电极具有横向重叠区域。
2.如权利要求1所述的半导体器件，其特征在于，所述非元胞区还包括整流区；
其中，所述超势垒整流器形成在所述整流区中；
以及，在所述源极连接区中形成有源极连接结构，所述源极连接结构包括：形成在所述衬底中的第三沟槽；覆盖所述第三沟槽的底壁和侧壁的第三介质层；以及，填充所述第三沟槽的连接电极，所述连接电极和所述屏蔽电极相互连接，以用于电性引出所述屏蔽电极。
3.如权利要求2所述的半导体器件，其特征在于，所述半导体器件具有多个元胞区和至少一个整流区，所述多个元胞区中的多个第一沟槽均沿着预定方向延伸，所述至少一个整流区中的至少一个第二沟槽排布在所述多个第一沟槽之间，以及所述多个第一沟槽的端部均延伸至所述第三沟槽以和所述第三沟槽连通。
4.如权利要求1所述的半导体器件，其特征在于，在所述源极连接区中形成有源极连接结构，所述源极连接结构包括：
形成在所述衬底中的第三沟槽，其中至少部分第三沟槽构成所述超势垒整流器的第二沟槽，所述第三沟槽中用于构成第二沟槽的区域定义为功能集成区；
覆盖所述第三沟槽的底壁和侧壁的第三介质层，并且所述第三介质层中位于所述功能集成区中的部分还用于构成所述超势垒整流器的第二介质层；以及，
填充所述第三沟槽的连接电极，所述连接电极和所述屏蔽电极电性连接，并且所述连接电极中位于所述功能集成区中的部分还用于构成所述超势垒整流器的第二栅电极。
5.如权利要求4所述的半导体器件，其特征在于，所述半导体器件具有多个元胞区，所述多个元胞区中的多个第一沟槽均沿着预定方向延伸，并使所述第一沟槽的端部延伸至所述第二沟槽，以和所述第二沟槽连通。
6.如权利要求1所述的半导体器件，其特征在于，所述第二上部介质层的厚度介于40 Å~100 Å。
7.如权利要求1所述的半导体器件，其特征在于，所述第一介质层包括上下连接的第一下部介质层和第一上部介质层，所述第一下部介质层覆盖所述第一沟槽的底壁和所述第一沟槽对应于所述屏蔽电极的侧壁，所述第一上部介质层至少覆盖所述第一沟槽对应于所述第一栅电极的侧壁。
8.如权利要求7所述的半导体器件，其特征在于，所述第一下部介质层靠近所述第一上部介质层的连接端为厚度逐渐减小的鸟嘴结构，并且所述第一下部介质层的鸟嘴结构的高度位置和所述第二下部介质层的鸟嘴结构的高度位置相同。
9.如权利要求1所述的半导体器件，其特征在于，所述第一沟槽和所述第二沟槽的深度相同。
10.一种半导体器件的形成方法，其特征在于，包括：
提供一衬底，所述衬底上定义有元胞区和非元胞区；
在所述衬底中形成多个沟槽，所述多个沟槽包括位于所述元胞区中的第一沟槽和位于所述非元胞区中的第二沟槽；
在所述多个沟槽的底壁和下部侧壁上形成下部介质层，包括：在所述第一沟槽中形成第一下部介质层，以及在所述第二沟槽中形成第二下部介质层，并至少使所述第二下部介质层的端部为厚度逐渐减小的鸟嘴结构；
在所述多个沟槽的上部侧壁上形成上部介质层，包括：在所述第一沟槽的上部侧壁上形成牺牲介质层，以及在所述第二沟槽的上部侧壁上形成第二上部介质层，所述第二上部介质层的厚度小于所述第二下部介质层的厚度，并且所述第二上部介质层平滑连接所述第二下部介质层的所述鸟嘴结构；
在所述多个沟槽中形成电极结构，包括：在所述第一沟槽的底部形成屏蔽电极，并在所述第二沟槽中形成第二栅电极，并且所述第二栅电极由第二沟槽的底部向上填充至高于所述屏蔽电极的位置；以及，在所述第一沟槽高于所述屏蔽电极的空间中依次形成隔离层、第一上部介质层和第一栅电极，并且所述第一上部介质层的厚度大于所述第二上部介质层的厚度；
形成阱区和源极区，所述阱区和所述源极区形成在所述第一沟槽侧边的衬底中以用于在所述元胞区中形成屏蔽栅场效应晶体管，所述阱区和所述源极区还形成在所述第二沟槽侧边的衬底中，以用于在所述非元胞区中形成超势垒整流器。
11.如权利要求10所述的半导体器件的形成方法，其特征在于，在所述衬底中形成多个沟槽的方法包括：
在所述衬底的顶表面上形成掩模层，并利用所述掩模层刻蚀所述衬底，以在所述元胞区的衬底中形成第一上部沟槽和在所述非元胞区的衬底中形成第二上部沟槽；
在所述第一上部沟槽的侧壁和所述第二上部沟槽的侧壁上均依次形成氧化硅层和氮化硅层，并暴露出所述第一上部沟槽的底部和所述第二上部沟槽的底部；以及，
以所述氮化硅层为掩模，刻蚀所述第一上部沟槽的底部和所述第二上部沟槽的底部，以使所述第一上部沟槽的底部和所述第二上部沟槽的底部均向下延伸，以形成所述第一沟槽和所述第二沟槽。
12.如权利要求11所述的半导体器件的形成方法，其特征在于，在所述多个沟槽的底壁和下部侧壁上形成下部介质层的方法包括：
在所述氧化硅层和所述氮化硅层的掩模下，执行局部氧化工艺，以在所述第一沟槽中形成具有鸟嘴结构的第一下部介质层，以及在所述第二沟槽中形成具有鸟嘴结构的第二下部介质层。
13.如权利要求12所述的半导体器件的形成方法，其特征在于，在所述多个沟槽的上部侧壁上形成上部介质层的方法包括：
去除所述氧化硅层和所述氮化硅层，以暴露出所述第一沟槽和所述第二沟槽高于所述下部介质层的上部侧壁；以及，
执行第一氧化工艺，以在所述第一沟槽的上部侧壁上形成所述牺牲介质层，以及在所述第二沟槽的上部侧壁上形成所述第二上部介质层。
14.如权利要求13所述的半导体器件的形成方法，其特征在于，在所述多个沟槽中形成电极结构的方法包括：
在所述多个沟槽中填充电极材料层，以及位于所述第二沟槽中的电极材料层构成所述第二栅电极，所述第二栅电极覆盖所述第二上部介质层；
部分去除位于所述第一沟槽中的电极材料层，以形成位于所述第一沟槽的底部的屏蔽电极，并暴露出所述第一沟槽中的牺牲介质层；
在所述第一沟槽中形成隔离层以遮盖所述屏蔽电极，以及去除所述牺牲介质层，以暴露出所述第一沟槽的上部侧壁；
执行第二氧化工艺，在所述第一沟槽的上部侧壁上形成所述第一上部介质层，并在所述第一沟槽中形成所述第一栅电极。
CN202010786200.XA 2020-08-07 2020-08-07 一种半导体器件及其形成方法 Active CN111739936B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010786200.XA CN111739936B (zh) 2020-08-07 2020-08-07 一种半导体器件及其形成方法
US17/116,703 US20220045181A1 (en) 2020-08-07 2020-12-09 Semiconductor device and method of forming same
EP20214235.2A EP3800670A3 (en) 2020-08-07 2020-12-15 Semiconductor device and method of forming the same
JP2021018701A JP7127168B2 (ja) 2020-08-07 2021-02-09 半導体装置及びその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010786200.XA CN111739936B (zh) 2020-08-07 2020-08-07 一种半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN111739936A true CN111739936A (zh) 2020-10-02
CN111739936B CN111739936B (zh) 2020-11-27

Family

ID=72658143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010786200.XA Active CN111739936B (zh) 2020-08-07 2020-08-07 一种半导体器件及其形成方法

Country Status (4)

Country Link
US (1) US20220045181A1 (zh)
EP (1) EP3800670A3 (zh)
JP (1) JP7127168B2 (zh)
CN (1) CN111739936B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975126A (zh) * 2022-07-29 2022-08-30 威晟半导体科技(广州)有限公司 一种降低栅电荷的屏蔽栅沟槽型mosfet制造方法
CN115101524A (zh) * 2020-10-27 2022-09-23 杭州士兰微电子股份有限公司 双向功率器件
CN116072716A (zh) * 2023-04-06 2023-05-05 深圳市美浦森半导体有限公司 一种分离栅trench MOS器件结构及其制造方法
CN117790423A (zh) * 2024-02-23 2024-03-29 芯联集成电路制造股份有限公司 半导体器件及其制备方法、半导体集成电路及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4276912A1 (en) * 2022-05-10 2023-11-15 Nexperia B.V. A semiconductor device and a method of manufacturing a semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364613A (zh) * 2007-08-10 2009-02-11 英飞凌科技股份公司 具有改进的动态特性的半导体元件
US20100230747A1 (en) * 2009-03-13 2010-09-16 Stmicroelectronics S.R.L. Process for manufacturing a power device with a trench-gate structure and corresponding device
CN103295908A (zh) * 2012-02-28 2013-09-11 万国半导体股份有限公司 在沟槽dmos中制备带有阶梯厚度的栅极氧化物的方法
CN108598165A (zh) * 2018-04-19 2018-09-28 张帅 屏蔽栅场效应晶体管及其制造方法（柱形）
CN109427769A (zh) * 2017-09-04 2019-03-05 瑞萨电子株式会社 半导体器件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004029435B4 (de) * 2004-06-18 2017-02-16 Infineon Technologies Ag Feldplattentrenchtransistor
CN102738239A (zh) 2005-05-26 2012-10-17 飞兆半导体公司 沟槽栅场效应晶体管及其制造方法
US7449354B2 (en) * 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US20080296673A1 (en) * 2007-05-29 2008-12-04 Alpha & Omega Semiconductor, Ltd Double gate manufactured with locos techniques
US8203181B2 (en) * 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
CN107482054B (zh) 2011-05-18 2021-07-20 威世硅尼克斯公司 半导体器件
US8816348B2 (en) 2011-07-20 2014-08-26 Force Mos Technology Co., Ltd. Shielded gate MOSFET-Schottky rectifier-diode integrated circuits with trenched contact structures
DE102014111140B4 (de) * 2014-08-05 2019-08-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
US9673314B2 (en) 2015-07-08 2017-06-06 Vishay-Siliconix Semiconductor device with non-uniform trench oxide layer
JP6926012B2 (ja) 2018-02-14 2021-08-25 株式会社東芝 半導体装置
JP7250473B2 (ja) 2018-10-18 2023-04-03 三菱電機株式会社 半導体装置
US11114558B2 (en) * 2019-10-18 2021-09-07 Nami MOS CO., LTD. Shielded gate trench MOSFET integrated with super barrier rectifier

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364613A (zh) * 2007-08-10 2009-02-11 英飞凌科技股份公司 具有改进的动态特性的半导体元件
US20100230747A1 (en) * 2009-03-13 2010-09-16 Stmicroelectronics S.R.L. Process for manufacturing a power device with a trench-gate structure and corresponding device
CN103295908A (zh) * 2012-02-28 2013-09-11 万国半导体股份有限公司 在沟槽dmos中制备带有阶梯厚度的栅极氧化物的方法
CN109427769A (zh) * 2017-09-04 2019-03-05 瑞萨电子株式会社 半导体器件及其制造方法
CN108598165A (zh) * 2018-04-19 2018-09-28 张帅 屏蔽栅场效应晶体管及其制造方法（柱形）

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115101524A (zh) * 2020-10-27 2022-09-23 杭州士兰微电子股份有限公司 双向功率器件
CN114975126A (zh) * 2022-07-29 2022-08-30 威晟半导体科技(广州)有限公司 一种降低栅电荷的屏蔽栅沟槽型mosfet制造方法
CN116072716A (zh) * 2023-04-06 2023-05-05 深圳市美浦森半导体有限公司 一种分离栅trench MOS器件结构及其制造方法
CN117790423A (zh) * 2024-02-23 2024-03-29 芯联集成电路制造股份有限公司 半导体器件及其制备方法、半导体集成电路及其制备方法
CN117790423B (zh) * 2024-02-23 2024-05-24 芯联集成电路制造股份有限公司 半导体器件及其制备方法、半导体集成电路及其制备方法

Also Published As

Publication number Publication date
EP3800670A2 (en) 2021-04-07
CN111739936B (zh) 2020-11-27
JP2022031098A (ja) 2022-02-18
US20220045181A1 (en) 2022-02-10
EP3800670A3 (en) 2021-06-30
JP7127168B2 (ja) 2022-08-29

Similar Documents

Publication Publication Date Title
CN111739936B (zh) 一种半导体器件及其形成方法
US7005347B1 (en) Structures of and methods of fabricating trench-gated MIS devices
US8120100B2 (en) Overlapping trench gate semiconductor device
CN106057674A (zh) 屏蔽栅沟槽mosfet的制造方法
CN101442074B (zh) 沟槽金属氧化物场效应晶体管及其制造方法
US20060138549A1 (en) High-voltage transistor and fabricating method thereof
JP2002299619A (ja) 半導体装置およびその製造方法
CN111370487B (zh) 沟槽栅mosfet器件及其制造方法
CN110896053B (zh) 屏蔽栅场效应晶体管及其形成方法
US20210217878A1 (en) Diffused field-effect transistor
US20020081795A1 (en) Method for manufacturing trench-gate type power semiconductor device
KR20180111534A (ko) 반도체 장치 및 그 제조 방법
CN111446157A (zh) 屏蔽栅场效应晶体管及其形成方法
CN116013776B (zh) 屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶体管
US20110215397A1 (en) High cell density trenched power semiconductor structure and fabrication method thereof
CN114429955A (zh) 一种屏蔽栅沟槽功率器件及其制备方法
CN114678371A (zh) 一种io器件结构及其制备方法
CN117542795B (zh) 半导体器件及其制作方法
CN112382614B (zh) 功率半导体器件及其制造方法
JP2006196545A (ja) 半導体装置の製造方法
CN111933712B (zh) 沟槽型场效应晶体管及其形成方法
CN114023648B (zh) 沟槽栅半导体器件的制造方法
CN113782429B (zh) 用于掺杂区的导电通道的制造方法、沟槽型mosfet器件及其制造方法
JP2012119559A (ja) 半導体装置及びその製造方法
CN114429956A (zh) 一种屏蔽栅沟槽功率器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 518 Shaoxing Road, Zhejiang Province

Patentee after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Address before: 518 Shaoxing Road, Zhejiang Province

Patentee before: SMIC manufacturing (Shaoxing) Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220705

Address after: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Patentee after: SMIC international integrated circuit manufacturing (Shanghai) Co., Ltd

Address before: 518 Shaoxing Road, Zhejiang Province

Patentee before: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

TR01 Transfer of patent right