CN111656500B - 半导体装置的制造方法及粘接膜 - Google Patents

半导体装置的制造方法及粘接膜 Download PDF

Info

Publication number
CN111656500B
CN111656500B CN201980010201.0A CN201980010201A CN111656500B CN 111656500 B CN111656500 B CN 111656500B CN 201980010201 A CN201980010201 A CN 201980010201A CN 111656500 B CN111656500 B CN 111656500B
Authority
CN
China
Prior art keywords
film
adhesive film
semiconductor
semiconductor chip
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980010201.0A
Other languages
English (en)
Other versions
CN111656500A (zh
Inventor
国土由衣
山本和弘
谷口纮平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Original Assignee
Lishennoco Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lishennoco Co ltd filed Critical Lishennoco Co ltd
Publication of CN111656500A publication Critical patent/CN111656500A/zh
Application granted granted Critical
Publication of CN111656500B publication Critical patent/CN111656500B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开一种半导体装置的制造方法，其具备以下工序：准备在粘合膜上依次具备粘接膜及半导体晶片的带有粘接膜的半导体晶片的工序；将带有粘接膜的半导体晶片进行切割，获得带有粘接膜的半导体芯片的切割工序；以及将带有粘接膜的半导体芯片压接在半导体基板上的压接工序，粘接膜从粘合膜开始依次包含第一膜及80℃的剪切粘度不同于第一膜的第二膜，第二膜的80℃的剪切粘度为500Pa·s以上。

Description

半导体装置的制造方法及粘接膜
技术领域
本发明涉及半导体装置的制造方法及粘接膜。
背景技术
一直以来，在半导体芯片与半导体基板的接合中主要使用银糊料。但是，随着近年的半导体芯片的小型化及集成化，对所使用的半导体基板也变得要求小型化及细密化。另一方面，使用银糊料时，有时会发生因糊料的溢出或半导体芯片的倾斜所导致的引线接合时的不良情况、膜厚控制的困难性、产生空孔等问题。
因此，近年来使用用于接合半导体芯片和半导体基板的粘接膜(例如参照专利文献1)。在使用具备切割带和层叠于切割带上的粘接膜的粘接膜时，通过在半导体晶片的背面粘贴粘接膜，利用切割将半导体晶片制成单片，从而可以获得带有粘接膜的半导体芯片。所得的带有粘接膜的半导体芯片可以介由粘接膜粘贴在半导体基板上，利用热压接而接合。
现有技术文献
专利文献
专利文献1：日本特开2007-053240号公报
发明内容
发明要解决的技术问题
但是，随着半导体芯片的小型化及集成化，在使粘接膜固化时，有时半导体装置的半导体基板会发生翘曲。当半导体基板发生翘曲时，例如在密封工序中，有半导体芯片从密封材料中溢出、从而发生电故障的危险。
另外，在使用导电线埋入型粘接膜FOW(Film Over Wire，线包裹膜)或芯片埋入型粘接膜FOD(Film Over Die，芯片包裹膜)时，具有半导体基板的翘曲进一步增大的倾向。另外，这些粘接膜中，由于需要埋入导线、控制器芯片等，因此有带有粘接膜的半导体芯片也发生翘曲的情况。
本发明鉴于这种实情而作出，其主要目的在于提供能够抑制半导体基板的翘曲的半导体装置的制造方法。
用于解决技术问题的手段
本发明的一个方面提供一种半导体装置的制造方法，其具备以下工序：准备在粘合膜上依次具备粘接膜及半导体晶片的带有粘接膜的半导体晶片的工序；将带有粘接膜的半导体晶片进行切割，获得带有粘接膜的半导体芯片的切割工序；以及将带有粘接膜的半导体芯片压接在半导体基板上的压接工序，粘接膜从粘合膜开始依次包含第一膜及80℃的剪切粘度不同于第一膜的第二膜，第二膜的80℃的剪切粘度为500Pa·s以上。根据这种半导体装置的制造方法，能够抑制半导体基板的翘曲。
第二膜的厚度可以为3～150μm。第二膜的固化后的150℃下的储存弹性模量可以为1000MPa以下。
半导体装置可以是介由第一导线将第一半导体芯片引线接合连接于半导体基板上的同时、介由粘接膜将第二半导体芯片压接在第一半导体芯片上、从而将第一导线的至少一部分埋入到粘接膜中而成的导线埋入型的半导体装置；还可以是将第一导线及第一半导体芯片埋入到粘接膜中而成的芯片埋入型的半导体装置。这种半导体装置中，不仅可以抑制半导体基板的翘曲，还可以抑制带有粘接膜的半导体芯片(第二半导体芯片)的翘曲。
另一方面中，本发明提供一种粘接膜，其包含：第一膜；和层叠在第一膜上且80℃的剪切粘度不同于第一膜的第二膜，第二膜的80℃的剪切粘度为500Pa·s以上。
第二膜的厚度可以为3～150μm。第二膜的固化后的150℃下的储存弹性模量可以为1000MPa以下。
在介由第一导线将第一半导体芯片引线接合连接于半导体基板上的同时、将第二半导体芯片压接在第一半导体芯片上而成的半导体装置中，上述的粘接膜可以用于在压接第二半导体芯片的同时埋入第一导线的至少一部分(即FOW用途)，也可以用于在压接第二半导体芯片的同时埋入第一导线及第一半导体芯片(即FOD用途)。
发明效果
根据本发明，可以提供能够抑制半导体基板的翘曲的半导体装置的制造方法。几个方式所涉及的制造方法还可以抑制带有粘接膜的半导体芯片的翘曲。另外，根据本发明，可以提供这种制造方法中使用的粘接膜。
附图说明
图1为具备基材膜及粘合膜的膜的示意图。
图2(a)为具备基材膜及粘接膜的膜的示意图。(b)为具备基材膜及粘接膜的膜的示意图。(c)为粘接膜的示意图。
图3为粘接膜的示意图。
图4为带有粘接膜的半导体晶片的示意图。
图5为表示切割工序的示意图。
图6为表示紫外线照射工序的示意图。
图7为表示拾取工序的示意图。
图8为表示压接工序的示意图。
图9为表示半导体装置的一个实施方式的示意图。
图10为表示半导体装置的一个实施方式的示意图。
图11为表示半导体装置的制造工序的示意图。
图12为表示半导体装置的制造工序的示意图。
图13为表示半导体装置的一个实施方式的示意图。
图14为表示半导体装置的制造工序的示意图。
图15为表示半导体装置的制造工序的示意图。
图16为表示半导体装置的制造工序的示意图。
图17为表示半导体装置的制造工序的示意图。
图18为表示半导体装置的制造工序的示意图。
图19为表示拾取用夹头的顶起面的图。
具体实施方式
以下一边适当参照附图，一边说明本发明的实施方式。但是，本发明并不限定于以下的实施方式。
本说明书中，(甲基)丙烯酸是指丙烯酸或与其相应的甲基丙烯酸。对于(甲基)丙烯酰基等其它的类似表述也是同样的。
<半导体装置的制造方法>
[准备工序]
本工序中，准备成为切割对象的带有粘接膜的半导体晶片。
对粘接膜的制作方法的一例进行说明。首先，在基材膜1、4a及4b上分别涂布各个的粘合剂、第一粘接剂及第二粘接剂，制作具备基材膜1及粘合膜2的膜100(图1)、具备基材膜4a及第一膜3a的膜110(图2(a))、以及具备基材膜4b及第二膜3b的膜120(图2(b))。之后，将基材膜4a及基材膜4b从膜110及膜120上剥离，将第一膜3a及第二膜3b粘贴在一起，制作粘接膜130(图2(c))。接着，在膜100上按照粘合膜2、第一膜3a及第二膜3b的顺序进行层叠，从而可以获得具备基材膜1、粘合膜2和粘接膜130的粘接片材200(图3)。粘接片材200也可以通过在膜100(图1)上涂布第一粘接剂清漆、接着涂布第二粘接剂清漆的方法来进行制作。此外，有时也将从粘接片材200上除去了基材膜1者称作切割-芯片接合一体型粘接膜140。之后，通过在粘接膜130上粘贴半导体晶片A，可以获得带有粘接膜的半导体晶片300(图4)。即，如此获得的带有粘接膜的半导体晶片300也可称作在粘合膜上依次具备粘接膜及半导体晶片的层叠体。
作为基材膜1、4a及4b，例如可举出聚四氟乙烯膜、聚对苯二甲酸乙二醇酯膜、聚乙烯膜、聚丙烯膜、聚甲基戊烯膜、聚酰亚胺膜等塑料膜等。还可以对基材膜根据需要进行底漆涂布、UV处理、电晕放电处理、研磨处理、刻蚀处理等表面处理。
粘合膜2可以由感压型或紫外线固化型的粘合剂形成。粘合膜2的厚度可以根据所制造的半导体装置的形状、尺寸来适当设定，优选为1～100μm、更优选为5～70μm、进一步优选为10～40μm。
(粘接膜)
粘接膜130含有第一膜3a及层叠在第一膜3a上且80℃的剪切粘度不同于第一膜3a的第二膜。另外，第二膜3b的80℃的剪切粘度为500Pa·s以上。
第一膜3a及第二膜3b均可以由为热固化性的、经过半固化(B阶段)状态、在固化处理后能够成为完全的固化物(C阶段)状态的第一粘接剂及第二粘接剂形成。第一膜3a及第二膜3b优选含有热固化性树脂(以下有时仅称作“(a)成分”)、高分子量成分(以下有时仅称作“(b)成分”)和无机填充物(以下有时仅称作“(c)成分”)。第一膜3a及第二膜3b还可以进一步含有偶联剂(以下有时仅称作“(d)成分”)和固化促进剂(以下有时仅称作“(e)成分”)。
(a)热固化性树脂
(a)成分从粘接性的观点出发，优选包含环氧树脂(以下有时仅称作“(a1)成分”)及可成为环氧树脂的固化剂的酚醛树脂(以下有时仅称作“(a2)成分”)。
(a1)成分只要是分子内具有环氧基，则可以没有特别限制地使用。作为(a1)成分，例如可举出双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂、双酚A酚醛清漆型环氧树脂、双酚F酚醛清漆型环氧树脂、二苯乙烯型环氧树脂、含三嗪骨架的环氧树脂、含芴骨架的环氧树脂、三酚苯酚甲烷型环氧树脂、联苯基型环氧树脂、亚二甲苯基型环氧树脂、联苯基芳烷基型环氧树脂、萘型环氧树脂、多官能酚类、蒽等多环芳香族类的二缩水甘油基醚化合物等。这些物质可以单独使用1种或组合使用2种以上。其中，(a1)成分从膜的粘附性、柔软性等观点出发，可以是甲酚酚醛清漆型环氧树脂、双酚F型环氧树脂或双酚A型环氧树脂。
(a1)成分可以包含软化点低于30℃或常温(25℃)下为液体的环氧树脂。通过含有这种环氧树脂，所得膜可以赋予柔软性，具有芯片、导线或半导体基板的埋入性进一步提高、能够缓和因埋入不足所导致的翘曲的倾向。
(a1)成分还可以包含软化点为50℃以上的环氧树脂。此时，优选使用在发生了软化时流动性优异的树脂。
(a2)成分只要是分子内具有酚性羟基则可以没有特别限定地使用。作为(a2)成分，例如可举出在酸性催化剂下使苯酚、甲酚、间苯二酚、邻苯二酚、双酚A、双酚F、苯基苯酚、氨基苯酚等苯酚类及/或α-萘酚、β-萘酚、二羟基萘等萘酚类与甲醛等具有醛基的化合物发生缩合或缩聚而获得的酚醛清漆型酚醛树脂，由烯丙基化双酚A、烯丙基化双酚F、烯丙基化萘二醇、苯酚酚醛清漆、苯酚等苯酚类及/或萘酚类与二甲氧基对二甲苯或双(甲氧基甲基)联苯合成的苯酚芳烷基树脂、萘酚芳烷基树脂等。这些物质可以单独使用1种或者组合使用2种以上。其中，(a2)成分可以是苯酚芳烷基树脂或萘酚芳烷基树脂。
(a2)成分的羟基当量优选为70g/eq以上、更优选为70～300g/eq。(a2)成分的羟基当量为70g/eq以上时，具有膜的储存弹性模量进一步提高的倾向，当为300g/eq以下时，能够防止发泡、漏气等的发生所导致的不良情况。
(a2)成分的软化点优选为50～200℃、更优选为60～150℃。(a2)成分的软化点为200℃以下时，具有能够抑制与环氧树脂的相容性降低的倾向。
(a1)成分的环氧当量与(a2)成分的羟基当量之比((a1)成分的环氧当量/(a2)成分的羟基当量)从固化性的观点出发，可以为0.30/0.70～0.70/0.30、0.35/0.65～0.65/0.35、0.40/0.60～0.60/0.40或0.45/0.55～0.55/0.45。该当量比为0.30/0.70以上时，具有可获得更为充分的固化性的倾向。该当量比为0.70/0.30以下时，可以防止粘度变得过高、可以获得更为充分的流动性。
(a)成分的含量相对于(a)成分、(b)成分及(c)成分的总质量100质量份，可以为5～70质量份、10～65质量份或20～60质量份。(a)成分的含量为5质量份以上时，具有通过交联、弹性模量提高的倾向。(a)成分的含量为70质量份以下时，具有在能够维持膜处理性的同时、剪切粘度及弹性模量易于变为所希望的范围的倾向。
(b)高分子量成分
(b)成分优选是玻璃化转变温度(Tg)为50℃以下的物质。作为(b)成分，例如可举出丙烯酸树脂、聚酯树脂、聚酰胺树脂、聚酰亚胺树脂、有机硅树脂、丁二烯树脂、丙烯腈树脂等；它们的改性体等。
(b)成分从流动性的观点出发，可以包含丙烯酸树脂。这里，丙烯酸树脂是指含有来源于(甲基)丙烯酸酯的结构单元的聚合物。丙烯酸树脂优选是含有来源于具有环氧基、醇性或酚性羟基、羧基等交联性官能团的(甲基)丙烯酸酯的结构单元作为结构单元的聚合物。另外，丙烯酸树脂还可以是(甲基)丙烯酸酯与丙烯腈的共聚物等丙烯酸橡胶。
丙烯酸树脂的玻璃化转变温度(Tg)可以是-50～50℃或-30～30℃。当丙烯酸树脂的Tg为-50℃以上时，具有可以防止粘接剂的柔软性变得过高的倾向。由此，在晶片切割时变得易于将膜状粘接剂切断，可以防止毛刺的发生。丙烯酸树脂的Tg为50℃以下时，具有可以抑制粘接剂的柔软性降低的倾向。由此，在将膜状粘接剂粘贴在晶片上时，具有易于将空孔充分地埋入的倾向。另外，能够防止因晶片的密合性下降所导致的切割时的碎屑。这里，玻璃化转变温度(Tg)是指使用DSC(热示差扫描热量计)(例如株式会社Rigaku制“ThermoPlus 2”)测得的值。
丙烯酸树脂的重均分子量(Mw)可以是10万～300万或20万～200万。丙烯酸树脂的Mw为这种范围时，能够适当地控制膜形成性、膜状的强度、挠性、粘附性等，并且回流性优异，可以提高埋入性。另外，通过使用Mw低(例如小于10万)的丙烯酸树脂、进而增加Mw低(例如小于10万)的丙烯酸树脂的添加量，具有埋入性提高的倾向，但具有剪切粘度及固化后的储存弹性模量降低的倾向。这里，Mw是指利用凝胶渗透色谱法(GPC)测定、使用由标准聚苯乙烯获得的标准曲线进行换算而得到的值。
作为丙烯酸树脂的市售品，例如可举出SG-70L、SG-708-6、WS-023 EK30、SG-280EK23、HTR-860P-3CSP、HTR-860P-3CSP-30B(均为Nagasechemtex株式会社制)。
(b)成分的含量相对于(a)成分、(b)成分及(c)成分的总质量100质量份，可以为5～95质量份、5～85质量份或10～80质量份。(b)成分的含量为5质量份以上时，具有80℃下的膜的剪切粘度变高的倾向。
(c)无机填充物
作为(c)成分，例如可举出氢氧化铝、氢氧化镁、碳酸钙、碳酸镁、硅酸钙、硅酸镁、氧化钙、氧化镁、氧化铝、氮化铝、硼酸铝晶须、氮化硼、二氧化硅等。这些物质可以单独使用1种或组合使用2种以上。其中，(c)成分从调整熔融粘度的观点出发，可以是二氧化硅。
(c)成分的平均粒径从流动性的观点出发，可以是0.01～1μm、0.01～0.08μm或0.03～0.06μm。这里，平均粒径是指通过由BET比表面积进行换算所求得的值。
(c)成分的含量相对于(a)成分、(b)成分及(c)成分的总质量100质量份，可以是3～80质量份、3～70质量份或3～60质量份。(c)成分的含量为3质量份以上时，具有剪切粘度及弹性模量进一步提高的倾向。
(d)偶联剂
(d)成分可以是硅烷偶联剂。作为硅烷偶联剂，例如可举出γ-脲基丙基三乙氧基硅烷、γ-巯基丙基三甲氧基硅烷、3-苯基氨基丙基三甲氧基硅烷、3-(2-氨基乙基)氨基丙基三甲氧基硅烷等。这些物质可以单独使用1种或组合使用2种以上。
(e)固化促进剂
(e)成分并无特别限定，可以使用通常使用的物质。作为(e)成分，例如可举出咪唑类及其衍生物、有机磷系化合物、仲胺类、叔胺类、季铵盐等。这些物质可以单独使用1种或组合使用2种以上。其中，从反应性的观点出发，(e)成分可以是咪唑类及其衍生物。
作为咪唑类，例如可举出2-甲基咪唑、1-苄基-2-甲基咪唑、1-氰基乙基-2-苯基咪唑、1-氰基乙基-2-甲基咪唑等。这些物质可以单独使用1种或组合使用2种以上。
第一膜3a及第二膜3b还可以进一步含有其它成分。作为其它成分，例如可举出颜料、离子捕获剂、抗氧化剂等。
(d)成分、(e)成分及其它成分的含量相对于(a)成分、(b)成分及(c)成分的总质量100质量份，可以为0～30质量份。
第一膜3a及第二膜3b可通过制备含有(a)～(c)成分和根据需要的(d)成分及(e)成分及溶剂的第一粘接剂清漆及第二粘接剂清漆，将它们涂布在基材膜上，将溶剂加热干燥而除去来形成。第一粘接剂清漆及第二粘接剂清漆例如可以通过在溶剂中将(a)～(e)成分进行混合、混炼来制备。
混合、混炼可以使用通常的搅拌机、捣碎机、三联辊、球磨机等分散机，将它们适当地组合来进行。
用于制作第一粘接剂清漆及第二粘接剂清漆的溶剂只要是能够将上述各成分均匀地溶解、混炼或分散则无限制，可以使用以往公知的溶剂。作为这种溶剂，例如可举出丙酮、甲乙酮、甲基异丁基酮、环己酮等酮系溶剂，二甲基甲酰胺、二甲基乙酰胺、N-甲基吡咯烷酮、甲苯、二甲苯等。从干燥速度快、价格便宜的方面来看，优选使用甲乙酮、环己酮等。
作为将第一粘接剂清漆及第二粘接剂清漆涂布在基材膜上的方法，可以使用公知的方法，例如可举出刮刀涂布法、辊涂法、喷涂法、凹版涂布法、棒涂法、帘式涂布法等。加热干燥的条件只要是所使用的溶剂充分地挥散的条件，则无特别限定，例如可以在50～150℃下加热1～30分钟来进行。
第一膜3a的厚度可以根据所制造的半导体装置的形状或尺寸来适当设定，例如可以为1～200μm。第一膜3a的厚度还可以为3～150μm或3～120μm。此外，在FOW用途中，优选为20～120μm、更优选为30～80μm。为了埋入导线，需要确保导线不会接触芯片的充分的厚度。在FOD用途中，优选为40～200μm、更优选为60～150μm。为了埋入芯片(例如控制器芯片)，虽然依赖于其厚度，但确保充分的厚度是重要的。
第二膜3b的厚度可以根据所制造的半导体装置的形状或尺寸来适当设定，例如可以为3～150μm。第二膜3b的厚度还可以为3～100μm或3～50μm。此外，在FOW用途中，优选为3～150μm、更优选为3～80μm。为了埋入导线，需要确保导线不会接触芯片的充分的厚度。在FOD用途中，优选为3～150μm、更优选为3～100μm。为了埋入芯片(例如控制器芯片)，虽然依赖于其厚度，但确保充分的厚度是重要的。
由第一膜3a和第二膜3b构成的粘接膜130的厚度可以根据所制造的半导体装置的形状或尺寸来适当地设定，优选为6～300μm、更优选为10～250μm、进一步优选为20～200μm。此外，在FOW用途中，优选为40～250μm、更优选为50～80μm。为了埋入导线，需要确保导线不会接触芯片的充分的厚度。在FOD用途中，优选为60～250μm、更优选为80～150μm。为了埋入芯片(例如控制器芯片)，虽然依赖于其厚度，但确保充分的厚度是重要的。
第一膜3a的80℃的剪切粘度只要与第二膜3b的80℃的剪切粘度不同，则无特别限定。第一膜3a的80℃的剪切粘度比第二膜3b的80℃的剪切粘度高时，由于第二膜3b翘曲而将应力缓冲，半导体基板的翘曲难以传递至芯片上表面，因此结果是具有可抑制半导体基板的翘曲的倾向。另外，比第二膜3b的80℃的剪切粘度低时，由于第二膜3b不容易追随因芯片及半导体基板的翘曲所导致的应力，因此具有可抑制半导体基板的翘曲的倾向。第一膜3a的80℃的剪切粘度从进一步抑制半导体基板的翘曲的观点出发，优选比第二膜3b的80℃的剪切粘度低。
第一膜3a的80℃的剪切粘度例如可以为500～30000Pa·s。第一膜3a的80℃的剪切粘度还可以为500Pa·s以上、700Pa·s以上或1000Pa·s以上。第一膜3a的80℃的剪切粘度为500Pa·s以上时，具有膜的处理性更为优异的倾向。第一膜3a的80℃的剪切粘度可以为30000Pa·s以下、20000Pa·s以下或15000Pa·s以下。第一膜3a的80℃的剪切粘度为30000Pa·s以下时，具有能够充分地将芯片、导线或半导体基板埋入、可以抑制翘曲的倾向。
第二膜3b的80℃的剪切粘度与第一膜3a不同。第二膜3b的80℃的剪切粘度为500Pa·s以上。第二膜3b的80℃的剪切粘度只要满足这种条件，则无特别限定。从与上述同样的理由出发，从进一步抑制半导体基板的翘曲的观点出发，第二膜3b的80℃的剪切粘度优选高于第一膜3a的80℃的剪切粘度。
第二膜3b的80℃的剪切粘度为500Pa·s以上，可以为3000Pa·s以上、5000Pa·s以上、10000Pa·s以上、15000Pa·s以上、20000Pa·s以上或25000Pa·s以上。第二膜3b的80℃的剪切粘度为500Pa·s以上时，具有膜的处理性更为优异的倾向。第二膜3b的80℃的剪切粘度的上限并无特别限定，可以为100000Pa·s以下、70000Pa·s以下或50000Pa·s以下。
此外，第一膜3a及第二膜3b的80℃的剪切粘度例如可以通过实施例所记载的方法进行测定。
第一膜3a及第二膜3b的80℃的剪切粘度例如可以通过改变这些膜中含有的成分的种类及含量来进行调整。
第一膜3a的固化后的150℃下的储存弹性模量并无特别限定，可以为1000MPa以下、500MPa以下或300MPa以下，可以为10MPa以上、15MPa以上或20MPa以上。第一膜3a的固化后的150℃下的储存弹性模量为1000MPa以下时，具有能够充分地将芯片、导线或半导体基板埋入，能够抑制翘曲的倾向。第一膜3a的固化后的150℃下的储存弹性模量为10MPa以上时，具有在压接时能够防止膜的破碎、能够抑制自芯片端部溢出的倾向。
第二膜3b的固化后的150℃下的储存弹性模量可以为1000MPa以下。第二膜3b的固化后的150℃下的储存弹性模量还可以为500MPa以下、100MPa以下或70MPa以下，可以为10MPa以上、15MPa以上或20MPa以上。第二膜3b的固化后的150℃下的储存弹性模量为1000MPa以下时，具有能够进一步缓和半导体基板或芯片的翘曲的倾向。
此外，第一膜3a及第二膜3b的固化后的150℃下的储存弹性模量例如可以通过实施例所记载的方法进行测定。
粘接膜130可以通过使用轧辊层压机、真空层压机等在规定条件(例如室温(20℃)或加热状态)下将第一膜3a和第二膜3b进行层压，将基材膜4a及4b除去来进行制作。
粘接膜130还可以如下制作：首先将第一粘接剂组合物的清漆涂布在基材膜上，将溶剂加热干燥而除去以制作第一膜3a，接着在第一膜3a上涂布第二粘接剂组合物的清漆，将溶剂加热干燥而除去以形成第二粘接膜，将基材膜除去，从而制作。
半导体晶片A并无特别限定，例如可以使用10～100μm的薄型半导体晶片。另外，作为半导体晶片A，除了单晶硅之外，还可举出多结晶硅、各种陶瓷、砷化镓等化合物半导体等。
[切割工序]
带有粘接膜的半导体晶片300之后如图5所示，例如使用刀片B将其切割，进一步施加洗涤、干燥的工序。由此，被切割至粘接膜130，获得带有粘接膜的(被制成单片的)半导体芯片。切割还可以代替刀片B而使用切片机。作为刀片B，例如可以使用株式会社Disco制切割刀片NBC-ZH05系列、NBC-ZH系列等。作为切片机，例如可以使用全自动切割机6000系列、半自动切割机3000系列(均为株式会社Disco制)等。此外，在切割时，在半导体晶片A的周围配置晶圆贴片环(未图示)，介由粘接膜将半导体晶片A固定。半导体晶片A在粘接膜上的粘贴面可以是电路面，还可以是电路面的相反面。
半导体芯片尺寸优选一个边为20mm以下、即20mm×20mm以下。半导体芯片尺寸更优选一个边为3～15mm、进一步优选一个边为5～10mm。此外，半导体基板也包括芯片或以其为准者。
[紫外线照射工序]
在切割工序后，还可以进一步具备对粘合膜2照射紫外线的紫外线照射工序(图6)。由此，可以将粘合膜2的一部分或大部分聚合而固化。紫外线照射的照度并无特别限定，例如优选为10～200mW/cm2、更优选为20～150mW/cm2。另外，紫外线照射时的照射量并无特别限定，优选为50～400mJ/cm2、更优选为100～250mJ/cm2。
[拾取工序]
拾取工序中，例如利用吸引夹头5将待拾取的半导体芯片a拾取。此时，也可以利用例如针杆等将待拾取的半导体芯片a从基材膜1的下面顶起。在半导体芯片a与粘接膜130之间的密合力比粘合膜2与基材膜1之间以及粘接膜130与粘合膜2之间的密合力高地来进行半导体芯片a的拾取时，粘接膜130以附着在半导体芯片a下表面的状态被剥离(参照图7)。
优选粘合膜2与第一膜3a的密合力比半导体晶片A与第二膜3b的密合力小。密合力为这种关系时，当在拾取工序中将芯片顶起时，可以防止第一膜3a与第二膜3b之间发生剥离。在第一膜3a与第二膜3b的界面处发生剥离时，具有无法获得翘曲的降低效果的倾向。
[压接工序]
接着，介由粘接膜130将半导体芯片a载置在半导体基板6上并进行加热。通过加热，粘接膜130显现出充分的粘接力，介由粘接膜的固化物130c的半导体芯片a与半导体基板6的粘接完成(图8)。此外，作为半导体基板6，例如可举出半导体芯片搭载用支撑构件、其它半导体芯片等。
压接温度并无特别限定，优选为50～200℃、更优选为100～150℃。压接温度高时，由于粘接膜3变得柔软，因此具有埋入性提高的倾向。压接时间并无特别限定，优选为0.5～20秒、更优选为1～5秒。压接时的压力并无特别限定，优选为0.01～5MPa、更优选为0.02～2MPa。在FOW及FOD用途中，为了提高埋入性，优选将压接压力设定得较高。
[固化工序]
压接工序后实施使粘接膜130固化的固化工序。用于使粘接膜130固化的温度及时间可以根据粘接膜中所含成分的固化温度来适当设定。也可以使温度阶段性地改变，可以使用具有这种机制者。温度及时间例如可以为40～300℃、例如还可以为30～300分钟。
<半导体装置>
使用附图来具体说明通过本实施方式的制造方法获得的半导体装置的方式。此外，近年来提出了各种结构的半导体装置，通过本实施方式的制造方法获得的半导体装置并不限定于以下说明的结构。
图9为表示半导体装置的一个实施方式的示意截面图。图9所示的半导体装置400是将作为带有粘接膜的半导体芯片的半导体芯片a介由粘接膜130压接在半导体基板10上、且将半导体芯片a介由导线11引线接合连接于半导体基板10上而成的半导体装置。该半导体装置中，半导体芯片a利用粘接膜的固化物130c被粘接在半导体基板10上，半导体芯片a的连接端子(未图示)介由导线11与外部连接端子(未图示)电连接，并利用密封材料12进行密封。
图10为表示半导体装置的一个实施方式的示意截面图。图10所示的半导体装置410是在将第一半导体芯片a1介由第一导线11a引线接合连接在半导体基板10上的同时、将作为带有粘接膜的半导体芯片的第二半导体芯片a2介由粘接膜130压接在第一半导体芯片a1上、从而将第一导线11a的至少一部分埋入在粘接膜130中而成的导线埋入型的半导体装置。该半导体装置中，第一半导体芯片a1利用粘接膜的固化物130c1被粘接在形成有端子13的半导体基板10上，进一步利用粘接膜的固化物130c2将第二半导体芯片a2粘接在第一半导体芯片a1上。第一半导体芯片a1及第二半导体芯片a2的连接端子(未图示)介由第一导线11a及第二导线11b与电路图案14电连接，利用密封材料12进行密封。如此，上述制造方法还可以优选地用于将半导体芯片多个重叠的结构的半导体装置且需要将导线的一部分埋入的情况。
图11及图12是表示图10所示半导体装置的制造顺序的图。首先，将带有粘接膜的第一半导体芯片a1介由粘接膜130加热压接在半导体基板10上而进行粘接。第一半导体芯片a1被粘接膜的固化物130c1埋入。此时，也可使用其它的通常的制造方法。之后，通过经过引线接合工序，获得图11所示的半导体基板。接着，将带有粘接膜的第二半导体芯片a2介由粘接膜130加热压接在第一半导体芯片a1上而进行粘接。如此，获得图12所示的半导体基板。之后，通过进一步经过引线接合工序及密封工序，可以获得图10所示的半导体装置。
图13为表示半导体装置的一个实施方式的示意截面图。图13所示的半导体装置500是在将第一半导体芯片a3介由第一导线11a引线接合连接在半导体基板10上的同时、将作为带有粘接膜的半导体芯片且面积大于第一半导体芯片a3的第二半导体芯片a4介由粘接膜130压接在第一半导体芯片a3上、从而将第一导线11a及第一半导体芯片a3埋入在粘接膜130中而成的芯片埋入型的半导体装置。半导体装置500中，半导体基板10与第二半导体芯片a4进一步介由第二导线11b电连接，并且利用密封材料12将第二半导体芯片a4密封。
第一半导体芯片a3的厚度可以为10～170μm、第二半导体芯片a4的厚度可以为20～400μm。粘接膜的固化物130c5的厚度为20～200μm、优选为30～200μm、更优选为40～150μm。被埋入在粘接膜的固化物130c5内部的第一半导体芯片a3例如是用于驱动半导体装置500的控制器芯片。
半导体基板10例如可以是在表面上形成有电路图案14的有机基板。第一半导体芯片a3介由粘接膜的固化物130c3被压接在电路图案14上，第二半导体芯片a4按照覆盖未压接有第一半导体芯片a3的电路图案14、第一半导体芯片a3、第一导线11a及电路图案14的一部分的方式介由粘接膜的固化物130c4被压接在半导体基板10上。在半导体基板10上的因电路图案14引起的凹凸的高度差中埋入有粘接膜的固化物130c4。进而，利用树脂制的密封材料12，将第二半导体芯片a4、电路图案14及第二导线11b密封。
图14～18是表示图13所示半导体装置的制造顺序的图。首先，如图14所示，在半导体基板10上的电路图案14上压接带有粘接膜的第一半导体芯片a3，介由第一导线11a将半导体基板10上的电路图案14与第一半导体芯片a3电接合连接。此时，也可以使用其它的通常的制造方法。
接着，如图15所示，准备面积大于第一半导体芯片a3的带有粘接膜的第二半导体芯片a4。
进而，将带有粘接膜的第二半导体芯片a4压接在介由第一导线11a接合连接有第一半导体芯片a3的半导体基板10上。具体地说，如图16所示，将带有粘接膜的第二半导体芯片a4按照粘接膜覆盖第一半导体芯片a3的方式进行载置，接着如图17所示，通过将第二半导体芯片a4压接在半导体基板10上，从而将第二半导体芯片a4固定在半导体基板10上。
接着，如图18所示，将半导体基板10与第二半导体芯片a4介由第二导线11b电连接之后，利用密封材料12将电路图案14、第二导线11b及第二半导体芯片a4密封。通过经过这种工序，可以制造半导体装置500。
实施例
以下举出实施例更为具体地说明本发明。但是，本发明并不限定于这些实施例。
<粘接剂清漆的制备>
[合成例A～F]
以表1所示的品名及组成比(单位：质量份)，在由作为(a)热固化性树脂的环氧树脂及酚醛树脂、以及(c)无机填充物形成的组合物中添加环己酮，并进行搅拌混合。向其中添加表1所示的作为(b)高分子量成分的丙烯酸橡胶并进行搅拌，进一步添加表1所示的(d)偶联剂及(e)固化促进剂，并进行搅拌至各成分变得均匀，制备合成例A～F的粘接剂清漆。
此外，表1中的各成分的符号表示下述物质。
(环氧树脂)
YDCN-700-10(商品名、新日铁住金化学株式会社制、邻甲酚酚醛清漆型环氧树脂、环氧当量：209g/eq)
EXA-830CRP(商品名、DIC株式会社制、双酚F型环氧树脂、环氧当量：159g/eq)
YDF-8170C(商品名、新日化Epoxy制造株式会社制、双酚F型环氧树脂、环氧当量：156、常温下为液体、重量分子量为约310)
(酚醛树脂)
PSM-4326(商品名、群荣化学株式会社制、苯酚酚醛清漆树脂、羟基当量：105g/eq)
HE-100C-30(商品名、AIR WATER株式会社制、苯基芳烷基型酚醛树脂、羟基当量：174g/eq、软化点为77℃)
(无机填充物)
R972(商品名、日本AEROSIL株式会社制、二氧化硅、平均粒径：0.016μm)
SC2050-HLG(商品名、株式会社Admatechs制、二氧化硅填充剂分散液、平均粒径为0.50μm)
(高分子量成分)
HTR-860P-3CSP(商品名、Nagasechemtex株式会社制、丙烯酸橡胶、重均分子量：80万、Tg：12℃)
HTR-860P-3CSP-30DB(商品名、Nagasechemtex株式会社制、丙烯酸橡胶、重均分子量：30万、Tg：12℃)
(偶联剂)
A-189(商品名、Momentive Performance Materials Japan股份有限公司制、γ-巯基丙基三甲氧基硅烷)
A-1160(商品名、Momentive Performance Materials Japan股份有限公司制、γ-脲基丙基三乙氧基硅烷)
(固化促进剂)
2PZ-CN(商品名、四国化成工业株式会社制、1-氰基乙基-2-苯基咪唑)
[表1]
<膜的制作>
(膜A的制作)
用100目的过滤器对合成例A的粘接剂清漆进行过滤，进行真空脱泡。作为基材膜，准备厚度为38μm的实施了脱模处理的聚对苯二甲酸乙二醇酯(PET)膜，将真空脱泡后的粘接剂清漆涂布在PET膜上。对所涂布的清漆以90℃下5分钟、接着140℃下5分钟的2阶段进行加热干燥。加热干燥后将PET膜剥离，获得处于B阶段状态的膜A。对于该膜A，调整粘接剂清漆的涂布量，制作了厚度不同的膜。将厚度为10μm、20μm、40μm、100μm、120μm及130μm的膜分别作为膜A-10、A-20、A-40、A-100、A-120及A-130。
(膜A的剪切粘度的测定)
剪切粘度使用ARES(Rheometric Scientific公司制)进行测定。测定样品如下制作：按照70℃下厚度达到160μm以上的方式，在膜A上粘贴芯片接合膜(日立化成株式会社制)，打孔成直径为9mmφ，从而制作。测定是一边对测定样品赋予5％的变形，一边以5℃/分钟的升温速度进行升温来进行，将80℃下的值作为80℃的剪切粘度。膜A的80℃的剪切粘度为2000Pa·s。
(膜A的固化后的储存弹性模量的测定)
储存弹性模量使用动态粘弹性测定装置(Rheology株式会社制、商品名：DVE RheoSPECTRA)进行测定。测定样品如下制作：按照70℃下厚度达到160μm以上的方式，在膜A上粘贴芯片接合膜(日立化成株式会社制)，加工成4mm宽的长条状，利用示差扫描热量计(DSC)在反应率达到100％的条件下使其固化，从而制作。对所制作的测定样品测定以升温速度10℃/分钟从室温到270℃的储存弹性模量，将150℃下的值作为固化后的150℃下的储存弹性模量。膜A的固化后的150℃下的储存弹性模量为54MPa。
(膜B的制作)
除了将合成例A的粘接剂清漆变为合成例B的粘接剂清漆以外，与膜A的制作同样地操作，获得膜B。对该膜B，制作厚度为120μm的膜B-120。膜B的80℃的剪切粘度为1200Pa·s，膜B的固化后的150℃下的储存弹性模量为31MPa。
(膜C的制作)
除了将合成例A的粘接剂清漆变为合成例C的粘接剂清漆以外，与膜A的制作同样地操作，获得膜C。对该膜C，制作厚度为120μm的膜C-120。膜C的80℃的剪切粘度为9000Pa·s，膜C的固化后的150℃下的储存弹性模量为160MPa。
(膜D的制作)
除了将合成例A的粘接剂清漆变为合成例D的粘接剂清漆以外，与膜A的制作同样地操作，获得膜D。对该膜D，调整粘接剂清漆的涂布量，制作厚度不同的膜。将厚度为10μm、20μm、及40μm的膜分别作为膜D-10、D-20、及D-40。膜D的剪切粘度为28000Pa·s，膜D的固化后的150℃下的储存弹性模量为6MPa。
(膜E的制作)
除了将合成例A的粘接剂清漆变为合成例E的粘接剂清漆以外，与膜A的制作同样地操作，获得膜E。对该膜E，制作厚度为10μm的膜E-10。膜E的80℃的剪切粘度为7400Pa·s，膜E的固化后的150℃下的储存弹性模量为760MPa。
(膜F的制作)
除了将合成例A的粘接剂清漆变为合成例F的粘接剂清漆以外，与膜A的制作同样地操作，获得膜F。对该膜F，制作厚度为20μm的膜F-20。膜F的80℃的剪切粘度为14200Pa·s，膜F的固化后的150℃下的储存弹性模量为20MPa。
<粘接膜的制作>
[实施例1-1～1-8及比较例1-1～1-3]
如表2、表3、及表4所示，将膜A～F作为第一膜或第二膜使用。通过粘贴第一膜及第二膜并加工成圆形，获得粘接膜。在第一膜的与第二膜为相反侧的面上粘贴粘合膜(厚度为110μm、日立化成株式会社制)，制作实施例1-1～1-8及比较例1-1～1-3的切割-芯片接合一体型粘接膜。
[表2]
[表3]
[表4]
<半导体装置的制作>
[实施例2-1]
(具备第一半导体芯片的半导体基板的制作)
准备具备粘接膜及粘合膜的切割-芯片接合一体型粘接膜(粘接膜：厚度为10μm、膜E-10、粘合膜：厚度为110μm、日立化成株式会社制)。在阶段温度70℃下将50μm厚的半导体晶片层压在粘接膜上，制作切割样品。
使用全自动切片机DFD-6361(株式会社Disco制)将所得切割样品切断。切断时，以使用2张刀片的分段切割方式进行，使用切割刀片ZH05-SD3500-N1-xx-DD及ZH05-SD4000-N1-xx-BB(均为株式会社Disco制)。切断条件是刀片转速为4000rpm、切断速度为50mm/sec、芯片尺寸为3mm×3mm。切断按照半导体晶片残留25μm左右的方式进行第1段切断，接着，按照在粘合膜中切入20μm左右的刻痕的方式进行第2段切断。
接着，使用拾取用夹头，将作为第一半导体芯片(控制器芯片)待拾取的半导体芯片拾取。图19为表示拾取用夹头的顶起面的图。如图19所示，所使用的拾取用夹头20例如具有3mm×3mm的顶起面21，5根顶起针22沿着顶起面21的对角线上以规定的间隔排列。拾取中，使用中央的1根针顶起。拾取条件是将顶起速度设定为20mm/s、将顶起高度设定为450μm。如此，获得带有粘接膜的第一半导体芯片(控制器芯片)。
接着，使用Die Bonder BESTEM-D02(Canon Machinery公司制)将带有粘接膜的第一半导体芯片压接在具有等效电路的玻璃环氧基板上。此时，按照第一半导体芯片位于等效电路中央的方式调整位置。如此，获得具备第一半导体芯片的半导体基板。
(带有粘接膜的第二半导体芯片的制作)
准备实施例1-1的切割-芯片接合一体型粘接膜，在阶段温度70℃下将100μm厚的半导体晶片(硅晶片)层压在第二膜的与第一膜为相反侧的面上，制作切割样品。
使用全自动切片机DFD-6361(株式会社Disco制)将所得切割样品切断。切断时，以使用2张刀片的分段切割方式进行，使用切割刀片ZH05-SD2000-N1-xx-FF及ZH05-SD2000-N1-xx-EE(均为株式会社Disco制)。切断条件是刀片转速为4000rpm、切断速度为50mm/sec、芯片尺寸为7mm×7mm。切断按照半导体晶片残留50μm左右的方式进行第1段切断，接着，按照在粘合膜中切入20μm左右的刻痕的方式进行第2段切断。
接着，使用拾取用夹头，将半导体芯片拾取。除了使用5根顶起针顶起之外，与第一半导体芯片的拾取条件同样地操作，获得带有粘接膜的第二半导体芯片。
(半导体装置的制作)
将所得的带有粘接膜的第二半导体芯片压接在具备第一半导体芯片的半导体基板上。此时，按照第二半导体芯片处于第一半导体芯片的中央的方式调整位置。接着，利用加压烤箱(Chiyoda-electric株式会社制)将压接有第二半导体芯片的半导体基板在温度70℃下保持2小时，进而在温度150℃下保持30分钟，使粘接膜固化，从而制作实施例2-1的半导体装置。
(翘曲量的测定)
<半导体基板的翘曲量>
在室温下(25℃)利用激光位移计(株式会社KEYENCE制、LKG80、步距为100μm、测定范围为纵7mm、横7mm)测定实施例2-1的半导体装置的半导体基板的表面(第二半导体芯片的背面)。由所得各点的位移算出3维平均面，按照两端的点变为零点进行校正。将所得零点与通过测量获得的位移之差最大者作为翘曲量，求出半导体基板的翘曲量。将结果示于表5中。
<第二半导体芯片的翘曲量>
在室温下(25℃)利用激光位移计(株式会社KEYENCE制、LKG80、步距为100μm、测定范围为纵7mm、横7mm)测定实施例2-1的半导体装置的第二半导体芯片的半导体晶片的表面。由所得各点的位移算出3维平均面，按照两端的点变为零点进行校正。将所得零点与通过测量获得的位移之差最大者作为翘曲量，求出第二半导体芯片的翘曲量。将结果示于表5中。
[实施例2-2～2-6]
除了将实施例1-1的切割-芯片接合一体型粘接膜变为实施例1-2～1-6的切割-芯片接合一体型粘接膜之外，与实施例2-1同样地操作，分别制作实施例2-2～2-6的半导体装置，并求出半导体基板的翘曲量及第二半导体芯片的翘曲量。将结果示于表5、表6及表7。
[比较例2-1]
除了将实施例1-1的切割-芯片接合一体型粘接膜变为比较例1-1的切割-芯片接合一体型粘接膜之外，与实施例2-1同样地操作，制作比较例2-1的半导体装置，并求出半导体基板的翘曲量及第二半导体芯片的翘曲量。将结果示于表5及表6。
[表5]
[表6]
[表7]
实施例2-1～2-6的半导体装置与比较例2-1的半导体装置相比，抑制了半导体基板的翘曲，进而抑制了第二半导体芯片的翘曲。另外，第一膜的剪切粘度越低，越可以降低翘曲量。推测其原因在于，由于第一半导体芯片的埋入性变得良好，因此能够减少该芯片周边的空孔，从而抑制了由空孔导致的翘曲。
<半导体装置的制作>
[实施例2-7]
(带有粘接膜的半导体芯片的制作)
准备实施例1-7的切割-芯片接合一体型粘接膜，在阶段温度70℃下将100μm厚的半导体晶片(硅晶片)层压在第二膜的与第一膜为相反侧的面上，制作切割样品。
使用全自动切片机DFD-6361(株式会社Disco制)将所得切割样品切断。切断时，以使用2张刀片的分段切割方式进行，使用切割刀片ZH05-SD2000-N1-xx-FF及ZH05-SD2000-N1-xx-EE(均为株式会社Disco制)。切断条件是刀片转速为4000rpm、切断速度为50mm/s、芯片尺寸为7mm×7mm。切断按照半导体晶片残留50μm左右的方式进行第1段切断，接着，按照在粘合膜中切入20μm左右的刻痕的方式进行第2段切断。
接着，使用拾取用夹头，将半导体芯片拾取。除了使用5根针顶起之外，与第一半导体芯片的拾取条件同样地操作，获得带有粘接膜的半导体芯片。
将带有粘接膜的半导体芯片压接在具有等效电路的玻璃环氧基板上。此时，按照半导体芯片位于等效电路中央的方式调整位置。接着，利用加压烤箱(Chiyoda-electric株式会社制)将压接有半导体芯片的玻璃环氧基板在温度70℃下保持2小时，进而在温度150℃下保持30分钟，使粘接膜固化，从而制作实施例2-7的半导体装置。
(翘曲量的测定)
通过与上述半导体基板的翘曲量相同的方法，求出半导体基板的翘曲量。将结果示于表8中。
[实施例2-8及比较例2-2、2-3]
除了将实施例1-7的切割-芯片接合一体型粘接膜变为实施例1-8及比较例1-2、1-3的切割-芯片接合一体型粘接膜以外，与实施例2-7同样地操作，分别制作实施例2-8及比较例2-2、2-3的半导体装置，并求出半导体基板的翘曲量。将结果示于表8中。
[表8]
实施例2-7及2-8的半导体装置与比较例2-2及2-3的半导体装置相比，抑制了半导体基板的翘曲。
由以上确认到，本发明的半导体装置的制造方法能够抑制半导体基板的翘曲。
符号说明
1基材膜、2粘合膜、4a、4b基材膜、5吸引夹头、6半导体基板、10半导体基板、11导线、12密封材料、13端子、14电路图案、20拾取用夹头、21顶起面、22顶起针、100、110、120膜、130粘接膜、130c固化物、140切割-芯片接合一体型粘接膜、200粘接片材、300带有粘接膜的半导体晶片、400半导体装置、410半导体装置、500半导体装置、A半导体晶片、B刀片、a半导体芯片。

Claims (10)

1.一种半导体装置的制造方法，其具备以下工序：
准备在粘合膜上依次具备粘接膜及半导体晶片的带粘接膜的半导体晶片的工序；
将所述带粘接膜的半导体晶片进行切割，获得带粘接膜的半导体芯片的切割工序；以及
将所述带粘接膜的半导体芯片压接在半导体基板上的压接工序，
所述粘接膜从所述粘合膜开始依次包含第一膜及80℃的剪切粘度不同于所述第一膜的第二膜，
所述第二膜的80℃的剪切粘度为500Pa·s以上。
2.根据权利要求1所述的半导体装置的制造方法，其中，所述第二膜的厚度为3～150μm。
3.根据权利要求1或2所述的半导体装置的制造方法，其中，所述第二膜的固化后的150℃下的储存弹性模量为1000MPa以下。
4.根据权利要求1或2所述的半导体装置的制造方法，其中，所述半导体装置是介由第一导线将第一半导体芯片引线接合连接于半导体基板上的同时，介由所述粘接膜将第二半导体芯片压接在所述第一半导体芯片上，从而将所述第一导线的至少一部分埋入到所述粘接膜中而成的导线埋入型的半导体装置。
5.根据权利要求1或2所述的半导体装置的制造方法，其中，所述半导体装置是介由第一导线将第一半导体芯片引线接合连接于半导体基板上的同时，介由所述粘接膜将第二半导体芯片压接在所述第一半导体芯片上，从而将所述第一导线及所述第一半导体芯片埋入到所述粘接膜中而成的芯片埋入型的半导体装置。
6.一种粘接膜，其包含：
第一膜；和
层叠在所述第一膜上且80℃的剪切粘度不同于所述第一膜的第二膜，
所述第一膜和所述第二膜含有热固化性树脂、丙烯酸树脂和无机填充物，
所述第二膜的80℃的剪切粘度为500Pa·s以上。
7.根据权利要求6所述的粘接膜，其中，所述第二膜的厚度为3～150μm。
8.根据权利要求6或7所述的粘接膜，其中，所述第二膜的固化后的150℃下的储存弹性模量为1000MPa以下。
9.根据权利要求6或7所述的粘接膜，在介由第一导线将第一半导体芯片引线接合连接于半导体基板上的同时、将第二半导体芯片压接在所述第一半导体芯片上而成的半导体装置中，所述粘接膜用于压接所述第二半导体芯片的同时埋入所述第一导线的至少一部分。
10.根据权利要求6或7所述的粘接膜，在介由第一导线将第一半导体芯片引线接合连接于半导体基板上的同时、将第二半导体芯片压接在所述第一半导体芯片上而成的半导体装置中，所述粘接膜用于压接所述第二半导体芯片的同时埋入所述第一导线及所述第一半导体芯片。
CN201980010201.0A 2018-01-30 2019-01-29 半导体装置的制造方法及粘接膜 Active CN111656500B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-013752 2018-01-30
JP2018013752A JP6977588B2 (ja) 2018-01-30 2018-01-30 半導体装置の製造方法及び接着フィルム
PCT/JP2019/003010 WO2019151260A1 (ja) 2018-01-30 2019-01-29 半導体装置の製造方法及び接着フィルム

Publications (2)

Publication Number Publication Date
CN111656500A CN111656500A (zh) 2020-09-11
CN111656500B true CN111656500B (zh) 2023-08-15

Family

ID=67479794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980010201.0A Active CN111656500B (zh) 2018-01-30 2019-01-29 半导体装置的制造方法及粘接膜

Country Status (6)

Country Link
JP (1) JP6977588B2 (zh)
KR (1) KR102602489B1 (zh)
CN (1) CN111656500B (zh)
SG (1) SG11202007053XA (zh)
TW (1) TWI791751B (zh)
WO (1) WO2019151260A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7298404B2 (ja) * 2019-09-06 2023-06-27 株式会社レゾナック 半導体装置の製造方法
JP7427480B2 (ja) 2020-03-09 2024-02-05 キオクシア株式会社 半導体装置
JP2022036756A (ja) 2020-08-24 2022-03-08 キオクシア株式会社 半導体装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1395461A (zh) * 2002-07-17 2003-02-05 威盛电子股份有限公司 嵌埋有ic芯片与无源元件的整合式模块板及其制作方法
JP2004217757A (ja) * 2003-01-14 2004-08-05 Hitachi Chem Co Ltd 緩衝性カバーフィルムを備えた接着シートならびに半導体装置およびその製造方法
JP2008098250A (ja) * 2006-10-06 2008-04-24 Sumitomo Bakelite Co Ltd 接着フィルムおよびこれを用いた半導体装置
CN101523561A (zh) * 2006-10-06 2009-09-02 住友电木株式会社 半导体用膜、半导体用膜的制造方法及半导体装置
CN101645425A (zh) * 2008-08-04 2010-02-10 日东电工株式会社 切割/芯片接合薄膜
CN101647096A (zh) * 2007-04-05 2010-02-10 日立化成工业株式会社 半导体芯片的制造方法和半导体用粘接膜及其复合片
CN101821833A (zh) * 2007-10-09 2010-09-01 日立化成工业株式会社 带粘接膜半导体芯片的制造方法及用于该制造方法的半导体用粘接膜、以及半导体装置的制造方法
JP2012089630A (ja) * 2010-10-18 2012-05-10 Sumitomo Bakelite Co Ltd 半導体用フィルムおよび半導体装置
JP2012214526A (ja) * 2011-03-28 2012-11-08 Hitachi Chemical Co Ltd フィルム状接着剤、接着シート及び半導体装置
JP2013060524A (ja) * 2011-09-13 2013-04-04 Hitachi Chemical Co Ltd フィルム状接着剤、接着シート、半導体装置及びその製造方法
CN104169383A (zh) * 2012-03-08 2014-11-26 日立化成株式会社 粘接片材及半导体装置的制造方法
KR20150113849A (ko) * 2014-03-31 2015-10-08 닛토덴코 가부시키가이샤 다이 본드 필름, 다이싱 시트가 부착된 다이 본드 필름, 반도체 장치, 및 반도체 장치의 제조 방법
JP6222395B1 (ja) * 2017-08-07 2017-11-01 日立化成株式会社 フィルム状接着剤及びダイシングダイボンディング一体型接着シート
CN107434955A (zh) * 2016-05-30 2017-12-05 日东电工株式会社 芯片接合薄膜、切割芯片接合薄膜及半导体装置的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7375370B2 (en) 2004-08-05 2008-05-20 The Trustees Of Princeton University Stacked organic photosensitive devices
JP5476673B2 (ja) * 2007-04-02 2014-04-23 日立化成株式会社 接着シート
JP2010254763A (ja) * 2009-04-22 2010-11-11 Hitachi Chem Co Ltd 接着剤組成物、その製造方法、これを用いた接着シート、一体型シート、その製造方法、半導体装置及びその製造方法
JP5924145B2 (ja) * 2012-06-12 2016-05-25 日立化成株式会社 フィルム状接着剤、接着シート、及び半導体装置の製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1395461A (zh) * 2002-07-17 2003-02-05 威盛电子股份有限公司 嵌埋有ic芯片与无源元件的整合式模块板及其制作方法
JP2004217757A (ja) * 2003-01-14 2004-08-05 Hitachi Chem Co Ltd 緩衝性カバーフィルムを備えた接着シートならびに半導体装置およびその製造方法
JP2008098250A (ja) * 2006-10-06 2008-04-24 Sumitomo Bakelite Co Ltd 接着フィルムおよびこれを用いた半導体装置
CN101523561A (zh) * 2006-10-06 2009-09-02 住友电木株式会社 半导体用膜、半导体用膜的制造方法及半导体装置
CN101647096A (zh) * 2007-04-05 2010-02-10 日立化成工业株式会社 半导体芯片的制造方法和半导体用粘接膜及其复合片
CN101821833A (zh) * 2007-10-09 2010-09-01 日立化成工业株式会社 带粘接膜半导体芯片的制造方法及用于该制造方法的半导体用粘接膜、以及半导体装置的制造方法
CN101645425A (zh) * 2008-08-04 2010-02-10 日东电工株式会社 切割/芯片接合薄膜
JP2012089630A (ja) * 2010-10-18 2012-05-10 Sumitomo Bakelite Co Ltd 半導体用フィルムおよび半導体装置
JP2012214526A (ja) * 2011-03-28 2012-11-08 Hitachi Chemical Co Ltd フィルム状接着剤、接着シート及び半導体装置
JP2013060524A (ja) * 2011-09-13 2013-04-04 Hitachi Chemical Co Ltd フィルム状接着剤、接着シート、半導体装置及びその製造方法
CN104169383A (zh) * 2012-03-08 2014-11-26 日立化成株式会社 粘接片材及半导体装置的制造方法
KR20150113849A (ko) * 2014-03-31 2015-10-08 닛토덴코 가부시키가이샤 다이 본드 필름, 다이싱 시트가 부착된 다이 본드 필름, 반도체 장치, 및 반도체 장치의 제조 방법
CN107434955A (zh) * 2016-05-30 2017-12-05 日东电工株式会社 芯片接合薄膜、切割芯片接合薄膜及半导体装置的制造方法
JP6222395B1 (ja) * 2017-08-07 2017-11-01 日立化成株式会社 フィルム状接着剤及びダイシングダイボンディング一体型接着シート

Also Published As

Publication number Publication date
JP6977588B2 (ja) 2021-12-08
KR102602489B1 (ko) 2023-11-16
WO2019151260A1 (ja) 2019-08-08
TWI791751B (zh) 2023-02-11
TW201941314A (zh) 2019-10-16
CN111656500A (zh) 2020-09-11
SG11202007053XA (en) 2020-08-28
KR20200111703A (ko) 2020-09-29
JP2019134020A (ja) 2019-08-08

Similar Documents

Publication Publication Date Title
TWI827632B (zh) 半導體裝置的製造方法、熱硬化性樹脂組成物及切晶黏晶一體型膜
CN111656500B (zh) 半导体装置的制造方法及粘接膜
JP7472954B2 (ja) 接着剤組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法
WO2020184490A1 (ja) 接着剤組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法
TWI774916B (zh) 半導體裝置的製造方法、膜狀接著劑及接著片
JP7136200B2 (ja) 半導体装置、並びに、その製造に使用する熱硬化性樹脂組成物及びダイシングダイボンディング一体型テープ
CN111630642B (zh) 半导体装置的制造方法及膜状粘接剂
JP7251167B2 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
WO2020195981A1 (ja) 半導体装置の製造方法、ダイボンディングフィルム、及びダイシング・ダイボンディング一体型接着シート
JP7255146B2 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
CN111630643B (zh) 热固化性树脂组合物、膜状粘接剂、粘接片材及半导体装置的制造方法
WO2023157846A1 (ja) フィルム状接着剤及びその製造方法、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
JPWO2019150445A1 (ja) フィルム状接着剤及びその製造方法、並びに半導体装置及びその製造方法
CN111630641B (zh) 半导体装置的制造方法及膜状粘接剂
WO2022163465A1 (ja) 半導体装置及びその製造方法、並びに、熱硬化性樹脂組成物、接着フィルム及びダイシング・ダイボンディング一体型フィルム
TW202237786A (zh) 接著劑組成物、膜狀接著劑、切割晶粒接合一體型膜、以及半導體裝置及其製造方法
TW202414550A (zh) 半導體裝置的製造方法、接著層及切晶黏晶一體型膜
TW202342672A (zh) 半導體用接著膜、切割晶粒接合一體型膜及半導體裝置之製造方法
TW202323489A (zh) 膜狀接著劑、切割晶粒接合一體型膜、以及半導體裝置及其製造方法
TW202242057A (zh) 膜狀接著劑、切割晶粒接合一體型膜、以及半導體裝置及其製造方法
CN116670240A (zh) 膜状黏合剂、黏合片以及半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Lishennoco Co.,Ltd.

Address before: Tokyo

Applicant before: HITACHI CHEMICAL Co.,Ltd.

GR01 Patent grant
GR01 Patent grant