CN111508995A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN111508995A
CN111508995A CN201911235516.3A CN201911235516A CN111508995A CN 111508995 A CN111508995 A CN 111508995A CN 201911235516 A CN201911235516 A CN 201911235516A CN 111508995 A CN111508995 A CN 111508995A
Authority
CN
China
Prior art keywords
initialization
line
display device
disposed
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911235516.3A
Other languages
English (en)
Inventor
曹永振
文重守
陈昌奎
金阳完
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111508995A publication Critical patent/CN111508995A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开涉及一种显示装置，所述显示装置包括：基底，所述基底包括像素区域和外围区域；多个像素，所述多个像素设置在基底的像素区域中；第一初始化线，所述第一初始化线设置在基底的外围区域中，所述第一初始化线配置为向多个像素提供第一初始化电压；以及第二初始化线，所述第二初始化线设置在基底的外围区域中，所述第二初始化线配置为向所述多个像素提供第二初始化电压。第一初始化线的至少一部分可以与第二初始化线重叠。

Description

显示装置
技术领域
本发明的示例性实施方式一般地涉及显示装置。
背景技术
有机发光显示装置可以包括阳极电极、阴极电极以及设置在阳极电极与阴极电极之间的发射层。在有机发光显示装置中，从阳极电极注入的空穴和从阴极电极注入的电子在发射层中结合以形成激子，所述激子发射能量以作为光。
有机发光显示装置可以包括多个像素，所述多个像素各自包括阳极电极、阴极电极以及发射层。有机发光显示装置可以显示图像，所述图像是从所述像素中的每个像素的发射层发射出的光的组合。
有机发光显示装置可以包括用于驱动像素的驱动器，所述驱动器诸如扫描驱动器、发射驱动器、数据驱动器等。另外，有机发光显示装置可以包括用于向像素提供电压的线。这里，驱动器和线可以设置在其中设置有像素的像素区域外部的外围区域中。当驱动器和线设置在外围区域中时，有机发光显示装置的死区(dead space)可能增大。
在该背景部分中公开的以上信息仅用于本发明构思的背景的理解，因此，以上信息可能包含不构成现有技术的信息。
发明内容
根据本发明的示例性实施方式构造的装置提供了其中减小死区的显示装置。
本发明构思的附加特征将在下面的描述中阐述，并且所述附加特征将部分地从所述描述中显而易见，或者可以通过对本发明构思的实施获知所述附加特征。
根据本发明的一个或多个实施例，显示装置包括：基底，所述基底包括像素区域和外围区域；多个像素，所述多个像素设置在所述基底的所述像素区域中；第一初始化线，所述第一初始化线设置在所述基底的所述外围区域中，所述第一初始化线配置为向所述多个像素提供第一初始化电压；以及第二初始化线，所述第二初始化线设置在所述基底的所述外围区域中，所述第二初始化线配置为向所述多个像素提供第二初始化电压。所述第一初始化线的至少一部分可以与所述第二初始化线重叠。
整个所述第一初始化线可以与所述第二初始化线重叠。
所述显示装置还可以包括：顺序地堆叠在所述基底上的栅极绝缘层、第一绝缘层、第二绝缘层以及第三绝缘层。所述第一初始化线可以设置在所述第二绝缘层上，并且所述第二初始化线可以设置在所述第三绝缘层上。
所述显示装置还可以包括将所述第一初始化线连接到所述多个像素的第一连接线。所述第一连接线可以包括设置在所述栅极绝缘层上并与所述第一初始化线直接接触的第一连接部。
所述显示装置还可以包括将所述第二初始化线连接到所述多个像素的第二连接线，所述第二连接线可以包括设置在所述第三绝缘层上并与所述第二初始化线直接接触的第二连接部。
所述显示装置还可以包括设置在所述基底的所述外围区域中的扫描驱动器和发射驱动器。
所述扫描驱动器可以设置在所述发射驱动器与所述像素区域之间，并且所述第一初始化线和所述第二初始化线可以设置在所述扫描驱动器与所述像素区域之间。
所述显示装置还可以包括将所述扫描驱动器连接到所述多个像素的扫描线。所述扫描线可以包括设置在所述第一绝缘层上并与所述第一初始化线和所述第二初始化线交叉的扫描驱动器连接部。
所述显示装置还可以包括将所述发射驱动器连接到所述多个像素的发射控制线。所述发射控制线可以包括设置在所述栅极绝缘层上并与所述第一初始化线和所述第二初始化线交叉的发射驱动器连接部。
所述第一初始化电压可以大于所述第二初始化电压。
所述显示装置还可以包括多个数据线，所述多个数据线配置为向所述多个像素提供数据电压。所述第一初始化电压可以小于所述数据电压。
所述多个像素中的每个像素可以包括阳极电极、阴极电极以及设置在所述阳极电极与所述阴极电极之间的发射层，并且所述第二初始化电压可以大于施加到所述阴极电极的电压。
根据本发明的一个或多个实施例，一种显示装置包括：基底，所述基底包括像素区域和外围区域；多个像素，所述多个像素设置在所述基底的所述像素区域中；驱动器单元，所述驱动器单元设置在所述基底的所述外围区域中；第一初始化线，所述第一初始化线设置在所述基底的所述外围区域中，所述第一初始化线配置为向所述多个像素提供第一初始化电压；以及第二初始化线，所述第二初始化线设置在所述基底的所述外围区域中，所述第二初始化线配置为向所述多个像素提供第二初始化电压。所述第二初始化线可以与所述驱动器单元重叠。
所述第二初始化线可以不与所述第一初始化线重叠。
所述第二初始化线的宽度可以大于所述第一初始化线的宽度。
所述显示装置还可以包括顺序地堆叠在所述基底上的栅极绝缘层、第一绝缘层、第二绝缘层以及第三绝缘层，所述第一初始化线可以设置在所述第二绝缘层上，并且所述第二初始化线可以设置在所述第三绝缘层上。
所述显示装置还可以包括将所述第一初始化线连接到所述多个像素的第一连接线。所述第一连接线可以包括设置在所述栅极绝缘层上并与所述第一初始化线直接接触的第一连接部。
所述显示装置还可以包括将所述第二初始化线连接到所述多个像素的第二连接线。所述第二连接线可以包括设置在所述第三绝缘层上并与所述第二初始化线直接接触的第二连接部。
所述驱动器单元可以包括发射驱动器以及设置在所述发射驱动器与所述像素区域之间的扫描驱动器，并且所述第二初始化线可以与所述扫描驱动器重叠。
所述扫描驱动器可以包括：扫描有源图案，所述扫描有源图案设置在所述基底上；第一扫描导电部，所述第一扫描导电部设置在所述栅极绝缘层上；第二扫描导电部，所述第二扫描导电部设置在所述第一绝缘层上；以及第三扫描导电部，所述第三扫描导电部设置在所述第二绝缘层上。
所述显示装置还可以包括将所述扫描驱动器连接到所述多个像素的扫描线。所述扫描线可以包括设置在所述第一绝缘层上并与所述第一初始化线交叉的扫描驱动器连接部。
所述显示装置还可以包括将所述发射驱动器连接到所述多个像素的发射控制线。所述发射控制线可以包括设置在所述栅极绝缘层上并与所述第一初始化线和所述第二初始化线交叉的发射驱动器连接部。
所述第一初始化电压可以大于所述第二初始化电压。
所述显示装置还可以包括多个数据线，所述多个数据线配置为向所述多个像素提供数据电压。所述第一初始化电压可以小于所述数据电压。
所述多个像素中的每个像素可以包括阳极电极、阴极电极以及设置在所述阳极电极与所述阴极电极之间的发射层，并且所述第二初始化电压可以大于施加到所述阴极电极的电压。
在根据实施例构造的显示装置中，在所述外围区域内，所述第一初始化线和所述第二初始化线可以彼此重叠，或者所述第二初始化线可以与所述驱动器单元重叠。因此，可以减小所述显示装置的死区。
将理解的是，前面的一般性描述和以下详细描述两者均是示例性和说明性的，并且旨在提供对要求保护的本发明的进一步说明。
附图说明
附图示出了本发明的示例性实施例，并且与描述一起用于说明本发明构思，将附图包括在内以提供对本发明的进一步理解，并且附图被并入且构成本说明书的一部分。
图1是示意性示出根据实施例构造的显示装置的平面图。
图2是示出根据实施例构造的显示装置的图。
图3是示意性示出根据实施例构造的显示装置的一部分的平面图。
图4是示出图3中的显示装置的像素的电路图。
图5是示出图4中的显示装置的像素的布局图。
图6是沿着图5中的剖面线VI-VI'截取的剖视图。
图7是沿着图5中的剖面线VII-VII'截取的剖视图。
图8是示出根据实施例构造的显示装置的外围区域的平面图。
图9是沿着图8中的剖面线IX-IX'截取的剖视图。
图10是沿着图8中的剖面线X-X'截取的剖视图。
图11是沿着图8中的剖面线XI-XI'截取的剖视图。
图12是沿着图8中的剖面线XII-XII'截取的剖视图。
图13是示出根据实施例构造的显示装置的外围区域的平面图。
图14是沿着图13中的剖面线XIV-XIV'截取的剖视图。
图15是沿着图13中的剖面线XV-XV'截取的剖视图。
图16是沿着图13中的剖面线XVI-XVI'截取的剖视图。
图17是沿着图13中的剖面线XVII-XVII'截取的剖视图。
具体实施方式
在以下描述中，出于说明的目的，阐述了许多具体细节以便提供对本发明的各种示例性实施例或实施方式的透彻理解。如在本文中所使用的，“实施例”和“实施方式”是这样的可互换的词语，所述可互换的词语是采用本文中公开的一个或多个发明构思的装置或方法的非限制性示例。然而，明显的是，可以在没有这些具体细节的情况下或者利用一个或多个等同布置来实施各种示例性实施例。在其它情况下，以框图的形式示出了公知的结构和装置以便避免不必要地模糊各种示例性实施例。此外，各种示例性实施例可以是不同的，但不必是排他的。例如，在不脱离本发明构思的情况下，示例性实施例的特定形状、配置和特性可以在另一示例性实施例中使用或实现。
除非另有说明，否则举例说明的示例性实施例将被理解为提供其中可以在实践中实现本发明构思的一些方式的不同细节的示例性特征。因此，除非另有说明，否则在不脱离本发明构思的情况下，可以将各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(下文中，单独地称为或统称为“元件”)以其他方式组合、分离、互换和/或重新布置。
此外，在附图中，为了清楚和/或描述的目的，可以夸大元件的尺寸和相对尺寸。当示例性实施例可以不同地实现时，可以与所描述的顺序不同地执行特定处理顺序。例如，两个连续描述的处理可以基本上同时执行或者以与所描述的顺序相反的顺序执行。此外，同样的附图标记表示同样的元件。
当诸如层的元件被称为“在”另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，该元件可以直接在所述另一元件或层上、连接到或耦接到所述另一元件或层，或者可以存在中间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接耦接到”另一元件或层时，不存在中间元件或层。为此目的，术语“连接”可以指具有或不具有中间元件的物理连接、电连接和/或流体连接。此外，D1轴、D2轴以及D3轴不限于诸如x轴、y轴和z轴的直角坐标系的三个轴，并且可以以更广泛的含义来解释。例如，D1轴、D2轴以及D3轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”以及“从由X、Y和Z构成的组中选择的至少一个”可以被解释为仅X、仅Y、仅Z或者诸如以XYZ、XYY、YZ和ZZ为例的X、Y和Z中的两个或更多个的任何组合。如本文中所使用的，术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。
尽管在本文中可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因而，在不脱离本公开的教导的情况下，可以将下面讨论的第一元件称为第二元件。
出于描述的目的，可以在本文中使用诸如“在……之下”、“在……下方”、“在……下面”、“下”、“在……上方”、“上”、“在……之上”、“较高的”和“侧”(例如，如在“侧壁”中)等空间相对术语，从而描述如附图中所示的一个元件(多个元件)与另一元件(多个元件)的关系。除了附图中描绘的方位之外，空间相对术语旨在涵盖设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为在其它元件或特征“下方”或“之下”的元件将随后定位在其它元件或特征“上方”。因而，示例性术语“在……下方”可以涵盖上方和下方两种方位。此外，设备可以以其它方式定位(例如，旋转90度或在其它方位处)，如此，相应地解释本文中使用的空间相对描述语。
本文中使用的术语是为了描述特定实施例的目的，而非旨在限制。如本文中所使用的，除非上下文另有明确指示，否则单数形式“一个”、“一种”、“所述(该)”也旨在包括复数形式。此外，当在本说明书中使用时，术语“包括”、“包含”、“含有”和/或“具有”说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还将注意的是，如本文中所使用的，术语“基本上”、“大约”和其它类似术语用作近似术语而非程度术语，如此，用于解释将由本领域普通技术人员认识到的测量值、计算值和/或提供值的固有偏差。
在本文中，参照作为理想化的示例性实施例和/或中间结构的示意性图示的剖面图示和/或分解图示描述了各种示例性实施例。如此，可以预期到由于例如制造技术和/或公差所导致的图示的形状的变化。因而，本文中公开的示例性实施例不应当被必然解释为局限于具体示出的区域的形状，而是包括由例如制造所导致的形状的偏差。按照这种方式，附图中示出的区域在本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，如此，不必然旨在进行限制。
如本领域中的惯例，在附图中根据功能块、单元和/或模块来描述和示出一些示例性实施例。本领域技术人员将理解的是，这些块、单元和/或模块由可使用基于半导体的制造技术或其它制造技术形成的电子(或光学)电路在物理上实现，所述电子(或光学)电路诸如逻辑电路、分立组件、微处理器、硬连线电路、存储器元件和布线连接件等。在块、单元和/或模块由微处理器或其它类似硬件实现的情况下，所述块、单元和/或模块可以使用软件(例如，微代码)被程序化和控制以执行本文中讨论的各种功能，并且所述块、单元和/或模块可以可选地由固件和/或软件来驱动。还可以考虑的是，每个块、单元和/或模块可以由专用硬件来实现，或者作为执行一些功能的专用硬件与执行其它功能的处理器(例如，一个或多个程序化的微处理器及相关电路)的组合来实现。而且，在不脱离本发明构思的范围的情况下，一些示例性实施例的每个块、单元和/或模块可以在物理上被分成两个或更多个相互作用且分立的块、单元和/或模块。此外，在不脱离本发明构思的范围的情况下，可以将一些示例性实施例的块、单元和/或模块在物理上组合成更复杂的块、单元和/或模块。
除非另外定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的相同的含义。除非在本文中明确地如此定义，否则诸如在通用词典中定义的术语的术语应当被解释为具有与它们在相关领域的背景中的含义相一致的含义，而不应以理想化的或过于形式化的含义来解释。
在下文中，将参照附图详细说明根据实施例的显示装置。
图1是示出根据示例性实施例构造的显示装置的平面图。
参照图1，根据示例性实施例构造的显示装置可以包括基底SUB、设置在基底SUB上的多个像素PXL、设置在基底SUB上并驱动像素PXL的驱动器单元以及将像素PXL和驱动器单元连接的布线单元。
基底SUB可以具有像素区域PXA和外围区域PPA。像素区域PXA可以是其中设置有显示图像的像素PXL的区域。外围区域PPA可以是其中未设置有像素PXL且不显示图像的区域。外围区域PPA可以包括驱动像素PXL的驱动器单元以及将像素PXL与驱动器单元连接的布线单元的一部分。外围区域PPA可以对应于显示装置中的边框，并且可以根据外围区域PPA的宽度来确定边框的宽度。
外围区域PPA可以至少位于像素区域PXA的一侧。在示例性实施例中，外围区域PPA可以围绕像素区域PXA的周界。在示例性实施例中，外围区域PPA可以包括在第一方向DR1上延伸的水平部分以及在与第一方向DR1交叉的第二方向DR2上延伸的垂直部分。可以提供在像素区域PXA的第一方向DR1上彼此间隔开的外围区域PPA的一对垂直部分。
像素PXL可以设置在基底SUB上的像素区域PXA内。每个像素PXL可以是显示图像的最小单元。像素PXL可以包括发射白光和/或彩色光的有机发光元件。每个像素PXL可以发射红色、绿色和蓝色中的任何一种颜色的光，然而不限于此。例如，每个像素PXL还可以发射青色、品红色、黄色和白色中的一种颜色的光。
像素PXL可以沿着在第一方向DR1上延伸的行以及在第二方向DR2上延伸的列以矩阵形式布置。然而，未具体限制像素PXL的布置形式，并且可以以各种形式布置像素PXL。
驱动器单元可以通过布线单元将信号提供给像素PXL，因而，可以控制像素PXL的驱动。为了描述方便起见，在图1中省略了布线单元，并且将在下面描述布线单元。
驱动器单元可以包括：通过扫描线将扫描信号提供给像素PXL的扫描驱动器SDV、通过发射控制线将发射控制信号提供给像素PXL的发射驱动器EDV以及通过数据线将数据电压提供给像素PXL的数据驱动器DDV。
扫描驱动器SDV可以设置在外围区域PPA的垂直部分中。外围区域PPA可以提供有在像素区域PXA的第一方向DR1上彼此间隔开的一对垂直部分，并且扫描驱动器SDV可以设置在外围区域PPA的垂直部分中的至少一个垂直部分中。扫描驱动器SDV可以在外围区域PPA的第二方向DR2上伸长。
在示例性实施例中，可以将扫描驱动器SDV直接安装在基底SUB上。当将扫描驱动器SDV直接安装在基底SUB上时，扫描驱动器SDV可以在形成像素PXL的处理期间与像素PXL一起形成。然而，其中提供有扫描驱动器SDV的位置和提供扫描驱动器SDV的方法不限于此。例如，在另一示例性实施例中，扫描驱动器SDV可以形成在单独的芯片中并且作为玻璃覆晶提供在基底SUB上，或者可以安装在印刷电路板上并通过连接构件连接到基底SUB。
与扫描驱动器SDV类似，发射驱动器EDV还可以设置在外围区域PPA的垂直部分中。发射驱动器EDV可以设置在外围区域PPA的垂直部分中的至少一个垂直部分中。发射驱动器EDV可以在外围区域PPA的第二方向DR2上伸长。
在示例性实施例中，可以将发射驱动器EDV直接安装在基底SUB上。当将发射驱动器EDV直接安装在基底SUB上时，发射驱动器EDV可以在形成像素PXL的处理期间与像素PXL一起形成。然而，其中设置有发射驱动器EDV的位置和提供发射驱动器EDV的方法不限于此。例如，在另一示例性实施例中，发射驱动器EDV可以形成在单独的芯片中并且作为玻璃覆晶提供在基底SUB上，或者可以安装在印刷电路板上并通过连接构件连接到基底SUB。
在示例性实施例中，扫描驱动器SDV和发射驱动器EDV可以彼此相邻，并且可以形成在外围区域PPA的一对垂直部分中的仅一个垂直部分处。然而，本公开不限于此，并且可以以各种方案改变扫描驱动器SDV和发射驱动器EDV的设置。例如，扫描驱动器SDV可以设置在外围区域PPA的垂直部分的一侧，并且发射驱动器EDV可以设置在外围区域PPA的垂直部分的另一侧。作为另一示例，扫描驱动器SDV可以设置在外围区域PPA的垂直部分的两侧，并且发射驱动器EDV可以设置在外围区域PPA的垂直部分的仅一侧。
数据驱动器DDV可以设置在外围区域PPA中。例如，数据驱动器DDV可以设置在外围区域PPA的水平部分中。数据驱动器DDV可以在外围区域PPA的第一方向DR1上伸长。
驱动器单元还可以包括时序控制器。时序控制器可以控制扫描驱动器SDV、发射驱动器EDV以及数据驱动器DDV。
时序控制器可以通过各种方案经由线连接到扫描驱动器SDV、发射驱动器EDV以及数据驱动器DDV。未具体限制时序控制器的设置位置。例如，时序控制器可以安装在印刷电路板上并通过柔性印刷电路板连接到扫描驱动器SDV、发射驱动器EDV和数据驱动器DDV，并且印刷电路板可以设置在各种位置处，诸如，在基底SUB的一侧、在基底SUB的后表面上等。
图2是示出根据示例性实施例构造的显示装置的图。
参照图2，根据示例性实施例构造的显示装置可以包括像素PXL、驱动器单元以及布线单元。驱动器单元可以包括扫描驱动器SDV、发射驱动器EDV、数据驱动器DDV以及时序控制器TC。布线单元可以将信号从驱动器单元提供给像素PXL，并且可以包括扫描线S1、S2、S3、S4、……和Sn(下文中，简称S1至Sn)、发射控制线E1、E2、E3、E4、……和En(下文中，简称E1至En)、数据线D1、D2、D3、D4、……、Dm-3、Dm-2、Dm-1和Dm(下文中，简称D1至Dm)以及电源线PL。
像素PXL可以连接到扫描线S1至Sn、发射控制线E1至En、数据线D1至Dm以及电源线PL。当从扫描线S1至Sn供应扫描信号时，像素PXL可以从数据线D1至Dm接收数据电压。
像素PXL可以从第一电源ELVDD、第二电源ELVSS、第一初始化电源Vint1以及第二初始化电源Vint2接收电压。在这里，可以通过电源线PL将第一电源ELVDD的第一电压施加到像素PXL。
像素PXL中的每个像素PXL可以包括驱动晶体管和有机发光元件。驱动晶体管可以响应于数据电压来控制从第一电源ELVDD经由有机发光元件流到第二电源ELVSS的电流量。这里，在供应数据电压之前，可以通过第一初始化电源Vint1的第一初始化电压来初始化驱动晶体管的栅电极。为此目的，第一初始化电压可以小于数据电压。
在供应数据电压之后，可以通过第二初始化电源Vint2的第二初始化电压来初始化有机发光元件的阳极电极。这里，第二初始化电压可以小于第一初始化电压。此外，第二初始化电压可以大于第二电源ELVSS的第二电压。
扫描驱动器SDV可以响应于来自时序控制器TC的第一栅极控制信号GCS1将扫描信号供应给扫描线S1至Sn。例如，扫描驱动器SDV可以将扫描信号顺序地供应给扫描线S1至Sn。当将扫描信号顺序地供应给扫描线S1至Sn时，可以以像素行为单位顺序地选择像素PXL。
发射驱动器EDV可以响应于来自时序控制器TC的第二栅极控制信号GCS2将发射控制信号供应给发射控制线E1至En。例如，发射驱动器EDV可以将发射控制信号顺序地供应给发射控制线E1至En。
数据驱动器DDV可以响应于数据控制信号DCS将数据电压供应给数据线D1至Dm。数据线D1至Dm可以根据扫描信号将数据电压供应给像素PXL。
时序控制器TC可以将基于从外部供应的时序信号生成的栅极控制信号GCS1和GCS2供应给扫描驱动器SDV和发射驱动器EDV，并且可以将数据控制信号DCS供应给数据驱动器DDV。
栅极控制信号GCS1和GCS2中的每一个可以包括起始脉冲和时钟信号。起始脉冲可以控制第一扫描信号或第一发射控制信号的时序。时钟信号可以用于使起始脉冲移位。
数据控制信号DCS可以包括源起始脉冲和时钟信号。源起始脉冲可以控制数据的采样起始时间点。时钟信号可以用于控制采样操作。
图3是示意性地示出根据示例性实施例构造的显示装置的一部分的平面图。例如，图3可以示出图1中的外围区域PPA的垂直部分的一部分以及与外围区域PPA相邻的像素区域PXA的一部分。
参照图3，基底SUB可以包括像素区域PXA和外围区域PPA，并且像素PXL可以设置在基底SUB上的像素区域PXA内。
像素PXL可以包括在第二方向DR2上逐个布置的多个像素行，并且所述像素行可以在第一方向DR1上延伸。像素PXL可以包括在第一方向DR1上逐个布置的多个像素列，并且像素列可以在第二方向DR2上延伸。换言之，像素PXL可以以预定的矩阵形式设置。
驱动器单元可以设置在基底SUB上的外围区域PPA内。布线单元可以将像素PXL和驱动器单元连接。
驱动器单元可以包括通过扫描线S连接到像素PXL的扫描驱动器SDV。扫描驱动器SDV可以被设置为与像素区域PXA相邻。
扫描驱动器SDV可以包括多个扫描级SST。扫描级SST中的每个扫描级SST可以连接到扫描线S中的任何一个扫描线S。扫描线S可以将扫描级SST的输出端子与像素行的最外像素PXL的扫描信号输入端子连接，并且可以响应于时钟信号来驱动扫描级SST。扫描级SST可以基本上使用相同的电路来实现。扫描级SST中的每个扫描级SST可以对应于包含在像素区域PXA中的像素行，并且可以将扫描信号供应给布置在相应像素行中的像素PXL。
驱动器单元可以包括通过发射控制线E连接到像素PXL的发射驱动器EDV。发射驱动器EDV可以被设置为与扫描驱动器SDV相邻。扫描驱动器SDV可以设置在发射驱动器EDV与像素区域PXA之间，因而，与扫描驱动器SDV距像素区域PXA相比，发射驱动器EDV可以被设置为距像素区域PXA更远。
发射驱动器EDV可以包括多个发射级EST。发射级EST中的每个发射级EST可以连接到发射控制线E中的任何一个发射控制线E。发射控制线E可以将发射级EST的输出端子与像素行的最外像素PXL的发射信号输入端子连接，并且可以响应于时钟信号来驱动发射级EST。发射级EST可以使用相同的电路来实现。发射级EST中的每个发射级EST可以对应于包含在像素区域PXA中的像素行，并且可以将发射控制信号供应给布置在相应像素行中的像素PXL。
为了描述方便起见，图3示出了扫描线S连接到每个像素行的仅最外像素PXL，然而，扫描线S可以连接到提供在每个像素行中的所有像素PXL。同样地，发射控制线E可以连接到提供在每个像素行中的所有像素PXL。
布线单元可以将来自驱动器单元的信号提供给像素PXL，并且可以包括扫描线S、发射控制线E、第一初始化线VIL1以及第二初始化线VIL2。
第一初始化线VIL1和第二初始化线VIL2可以电连接到像素PXL。第一初始化线VIL1和第二初始化线VIL2可以沿着外围区域PPA中的像素区域PXA的边界延伸。初始化线VIL1和VIL2可以将来自图2中的第一初始化电源Vint1和第二初始化电源Vint2的初始化电压提供给像素PXL。
为了描述方便起见，图3示出了第一初始化线VIL1和第二初始化线VIL2彼此间隔开并且第二初始化线VIL2和扫描驱动器SDV彼此间隔开。然而，在本实施例中，第一初始化线VIL1和第二初始化线VIL2可以彼此重叠，或者第二初始化线VIL2和扫描驱动器SDV可以彼此重叠。
在下文中，参照图4、图5、图6和图7描述图3中所示的像素PXL。
图4是示出图3中的显示装置的像素PXL的电路图。为了描述方便起见，图4示出了连接到第j个数据线Dj和第i个扫描线Si的像素PXL。
参照图4，根据示例性实施例的像素PXL可以包括像素电路PXC和有机发光元件OLED。
像素电路PXC可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7以及存储电容器Cst。
有机发光元件OLED的阳极电极可以连接到像素电路PXC，并且有机发光元件OLED的阴极电极可以连接到第二电源ELVSS。有机发光元件OLED可以响应于从像素电路PXC供应的电流量生成具有预定亮度的光。
当将扫描信号供应给第(i-1)个扫描线Si-1时，像素电路PXC可以利用第一初始化电源Vint1的第一初始化电压使第一晶体管T1的栅电极初始化。此外，当将扫描信号供应给第i个扫描线Si时，像素电路PXC可以经由第二晶体管T2接收来自数据线Dj的数据电压。此外，当将扫描信号供应给第(i+1)个扫描线Si+1时，像素电路PXC可以利用第二初始化电源Vint2的第二初始化电压使有机发光元件OLED的阳极电极初始化。当将发射控制信号供应给第i发射控制线Ei时，接收数据电压的像素电路PXC可以控制从第一电源ELVDD经由有机发光元件OLED流到第二电源ELVSS的电流量。
第一晶体管T1的第一电极可以连接到第一节点N1，并且第一晶体管T1的第二电极可以连接到第六晶体管T6的第一电极。第一晶体管T1的栅电极可以连接到第二节点N2。第一晶体管T1可以响应于充入存储电容器Cst中的电压控制从第一电源ELVDD经由有机发光元件OLED流到第二电源ELVSS的电流量。
第二晶体管T2可以连接在数据线Dj与第一节点N1之间。第二晶体管T2的栅电极可以连接到第i个扫描线Si。当将扫描信号供应给第i个扫描线Si时，第二晶体管T2可以导通以将来自数据线Dj的数据电压供应给第一节点N1。
第三晶体管T3的第一电极可以连接到第一晶体管T1的第二电极，并且第三晶体管T3的第二电极可以连接到第二节点N2。第三晶体管T3的栅电极可以连接到第i个扫描线Si。当将扫描信号供应给第i个扫描线Si时，第三晶体管T3可以导通以便以二极管的方式连接第一晶体管T1。
第四晶体管T4的第一电极可以连接到第二节点N2，并且第四晶体管T4的第二电极可以连接到第一初始化电源Vint1。第四晶体管T4的栅电极可以连接到第(i-1)个扫描线Si-1。当将扫描信号供应给第(i-1)个扫描线Si-1时，第四晶体管T4可以导通以将第一初始化电源Vint1的第一初始化电压供应给第二节点N2。
第五晶体管T5的第一电极可以连接到第一电源ELVDD，并且第五晶体管T5的第二电极可以连接到第一节点N1。第五晶体管T5的栅电极可以连接到发射控制线Ei。当将发射控制信号供应给发射控制线Ei时，第五晶体管T5可以导通。
第六晶体管T6的第一电极可以连接到第一晶体管T1的第二电极，并且第六晶体管T6的第二电极可以连接到有机发光元件OLED的阳极电极。第六晶体管T6的栅电极可以连接到发射控制线Ei。当将发射控制信号供应给发射控制线Ei时，第六晶体管T6可以导通。
存储电容器Cst可以连接在第一电源ELVDD与第二节点N2之间。存储电容器Cst可以充入与数据电压和第一晶体管T1的阈值电压对应的电压。
第七晶体管T7可以连接在有机发光元件OLED的阳极电极与第二初始化电源Vint2之间。第七晶体管T7的栅电极可以连接到第(i+1)个扫描线Si+1。当将扫描信号供应给第(i+1)个扫描线Si+1时，第七晶体管T7可以导通，以将第二初始化电源Vint2的第二初始化电压供应给有机发光元件OLED的阳极电极。
当将第二初始化电压供应给有机发光元件OLED的阳极电极时，可以将有机发光元件OLED的寄生电容器(在下文中，称为“有机电容器Coled”)放电。当将有机电容器Coled放电时，可以提高黑色表现能力。
为了详细地描述，有机电容器Coled可以响应于在前一帧时段期间从像素电路PXC供应的电流充入预定的电压。当将有机电容器Coled充电时，有机发光元件OLED甚至可以容易地以低电流发光。
在当前帧时段期间可以将黑色数据电压供应给像素电路PXC。当供应黑色数据电压时，像素电路PXC理想地将不向有机发光元件OLED供应电流。然而，即使供应了黑色数据电压，由晶体管形成的像素电路PXC也可以向有机发光元件OLED供应预定的漏电流。在这种情况下，当有机电容器Coled处于充电状态时，有机发光元件OLED可能微弱地发光，因而，黑色表现能力可能被劣化。
相比之下，根据本实施例，当通过第二初始化电源Vint2将有机电容器Coled放电时，尽管存在漏电流，仍可以将有机发光元件OLED设置为处于非发射状态。换言之，在本实施例中，像素电路PXC可以通过使用第二初始化电源Vint2将第二初始化电压供应给有机发光元件OLED的阳极电极，从而提高黑色表现能力。
第二初始化电源Vint2的第二初始化电压可以小于第一初始化电源Vint1的第一初始化电压并且大于第二电源ELVSS的第二电压，以便有机电容器Coled可以稳定地放电。例如，第二初始化电压可以对应于通过将有机发光元件OLED的阈值电压与第二电压相加所获得的电压。
另外，在本实施例中，当第一初始化电源Vint1和第二初始化电源Vint2分离时，可以使来自像素电路PXC的漏电流最小化。
为了详细地描述，可以减小施加到有机发光元件OLED的阴极电极的第二电源ELVSS的第二电压，以实现高亮度。当第二电压减小时，从像素电路PXC供应给有机发光元件OLED的电流量增大，因而，有机发光元件OLED的亮度可以增大。
这里，当第二电源ELVSS的第二电压减小时，第二初始化电源Vint2的第二初始化电压也可能减小。因此，在其中第一初始化电源Vint1和第二初始化电源Vint2不分离的情况下，当第二电源ELVSS的第二电压减小时，从像素电路PXC流到第一初始化电源Vint1的漏电流可能增大。
另一方面，当第一初始化电源Vint1和第二初始化电源Vint2分离时，如同本实施例一样，可以与第二电源ELVSS无关地设置第一初始化电源Vint1的第一初始化电压。具体地，在本实施例中，第一初始化电源Vint1的第一初始化电压可以大于第二电源ELVSS的第二电压和第二初始化电源Vint2的第二初始化电压，从而使从像素电路PXC到第一初始化电源Vint1的漏电流最小化。
此外，当第二初始化电源Vint2的第二初始化电压大于第二电源ELVSS的第二电压时，可以使在有机发光元件OLED的发射时段期间从像素电路PXC流到第二初始化电源Vint2的漏电流最小化，因而，可以增大有机发光元件OLED的亮度。
图5是示出图4中的显示装置的像素PXL的布局图。图6是沿着图5中的剖面线VI-VI'截取的剖视图。图7是沿着图5中的剖面线VII-VII'截取的剖视图。
图5、图6和图7示出了连接到设置在像素区域PXA中的第i行和第j列中的一个像素PXL的扫描线Si-1、Si和Si+1、发射控制线Ei、电源线PL以及数据线Dj。为了描述方便起见，第(i-1)行中的扫描线被标记为“Si-1”，第i行中的扫描线被标记为“Si”，第(i+1)行中的扫描线被标记为“Si+1”，第i行中的发射控制线被标记为“Ei”，第j列中的数据线被标记为“Dj”，并且第j列中的电源线被标记为“PL”。
参照图5、图6和图7，根据示例性实施例构造的显示装置可以包括基底SUB、布线单元以及像素PXL。
基底SUB可以包括透明绝缘材料。在示例性实施例中，基底SUB可以是刚性基底。例如，基底SUB可以是玻璃基底、石英基底、玻璃陶瓷基底以及结晶玻璃基底中的一种。
在另一示例性实施例中，基底SUB还可以是柔性基底。在这种情况下，基底SUB可以是包括聚合物有机材料的膜基底和塑料基底中的一个。例如，基底SUB可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素以及乙酸丙酸纤维素中的至少一种。
布线单元可以向像素PXL提供信号，并且可以包括扫描线Si-1、Si和Si+1、数据线Dj、发射控制线Ei、电源线PL、第一初始化像素线IPL1以及第二初始化像素线IPL2。
扫描线Si-1、Si和Si+1可以在第一方向DR1上延伸。扫描线Si-1、Si和Si+1可以包括在第二方向DR2上顺序地布置的第(i-1)个扫描线Si-1、第i个扫描线Si以及第(i+1)个扫描线Si+1。扫描线Si-1、Si和Si+1可以接收扫描信号。例如，第(i-1)个扫描线Si-1可以接收第(i-1)个扫描信号，第i个扫描线Si可以接收第i个扫描信号，并且第(i+1)个扫描线Si+1可以接收第(i+1)个扫描信号。
发射控制线Ei可以在第一方向DR1上延伸。发射控制线Ei可以设置在第i个扫描线Si与第(i+1)个扫描线Si+1之间，以与第i个扫描线Si与第(i+1)个扫描线Si+1间隔开。发射控制线Ei可以接收发射控制信号。
数据线Dj可以在第二方向DR2上延伸。数据线Dj可以接收数据电压。
电源线PL可以在第二方向DR2上延伸。电源线PL可以设置为与数据线Dj间隔开。电力线PL可以接收第一电源ELVDD的第一电压。
第一初始化像素线IPL1和第二初始化像素线IPL2可以在第一方向DR1上延伸。
第一初始化像素线IPL1可以设置在第(i-1)个像素行中的第二初始化像素线IPL2与第(i-1)个扫描线Si-1之间。第一初始化像素线IPL1可以接收第一初始化电源Vint1的第一初始化电压。
第二初始化像素线IPL2可以设置在第(i+1)个扫描线Si+1与第(i+1)个像素行中的第一初始化像素线IPL1之间。第二初始化像素线IPL2可以接收第二初始化电源Vint2的第二初始化电压。
像素PXL可以包括第一晶体管T1至第七晶体管T7、存储电容器Cst以及有机发光元件OLED。
第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1、第一漏电极DE1以及连接线CNL。
第一栅电极GE1可以连接到第三晶体管T3的第三漏电极DE3和第四晶体管T4的第四漏电极DE4。连接线CNL可以将第一栅电极GE1和第三漏电极DE3与第四漏电极DE4之间的空间连接。连接线CNL的一端可以通过第一接触孔CH1连接到第一栅电极GE1，并且连接线CNL的另一端可以通过第二接触孔CH2连接到第三漏电极DE3和第四漏电极DE4。
在示例性实施例中，第一有源图案ACT1、第一源电极SE1以及第一漏电极DE1可以由半导体层形成，所述半导体层可以掺杂有杂质或者可以未掺杂有杂质。例如，第一源电极SE1和第一漏电极DE1可以由掺杂有杂质的半导体层形成，并且第一有源图案ACT1可以由未掺杂有杂质的半导体层形成。
第一有源图案ACT1可以具有在预定的方向上延伸的条形形状，并且可以具有在延伸的纵向方向上弯曲数次的形状。在平面图中，第一有源图案ACT1可以与第一栅电极GE1重叠。第一有源图案ACT1可以形成为使得第一晶体管T1的沟道区域可以形成得长。因此，施加到第一晶体管T1的栅极电压的驱动范围可能变宽。因此，可以精细地控制从有机发光元件OLED发射的光的灰度级。
第一源电极SE1可以连接到第一有源图案ACT1的一端。第一源电极SE1可以连接到第二晶体管T2的第二漏电极DE2和第五晶体管T5的第五漏电极DE5。第一漏电极DE1可以连接到第一有源图案ACT1的另一端。第一漏电极DE1可以连接到第三晶体管T3的第三源电极SE3和第六晶体管T6的第六源电极SE6。
第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2以及第二漏电极DE2。
第二栅电极GE2可以连接到第i个扫描线Si。第二栅电极GE2可以提供为第i个扫描线Si的一部分，或者以从第i个扫描线Si突出的形状提供。
在示例性实施例中，第二有源图案ACT2、第二源电极SE2以及第二漏电极DE2可以由半导体层形成，所述半导体层可以掺杂有杂质或者可以未掺杂有杂质。例如，第二源电极SE2和第二漏电极DE2可以由掺杂有杂质的半导体层形成，并且第二有源图案ACT2可以由未掺杂有杂质的半导体层形成。第二有源图案ACT2可以对应于与第二栅电极GE2重叠的一部分。
第二源电极SE2的一端可以连接到第二有源图案ACT2。第二源电极SE2的另一端可以通过第六接触孔CH6连接到数据线Dj。第二漏电极DE2的一端可以连接到第二有源图案ACT2。第二漏电极DE2的另一端可以连接到第一晶体管T1的第一源电极SE1和第五晶体管T5的第五漏电极DE5。
第三晶体管T3可以以双栅结构提供以用于防止或抑制漏电流。即，第三晶体管T3可以包括第3a晶体管T3a和第3b晶体管T3b。第3a晶体管T3a可以包括第3a栅电极GE3a、第3a有源图案ACT3a、第3a源电极SE3a以及第3a漏电极DE3a。第3b晶体管T3b可以包括第3b栅电极GE3b、第3b有源图案ACT3b、第3b源电极SE3b以及第3b漏电极DE3b。在下文中，将第3a栅电极GE3a和第3b栅电极GE3b称为第三栅电极GE3，将第3a有源图案ACT3a和第3b有源图案ACT3b称为第三有源图案ACT3，将第3a源电极SE3a和第3b源电极SE3b称为第三源电极SE3，并且将第3a漏电极DE3a和第3b漏电极DE3b称为第三漏电极DE3。
第三栅电极GE3可以连接到第i个扫描线Si。第三栅电极GE3可以被提供为第i个扫描线Si的一部分，或者以从第i个扫描线Si突出的形状提供。例如，第3a栅电极GE3a可以被提供为第i个扫描线Si的一部分，并且第3b栅电极GE3b可以以从第i个扫描线Si突出的形状提供。
第三有源图案ACT3、第三源电极SE3以及第三漏电极DE3可以由半导体层形成，所述半导体层掺杂有杂质或者未掺杂有杂质。例如，第三源电极SE3和第三漏电极DE3可以由掺杂有杂质的半导体层形成，并且第三有源图案ACT3可以由未掺杂有杂质的半导体层形成。第三有源图案ACT3可以对应于与第三栅电极GE3重叠的一部分。
第三源电极SE3的一端可以连接到第三有源图案ACT3。第三源电极SE3的另一端可以连接到第一晶体管T1的第一漏电极DE1和第六晶体管T6的第六源电极SE6。第三漏电极DE3的一端可以连接到第三有源图案ACT3。第三漏电极DE3的另一端可以连接到第四晶体管T4的第四漏电极DE4。此外，第三漏电极DE3可以通过连接线CNL、第二接触孔CH2和第一接触孔CH1连接到第一晶体管T1的第一栅电极GE1。
第四晶体管T4可以以双栅结构提供以用于防止或抑制漏电流。即，第四晶体管T4可以包括第4a晶体管T4a和第4b晶体管T4b。第4a晶体管T4a可以包括第4a栅电极GE4a、第4a有源图案ACT4a、第4a源电极SE4a以及第4a漏电极DE4a。第4b晶体管T4b可以包括第4b栅电极GE4b、第4b有源图案ACT4b、第4b源电极SE4b以及第4b漏电极DE4b。在下文中，将第4a栅电极GE4a和第4b栅电极GE4b称为第四栅电极GE4，将第4a有源图案ACT4a和第4b有源图案ACT4b称为第四有源图案ACT4，将第4a源电极SE4a和第4b源电极SE4b称为第四源电极SE4，并且将第4a漏电极DE4a和第4b漏电极DE4b称为第四漏电极DE4。
第四栅电极GE4可以连接到第(i-1)个扫描线Si-1。第四栅电极GE4可以被提供为第(i-1)个扫描线Si-1的一部分，或者以从第(i-1)个扫描线Si-1突出的形状提供。例如，第4a栅电极GE4a可以被提供为第(i-1)个扫描线Si-1的一部分，并且第4b栅电极GE4b可以以从第(i-1)个扫描线Si-1突出的形状提供。
第四有源图案ACT4、第四源电极SE4以及第四漏电极DE4可以由掺杂有杂质或未掺杂有杂质的半导体层形成。例如，第四源电极SE4和第四漏电极DE4可以由掺杂有杂质的半导体层形成，并且第四有源图案ACT4可以由未掺杂有杂质的半导体层形成。第四有源图案ACT4可以对应于与第四栅电极GE4重叠的一部分。
第四源电极SE4的一端可以连接到第四有源图案ACT4。第四源电极SE4的另一端可以连接到第一初始化像素线IPL1以及第(i-1)个像素行中的像素的第七晶体管T7的第七漏电极DE7。第四源电极SE4的另一端可以通过第十一接触孔CH11连接到第一初始化像素线IPL1。辅助连接线AUX可以提供在第四源电极SE4与第(i-1)个像素行中的像素的第七晶体管T7的第七漏电极DE7之间。辅助连接线AUX的一端可以通过第九接触孔CH9连接到第四源电极SE4。辅助连接线AUX的另一端可以通过第(i-1)个像素行中的像素的第八接触孔CH8连接到第(i-1)个像素行中的第二初始化像素线IPL2。此外，辅助连接线AUX的一部分可以通过第十一接触孔CH11连接到第一初始化像素线IPL1。
第四漏电极DE4的一端可以连接到第四有源图案ACT4。第四漏极DE4的另一端可以连接到第三晶体管T3的第三漏电极DE3。第四漏电极DE4还可以通过连接线CNL、第二接触孔CH2和第一接触孔CH1连接到第一晶体管T1的第一栅电极GE1。
第五晶体管T5可以包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5以及第五漏电极DE5。
第五栅电极GE5可以连接到发射控制线Ei。第五栅电极GE5可以被提供为发射控制线Ei的一部分，或者以从发射控制线Ei突出的形状提供。
第五有源图案ACT5、第五源电极SE5以及第五漏电极DE5可以由半导体层形成，所述半导体层掺杂有杂质或者未掺杂有杂质。例如，第五源电极SE5和第五漏电极DE5可以由掺杂有杂质的半导体层形成，并且第五有源图案ACT5可以由未掺杂有杂质的半导体层形成。第五有源图案ACT5对应于与第五栅电极GE5重叠的一部分。
第五源电极SE5的一端可以连接到第五有源图案ACT5。第五源电极SE5的另一端可以通过第五接触孔CH5连接到电源线PL。第五漏电极DE5的一端可以连接到第五有源图案ACT5。第五漏电极DE5的另一端可以连接到第一晶体管T1的第一源电极SE1和第二晶体管T2的第二漏电极DE2。
第六晶体管T6可以包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6以及第六漏电极DE6。
第六栅电极GE6可以连接到发射控制线Ei。第六栅电极GE6可以被提供为发射控制线Ei的一部分，或者以从发射控制线Ei突出的形状提供。第六有源图案ACT6、第六源电极SE6以及第六漏电极DE6可以由半导体层形成，所述半导体层掺杂有杂质或者未掺杂有杂质。例如，第六源电极SE6和第六漏电极DE6可以由掺杂有杂质的半导体层形成，并且第六有源图案ACT6可以由未掺杂有杂质的半导体层形成。第六有源图案ACT6对应于与第六栅电极GE6重叠的一部分。
第六源电极SE6的一端可以连接到第六有源图案ACT6。第六源电极SE6的另一端可以与第一晶体管T1的第一漏电极DE1和第三晶体管T3的第三源电极SE3连接。第六漏电极DE6的一端可以连接到第六有源图案ACT6。第六漏电极DE6的另一端可以连接到第七晶体管T7的第七源电极SE7。
第七晶体管T7可以包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7以及第七漏电极DE7。
第七栅电极GE7可以连接到第(i+1)个扫描线Si+1。第七栅电极GE7可以被提供为第(i+1)个扫描线Si+1的一部分，或者以从第(i+1)个扫描线Si+1突出的形状提供。第七有源图案ACT7、第七源电极SE7以及第七漏电极DE7可以由半导体层形成，所述半导体层掺杂有杂质或者未掺杂有杂质。例如，第七源电极SE7和第七漏电极DE7可以由掺杂有杂质的半导体层形成，并且第七有源图案ACT7可以由未掺杂有杂质的半导体层形成。第七有源图案ACT7可以对应于与第七栅电极GE7重叠的一部分。
第七源电极SE7的一端可以连接到第七有源图案ACT7。第七源电极SE7的另一端可以连接到第六晶体管T6的第六漏电极DE6。第七漏电极DE7的一端可以连接到第七有源图案ACT7。第七漏电极DE7的另一端可以连接到第二初始化像素线IPL2。此外，第七漏电极DE7可以连接到第(i+1)个像素行中的像素的第四晶体管T4的第四源电极SE4。第七漏电极DE7和第(i+1)个像素行中的像素的第四晶体管T4的第四源电极SE4可以被连接。
存储电容器Cst可以包括下电极LE和上电极UE。下电极LE可以由第一晶体管T1的第一栅电极GE1形成。
上电极UE可以与第一栅电极GE1重叠，并且在平面图中可以覆盖下电极LE。可以通过增加上电极UE和下电极LE的重叠面积来增大存储电容器Cst的电容。上电极UE可以在第一方向DR1上延伸。在示例性实施例中，可以将第一电源ELVDD的第一电压施加到上电极UE。上电极UE可以在其中形成有第一接触孔CH1的区域中具有开口OPN，第一栅电极GE1通过所述第一接触孔CH1接触连接线CNL。
有机发光元件OLED可以包括第一电极AD、第二电极CD以及设置在第一电极AD与第二电极CD之间的发射层EML。
第一电极AD可以设置在与每个像素PXL对应的发射区域内。第一电极AD可以通过第七接触孔CH7、第十接触孔CH10和第十二接触孔CH12连接到第七晶体管T7的第七源电极SE7和第六晶体管T6的第六漏电极DE6。第一桥接图案BRP1可以提供在第七接触孔CH7与第十接触孔CH10之间。第一桥接图案BRP1可以将第六漏电极DE6、第七源电极SE7和第一电极AD连接。
在下文中，将参照图5、图6和图7以堆叠的顺序来描述根据示例性实施例构造的显示装置的结构。
有源图案ACT1至ACT7可以设置在基底SUB上。有源图案ACT1至ACT7可以包括第一有源图案ACT1至第七有源图案ACT7。有源图案ACT1至ACT7可以由半导体材料形成。在示例性实施例中，缓冲层可以设置在基底SUB与有源图案ACT1至ACT7之间。
栅极绝缘层GI可以设置在其上形成有有源图案ACT1至ACT7的基底SUB上。
第(i-1)个扫描线Si-1、第i个扫描线Si、第(i+1)个扫描线Si+1、发射控制线Ei以及第一栅电极GE1至第七栅电极GE7可以设置在栅极绝缘层GI上。第一栅电极GE1可以是存储电容器Cst的下电极LE。第二栅电极GE2和第三栅电极GE3可以与第i个扫描线Si一体形成。第四栅电极GE4可以与第(i-1)个扫描线Si-1一体形成。第五栅电极GE5和第六栅电极GE6可以与发射控制线Ei一体形成。第七栅电极GE7可以与第(i+1)个扫描线Si+1一体形成。
第一绝缘层IL1可以设置在其上形成有第(i-1)个扫描线Si-1、第i个扫描线Si、第(i+1)个扫描线Si+1、发射控制线Ei以及第一栅电极GE1至第七栅电极GE7的基底SUB上。
存储电容器Cst的上电极UE、第一初始化像素线IPL1以及第二初始化像素线IPL2可以设置在第一绝缘层IL1上。上电极UE可以覆盖下电极LE，或者与下电极LE重叠。上电极UE可以与下电极LE一起形成存储电容器Cst，第一绝缘层IL1插入在上电极UE与下电极LE之间。
第二绝缘层IL2可以设置在其上形成有上电极UE、第一初始化像素线IPL1以及第二初始化像素线IPL2的基底SUB上。
数据线Dj、连接线CNL、辅助连接线AUX以及第一桥接图案BRP1可以设置在第二绝缘层IL2上。
数据线Dj可以通过穿过栅极绝缘层GI、第一绝缘层IL1和第二绝缘层IL2的第六接触孔CH6连接到第二源电极SE2。
连接线CNL可以通过穿过第一绝缘层IL1和第二绝缘层IL2的第一接触孔CH1连接到第一栅电极GE1。此外，连接线CNL可以通过穿过栅极绝缘层GI、第一绝缘层IL1和第二绝缘层IL2的第二接触孔CH2连接到第三漏电极DE3和第四漏电极DE4。
辅助连接线AUX可以通过穿过第二绝缘层IL2的第八接触孔CH8连接到第二初始化像素线IPL2。此外，辅助连接线AUX可以通过穿过栅绝缘层GI、第一绝缘层IL1和第二绝缘层IL2的第九接触孔CH9连接到第四源电极SE4和第(i-1)个像素行中的像素的第七漏电极DE7。
第一桥接图案BRP1可以在第六漏电极DE6与第一电极AD之间连接第六漏电极DE6与第一电极AD。第一桥接图案BRP1可以通过穿过栅极绝缘层GI、第一绝缘层IL1和第二绝缘层IL2的第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7。
第三绝缘层IL3可以设置在其上形成有数据线Dj、连接线CNL、辅助连接线AUX以及第一桥接图案BRP1的基底SUB上。
电源线PL和第二桥接图案BRP2可以设置在第三绝缘层IL3上。第二桥接图案BRP2可以通过第十接触孔CH10连接到第一桥接图案BRP1。
钝化层PSV可以设置在其上形成有电源线PL和第二桥接图案BRP2的基底SUB上。
有机发光元件OLED可以设置在钝化层PSV上。有机发光元件OLED可以包括第一电极AD、第二电极CD以及设置在第一电极AD与第二电极CD之间的发射层EML。
第一电极AD可以设置在钝化层PSV上。第一电极AD可以通过穿过钝化层PSV的第十二接触孔CH12连接到第二桥接图案BRP2。因此，第一电极AD可以电连接到第一桥接图案BRP1。第一桥接图案BRP1可以通过第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7，以便第一电极AD可以电连接到第六漏电极DE6和第七源电极SE7。
用于划分发射区域以对应于每个像素PXL的像素限定层PDL可以设置在其上形成有第一电极AD的基底SUB上。像素限定层PDL可以在暴露第一电极AD的上表面的同时沿着像素PXL的周界从基底SUB突出。
发射层EML可以设置在由像素限定层PDL围绕的发射区域中，并且第二电极CD可以设置在发射层EML上。覆盖第二电极CD的密封层SLM可以设置在第二电极CD上。
第一电极AD和第二电极CD中的一个可以是阳极电极，并且另一个可以是阴极电极。例如，第一电极AD可以是阳极电极，并且第二电极CD可以是阴极电极。
第一电极AD和第二电极CD中的至少一个可以是透射电极。例如，当有机发光元件OLED是底部发射有机发光元件时，第一电极AD可以是透射电极，并且第二电极CD可以是反射电极。例如，当有机发光元件OLED是顶部发射有机发光元件时，第一电极AD可以是反射电极，并且第二电极CD可以是透射电极。例如，当有机发光元件OLED是双型有机发光元件时，第一电极AD和第二电极CD两者均可以是透射电极。在本实施例中，将其中有机发光元件OLED是顶部发射有机发光元件并且第一电极AD是阳极电极的情况作为示例来描述。
第一电极AD可以包括能够反射光的反射层以及设置在反射层上方和/或下方的透明导电层。透明导电层和反射层中的至少一个可以连接到第七源电极SE7。
反射层可以包括能够反射光的材料。例如，反射层可以包括铝(Al)、银(Ag)、铬(Cr)、钼(Mo)、铂(Pt)、镍(Ni)和它们的合金中的至少一种。
透明导电层可以包括透明导电氧化物。例如，透明导电层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)、镓掺杂氧化锌(GZO)、氧化锌锡(ZTO)、氧化镓锡(GTO)和氟掺杂氧化锡(FTO)中的至少一种透明导电氧化物。
像素限定层PDL可以包括有机绝缘材料。例如，像素限定层PDL可以包括聚苯乙烯、聚甲基丙烯酸甲酯(PMMA)、聚丙烯腈(PAN)、聚酰胺(PA)、聚酰亚胺(PI)、聚芳醚(PAE)、杂环聚合物、聚对二甲苯、环氧树脂、苯并环丁烯(BCB)、硅氧烷类树脂以及硅烷类树脂中的至少一种。
发射层EML可以设置在第一电极AD的暴露表面上。发射层EML可以具有包括光生成层LGL的多层薄膜结构。例如，发射层EML可以包括用于注入空穴的空穴注入层HIL、空穴传输层HTL、光生成层、空穴阻挡层HBL、电子传输层ETL以及用于注入电子的电子注入层EIL。空穴传输层HTL可以具有优异的空穴传输性能，并且抑制未能在光生成层中结合的电子的运动，以便增加用于空穴与电子复合的机会。光生成层可以通过注入的电子与空穴的复合而发光。空穴阻挡层HBL可以抑制未能在光生成层中结合的空穴的运动。电子传输层ETL可以将电子平稳地传输到光生成层。
在光生成层中生成的光的颜色可以是红色、绿色、蓝色和白色中的一种，然而，本实施例不限于此。例如，在发射层EML的光生成层中生成的光的颜色可以是品红色、青色和黄色中的一种。
空穴注入层、空穴传输层、空穴阻挡层、电子传输层以及电子注入层可以是在相邻的发射区域中连接的公共层。
第二电极CD可以是半透射反射层。例如，第二电极CD可以是薄金属层，所述薄金属层具有其中从发射层EML发射的光可以穿过的厚度。第二电极CD可以透射从发射层EML发射的光的一部分，并且可以反射从发射层EML发射的光的剩余部分。
第二电极CD可以包括具有比透明导电层的功函数低的功函数的材料。例如，第二电极CD可以包括钼(Mo)、钨(W)、银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)和它们的合金中的至少一种。
密封层SLM可以防止或抑制氧和湿气渗透到有机发光元件OLED中。密封层SLM可以包括多个无机层和多个有机层。例如，无机层可以设置在密封层SLM的最上部。无机层可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化锆以及氧化锡中的至少一种。
在下文中，将参照图8、图9、图10、图11和图12描述根据示例性实施例的图3中示出的外围区域PPA。
图8是示出根据示例性实施例构造的显示装置的外围区域的平面图。
图9是沿着图8中的剖面线IX-IX'截取的剖视图。图10是沿着图8中的剖面线X-X'截取的剖视图。图11是沿着图8中的剖面线XI-XI'截取的剖视图。图12是沿着图8中的剖面线XII-XII'截取的剖视图。
图8、图9、图10、图11和图12详细地示出了线的位置和线之间的连接关系。为了描述方便起见，图8、图9、图10、图11和图12示出了连接到像素区域的一个像素行的线。
参照图8、图9、图10、图11和图12，包括扫描驱动器SDV和发射驱动器的驱动器单元、扫描线、发射控制线、第一初始化线VIL1以及第二初始化线VIL2可以设置在根据示例性实施例构造的显示装置的外围区域PPA内。
扫描驱动器SDV可以包括：设置在基底SUB上的扫描有源图案SDV1、设置在栅极绝缘层GI上的第一扫描导电部SDV2、设置在第一绝缘层IL1上的第二扫描导电部SDV3以及设置在第二绝缘层IL2上的第三扫描导电部SDV4。即，扫描有源图案SDV1可以设置在与图5、图6和图7中示出的像素PXL的有源图案ACT1至ACT7的层相同的层上，并且包括与有源图案ACT1至ACT7的材料相同的材料，并且第一扫描导电部SDV2可以设置在与图5、图6和图7中示出的像素PXL的发射控制线Ei和扫描线Si-1、Si和Si+1的层相同的层上，并且包括与发射控制线Ei和扫描线Si-1、Si和Si+1的材料相同的材料。此外，第二扫描导电部SDV3可以设置在与图5、图6和图7中示出的像素PXL的上电极UE的层相同的层上，并且包括与上电极UE的材料相同的材料，并且第三扫描导电部SDV4可以设置在与图5、图6和图7中示出的像素PXL的数据线Dj和连接线CNL的层相同的层上，并且包括与数据线Dj和连接线CNL的材料相同的材料。
扫描线可以在第一方向DR1上从扫描驱动器SDV延伸。扫描线可以包括连接到扫描驱动器SDV的扫描驱动器连接部SP、连接到像素行并向像素行提供扫描信号的扫描像素连接部SA、将扫描驱动器连接部SP和扫描像素连接部SA连接的扫描线连接部SCL。
扫描驱动器连接部SP可以设置在第一绝缘层IL1上，并且可以电连接到扫描线连接部SCL。即，扫描驱动器连接部SP可以设置在与第二扫描导电部SDV3的层相同的层上，并且可以包括与第二扫描导电部SDV3的材料相同的材料。这里，扫描驱动器连接部SP可以通过设置在第二绝缘层IL2上的第一接触焊盘CNP1电连接到扫描线连接部SCL。
扫描像素连接部SA可以设置在栅极绝缘层GI上，并且可以通过第二接触焊盘CNP2电连接到扫描线连接部SCL。即，扫描像素连接部SA可以设置在与第一扫描导电部SDV2的层相同的层上，并且可以具有与第一扫描导电部SDV2的材料相同的材料。
扫描线连接部SCL可以设置在第三绝缘层IL3上。即，扫描线连接部SCL可以设置在与图5、图6和图7中示出的第二桥接图案BRP2和电源线PL的层相同的层上，并且可以包括与第二桥接图案BRP2和电源线PL的材料相同的材料。
发射控制线可以基本上在第一方向DR1上从发射驱动器延伸，并且可以在第二方向DR2上与扫描线间隔开。发射控制线可以包括连接到发射驱动器的发射驱动器连接部EP、连接到像素行并提供发射控制信号的发射像素连接部EA以及将发射驱动器连接部EP和发射像素连接部EA连接的发射控制线连接部ECL。
发射驱动器连接部EP可以设置在栅极绝缘层GI上，并且可以通过设置在第二绝缘层IL2上的第三接触焊盘CNP3电连接到发射控制线连接部ECL。即，发射驱动器连接部EP可以设置在与扫描像素连接部SA的层相同的层上，并且可以包括与扫描像素连接部SA的材料相同的材料。
发射像素连接部EA可以设置在栅极绝缘层GI上，并且可以通过设置在第二绝缘层IL2上的第四接触焊盘CNP4电连接到发射控制线连接部ECL。即，发射像素连接部EA可以设置在与发射驱动器连接部EP的层相同的层上，并且可以包括与发射驱动器连接部EP的材料相同的材料。
发射控制线连接部ECL可以设置在第三绝缘层IL3上。即，发射控制线连接部ECL可以设置在与扫描线连接部SCL的层相同的层上，并且可以包括与扫描线连接部SCL的材料相同的材料。
第一初始化线VIL1和第二初始化线VIL2可以设置在扫描驱动器SDV与外围区域PPA内的像素区域之间，并且可以在第二方向DR2上延伸。第一初始化线VIL1可以将第一初始化电压和第二初始化电压中的一个提供给像素，并且第二初始化线VIL2可以将第一初始化电压和第二初始化电压中的另一个提供给像素。
第二初始化线VIL2可以与第一初始化线VIL1的至少一部分重叠。即，在平面图中，第一初始化线VIL1和第二初始化线VIL2可以彼此至少部分地重叠。在示例性实施例中，第二初始化线VIL2可以与整个第一初始化线VIL1重叠。即，第一初始化线VIL1的宽度可以与第二初始化线VIL2的宽度基本上相同，并且在平面图中，第一初始化线VIL1和第二初始化线VIL2可以基本上彼此重叠。
如果彼此不重叠的第一初始化线和第二初始化线设置在扫描驱动器SDV与像素区域之间，则由于至少第一初始化线的宽度、第二初始化线的宽度以及第一初始化线与第二初始化线之间的距离的增加，外围区域PPA的宽度可以增大，因而，显示装置的死区可能增大。然而，在本实施例中，第一初始化线VIL1和第二初始化线VIL2可以彼此至少部分地重叠，以便可以减小外围区域PPA的宽度，因而，可以减小显示装置的死区。
第一初始化线VIL1可以设置在第二绝缘层IL2上，并且第二初始化线VIL2可以设置在第三绝缘层IL3上。即，第一初始化线VIL1可以设置在与第三扫描导电部SDV4的层相同的层上，并且包括与第三扫描导电部SDV4的材料相同的材料，并且第二初始化线VIL2可以设置在与扫描线连接部SCL和发射控制线连接部ECL的层相同的层上，并且可以包括与扫描线连接部SCL和发射控制线连接部ECL的材料相同的材料。
扫描线可以与第一初始化线VIL1和第二初始化线VIL2交叉。具体地，扫描驱动器连接部SP可以与第一初始化线VIL1和第二初始化线VIL2交叉。因为扫描驱动器连接部SP设置在第一绝缘层IL1上，所以扫描驱动器连接部SP可以在与设置在第二绝缘层IL2上的第一初始化线VIL1和设置在第三绝缘层IL3上的第二初始化线VIL2绝缘的情况下与设置在第二绝缘层IL2上的第一初始化线VIL1和设置在第三绝缘层IL3上的第二初始化线VIL2交叉。
第一初始化线VIL1可以通过在第一方向DR1上延伸的第一连接线CNL11、CNL12和CNL13连接到像素行。第一连接线CNL11、CNL12和CNL13可以包括连接到第一初始化线VIL1的第一连接部CNL11、连接到像素行的第二连接部CNL12以及将第一连接部CNL11和第二连接部CNL12连接的第三连接部CNL13。
第一连接部CNL11可以设置在栅极绝缘层GI上，并且可以通过设置在第二绝缘层IL2上的第五接触焊盘CNP5电连接到第三连接部CNL13。即，第一连接部CNL11可以设置在与发射驱动器连接部EP的层相同的层上，并且可以包括与发射驱动器连接部EP的材料相同的材料。第一连接部CNL11可以通过形成在第一绝缘层IL1和第二绝缘层IL2中的接触孔与第一初始化线VIL1接触。
第二连接部CNL12可以设置在第一绝缘层IL1上，并且可以通过设置在第二绝缘层IL2上的第六接触焊盘CNP6电连接到第三连接部CNL13。即，第二连接部CNL12可以设置在与扫描驱动器连接部SP的层相同的层上，并且可以包括与扫描驱动器连接部SP的材料相同的材料。
第三连接部CNL13可以设置在第三绝缘层IL3上。即，第三连接部CNL13可以设置在与扫描线连接部SCL的层相同的层上，并且可以包括与扫描线连接部SCL的材料相同的材料。
第二初始化线VIL2可以通过在第一方向DR1上延伸的第二连接线CNL21、CNL22和CNL23连接到像素行。第二连接线CNL21、CNL22和CNL23可以包括连接到第二初始化线VIL2的第四连接部CNL21、连接到像素行的第五连接部CNL22以及将第四连接部CNL21和第五连接部CNL22连接的第六连接部CNL23。
第四连接部CNL21可以设置在第三绝缘层IL3上，并且可以通过设置在第二绝缘层IL2上的第七接触焊盘CNP7电连接到第六连接部CNL23。即，第四连接部CNL21可以设置在与第二初始化线VIL2的层相同的层上，并且可以包括与第二初始化线VIL2的材料相同的材料。第四连接部CNL21可以与第二初始化线VIL2一体形成，从而与第二初始化线VIL2接触。
第五连接部CNL22可以设置在第一绝缘层IL1上，并且可以通过设置在第二绝缘层IL2上的第八接触焊盘CNP8电连接到第六连接部CNL23。即，第五连接部CNL22可以设置在与第二连接部CNL12的层相同的层上，并且可以包括与第二连接部CNL12的材料相同的材料。
第六连接部CNL23可以设置在第三绝缘层IL3上。即，第六连接部CNL23可以设置在与第三连接部CNL13的层相同的层上，并且可以包括与第三连接部CNL13的材料相同的材料。
在下文中，将参照图13、图14、图15、图16和图17描述根据示例性实施例的图3中示出的外围区域PPA。
图13是示出根据示例性实施例构造的显示装置的外围区域的平面图。
图14是沿着图13中的剖面线XIV-XIV'截取的剖视图13。图15是沿着图13中的剖面线XV-XV'截取的剖视图。图16是沿着图13中的剖面线XVI-XVI'截取的剖视图。图17是沿着图13中的剖面线XVII-XVII'截取的剖视图。
除了平面图中的第一初始化线VIL1和第二初始化线VIL2的位置之外，参照图13、图14、图15、图16和图17的根据示例性实施例构造的显示装置的外围区域与参照图8、图9、图10、图11和图12的根据示例性实施例构造的显示装置的外围区域基本上相同，以便可以不重复对基本相同或相似的元件的描述。
参照图13、图14、图15、图16和图17，第二初始化线VIL2可以与驱动器单元重叠。第二初始化线VIL2可以不与第一初始化线VIL1重叠。因为第二初始化线VIL2与驱动器单元重叠，所以可以减小外围区域PPA的宽度，因而，可以减小显示装置的死区。
在示例性实施例中，第二初始化线VIL2可以与扫描驱动器SDV重叠。因为第二初始化线VIL2设置在第三绝缘层IL3上，所以第二初始化线VIL2可以在与设置在基底SUB上的扫描有源图案SDV1、设置在栅极绝缘层GI上的第一扫描导电部SDV2、设置在第一绝缘层IL1上的第二扫描导电部SDV3以及设置在第二绝缘层IL2上的第三扫描导电部SDV4绝缘的情况下与设置在基底SUB上的扫描有源图案SDV1、设置在栅极绝缘层GI上的第一扫描导电部SDV2、设置在第一绝缘层IL1上的第二扫描导电部SDV3以及设置在第二绝缘层IL2上的第三扫描导电部SDV4重叠。
在示例性实施例中，第二初始化线VIL2的宽度可以大于第一初始化线VIL1的宽度。例如，第二初始化线VIL2在第一方向DR1上的宽度可以大于第一初始化线VIL1在第一方向DR1上的宽度。扫描驱动器SDV可以在第一方向DR1上具有相对大的宽度，并且与扫描驱动器SDV重叠的第二初始化线VIL2可以具有相对大的宽度。
扫描线可以与第一初始化线VIL1交叉。具体地，扫描驱动器连接部SP可以与第一初始化线VIL1交叉。因为扫描驱动器连接部SP设置在第一绝缘层IL1上，所以扫描驱动器连接部SP可以在与设置在第二绝缘层IL2上的第一初始化线VIL1绝缘的情况下与设置在第二绝缘层IL2上的第一初始化线VIL1交叉。
根据示例性实施例构造的显示装置可以应用于包含在计算机、笔记本式计算机、移动电话、智能电话、智能平板式计算机、PMP、PDA或MP3播放器等中的显示装置。
尽管已参照附图描述了根据实施例的显示装置，但是所示出的实施例是示例性的，且在不脱离本公开中描述的技术精神的情况下，可以由相关技术领域中的普通技术人员做出修改和变化。

Claims (25)

1.一种显示装置，其中，所述显示装置包括：
基底，所述基底包括像素区域和外围区域；
多个像素，所述多个像素设置在所述基底的所述像素区域中；
第一初始化线，所述第一初始化线设置在所述基底的所述外围区域中，所述第一初始化线配置为向所述多个像素提供第一初始化电压；以及
第二初始化线，所述第二初始化线设置在所述基底的所述外围区域中，所述第二初始化线配置为向所述多个像素提供第二初始化电压，
其中，所述第一初始化线的至少一部分与所述第二初始化线重叠。
2.根据权利要求1所述的显示装置，其中，整个所述第一初始化线与所述第二初始化线重叠。
3.根据权利要求1所述的显示装置，其中，所述显示装置还包括：顺序地堆叠在所述基底上的栅极绝缘层、第一绝缘层、第二绝缘层以及第三绝缘层，
其中，所述第一初始化线设置在所述第二绝缘层上，并且
其中，所述第二初始化线设置在所述第三绝缘层上。
4.根据权利要求3所述的显示装置，其中，所述显示装置还包括：将所述第一初始化线连接到所述多个像素的第一连接线，所述第一连接线包括设置在所述栅极绝缘层上并与所述第一初始化线直接接触的第一连接部。
5.根据权利要求3所述的显示装置，其中，所述显示装置还包括：将所述第二初始化线连接到所述多个像素的第二连接线，所述第二连接线包括设置在所述第三绝缘层上并与所述第二初始化线直接接触的第二连接部。
6.根据权利要求3所述的显示装置，其中，所述显示装置还包括：设置在所述基底的所述外围区域中的扫描驱动器和发射驱动器。
7.根据权利要求6所述的显示装置，其中，所述扫描驱动器设置在所述发射驱动器与所述像素区域之间，并且
其中，所述第一初始化线和所述第二初始化线设置在所述扫描驱动器与所述像素区域之间。
8.根据权利要求7所述的显示装置，其中，所述显示装置还包括：将所述扫描驱动器连接到所述多个像素的扫描线，所述扫描线包括设置在所述第一绝缘层上并与所述第一初始化线和所述第二初始化线交叉的扫描驱动器连接部。
9.根据权利要求7所述的显示装置，其中，所述显示装置还包括：将所述发射驱动器连接到所述多个像素的发射控制线，所述发射控制线包括设置在所述栅极绝缘层上并与所述第一初始化线和所述第二初始化线交叉的发射驱动器连接部。
10.根据权利要求1所述的显示装置，其中，所述第一初始化电压大于所述第二初始化电压。
11.根据权利要求10所述的显示装置，其中，所述显示装置还包括：多个数据线，所述多个数据线配置为向所述多个像素提供数据电压，
其中，所述第一初始化电压小于所述数据电压。
12.根据权利要求10所述的显示装置，其中，所述多个像素中的每个像素包括阳极电极、阴极电极以及设置在所述阳极电极与所述阴极电极之间的发射层，并且
其中，所述第二初始化电压大于施加到所述阴极电极的电压。
13.一种显示装置，其中，所述显示装置包括：
基底，所述基底包括像素区域和外围区域；
多个像素，所述多个像素设置在所述基底的所述像素区域中；
驱动器单元，所述驱动器单元设置在所述基底的所述外围区域中；
第一初始化线，所述第一初始化线设置在所述基底的所述外围区域中，所述第一初始化线配置为向所述多个像素提供第一初始化电压；以及
第二初始化线，所述第二初始化线设置在所述基底的所述外围区域中，所述第二初始化线配置为向所述多个像素提供第二初始化电压，
其中，所述第二初始化线与所述驱动器单元重叠。
14.根据权利要求13所述的显示装置，其中，所述第二初始化线不与所述第一初始化线重叠。
15.根据权利要求13所述的显示装置，其中，所述第二初始化线的宽度大于所述第一初始化线的宽度。
16.根据权利要求13所述的显示装置，其中，所述显示装置还包括：顺序地堆叠在所述基底上的栅极绝缘层、第一绝缘层、第二绝缘层以及第三绝缘层，
其中，所述第一初始化线设置在所述第二绝缘层上，并且
其中，所述第二初始化线设置在所述第三绝缘层上。
17.根据权利要求16所述的显示装置，其中，所述显示装置还包括：将所述第一初始化线连接到所述多个像素的第一连接线，所述第一连接线包括设置在所述栅极绝缘层上并与所述第一初始化线直接接触的第一连接部。
18.根据权利要求16所述的显示装置，其中，所述显示装置还包括：将所述第二初始化线连接到所述多个像素的第二连接线，所述第二连接线包括设置在所述第三绝缘层上并与所述第二初始化线直接接触的第二连接部。
19.根据权利要求16所述的显示装置，其中，所述驱动器单元包括发射驱动器以及设置在所述发射驱动器与所述像素区域之间的扫描驱动器，并且
其中，所述第二初始化线与所述扫描驱动器重叠。
20.根据权利要求19所述的显示装置，其中，所述扫描驱动器包括：
扫描有源图案，所述扫描有源图案设置在所述基底上；
第一扫描导电部，所述第一扫描导电部设置在所述栅极绝缘层上；
第二扫描导电部，所述第二扫描导电部设置在所述第一绝缘层上；以及
第三扫描导电部，所述第三扫描导电部设置在所述第二绝缘层上。
21.根据权利要求19所述的显示装置，其中，所述显示装置还包括：将所述扫描驱动器连接到所述多个像素的扫描线，所述扫描线包括设置在所述第一绝缘层上并与所述第一初始化线交叉的扫描驱动器连接部。
22.根据权利要求19所述的显示装置，其中，所述显示装置还包括：将所述发射驱动器连接到所述多个像素的发射控制线，所述发射控制线包括设置在所述栅极绝缘层上并与所述第一初始化线和所述第二初始化线交叉的发射驱动器连接部。
23.根据权利要求13所述的显示装置，其中，所述第一初始化电压大于所述第二初始化电压。
24.根据权利要求23所述的显示装置，其中，所述显示装置还包括：多个数据线，所述多个数据线配置为向所述多个像素提供数据电压，
其中，所述第一初始化电压小于所述数据电压。
25.根据权利要求23所述的显示装置，其中，所述多个像素中的每个像素包括阳极电极、阴极电极以及设置在所述阳极电极与所述阴极电极之间的发射层，并且
其中，所述第二初始化电压大于施加到所述阴极电极的电压。
CN201911235516.3A 2018-12-06 2019-12-05 显示装置 Pending CN111508995A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180156139A KR102591793B1 (ko) 2018-12-06 2018-12-06 표시 장치
KR10-2018-0156139 2018-12-20

Publications (1)

Publication Number Publication Date
CN111508995A true CN111508995A (zh) 2020-08-07

Family

ID=68806600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911235516.3A Pending CN111508995A (zh) 2018-12-06 2019-12-05 显示装置

Country Status (4)

Country Link
US (1) US11094771B2 (zh)
EP (1) EP3664146A3 (zh)
KR (1) KR102591793B1 (zh)
CN (1) CN111508995A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289269A (zh) * 2020-10-30 2021-01-29 合肥维信诺科技有限公司 一种像素电路及其控制方法和显示面板
WO2022168146A1 (ja) * 2021-02-02 2022-08-11 シャープ株式会社 表示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106155B (zh) * 2019-12-30 2022-10-25 武汉天马微电子有限公司 一种显示面板及显示装置
KR20220007753A (ko) * 2020-07-09 2022-01-19 삼성디스플레이 주식회사 표시 장치
KR20220132713A (ko) 2021-03-23 2022-10-04 삼성디스플레이 주식회사 표시 장치
KR20230023122A (ko) * 2021-08-09 2023-02-17 삼성디스플레이 주식회사 표시 장치
KR20230046331A (ko) * 2021-09-29 2023-04-06 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218056A (zh) * 2013-05-31 2014-12-17 三星显示有限公司 有机发光显示设备及其制造方法
US20160125809A1 (en) * 2014-10-29 2016-05-05 Samsung Display Co., Ltd. Thin film transistor substrate
CN107564938A (zh) * 2016-07-01 2018-01-09 三星显示有限公司 显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009222764A (ja) * 2008-03-13 2009-10-01 Hitachi Displays Ltd 表示装置
KR101947163B1 (ko) * 2012-02-10 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102018284B1 (ko) * 2013-02-28 2019-09-05 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102214942B1 (ko) 2013-12-20 2021-02-09 엘지디스플레이 주식회사 투명 표시 장치 및 투명 유기 발광 표시 장치
KR102159830B1 (ko) 2013-12-30 2020-09-24 엘지디스플레이 주식회사 표시소자
JP6560887B2 (ja) 2015-04-08 2019-08-14 株式会社ジャパンディスプレイ トランジスタ基板および表示装置
KR102504129B1 (ko) 2016-03-31 2023-02-28 삼성디스플레이 주식회사 표시 장치
KR102464900B1 (ko) * 2016-05-11 2022-11-09 삼성디스플레이 주식회사 디스플레이 장치
KR101904969B1 (ko) * 2016-07-29 2018-10-10 삼성디스플레이 주식회사 표시장치
KR101913395B1 (ko) * 2016-07-29 2018-10-31 삼성디스플레이 주식회사 표시장치
KR20180058266A (ko) 2016-11-23 2018-06-01 삼성디스플레이 주식회사 표시 장치 및 이의 휘도 보상 방법
CN109166520A (zh) * 2018-09-19 2019-01-08 云谷（固安）科技有限公司 具有凹槽的显示面板的驱动电路、显示屏及显示设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218056A (zh) * 2013-05-31 2014-12-17 三星显示有限公司 有机发光显示设备及其制造方法
US20160125809A1 (en) * 2014-10-29 2016-05-05 Samsung Display Co., Ltd. Thin film transistor substrate
CN107564938A (zh) * 2016-07-01 2018-01-09 三星显示有限公司 显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289269A (zh) * 2020-10-30 2021-01-29 合肥维信诺科技有限公司 一种像素电路及其控制方法和显示面板
WO2022168146A1 (ja) * 2021-02-02 2022-08-11 シャープ株式会社 表示装置

Also Published As

Publication number Publication date
EP3664146A2 (en) 2020-06-10
KR102591793B1 (ko) 2023-10-23
US20200185484A1 (en) 2020-06-11
US11094771B2 (en) 2021-08-17
KR20200069436A (ko) 2020-06-17
EP3664146A3 (en) 2020-09-02

Similar Documents

Publication Publication Date Title
CN108242217B (zh) 显示装置
US11694614B2 (en) Display device
CN107871766B (zh) 显示装置
CN111508995A (zh) 显示装置
CN108878476B (zh) 显示装置
CN108269520B (zh) 显示装置
US11744127B2 (en) Display device having conductive patterns with reduced display element overlap
CN107767817B (zh) 有机发光显示装置
CN107731144B (zh) 显示装置
CN107301831B (zh) 显示装置
US10504446B2 (en) Display device
KR20180004382A (ko) 표시 장치
CN109427866B (zh) 显示设备
EP3477723B1 (en) Display device and manufacturing method thereof
US11164514B2 (en) Display device including initialization voltage source extended along data line
EP4040430A1 (en) Display substrate and display apparatus
CN115148157A (zh) 显示装置
KR20240019495A (ko) 표시패널과 이를 포함한 웨어러블 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination