CN111326508A - 高性能标准单元 - Google Patents

高性能标准单元 Download PDF

Info

Publication number
CN111326508A
CN111326508A CN202010227403.5A CN202010227403A CN111326508A CN 111326508 A CN111326508 A CN 111326508A CN 202010227403 A CN202010227403 A CN 202010227403A CN 111326508 A CN111326508 A CN 111326508A
Authority
CN
China
Prior art keywords
gate
cell
region
dummy gate
local interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010227403.5A
Other languages
English (en)
Inventor
X·陈
O·翁
F·万
A·达塔
S·H·拉苏里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN111326508A publication Critical patent/CN111326508A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H10D84/909—Microarchitecture
    • H10D84/929—Isolations
    • H10D84/931—FET isolation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H10D84/909—Microarchitecture
    • H10D84/959—Connectability characteristics, i.e. diffusion and polysilicon geometries
    • H10D84/961—Substrate and well contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H10D84/909—Microarchitecture
    • H10D84/959—Connectability characteristics, i.e. diffusion and polysilicon geometries
    • H10D84/966—Gate electrode terminals or contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

提供了一种高性能标准晶体管单元，其包括定义在基板中的连续氧化物限定(OD)区；在第一虚设栅极(425)与第二虚设栅极(430)之间的晶体管的栅极(450)，其中该晶体管的源极被定义在该OD区的处在该栅极与第一虚设栅极之间的第一部分中，并且其中该晶体管的漏极被定义在该OD区的处在该栅极与第二虚设栅极的第一侧之间的第二部分中；第一栅极定向本地互连(470)和第一扩散定向本地互连(440)将该OD区的毗邻于第二虚设栅极的第二对向侧的第三部分以及第二虚设栅极耦合至源电压。

Description

高性能标准单元
本分案申请是PCT国际申请日为2015年2月19日、国家申请号为201580011681.4、题为“高性能标准单元”的PCT国家阶段专利申请的分案申请。
技术领域
本申请涉及处理器，尤其涉及对处理器的功率优化。
背景
随着半导体技术前进到深亚微米工艺节点中，短沟道效应可能会使性能严重降级。载流子速度在此类短沟道中饱和，这会减慢切换速度并且降低晶体管强度。为了达成高密度而仍具有足够的晶体管强度，已开发了应变工程设计技术以使得晶格在源极和漏极扩散区(参照晶体管布局术语，这些扩散区通常被表示为氧化物限定(OD))中应变。OD不仅被适当地n型或p型掺杂以达成期望的晶体管类型(NMOS或PMOS)，而且还应变以提高载流子速度和晶体管强度。就这一点而言，OD只是局部应变，这与使整个基板应变形成对比
这样的局部应变已被证明优于跨整个基板的全局应变。应变的类型取决于晶体管类型。针对PMOS晶体管的OD被压缩应变，而针对NMOS晶体管的OD具有拉伸应变。例如，SiGe膜可被应用于p型OD以引入压缩应变，而SiN膜或SiC膜可被应用于n型OD以引入拉伸应变。结果得到的硅应变工程设计已证明对于在深亚微米工艺节点中达成令人满意的晶体管强度而言是相当成功的。
应变工程设计的使用将数个约束引入了布局过程中。图1解说了示例晶体管对的布局。第一晶体管100的源极(S)和漏极(D)由第一OD区105定义。多晶硅栅极110将源极区与漏极区分开。另一OD区115和多晶硅栅极120的类似安排定义了另一晶体管101。在高级工艺节点处，图1的布局将是低效的，因为形成漏极区与源极区的OD 115和110两者都相对较短。至OD的这种短长度允许其晶格过分放松，尽管使用了局部应变工程设计。晶体管100和101因此将太弱。相反，如果OD 105和115可以如虚线125所示的那样被延伸以形成连续OD，则OD105和115将有增加的应变，这导致更好的性能。但是OD的这种延伸将使晶体管100的漏极与晶体管101的源极短接。
为了在深亚微米工艺节点中达成令人满意的晶体管性能，已开发出了“连续OD”布局。”图2解说了连续OD 200的示例布局。晶体管100和101仍分别关于多晶硅栅极110和120来定义。但是OD 200对于这两个晶体管而言是连续的，以使得OD 200能形成足以达到令人满意的晶体管强度的晶格应变。虚设多晶硅栅极205通过配置成被充电至源电压来将晶体管100和101电绝缘。例如，如果OD 200是p型掺杂，则虚设栅极205将被绑定至供电电压VDD。替换地，如果OD 200是n型掺杂，则虚设栅极205将被绑定至接地。类似的虚设栅极210将晶体管100与在连续OD 200中的虚设栅极210左侧的晶体管(未解说)隔离。
尽管使用连续OD 200使得能够达成充分的晶格应变，但是存在数个设计复杂因素。例如，每个晶体管可被认为驻留在单独的“标准单元”内。形成晶体管100的标准单元201从沿虚设栅极210的边界A延伸至沿虚设栅极205的边界B。每个虚设栅极总是被绑定至源电压——在PMOS实施例中，源电压是VDD而在NMOS实施例中，源电压是接地。互连215提供耦合在虚设栅极205与晶体管101的源极之间的源电压。类似地，互连220提供耦合在虚设栅极210与晶体管100的源极之间的源电压。考虑到该标准单元拓扑，注意就表征标准单元201的漏泄所出现的问题。关于来自晶体管100的漏极的漏泄，就从晶体管100的源极跨栅极110的漏泄而言，其仅能在单元级别被定义。然而来自晶体管100的源极的该漏泄电流进而取决于在虚设栅极210左侧的扩散区225的状态。先验地，在标准单元201被紧接另一标准单元地实例化之前，无法知道扩散区225是该附加标准单元中的另一晶体管的源极还是漏极。这种不确定性极大地复杂化了晶体管100的漏泄计算。例如，假设扩散区225形成另一晶体管的源极——则该源极将处在与晶体管100的源极相同的电压，从而跨虚设栅极210不可能发生漏泄。相反，如果扩散区225形成另一晶体管的漏极，则漏泄电流将从晶体管101的源极流向扩散区225。我们知道，漏泄电流将总是在晶体管100的漏极与源极之间跨栅极110存在。此漏泄电流可被表示为“始终存在的”漏泄电流以将其与取决于扩散区225是形成漏极还是源极的“任选”漏泄电流区分开来。因此，对于诸如单元201之类的标准单元存在两种可能性：仅有始终存在的漏泄电流，或有始终存在的漏泄电流与任选漏泄电流之和。漏泄电流表征是设计非常重要的性能印记。然而图2中示出的针对连续OD 200的常规标准单元架构极大地复杂化了给定设计的漏泄电流确定。
因此，在本领域中需要改善的标准单元连续OD架构。
概述
公开了一种单元架构，该单元架构为连续氧化物限定(OD)区工艺提供一致的漏泄电流表征。就此而言，“单元”是指电路构建块(诸如逻辑门或反相器)的布局。这样的电路构建块通常包括若干晶体管，然而本文中公开的实施例也可包括仅一个晶体管。常规单元可被认为从第一虚设栅极跨至第二虚设栅极地延伸。取决于晶体管的数量，在虚设栅极边界以内，可存在一个或多个栅极。类似地，一个或多个连续OD区可跨该单元延伸。这些连续OD区还可被表示为连续有源区。例如，如果单元要包含NMOS和PMOS晶体管两者，则该单元将需要至少两个连续OD区——针对诸PMOS晶体管的至少一个p型掺杂有源区和针对诸NMOS晶体管的至少一个n型掺杂有源区。在常规单元中，单元结构将在虚设栅极边界处停止。但本文中公开的有利单元需要延伸超过毗邻于该晶体管的漏极的虚设栅极。就此而言，该晶体管具有漏极和源极，其各自被定义在该OD区中以便由该晶体管的栅极来分开。漏极因此被定义在该OD区的一部分中，该部分从栅极伸展到毗邻的虚设栅极的第一侧。此与漏极毗邻的虚设栅极在本文中还可被表示为漏极侧虚设栅极。其余虚设栅极可因此被表示为源极侧虚设栅极。
漏极侧虚设栅极包括对向的第二侧。在常规单元中，不存在延及OD区的毗邻于漏极侧虚设栅极的此对向的第二侧的一部分的结构。然而如将在以下进一步解释的，本文中讨论的单元包括将漏极侧虚设栅极和OD区的毗邻于该漏极侧虚设栅极的对向的第二侧的那部分耦合至源电压的本地互连结构。这是相当有利的，因为单元的漏极被保证总是被漏极侧虚设栅极与OD区的被充电至源电压的一部分分开。注意，包括该单元的OD区通常将包括众多其它单元。这些单元可被认为从第一单元延伸至最后单元。但是即使该单元是最后单元(或第一单元)从而将没有定义在该OD区的毗邻于漏极侧虚设栅极的第二侧的该部分中的进一步单元，该OD区的该部分就从该区的该部分跨漏级侧虚设栅极流至漏级的漏泄电流而言也将与晶体管源极表现得没有不同。换而言之，可能有定义在OD区的该部分中的单元，或者可能没有。无论是否存在毗邻于漏极侧虚设栅极的另一单元，OD区的毗邻于该漏极侧虚设栅极的第二侧的该部分均被充电至源电压。
给定了此单元架构，以上关于常规连续OD单元漏泄所讨论的不确定性已经得到了缓解。结果得到的单元总是提供一致的、可预测的漏泄。就此而言，注意到该单元不要求本地互连延伸超过源极侧虚设栅极至在该源极侧虚设栅极之外的连续OD区。可在该部分连续OD区中定义附加单元以具有漏极。漏泄电流确实将从本单元的源极流至该附加单元的漏极。然而这样的附加漏泄电流不会打乱该单元级别的漏泄电流表征，因为该附加单元具有相同的结构并且因此测量该漏泄电流作为其本身的漏泄电流。相反，如果此相邻单元抵靠其源极，则由于源到源抵靠而在相邻单元之间不存在漏泄电流。
附图简述
图1解说了具有非连续扩散区的常规晶体管对。
图2解说了连续扩散区中的常规晶体管对。
图3是多级本地互连和相关联的结构的横截面视图。
图4A解说了连续扩散区中的单元的布局，其中晶体管包括毗邻于虚设栅极的第一侧的漏极，并且其中该单元包括被配置成至将扩散区的一部分和该虚设栅极充电至源电压的本地互连结构。
图4B解说了与图4B的单元具有镜像关系的单元。
图5A解说了图4A的单元结构的变型，其中附加虚设栅极正浮置着。
图5B解说了图5A的单元抵靠相邻单元中的晶体管的漏极。
图6是根据本公开的针对单元的示例漏泄电流分析的流程图。
图7是针对图4A到5B的单元的示例制造方法的流程图。
详细描述
为了满足对具有可预测漏泄电流的连续OD标准单元的需要，公开了提供已知漏泄电流量的各种连续OD标准单元架构。换而言之，以上关于图2中示出的常规布局讨论的不确定性被消除。这是非常有利的，因为随后可仅从设计所纳入的标准单元的数量来确信地预测泄漏电流。相反，来自使用图2的常规标准单元201构造的电路的漏泄电流必须通过仿真来确定，因为该漏泄电流将取决于各种漏极-源极或源极到源极单元抵靠。截然不同的是，针对所公开单元的漏泄电路计算不变，无论该单元是否与相邻单元具有源极到源极或源极到漏极抵靠。讨论现代本地互连可更好地领会这些有利特征。
再次参考图2，注意本地互连220和215以简化形式示出。在现实中，已知有各种用于在栅极与非栅极区之间进行耦合的本地互连布局或结构。这些结构在本文中是关于两层本地互连拓扑(其中第三层专用于通孔)来公开的。尽管金属层中毗邻于基板的导线有时也被表示为“本地互连”，但是此类导线被排除在如本文中使用的“本地互连”的定义之外。在较老的工艺节点中，第一金属层(以及更高金属层)中的互连将通过通孔耦合来至晶体管栅极和漏极/源极端子。但是随着半导体工艺技术前进到深亚微米区中，来自第一金属层(或更高层)的通孔通过两层本地互连结构耦合至这些晶体管结构。这些通孔因此在上第三层(级3)中处于本地互连的这两个下层(级1和级2)之间。
图3中示出了一些示例两级本地互连。如该图中可见，存在三个等级的本地互连，范围从级1到级3。级1定义了毗邻于连续扩散区(OD)305的本地互连层。级3定义了毗邻于第一金属层M1的本地互连层。最后，级2定义了耦合在级1与级3本地互连之间的本地互连层。
级1本地互连310包括标示为LIc的本地互连(LI)类型。级2中存在两种类型的本地互连：LIa 315和LIb 320。因此，在级1中有一种类型(LIc 310)，而在级2中有两种类型(LIa315和LIb 320)。级1互连(诸如LIc 310)直接耦合至连续扩散区305。此种级1互连将因此在任何级2互连形成之前通过恰适的半导体工艺掩模被应用到连续扩散区(OD)305。级1还是用于栅极层300(诸如多晶硅层或高K金属层)的级。栅极层300不是本地互连的形式，因为它形成在连续扩散区305中具有源极、漏极和沟道的晶体管的栅极。级2互连(诸如LIa 315和LIb 320)通过通孔(诸如通孔V0 325)耦合至第一金属层M1(或更高金属层)。这些通孔安排在处于级2与第一金属层M1之间的级3中。
回头参考图2，栅极层110、120和205的版图形成相对较窄的多边形，这些多边形的纵轴与连续扩散区200的多边形版图的纵轴正交。本地互连遵循如下组织：给定类型的本地互连一般将被安排成具有多边形形状，该多边形形状的纵轴要么与栅极层平行要么与连续扩散区平行(即，多边形版图的纵轴与或栅极层或连续扩散区的多边形版图的纵轴平行)。因为要重复地指代用于布局目的的多边形形状的纵轴会是麻烦的，所以如果本地互连的多边形版图的纵轴与栅极层的多边形版图的纵轴平行，则该本地互连在本文中被定义为“栅极定向本地互连”。相反，如果本地互连的多边形版图的纵轴与扩散区的多边形版图的纵轴平行，则该本地互连在本文中被定义为“扩散定向本地互连”。
级1本地互连(诸如LIc 310)形成在扩散区305上。LIc 310因此对于较高层互连而言充当至扩散区305的直接电耦合。因此可以立即领会，级1本地互连必须是栅极定向本地互连，因为否则它将干扰栅极层300的布局：LIc 310不可能是扩散定向本地互连，否则它可能与栅极层300短接并且相交叉。相反，级2本地互连可以是栅极定向本地互连或扩散定向本地互连。一种级2类型的本地互连是耦合至LIc 310(诸如LIa 315)所必需的。因此，LIa315是栅极定向本地互连并且耦合在级3中的相应通孔(未解说)与M1(或更高金属层)之间。级2LIb 320耦合至栅极层300且被安排成要么具有正方形版图(在本文中被认为是扩散定向的)，要么具有扩散定向的多边形版图。LIb 320在本文中也可被表示为“MP”320。耦合在LIb 320与金属层M1之间的通孔V0表示M1与级1和级2本地互连之间的级3互连。第一金属层M1位于级3上方。LIa 315、LIb 320和LIc 310通常包括钨，而通孔V0和M1通常包括铜。如本地互连领域中已知的，可以使用其他材料。
谨记这些本地互连的概念，在图4A示出了示例标准单元400。注意该图(对于所有其它布局图就此而言均为此情况)是平面图。换而言之，图3是包括了OD 305的基板的横截面图，而图4A示出了基板的支撑标准单元400的有效表面的平面图。在此布局中，标准单元400包括具有在连续OD 420中形成的源极410和漏极415的晶体管405。因为OD 420是连续的，所以标准单元400从第一虚设多晶硅栅极425跨晶体管405的多晶硅栅极450延伸至第二虚设栅极430。注意，单元400可包括附加多晶硅栅极，诸如其它晶体管的栅极450。为了解说清楚性，单元400因此被示为包括仅一个多晶硅栅极450，然而将领会，附加的此类多晶硅栅极可被包括在替换实施例中。类似地，单元400除连续OD 420以外还可包括附加的连续OD区。级2MP互连435从第一虚设栅极425通过级1LIc互连455耦合至源极410。通孔460通过级2互连LIa层(未解说)耦合在金属层(诸如M1金属层(未解说))到级1Lic互连455之间，从而源极区410和虚设栅极425被充电至恰适源电压(取决于晶体管405是PMOS还是NMOS晶体管，分别为VDD或接地)。
以与互连435类似的方式，级2MP互连440从第二虚设栅极430通过级1LIc互连465耦合至OD 420中的在虚设栅极430右侧的扩散区445。因为虚设栅极430应该被绑定至源电压以便该虚设栅极430作为虚设栅极，所以通孔470通过级2LIa互连(未解说)耦合在金属层中的源极互连(未解说)至级1LIc互连465之间。扩散区445因此也被充电至源电压。如先前所讨论的，LIc465和LIa互连两者都是栅极定向互连。在这些栅极定向互连的级1/级2堆叠中，LIa和LIc互连的组合可被称为MO_OD层。例如，MO-OD层480耦合至漏极415。
注意，单元400包括MP互连440、LIc互连465和通孔470，尽管这些结构存在于传统单元边界之外，其中传统单元边界按常规将从虚设栅极425上的虚线A延伸至虚设栅极430上的虚线B。这些额外结构是相当有利的，因为它们迫使扩散区445总是被充电至源电压。随后可计算从该额外“源极”(扩散区445)跨虚设栅极430至漏极415的漏泄电流。该漏泄电流由此对于单元400的每个复本而言将是相同的。是源极还是漏极存在于OD 420中的在虚设栅极425的左侧的扩散区485中的这些反复无常因此没有关系，因为在单元级别，总是计算从额外“源极”(扩散区445)至漏极415的漏泄电流。若扩散区485包括另一单元(未解说)的源极，则不可能存在跨虚设栅极425在源极/扩散区485与源极410之间的附加漏泄电流，因为这些节点被充电至相同电势。相反，若扩散区485包括另一单元(未解说)的漏极，则将在该附加单元的漏极处捕捉从源极410至扩散区485的单元级别漏泄电流。这是相当有利的，因为漏泄电流现在可以在单元级别被表征，而如上所讨论的，这对于常规单元201而言是有问题的。注意这有多有利：取决于工厂工艺和单元尺寸，总是可对此所定义的漏泄电流设置针对各种预期的工艺角、供电电压、和温度而言的范围。无论该范围是什么，仅需要将其乘以单元400的数量以表征该漏泄电流。相反，对于图2的单元201的漏泄电流，没有这样现成的解决方案。具体地，互连215(该互连215如以上所讨论地以简化形式示出，该简化形式并不计及以上所讨论的两层本地互连结构)不是单元201的一部分。因此单元201不提供单元400所提供的与提供已知量的漏泄电流有关的确定性。
注意，在单元400与常规单元201之间存在特异的物理差异。例如，假设单元201是在晶体管阵列的边沿。换而言之，已知诸栅极(诸如栅极110、和101(以及虚设栅极210和205))是根据栅极节距来布局的。该节距定义毗邻的栅极结构之间的规律性间隔。OD扩散区(诸如OD 200)因此跨各个单元的众多栅极延伸。该些栅极因此跨连续OD扩散区的从OD扩散区的一端到该OD扩散区的剩余端的范围来排列。各栅极就其布局而言可被认为是根据跨OD扩散区的栅极节距从初始栅极到最终栅极地来安排的。类似地，对应于各栅极的晶体管就任何给定的连续OD扩散区而言也可被认为是从开始晶体管到最终晶体管地来安排的。就此而言，假设图2的晶体管100是连续OD扩散区200上的最终晶体管。则在晶体管100的右侧将不会有晶体管101。因为互连215是晶体管101的单元的一部分，所以假使晶体管100是连续OD扩散区200上的最终晶体管，则将不存在晶体管100。虚设栅极205在这样常规情形中因此将浮置。但单元400是相当不同的——单元400是否是连续OD扩散区420上的最终单元并没有关系，因为互连440以及互连465和通孔470被包括在单元400内。栅极430以及扩散区445因此总是被充电至源电压，而不管单元400是最终单元还是早先单元。
在一个实施例中，扩散定向本地互连440和栅极定向本地互连465的本地互连结构可被认为包括用于将虚设栅极430和扩散区445耦合至源电压的装置。
如本文中所定义的，针对OD对齐结构的纵轴可被认为在“扩散定向”方向上延伸，而栅极对齐结构可被认为在与扩散定向方向正交的“栅极对齐”方向上延伸。再次参照单元400，MP本地互连435和440可被认为在扩散定向方向上延伸。例如，互连440在扩散定向方向上从虚设栅极430延伸至级1LIc互连465。相反，级1LIc互连465明显在栅极定向方向上延伸，因为级1LIc互连465与虚设栅极430的一部分平行。
图4A中示出的单元架构可容易地被“翻转”180度，如图4B中针对包括晶体管495的单元401所示。换而言之，单元400的源极410在栅极450左侧且其漏极在栅极450的右侧，而单元401的源极410在栅极450的右侧。类似地，在单元401中，漏极415在栅极450的左侧。单元400和单元401因此是彼此的镜像。单元401中的其余结构遵循该镜像关系，除此以外则如关于单元400所讨论的那样。例如，在单元400中互连470是在栅极450的右侧，而在单元401中互连470是在栅极450的左侧。可因此领会，单元401可在边界A或B抵靠另一单元401、或单元400.类似地，单元400可在边界A和B抵靠其它单元400、或抵靠单元401。不管抵靠如何，单元400和401的漏泄电流总是可以有力地在单元级别被表征。如关于单元400所讨论的，单元401包括仅一个多晶硅栅极450和一个连续OD 445，然而将领会，替换单元架构可包括多个栅极和连续OD区。
图5A中示出了针对单元500的替换单元架构。单元500与单元400之间的不同之处在于不存在MP互连435。除此之外，单元500中的结构是如关于单元400所讨论的那样。结果是虚设栅极425处于浮置。然而这并不导致任何问题，因为虚设栅极425在与另一单元抵靠后被恰适充电。例如，如果在具有与单元500相同的结构的单元(虽然该单元可具有变化的数目的多晶硅栅极和连续OD区)中的另一晶体管(未解说)的漏极515毗邻于虚设栅极425，如图5B中所示，则该附加晶体管需要添加级2扩散定向互连510以将虚设栅极425耦合至级1栅极定向互连455，就像单元500需要级2扩散定向互连440以耦合至级1栅极定向互连465那样。注意，互连440的目的是确保毗邻于第二虚设栅极430的OD部分被绑定至源电压，因为第二虚设栅极430毗邻于晶体管505的漏极。以此方式，单元500的漏泄电流可被表征，而不管漏极515是否变为是源极。从源极410到漏极515的漏泄随后将在针对包括漏极515的晶体管的单元(未解说)中被捕捉。如果该附加单元在示出漏极515的地方改为具有源极，则在源极410与该另一源极之间将没有漏泄。可因此领会针对单元500(以及还针对单元400和401)的单元级别漏泄是相同的，而不管毗邻单元抵靠(源极或漏极)如何。现在将针对这些有利单元结构来讨论示例制造方法。
漏泄电流分析和制造的示例方法
如以上所讨论的，用本文中公开的创新性单元设计极大地简化了电路设计和分析。类似于常规单元架构，这些单元设计使用虚设栅极来隔离其晶体管。具体而言，单元包括毗邻于第一虚设栅极的第一侧的漏极。类似地，该单元包括毗邻于第二虚设栅极的源极。该单元的栅极位于漏极与源极之间。这样的结构是常规的。然而并不常规的是，该单元包括从第一虚设栅极延伸的本地互连结构，从而第一虚设栅极以及该OD区的毗邻于第一虚设栅极的第二对向侧的一部分两者都被充电至源电压。这保证了每个单元的可预测漏泄电流：关于单个OD区，其为从该OD区的源极充电部分跨该OD区至该单元的漏极的漏泄电流。取决于跨单元延伸的OD区的数量，因此可相应地预测漏泄电流。给定了这一保证，就不必关心是源极还是漏极抵靠该单元的漏极。如果附加单元的源极抵靠该单元的源极，则不会发生附加漏泄电流。如果附加单元的漏极抵靠该单元的源极，则该相邻附加单元将“捕捉”将从该单元流至该附加单元的漏极的漏泄电流。以此方式，电路设计者仅需要计算对于该单元的特定实例化而言的漏泄电流是什么。如在本领域中已知的，该计算是例行计算，并且将取决于晶体管尺寸和预期的半导体角。在这样的计算中当然将存在一些容限，因为确切工艺角要直到制造之后才能被知晓。然而此容限对于所有的单元而言是相同的。该漏泄计算因此变得相对不费力：只需要对跨给定OD区延伸的单元进行计数，并将结果所得数字乘以预期的单元漏泄。
图6的流程图概述了该有利的漏泄电流分析方法。该分析可使用处理器(未解说)来执行。该方法开始于设计电路的步骤600，该电路包括跨连续OD区延伸的多个单元，其中每个单元包括毗邻于第一虚设栅极的第一侧的漏极、和被配置成将第一虚设栅极与该OD区的毗邻于第一虚设栅极的第二对向侧的第一部分两者耦合至源电压的本地互连结构。该方法包括在处理器中计算在该OD区的第一部分与该漏极之间的单元漏泄电流的动作605。最后，该分析包括在处理器中对在该多个单元中的单元的数量进行计数并将该数量乘以单元漏泄电流以获得该多个单元的总漏泄电流的动作610。
在附加的步骤(未解说)中，该多个单元和相应的OD区可以在半导体基板中形成以完成制造。然而注意，漏泄电流分析被极大地简化，因为其仅需要对单元的计数以及将该计数乘以单元漏泄电流。然而对于常规单元而言情况并非如此，因为常规单元的漏极是抵靠至另一常规单元的漏极还是源极是未知的。因此，所公开的单元架构极大地简化了电路设计和分析。
图7中提供了根据本公开的针对单元的示例制造方法。在初始步骤700中，在基板中定义连续氧化物限定(OD)区。步骤705包括在第一虚设栅极与第二虚设栅极之间形成晶体管的栅极，其中该晶体管的源极被定义在该OD区的处在该栅极与第一虚设栅极之间的部分中，并且其中该晶体管的漏极被定义在该OD区的处在该栅极与第二虚设栅极的第一侧之间的部分中。步骤710包括形成耦合至该OD区的毗邻于第二虚设栅极的第二对向侧的部分的第一栅极定向本地互连。最后，步骤715包括形成耦合在第一栅极定向互连与第二虚设栅极之间的第一扩散定向本地互连。将领会，类似的形成步骤可被执行以创建单元400，401和500的其余结构。
如本领域普通技术人员至此将领会的并取决于手头的具体应用，可以在本公开的设备的材料、装置、配置和使用方法上做出许多修改、替换和变动而不会脱离本公开的精神和范围。有鉴于此，本公开的范围不应当被限定于本文中所解说和描述的特定实施例(因为其仅是作为本公开的一些示例)，而应当与所附权利要求及其功能等同方案完全相当。

Claims (18)

1.一种包括单个晶体管以及额外结构的单元，所述单元包括：
定义在基板中的连续氧化物限定OD区；
所述晶体管的处在第一虚设栅极与第二虚设栅极之间的栅极，其中所述晶体管的源极被定义在所述OD区的第一部分中，所述第一部分处在所述栅极与所述第一虚设栅极之间，并且其中所述晶体管的漏极被定义在所述OD区的第二部分中，所述第二部分处在所述栅极与第二虚设栅极的第一侧之间；以及
所述额外结构，包括：
耦合至所述OD区的第三部分的第一栅极定向本地互连，所述第三部分毗邻于所述第二虚设栅极的第二侧，所述第二侧与所述第一侧对向；
配置成将所述第一栅极定向本地互连耦合至所述第二虚设栅极的第一扩散定向本地互连；以及
配置成将所述第一扩散定向本地互连耦合至毗邻于所述基板的金属层中的源电压互连的通孔。
2.如权利要求1所述的单元，其特征在于，进一步包括：
配置成耦合至所述OD区的定义所述源极的该部分的第二栅极定向本地互连；以及
配置成将所述第一虚设栅极耦合至所述第二栅极定向本地互连的第二扩散定向本地互连。
3.如权利要求2所述的单元，其特征在于，进一步包括被配置成将所述第二栅极定向本地互连耦合至毗邻于所述基板的金属层中的源电压互连的通孔。
4.如权利要求1所述的单元，其特征在于，所述单元是跨所述OD区延伸的单元阵列中的最后单元，并且其中所述OD区从第一端延伸至第二端，所述第二端毗邻于所述第三部分并且与所述第一端对向。
5.如权利要求1所述的单元，其特征在于，所述单元是跨所述连续OD区延伸的单元阵列中的第一单元，并且其中所述连续OD区从第一端延伸至第二端，所述第一端毗邻于所述第三部分，所述第二端与所述第一端对向。
6.如权利要求3所述的单元，其特征在于，所述第一栅极定向本地互连和所述第一扩散定向本地互连各自是级2本地互连，所述单元进一步包括安排在第一级2栅极定向本地互连与所述第三部分之间以将所述第一级2栅极定向本地互连耦合至所述第三部分的第一级1栅极定向本地互连，并且其中所述通孔是级3本地互连。
7.如权利要求6所述的单元，其特征在于，所述第一级1栅极定向本地互连、所述第一级2栅极定向本地互连、以及所述第一级2扩散定向本地互连全都包括钨。
8.如权利要求6所述的单元，其特征在于，所述第一虚设栅极、所述栅极、和所述第二虚设栅极根据栅极节距来被彼此分隔开。
9.如权利要求1所述的单元，其特征在于，所述OD区包括PMOS OD区。
10.如权利要求1所述的单元，其特征在于，所述OD区包括NMOS OD区。
11.一种电路，包括多个如权利要求9所述的单元，其特征在于，所述多个单元包括多个栅极。
12.一种电路，包括多个如权利要求1所述的单元，其特征在于，进一步包括附加OD区。
13.一种电路，包括多个如权利要求1所述的单元，其特征在于，所述多个单元包括多个晶体管。
14.一种用于形成包括单个晶体管以及额外结构的单元的方法，包括：
形成定义在基板中的连续氧化物限定OD区；
形成所述晶体管的根据栅极节距被安排在第一虚设栅极与第二虚设栅极之间的栅极，其中所述晶体管的源极被定义在所述OD区的处在所述栅极与所述第一虚设栅极之间的一部分中，并且其中所述晶体管的漏极被定义在所述OD区的处在所述栅极与所述第二虚设栅极的第一侧之间的一部分中；以及
形成所述额外结构，包括：
形成耦合至所述OD区的、毗邻于所述第二虚设栅极的第二对向侧的一部分的第一栅极定向本地互连；
形成被配置成将所述第一栅极定向本地互连耦合至所述第二虚设栅极的第一扩散定向本地互连；以及
形成被配置成将所述第一栅极定向本地互连耦合至源电压供应的通孔。
15.一种包括单个晶体管以及额外结构的单元，所述单元包括：
定义在基板中的连续氧化物限定OD区；
第一虚设栅极，其中所述OD区包括所述晶体管的漏极，所述漏极毗邻于所述第一虚设栅极的第一侧，并且包括第一部分，所述第一部分毗邻于所述虚设栅极的第二侧，所述第二侧与所述第一侧对向；以及
所述额外结构，包括用于将所述第一虚设栅极和所述第一部分互连至源电压供应的装置。
16.如权利要求15所述的单元，其特征在于，所述装置包括在所述第一虚设栅极与所述第一部分之间延伸的两级本地互连结构。
17.如权利要求15所述的单元，其特征在于，进一步包括：
栅极；以及
第二虚设栅极，其中所述OD区包括处于所述第二虚设栅极与所述栅极之间的源极。
18.如权利要求16所述的单元，其特征在于，所述两级本地互连结构包括钨。
CN202010227403.5A 2014-03-03 2015-02-19 高性能标准单元 Pending CN111326508A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/195,525 US9318476B2 (en) 2014-03-03 2014-03-03 High performance standard cell with continuous oxide definition and characterized leakage current
US14/195,525 2014-03-03
CN201580011681.4A CN106068557B (zh) 2014-03-03 2015-02-19 高性能标准单元

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201580011681.4A Division CN106068557B (zh) 2014-03-03 2015-02-19 高性能标准单元

Publications (1)

Publication Number Publication Date
CN111326508A true CN111326508A (zh) 2020-06-23

Family

ID=52598835

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010227403.5A Pending CN111326508A (zh) 2014-03-03 2015-02-19 高性能标准单元
CN201580011681.4A Active CN106068557B (zh) 2014-03-03 2015-02-19 高性能标准单元

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201580011681.4A Active CN106068557B (zh) 2014-03-03 2015-02-19 高性能标准单元

Country Status (9)

Country Link
US (1) US9318476B2 (zh)
EP (2) EP3998630A1 (zh)
JP (1) JP6100981B1 (zh)
KR (1) KR101724362B1 (zh)
CN (2) CN111326508A (zh)
BR (1) BR112016020239B1 (zh)
CA (1) CA2939202C (zh)
ES (1) ES2905416T3 (zh)
WO (1) WO2015134202A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015094239A1 (en) * 2013-12-18 2015-06-25 Intel Corporation Heterogeneous layer device
US20150311122A1 (en) * 2014-04-28 2015-10-29 Globalfoundries Inc. Forming gate tie between abutting cells and resulting device
US9634026B1 (en) * 2016-07-13 2017-04-25 Qualcomm Incorporated Standard cell architecture for reduced leakage current and improved decoupling capacitance
KR102469885B1 (ko) 2017-09-11 2022-11-22 삼성전자주식회사 반도체 장치
CN109524394B (zh) * 2017-09-18 2021-08-10 联华电子股份有限公司 具有虚置标准单元的集成电路
US10600866B2 (en) 2018-02-01 2020-03-24 Qualcomm Incorporated Standard cell architecture for gate tie-off
US11068633B2 (en) 2018-08-31 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fault diagnostics
US11030381B2 (en) * 2019-01-16 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage analysis on semiconductor device
WO2024135324A1 (ja) * 2022-12-22 2024-06-27 株式会社ソシオネクスト 半導体集積回路装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096609A (en) * 1998-01-13 2000-08-01 Lg Semicon Co., Ltd. ESD protection circuit and method for fabricating same using a plurality of dummy gate electrodes as a salicide mask for a drain
CN101521206A (zh) * 2008-02-28 2009-09-02 台湾积体电路制造股份有限公司 只读内存单元阵列结构
US20100052069A1 (en) * 2008-08-29 2010-03-04 Frank Wirbeleit Static ram cell design and multi-contact regime for connecting double channel transistors

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4570176A (en) * 1984-04-16 1986-02-11 At&T Bell Laboratories CMOS Cell array with transistor isolation
US5360757A (en) 1993-03-03 1994-11-01 Motorola, Inc. Process for fabricating a self aligned interconnect structure in a semiconductor device
KR100229577B1 (ko) 1996-01-31 1999-11-15 포만 제프리 엘 게이트 어레이 셀 및 이것을 포함한 집적 회로 칩
JP2001127169A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3897730B2 (ja) * 2003-04-23 2007-03-28 松下電器産業株式会社 半導体記憶装置および半導体集積回路
JP2006059939A (ja) 2004-08-19 2006-03-02 Fujitsu Ltd Ｍｉｓキャパシタおよびｍｉｓキャパシタ作成方法
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
JP2008118004A (ja) * 2006-11-07 2008-05-22 Nec Electronics Corp 半導体集積回路
JP4543061B2 (ja) * 2007-05-15 2010-09-15 株式会社東芝 半導体集積回路
US7681164B2 (en) 2007-08-31 2010-03-16 Synopsys, Inc. Method and apparatus for placing an integrated circuit device within an integrated circuit layout
JP2009135223A (ja) * 2007-11-29 2009-06-18 Oki Semiconductor Co Ltd 半導体装置およびその製造方法
EP2251901A4 (en) * 2007-12-14 2012-08-29 Fujitsu Ltd SEMICONDUCTOR DEVICE
JP4907563B2 (ja) * 2008-01-16 2012-03-28 パナソニック株式会社 半導体記憶装置
JP5230251B2 (ja) * 2008-04-25 2013-07-10 パナソニック株式会社 標準セルのレイアウト構造、標準セルライブラリ、及び半導体集積回路のレイアウト構造
JP5064321B2 (ja) 2008-07-09 2012-10-31 パナソニック株式会社 半導体装置
US7745275B2 (en) 2008-09-10 2010-06-29 Arm Limited Integrated circuit and a method of making an integrated circuit to provide a gate contact over a diffusion region
US8138554B2 (en) * 2008-09-17 2012-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with local interconnects
US7808051B2 (en) 2008-09-29 2010-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell without OD space effect in Y-direction
GB2466313A (en) 2008-12-22 2010-06-23 Cambridge Silicon Radio Ltd Radio Frequency CMOS Transistor
US8120939B2 (en) 2009-09-24 2012-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. ROM cell having an isolation transistor formed between first and second pass transistors and connected between a differential bitline pair
US8324668B2 (en) * 2009-12-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for isolating devices in integrated circuits
US8390331B2 (en) 2009-12-29 2013-03-05 Nxp B.V. Flexible CMOS library architecture for leakage power and variability reduction
JP5685457B2 (ja) * 2010-04-02 2015-03-18 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
DE102011004323B4 (de) 2011-02-17 2016-02-25 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement mit selbstjustierten Kontaktelementen und Verfahren zu seiner Herstellung
US8482314B2 (en) 2011-11-08 2013-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for improved multiplexing using tri-state inverter
US9006841B2 (en) 2011-12-30 2015-04-14 Stmicroelectronics International N.V. Dual port SRAM having reduced cell size and rectangular shape
US8750011B2 (en) 2012-03-19 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for ROM cells
KR101983633B1 (ko) * 2012-11-30 2019-05-29 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9997617B2 (en) * 2013-03-13 2018-06-12 Qualcomm Incorporated Metal oxide semiconductor (MOS) isolation schemes with continuous active areas separated by dummy gates and related methods
US9024418B2 (en) 2013-03-14 2015-05-05 Qualcomm Incorporated Local interconnect structures for high density

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096609A (en) * 1998-01-13 2000-08-01 Lg Semicon Co., Ltd. ESD protection circuit and method for fabricating same using a plurality of dummy gate electrodes as a salicide mask for a drain
CN101521206A (zh) * 2008-02-28 2009-09-02 台湾积体电路制造股份有限公司 只读内存单元阵列结构
US20100052069A1 (en) * 2008-08-29 2010-03-04 Frank Wirbeleit Static ram cell design and multi-contact regime for connecting double channel transistors

Also Published As

Publication number Publication date
US20150249076A1 (en) 2015-09-03
KR20160121589A (ko) 2016-10-19
CA2939202A1 (en) 2015-09-11
US9318476B2 (en) 2016-04-19
EP3114708A1 (en) 2017-01-11
CN106068557A (zh) 2016-11-02
JP2017510069A (ja) 2017-04-06
KR101724362B1 (ko) 2017-04-07
CN106068557B (zh) 2020-07-10
BR112016020239B1 (pt) 2022-03-08
BR112016020239A2 (zh) 2017-08-15
EP3998630A1 (en) 2022-05-18
CA2939202C (en) 2017-08-29
JP6100981B1 (ja) 2017-03-22
WO2015134202A1 (en) 2015-09-11
EP3114708B1 (en) 2021-12-29
ES2905416T3 (es) 2022-04-08

Similar Documents

Publication Publication Date Title
CN106068557B (zh) 高性能标准单元
CN106663699B (zh) 用于具有经级联resurf植入部及双缓冲器的ldmos装置的方法及设备
TWI637489B (zh) 半導體製程方法
US10164121B2 (en) Stacked independently contacted field effect transistor having electrically separated first and second gates
JP2009514233A (ja) シリコン及びシリコン合金内の相補型接合型電界効果トランジスタ及びｍｏｓトランジスタを用いた集積回路
CN107424956B (zh) 具有高密度的局部互连结构的电路及其制造方法
TWI446535B (zh) 用於改善電晶體至電晶體應力均勻度之技術
CN107210203B (zh) 高密度分裂栅存储器单元
US9054129B1 (en) Semiconductor device and method for manufacturing the same
JP2009518870A (ja) 低電力接合型電界効果トランジスタの製造方法及び作動方法
CN107482061A (zh) 超结器件及其制造方法
CN108695389A (zh) 具有低导通电阻的半导体器件结构及其制造方法
TW201131759A (en) Junction-field-effect-transistor devices and methods of manufacturing the same
EP2791974A1 (en) Gate rounding for reduced transistor leakage current
KR101887275B1 (ko) 반도체 장치 및 그 레이아웃 설계
JP2018517279A (ja) 横方向拡散金属酸化物半導体電界効果トランジスタ及びその製造方法
CN104662665A (zh) 扩展的源漏mos晶体管及形成方法
CN106104789B (zh) 采用隧道场效应晶体管的集成电路及其制造方法
US20090321815A1 (en) Non-volatile memory device and method of fabricating the same
CN108110049A (zh) 金属氧化物半导体晶体管及其制作方法
CN102201454B (zh) 接面场效应晶体管元件
CN118538597A (zh) 漂移区形成方法、半导体器件及其制造方法
TW200841398A (en) Semiconductor device and the manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination