CN1111818A - 制造半导体结构的方法 - Google Patents
制造半导体结构的方法 Download PDFInfo
- Publication number
- CN1111818A CN1111818A CN95101855.8A CN95101855A CN1111818A CN 1111818 A CN1111818 A CN 1111818A CN 95101855 A CN95101855 A CN 95101855A CN 1111818 A CN1111818 A CN 1111818A
- Authority
- CN
- China
- Prior art keywords
- crystal boundary
- layer
- starting point
- base
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000013078 crystal Substances 0.000 claims description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 239000002019 doping agent Substances 0.000 claims description 16
- 230000008859 change Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000004744 fabric Substances 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 1
- 101710178917 RING-box protein 2 Proteins 0.000 abstract description 11
- 102100023874 RING-box protein 2 Human genes 0.000 abstract description 11
- 101710095156 E3 ubiquitin-protein ligase RBX1 Proteins 0.000 abstract description 8
- 102100023877 E3 ubiquitin-protein ligase RBX1 Human genes 0.000 abstract description 8
- 101710178916 RING-box protein 1 Proteins 0.000 abstract description 8
- 238000000137 annealing Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract 1
- 238000003475 lamination Methods 0.000 description 10
- 230000035755 proliferation Effects 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Local Oxidation Of Silicon (AREA)
- Recrystallisation Techniques (AREA)
Abstract
制造半导体结构的一种优选的方法，包括改变一
种外延基区双极晶体管(10)的基区层(17、21)中多
晶晶界(38)的方向和使其位置最佳。通过淀积将形
成较低的基区部分的基区层(17)后对半导体结构进
行退火，可以实现晶界(38)的改变。改变晶界(38)对
降低基区电阻(Rbx1，Rbx2)有明显作用。降低基区
电阻(Rbx1，Rbx2)能显著地改善器件的性能。
Description
本发明涉及半导体结构，特别是涉及改变某些半导体层晶界的取向。
一种在半导体工业和在模拟射频（RF）器件工业中特别有用的器件是外延基区双极晶体管。在某些结构中，外延基区双极晶体管包括由邻近多晶硅部分的外延部分组成的基区。一种晶体的“晶界”存在于多晶部分和基区的外延部分之间的界面处。晶界有一个特别的取向。这种取向的特性对器件的基区电阻（Rb）有着明显的影响。本领域技术人员众所周知，对射频器件来说，基区电阻影响重要的特性参数，例如，功率增益和噪声数值。故希望把Rb减到最小。
因此，需要一种用于影响和改变半导体层中晶界取向的方法，特别是用于影响和改变外延基区双极晶体管基区中晶界取向的方法，以便有利地影响Rb。
图1是外延基区双极晶体管的一部分的剖面图。
图2-5是表示制造过程的各步骤中一种外延基区双极晶体管一部分的剖面图。
图6-8是表示按照另一种制造方法制造的各步骤中外延基区双极晶体管的一部分的剖面图。
图9-11是表示按照又一种制造方法的各工艺步骤中外延基区双极晶体管的一部分的剖面图。
图1是外延基区双极晶体管的一部分的剖面图。图1表示按照本发明优选的方法制造的结构，特别表示了本说明书前述部分略述的Rb。图1描述的外延基区双极晶体管10包括外延集电区部分11。通过形成Locos（硅的局部氧化）氧化隔离区13、14限定一个通常朝向如箭头12所示的器件中心的有源区。隔离区13、14与外延集电区部分11共同构成底层结构16。为了提供器件的基区，在底层结构16的上面淀积未掺杂的（也称为本征的）半导体层17。典型地，采用众所周知的低温外延（LTE）技术进行淀积。在本申请中，利用硅烷和氢气的混合物在800℃由减压化学汽相淀积技术（RPCVD）淀积未掺杂的硅。当淀积未掺杂的半导体层17时，会有一外延部分18形成在外延集电极部分11上面，同时，多晶硅部分19、20将要分别形成在LOCOS隔离部分13、14上面。
接着，按着典型方法，用LTE技术淀积就地掺杂基区层21。这层可能是用硼作为P型杂质掺杂的硅或者硅锗合金。通过把锗烷和乙硼烷气体加入硅烷和氢气中，在RPCVD生长过程中把锗和硼掺进该膜中。典型的硼浓度范围为1018-1019原子/cm3，锗含量在10-20%原子/cm3范围内。如图所示，在形成非掺杂层17之后紧接着相对于多晶硅部分和外延部分形成基区层21。然后，把层21中的掺杂剂扩散到未掺杂层17中，这两层共同作为基区。
其次，形成通常由箭头24表示的“发射区叠层”。发射区叠层包括限定发射极接触区27的氧化隔离层25、26。形成在发射极接触区27处与有源区12接触的多晶硅发射极28。由氮化物部分29、30把部分多晶硅发射极28和有源区12隔开。此外，沿发射区叠层24的两侧设置侧壁隔离层32、33，该隔离层分别由TEOS隔离部分34、35和氮化物侧壁36、37组成。隔离层32、33分别将基区接触区22、23与有源区12隔离，并且为掺杂提供掩模和必要的对准。
在形成发射区叠层24之前，对于一个典型的器件，可以把一薄层发射区掺杂剂（如砷）朝着有源区12的中心注入到基区层21中。
图1的结构具有与按照本发明方法有关的具体特征。如前所述，对器件特性有重要影响的一个特性参数是Rb。参看图1，对Rb起主要作用的是Rbx1和Rbx2。Rbx1是位于多晶硅区19端部和发射极接触区27之间的层21和17中外延部分的电阻，如图1所示。Rbx2是位于发射区叠层之下的层21和17中多晶硅部分的电阻，如图1所示。
虽然蚀刻使Rb减到最小，因此也就是希望使Rbx1、Rbx2减到最小，但有几个因素限制使这些参数减少到最小。例如，如果在区22、23中注入的掺杂剂（其为基区提供导电接触）能至少到达Rbx2区，则可减少Rb。然而，区19、20的多晶硅性质防止掺杂剂向有源区12进行横向扩散。而且，Rbx2包括多晶硅材料而不是外延材料，其结果增加了基区电阻。此外，Rbx1和Rbx2的组合长度直接影响Rb，该长度必须至少足以在晶界38的端部和发射区27之间（即表示Rbx1的点线之间的距离）提供0.3μm长度。本领域的普通技术人员都知道需要这个最小距离以避免产生不希望的发射区/基区漏电流。
为了清楚和简化的目的，下面讨论的优选方法仅仅集中在器件的一半（左边的一半）。应该知道，该方法对称地适用于两边。按照与本发明一致的优选方法，减少Rb的一种方案是对已经淀积了的未掺杂层17进行退火，以便改变多晶硅部分19的晶粒边界38的取向。如以前讨论的那样，当初始淀积未掺杂层17时，晶粒边界起源于LOCOS隔离区13和集电区处延部分11之间的界面处。本领域的普通技术人员均知道LOCOS隔离区13有在其靠近有源区12的边缘处形成变尖了的“鸟嘴”50的倾向。当淀积未掺杂的层17时，首先在边缘50处形成晶界38。由于在靠近边缘50的LOCOS区13向下倾斜的方向，晶粒边界38有向内延伸、朝向有源区12中心的倾向。
参考图2，按照优选的方法，在形成集电极外延区11和LOCOS隔离结构13之后，利用LTE技术淀积厚度大约为1000-2000A的未掺杂层17。为了在LOCOS区13上面形成籽晶层，可以利用硅烷气体，以便形成多晶硅部分19。
在淀积层17之后，用相当高的温度，例如比1000℃还高的温度，进行退火，以便再结晶多晶硅层17（部分19、20），由此，改变晶界38的取向。这样得到如图3所示的结构。
通过退火改变了晶界38，并且形成了新的晶界55。现在晶界55背向有源区12，而不是像晶界38那样朝向有源区12。请注意，按照现在所述的方法，晶界55的起点基本上保持在LOCOS区13的边缘50处。
参看图4，用LTE技术生长基区21。典型地，基区层21就地掺杂Si或SiGe合金。注意，层21的多晶硅斜面要按照层17的斜面形成，像晶界55延伸所示那样。参看图5，接着按照公知的方法形成发射区叠层24。
上述方法最大的优点是显著地减少了Rbx2的长度。如上所述，Rbx1的长度必须保持大约0.3μm，以便防止发射区/基区漏电。然而，因为晶界55现在的指向是背离有源区12，而不是朝向有源区12的，故Rbx2的长度得到了明显的减小。在某些器件中，可以使Rbx2的长度减少到初始的50%。因此，减小了Rb的总长度，结果，大大地减小了Rb的数值。
图6-8表示按照本发明的另一种方法。这另一种方法类似于前面讨论的方法。然而，采用更剧烈的退火使未掺杂层17再结晶，以便重新定位多晶硅的晶界，使其与有源层12相距相当大的距离。这种方法对进一步减小非本征基区电阻Rb提供了附加的有利条件，因为晶界60不再在与基区接触的表面（已完成的器件的区域22）和有源区12的之间。此外，因晶界60被移动到离开有源区12一段距离的地方，为了增强与基区接触而注入的掺杂剂就可以横向扩散接近有源区12。
具体地说，该工艺按如下方法进行。参考图6，按照以前讨论的方法淀积未掺杂的层17。接着，按照以前的方法将未掺杂的层17退火，只是要用非常高的温度和较长的时间，典型的条件是1150℃和3分钟，以便使大部分未掺杂的层17再结晶。结果，单晶部分18基本上在背离有源区12的方向上延伸，因此晶界60被推离有源区12。
参看图7，与前述的方法类似，利用前面讨论的方法就地淀积Si或SiGe基区层。如图7所示，基区层21的晶界61自然按照未掺杂层17的晶界60。因此，晶界60、61右边的整个部分基本上是单晶。
在淀积层21以后，采用公知的光刻方法设置掩模部分62。接着，在箭头63所指的区域注入外部掺杂剂（例如，硼），以便提供与器件基区的有效接触。
参看图8，已按照公知的方法除去了掩膜62，并形成了发射区叠层24。由图8所示的一个显著的特征是区域65，在进行与发射区叠层24有关的工艺过程中，如图7中63所示的注入能穿过区65进行横向扩散。与晶界位于发射区叠层之下而防止掺杂剂的横向扩散的结构相比，这种横向扩散具有以前讨论的Rb较低的优点。
图9-11表示按照本发明的第3种方法。这种方法考虑到有关由掺杂剂注入（如图7中63所示的那样）引起的位错向有源区12的传播。按照这一种方法，像前面讨论的方法那样，淀积未掺杂的层17，接着，像前面多次讨论的方法那样，将未掺杂层17退火，以便重新对晶界60定位使其背离有源区12。
按照现在讨论的方法，在层17退火以后，进行离子注入步骤。如图9所示，按照公知的光刻方法形成掩模68。接着，如箭头69所示那样注入掺杂剂掺杂剂提供一个器件的有效基区接触，像本领域普通技术人员公知的那样，掺杂剂可以是硼。
参看图10，在掺杂步骤之后，为了激活掺杂剂对该结构进行退火，使掺杂剂向有源区12横向扩散，很重要的是把晶体缺陷通过退火除掉，参看图11，形成基区层21。接着制造发射区叠层24，结果，该结构与图8所示的结构很类似。这种方法和前面讨论的大多数方法之间的明显区别是外部掺杂剂注入（这为器件提供了有效的基区接触）发生在淀积基区层21之前面不是之后。此外，进行退火以激活和横向扩散掺杂剂。并除去缺陷。当基区包含外延SiGe时，除掉缺陷是特别重要的。SiGe是假外延应变层，而且在机械方向是易碎的。来自该底层的缺陷可能在SiGe层中产生位错，该位错在接下来的各工艺过程中将在有源区中传播。上述的位错有产生不希望的发射区/基区电气漏电的倾向。
正如将要进行评估的那样，提供按照本发明的新方法，以便减小像外延基区双极晶体管结构那样的器件的基区电阻。其它方面的优点是改变和移动晶界，以便在本质上降低基区电阻。
上面已说明了一些具体的方法，对于本领域普通技术人员来说，自然可进行显而易见的修改和改进。因此，应当知道，本发明并不局限于上述讨论和表示的具体方法，所附的权利要求包括了所有不脱离本发明的精神实质和范围的改型。
Claims (10)
1、一种制造半导体结构(10)的方法，其特征是包括下列步骤：
设置底层结构(16)，包括外延区(11)和相邻的隔离区(13)，该外延区与隔离区在界面(50)处相接；
在底层结构(16)上面形成半导体层(17)，半导体层(17)包括起源于界面(50)处的晶界(38)，该晶界(38)有一个取向；以及
改变晶界的取向。
2、按照权利要求1的一种方法，其中，晶界（38）在界面（50）处有一个起点，晶界取向有一个方向，所述改变晶界取向的步骤包括不移动晶界起点而改变晶界的方向。
3、根据权利要求1的一种方法，其中晶界（38）在界面（50）处有一个起点，晶界取向有一个方向，所述改变晶界取向的步骤包括改变方向并移动起点。
4、根据权利要求3的一种方法，其特征是包括下列步骤：在半导体层（17）上面形成基区层（21），在基区层中心部分上面形成掩模（62），以及向基区层（21）注入杂质（63）。
5、一种制造半导体结构（10）的方法，其特征是包括下列步骤：
设置底层结构（16），该底层结构包括具有一个中心（11）的有源层（12）和隔离层（13）;
在底层结构（16）上面淀积半导体层（17），半导体层（17）的特征是包括外延部分（18）和多晶硅部分（19），多晶硅部分（19）的特征是晶界（38）向有源区中心（11）延伸;
改变多晶硅部分（19）的晶界（38），以使晶界背离有源区的中心向外延伸。
6、根据权利要求5的一种方法，其中，改变晶界的步骤包括对半导体层进行退火。
7、按照权利要求6的一种方法，其中，晶界（38）有一个起点，改变晶界的步骤不使该起点有明显的移动。
8、按照权利要求6的一种方法，其中，晶界（38）有一个起点，而改变晶界的步骤明显地移动了该起点。
9、按照权利要求5的一种方法，其中，在把杂质（63）注入到半导体层（17）之后，进行在半导体层（17）上面淀积基区层（21）的步骤。
10、一种制造半导体结构（10）的方法，其特征是包括下列步骤：
淀积集电极外延层（11）;
形成有边缘（50）的氧化物隔离区（13）;
淀积包括外延部分（18）和多晶硅部分（19）的未掺杂层（17），多晶硅部分（19）有晶界（38）;
对未掺杂层（17）进行退火，以便改变多晶部分（19）的晶界（38）;
在未掺杂层（17）上面淀积基区层（21）;
在基区层上面形成发射区层（28）。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/203,094 US5436180A (en) | 1994-02-28 | 1994-02-28 | Method for reducing base resistance in epitaxial-based bipolar transistor |
| US203,094 | 1994-02-28 | ||
| US203094 | 1998-12-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1111818A true CN1111818A (zh) | 1995-11-15 |
| CN1080930C CN1080930C (zh) | 2002-03-13 |
Family
ID=22752477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN95101855A Expired - Lifetime CN1080930C (zh) | 1994-02-28 | 1995-02-25 | 制造半导体结构的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5436180A (zh) |
| EP (1) | EP0669647B1 (zh) |
| JP (1) | JP3530254B2 (zh) |
| CN (1) | CN1080930C (zh) |
| DE (1) | DE69520849T2 (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274108A (ja) * | 1995-03-31 | 1996-10-18 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2937253B2 (ja) * | 1996-01-17 | 1999-08-23 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| DE19840866B4 (de) * | 1998-08-31 | 2005-02-03 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Verfahren zur Dotierung der externen Basisanschlußgebiete von Si-basierten Einfach-Polysilizium-npn-Bipolartransistoren |
| DE19845787A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
| DE19845793A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
| DE19845789A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
| US6531720B2 (en) | 2001-04-19 | 2003-03-11 | International Business Machines Corporation | Dual sidewall spacer for a self-aligned extrinsic base in SiGe heterojunction bipolar transistors |
| US7038298B2 (en) * | 2003-06-24 | 2006-05-02 | International Business Machines Corporation | High fT and fmax bipolar transistor and method of making same |
| US7819981B2 (en) * | 2004-10-26 | 2010-10-26 | Advanced Technology Materials, Inc. | Methods for cleaning ion implanter components |
| DE102004061327A1 (de) * | 2004-12-11 | 2006-06-14 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Vertikaler Bipolartransistor |
| TWI552797B (zh) * | 2005-06-22 | 2016-10-11 | 恩特葛瑞斯股份有限公司 | 整合式氣體混合用之裝置及方法 |
| KR101297917B1 (ko) | 2005-08-30 | 2013-08-27 | 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 | 대안적인 불화 붕소 전구체를 이용한 붕소 이온 주입 방법,및 주입을 위한 대형 수소화붕소의 형성 방법 |
| US20080179636A1 (en) * | 2007-01-27 | 2008-07-31 | International Business Machines Corporation | N-fets with tensilely strained semiconductor channels, and method for fabricating same using buried pseudomorphic layers |
| CN101981661A (zh) | 2008-02-11 | 2011-02-23 | 高级技术材料公司 | 在半导体处理系统中离子源的清洗 |
| US20110021011A1 (en) | 2009-07-23 | 2011-01-27 | Advanced Technology Materials, Inc. | Carbon materials for carbon implantation |
| US8598022B2 (en) | 2009-10-27 | 2013-12-03 | Advanced Technology Materials, Inc. | Isotopically-enriched boron-containing compounds, and methods of making and using same |
| KR20200098716A (ko) | 2012-02-14 | 2020-08-20 | 엔테그리스, 아이엔씨. | 주입 빔 및 소스 수명 성능 개선을 위한 탄소 도판트 기체 및 동축류 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5539677A (en) * | 1978-09-14 | 1980-03-19 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device and its manufacturing |
| JPS571225A (en) * | 1980-06-03 | 1982-01-06 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS5831515A (ja) * | 1981-08-18 | 1983-02-24 | Nec Corp | 半導体薄膜の製造方法 |
| JPS6054452A (ja) * | 1983-09-05 | 1985-03-28 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63304657A (ja) * | 1987-06-04 | 1988-12-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4914053A (en) * | 1987-09-08 | 1990-04-03 | Texas Instruments Incorporated | Heteroepitaxial selective-area growth through insulator windows |
| JPH04314350A (ja) * | 1991-04-12 | 1992-11-05 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US5273930A (en) * | 1992-09-03 | 1993-12-28 | Motorola, Inc. | Method of forming a non-selective silicon-germanium epitaxial film |
-
1994
- 1994-02-28 US US08/203,094 patent/US5436180A/en not_active Expired - Lifetime
-
1995
- 1995-02-23 DE DE69520849T patent/DE69520849T2/de not_active Expired - Lifetime
- 1995-02-23 EP EP95102567A patent/EP0669647B1/en not_active Expired - Lifetime
- 1995-02-24 JP JP06001295A patent/JP3530254B2/ja not_active Expired - Lifetime
- 1995-02-25 CN CN95101855A patent/CN1080930C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0669647A3 (en) | 1995-11-02 |
| JP3530254B2 (ja) | 2004-05-24 |
| DE69520849T2 (de) | 2001-09-27 |
| CN1080930C (zh) | 2002-03-13 |
| DE69520849D1 (de) | 2001-06-13 |
| US5436180A (en) | 1995-07-25 |
| EP0669647B1 (en) | 2001-05-09 |
| JPH07249637A (ja) | 1995-09-26 |
| EP0669647A2 (en) | 1995-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1080930C (zh) | 制造半导体结构的方法 | |
| CN1322564C (zh) | 硅锗双极型晶体管 | |
| US7645659B2 (en) | Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same | |
| EP0094891B1 (en) | Method of fabricating a vertical power mosfet structure | |
| US5321301A (en) | Semiconductor device | |
| EP0481153B1 (en) | Process for the accomplishment of power MOS transistors with vertical current flow | |
| US5008207A (en) | Method of fabricating a narrow base transistor | |
| KR100244812B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5798277A (en) | Method for fabricating heterojunction bipolar transistor | |
| US20050233536A1 (en) | Method for the production of a bipolar transistor | |
| JPH02304982A (ja) | 超大規模集積デバイス用の下降したソース及び／又はドレーンエリアを有する表面電界効果トランジスタ | |
| US5484737A (en) | Method for fabricating bipolar transistor | |
| JPH0969528A (ja) | 半導体装置およびその製造方法 | |
| US5541433A (en) | High speed poly-emitter bipolar transistor | |
| US20080116488A1 (en) | Transistor structure and manufacturing method thereof | |
| US5177025A (en) | Method of fabricating an ultra-thin active region for high speed semiconductor devices | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| CN114496783A (zh) | 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法 | |
| KR100455829B1 (ko) | 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법 | |
| JP2705344B2 (ja) | 半導体装置及びその製造方法 | |
| EP0166923A2 (en) | High performance bipolar transistor having a lightly doped guard ring disposed between the emitter and the extrinsic base region | |
| JPH07202166A (ja) | 半導体装置 | |
| US5132765A (en) | Narrow base transistor and method of fabricating same | |
| US7012009B2 (en) | Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process | |
| EP0042380B1 (en) | Method for achieving ideal impurity base profile in a transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: FREEDOM SEMICONDUCTORS CO. Free format text: FORMER OWNER: MOTOROLA, INC. Effective date: 20040813 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20040813 Address after: Texas in the United States Patentee after: FreeScale Semiconductor Address before: Illinois Instrunment Patentee before: Motorola, Inc. |
|
| C56 | Change in the name or address of the patentee |
Owner name: FISICAL SEMICONDUCTOR INC. Free format text: FORMER NAME: FREEDOM SEMICONDUCTOR CORP. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Texas in the United States Patentee after: FREESCALE SEMICONDUCTOR, Inc. Address before: Texas in the United States Patentee before: FreeScale Semiconductor |
|
| C17 | Cessation of patent right | ||
| CX01 | Expiry of patent term |
Expiration termination date: 20150225 Granted publication date: 20020313 |