CN110832696A - 功率分配合成器 - Google Patents

Abstract

本发明的功率分配合成器在对各输入输出端子与隔离电阻之间进行连接的2根传输线路中的至少一部分，针对奇偶模式动作时的传输线路的阻抗，在各模式下进行调整，由此，能够使奇模式动作时的输入输出端子的反射特性、偶模式动作时的公共端子的反射特性、偶模式动作时的输入输出端子的反射特性在宽频带内良好。

Description

功率分配合成器

技术领域

本发明涉及主要对微波波段和毫米波波段的高频信号进行分配或合成的功率分配合成器。

背景技术

一般而言，功率分配合成器被广泛用于对高频信号进行分配或合成。其中，在作为分配器发挥功能时需要确保输出端子之间的隔离的情况下、或在作为合成器发挥功能时需要确保输入端子之间的隔离的情况下，使用威尔金森(Wilkinson)型功率分配合成器或吉赛尔(Gysel)型功率分配合成器。

现有的威尔金森型功率分配合成器具有1个公共端子和2个输入输出端子。公共端子在信号分配时成为输入端子，在信号合成时成为输出端子。2个输入输出端子在信号分配时成为输出端子，在信号合成时成为输入端子。

公共端子和各输入输出端子分别通过四分之一波长(λ/4：λ为动作中心频率中的波长)阻抗变换器连接。此外，各输入输出端子之间经由1个被称为吸收电阻的隔离电阻连接(例如参照非专利文献1)。

此外，作为现有的威尔金森型功率分配合成器，例如，存在在分配输入端子与分配输出端子之间设置耦合线路的结构的功率分配合成器(例如参照专利文献1)。该专利文献1所记载的功率分配合成器在分配输入端子与耦合线路之间设置相位速度偏差补偿用耦合线路，由此使奇偶模式的电长度相等，能够提供反射和隔离性良好的功率分配合成器。

此外，在这种威尔金森型功率分配合成器中，存在具有如下结构的功率分配合成器：在各个输入输出端子与隔离电阻之间设置相对于动作频率成为半波长(λ/2)或半波长的自然数倍的电长度的传输线路(例如参照专利文献2)。

该专利文献2所记载的功率分配合成器以如下方式构成传输线路来实现设计自由度的提高：在连接输入输出端子之间的功率传播路径中，经由2个四分之一波长阻抗变换器而连接2个输入输出端子的路径与经由隔离电阻而连接2个输入输出端子的路径的相位差成为180度的奇数倍。

这里，半波长的自然数倍意味着除了0和负数以外的整数(1、2、3、…)倍(以下同样)。

现有的吉赛尔型功率分配合成器具有1个公共端子和2个输入输出端子。公共端子在信号分配时成为输入端子，在信号合成时成为输出端子。2个输入输出端子在信号分配时成为输出端子，在信号合成时成为输入端子。公共端子和各输入输出端子分别通过四分之一波长阻抗变换器连接。

此外，各输入输出端子之间通过一个波长的传输线路连接，并且，在从各输入输出端子分开四分之一波长的位置各连接1个接地的隔离电阻(例如参照非专利文献2)。

吉赛尔型功率分配合成器使用2个隔离电阻，并且使隔离电阻的一端接地。因此，吉赛尔型功率分配合成器与威尔金森型功率分配器相比，能够提高耐功率性能和耐热性能。

此外，在这种威尔金森型功率分配合成器和吉赛尔型功率分配合成器中，存在具有并联装载多个隔离电阻的结构的功率分配合成器(例如参照专利文献3)。

该专利文献3所记载的功率分配合成器通过使用多个隔离电阻，在该电阻值由于制造误差而产生变动的情况下，也能够将分支侧端子之间的隔离特性劣化抑制为最小限度。

现有技术文献

专利文献

专利文献1：日本特开昭58-119203号公报

专利文献2：美国特许第487502号说明书

专利文献3：日本特许第5465102号公报

非专利文献

非专利文献1：Ernest.J.Wilkinson、“An N-Way Hybrid Power Divider”(IRETransactions on Microwave Theory and Techniques、1960、pp.116-118)

非专利文献2：Ulrich H.Gysel、“A New N-Way Power Divider/CombinerSuitable for High Power Applications”(MIT Symposium Digest、1975、pp.116-118)

发明内容

发明要解决的问题

但是，在上述现有技术中存在以下这种课题。

在非专利文献1所示的结构的通常的威尔金森型功率分配合成器中，使反射量和隔离性量良好而成为-20dB以下的分数带宽为40％以下，在吉赛尔型功率分配合成器中，存在分数带宽更窄这样的问题。

在专利文献1所示的结构的功率分配合成器中，在分配输入端子与耦合线路之间设置有相位速度偏差补偿用耦合线路。因此，专利文献1所示的结构的功率分配合成器使奇偶模式时的四分之一波长阻抗变换器中的电长度相等，能够提供反射和隔离良好的功率分配合成器。

但是，该功率分配合成器是威尔金森型的功率分配合成器，因此，分数带宽较窄。而且，在专利文献1中，关于分数带宽的扩展，即没有暗示也没有明示。

此外，在专利文献2所示的结构的功率分配合成器中，在各个输入输出端子与隔离电阻之间，设置有相对于动作频率成为半波长或半波长的自然数倍的电长度的传输线路。因此，专利文献2所示的结构的功率分配合成器能够提高设计自由度。但是，由于是威尔金森型的功率分配合成器，因此，分数带宽较窄。而且，在专利文献2中，关于分数带宽的扩展，即没有暗示也没有明示。

非专利文献2所示的结构的功率分配合成器是吉赛尔型功率分配合成器，因此，分数带宽较窄。而且，在非专利文献2中，关于分数带宽的扩展，即没有暗示也没有明示。

进而，在专利文献3所示的结构的功率分配合成器中，示出威尔金森型和吉赛尔型的功率分配合成器的结构，因此，分数带宽较窄。而且，而且，在专利文献3中，关于分数带宽的扩展，即没有暗示也没有明示。

本发明是为了解决上述这种课题而完成的，其目的在于，得到公共端子和各输入输出端子中的反射特性和隔离特性在宽频带内良好的功率分配合成器。

用于解决问题的手段

本发明的功率分配合成器具有：公共端子，其输入要分配的高频信号，或输出合成后的高频信号；第1输入输出端子和第2输入输出端子，它们输出被分配的高频信号，或输入要合成的高频信号；第1阻抗变换器，其一端与公共端子连接，另一端与第1输入输出端子连接；第2阻抗变换器，其一端与公共端子连接，另一端与第2输入输出端子连接；隔离电阻，其防止与第1输入输出端子有关的高频信号和与第2输入输出端子有关的高频信号的干扰；第1传输线路和第2传输线路，它们连接隔离电阻和第1输入输出端子；以及第3传输线路和第4传输线路，它们连接隔离电阻和第2输入输出端子，其中，第1传输线路和第2传输线路级联连接，第3传输线路和第4传输线路级联连接，第1传输线路和第3传输线路并行接近配置，并且成为电耦合的第1耦合线路。

此外，本发明的功率分配合成器具有：公共端子，其输入要分配的高频信号，或输出合成后的高频信号；第1输入输出端子和第2输入输出端子，它们输出被分配的高频信号，或输入要合成的高频信号；第1阻抗变换器，其一端与公共端子连接，另一端与第1输入输出端子连接；第2阻抗变换器，其一端与公共端子连接，另一端与第2输入输出端子连接；隔离电阻，其防止与第1输入输出端子有关的高频信号和与第2输入输出端子有关的高频信号的干扰；第1传输线路，其连接隔离电阻的一端和第1输入输出端子；第2传输线路，其连接隔离电阻的另一端和第2输入输出端子；第3传输线路，其一端与隔离电阻和第1传输线路的连接点连接；以及第4传输线路，其一端与隔离电阻和第3传输线路的连接点连接，其中，第2传输线路的另一端和第4传输线路的另一端连接，第1传输线路和第3传输线路并行接近配置，并且成为电耦合的第1耦合线路。

进而，本发明的功率分配合成器具有：公共端子，其输入要分配的高频信号，或输出合成后的高频信号；第1输入输出端子和第2输入输出端子，它们输出被分配的高频信号，或输入要合成的高频信号；第1阻抗变换器，其一端与公共端子连接，另一端与第1输入输出端子连接；第2阻抗变换器，其一端与公共端子连接，另一端与第2输入输出端子连接；隔离电阻，其防止与第1输入输出端子有关的高频信号和与第2输入输出端子有关的高频信号的干扰；第1半波长线路，其连接隔离电阻和第1输入输出端子；以及第2半波长线路，其连接隔离电阻和第2输入输出端子，其中，第1半波长线路由第1传输线路和第2传输线路构成，第2半波长线路由第3传输线路和第4传输线路构成，在设第1输入输出端子中的负载阻抗和第2输入输出端子中的负载阻抗为Z0、设隔离电阻的电阻值的一半的值为R’时，第1传输线路的阻抗和第3传输线路的阻抗是Z0～R’之间的值，在设第1传输线路的阻抗和第3传输线路的阻抗为Za时，第2传输线路的阻抗和第4传输线路的阻抗是Za～R’之间的值，第1传输线路、第2传输线路、第3传输线路和第4传输线路分别作为阻抗变换器进行动作。

发明的效果

根据本发明，具有如下结构：在对各输入输出端子与隔离电阻之间进行连接的2根传输线路中的至少一部分，针对奇偶模式动作时的传输线路的阻抗，在各模式下进行调整，由此，能够使奇模式动作时的输入输出端子的反射特性、偶模式动作时的公共端子的反射特性、偶模式动作时的输入输出端子的反射特性在宽频带内良好。其结果，能够提供公共端子和各输入输出端子中的反射特性和隔离特性在宽频带内良好的功率分配合成器。

附图说明

图1A是示出本发明的实施方式1的功率分配合成器的一例的透视立体图。

图1B是示出本发明的实施方式1的功率分配合成器的一例的俯视图。

图2是本发明的实施方式1中的图1A、图1B所示的功率分配合成器的等效电路图。

图3A是示出非专利文献1所公开的现有构造的威尔金森型功率分配合成器的等效电路的电路仿真结果的图。

图3B是示出本发明的实施方式1中的图2所示的功率分配合成器的等效电路的电路仿真结果的图。

图4A是本发明的实施方式1中的图2所示的功率分配合成器的等效电路中、在对称面假设了电壁的奇模式动作(Odd-mode)时的等效电路。

图4B是本发明的实施方式1中的图2所示的功率分配合成器的等效电路中、在对称面假设了磁壁的偶模式动作(Even-mode)时的等效电路。

图5A是示出非专利文献1所公开的现有构造的威尔金森型功率分配合成器的等效电路中的奇偶模式动作时的电路仿真结果的图(史密斯圆图)。

图5B是示出本发明的实施方式1中的图2所示的功率分配合成器的等效电路中的奇偶模式动作时的电路仿真结果的图(史密斯圆图)。

图6A是示出本发明的实施方式2的各输入输出端子与隔离电阻之间的2根传输线路中的电长度分别为四分之一波长以下、该传输线路中的至少一部分平行地接近配置而构成的功率分配合成器的透视立体图。

图6B是示出本发明的实施方式2的各输入输出端子与隔离电阻之间的2根传输线路中的电长度分别为四分之一波长以下、该传输线路中的至少一部分平行地接近配置而构成的功率分配合成器的俯视图。

图7是本发明的实施方式2中的图6A、图6B所示的功率分配合成器的等效电路图。

图8A是示出本发明的实施方式3的各输入输出端子与隔离电阻之间的2根传输线路全部平行地接近配置的功率分配合成器的透视立体图。

图8B是示出本发明的实施方式3的各输入输出端子与隔离电阻之间的2根传输线路全部平行地接近配置的功率分配合成器的俯视图。

图9是本发明的实施方式3中的图8A、图8B所示的功率分配合成器的等效电路图。

图10是示出本发明的实施方式4的功率分配合成器的等效电路图。

图11是示出本发明的实施方式4的2根传输线路平行地接近配置而构成耦合线路的功率分配合成器的等效电路图。

图12是示出本发明的实施方式5的功率分配合成器的等效电路图。

图13是示出本发明的实施方式5的2根传输线路平行地接近配置而构成耦合线路的功率分配合成器的等效电路图。

图14A是示出本发明的实施方式6的各输入输出端子与隔离电阻之间的2根传输线路满足式(1)和式(2)、以及式(3)～(6)中的任意一方而构成的功率分配合成器的透视立体图。

图14B是示出本发明的实施方式6的各输入输出端子与隔离电阻之间的2根传输线路满足式(1)和式(2)、以及式(3)～(6)中的任意一方而构成的功率分配合成器的俯视图。

图15是本发明的实施方式6的图14A、图14B所示的功率分配合成器的等效电路图。

图16A是示出本发明的实施方式7的使用带状线路的功率分配合成器的透视立体图。

图16B是示出本发明的实施方式7的使用带状线路的功率分配合成器的俯视图。

具体实施方式

下面，按照各实施方式，使用附图对本发明的功率分配合成器进行说明。另外，在各实施方式中，利用相同标号表示相同或相当部分，此外，省略重复的说明。

实施方式1

图1A是示出本发明的实施方式1的功率分配合成器的一例的透视立体图。此外，图1B是示出本发明的实施方式1的功率分配合成器的一例的俯视图。

在本实施方式1中，对具有以下这种结构的威尔金森型功率分配合成器进行说明。

·主要由电介质基板构成，在基板表层设置有作为四分之一波长阻抗变换器的带状导体图案。

·在表层设置有芯片电阻器作为隔离电阻，带状导体图案和芯片电阻器通过由带状导体构成的传输线路连接。

·由带状导体构成的2根传输线路平行地接近配置，由此形成耦合线路。

在图1A、图1B中，在电介质层1的一个面分别配置有公共端子9001、输入输出端子9002、输入输出端子9003、公共带状导体1001、输入输出带状导体1002、输入输出带状导体1003、四分之一波长阻抗变换器带状导体1020、四分之一波长阻抗变换器带状导体1030、传输线路带状导体1021、传输线路带状导体1022、传输线路带状导体1031、传输线路带状导体1032、芯片电阻器4001。

由点状的阴影表示的接地导体2001配置于电介质层1中的与配置有芯片电阻器4001的面相反的面。

公共带状导体1001的一端成为公共端子9001，另一端与四分之一波长阻抗变换器带状导体1020和四分之一波长阻抗变换器带状导体1030连接。

输入输出带状导体1002的一端成为公共端子9002，另一端与四分之一波长阻抗变换器带状导体1020和传输线路带状导体1021连接。

输入输出带状导体1003的一端成为公共端子9003，另一端与四分之一波长阻抗变换器带状导体1030和传输线路带状导体1031连接。

传输线路带状导体1021经由传输线路带状导体1022而与芯片电阻器4001连接。另一方面，传输线路带状导体1031经由传输线路带状导体1032而与芯片电阻器4001连接。

传输线路带状导体1021和传输线路带状导体1031相互平行地接近配置，由此构成耦合线路3001。

图2是本发明的实施方式1中的图1A、图1B所示的功率分配合成器的等效电路图。对图1A、图1B的结构图和图2的等效电路图进行比较时，图1A、图1B的公共端子9001、输入输出端子9002、输入输出端子9003在图2中分别被置换为公共端子9101、输入输出端子9102、输入输出端子9103。

此外，图1A、图1B的公共带状导体1001、输入输出带状导体1002、输入输出带状导体1003在图2中被省略。

进而，图1A、图1B的四分之一波长阻抗变换器带状导体1020、四分之一波长阻抗变换器带状导体1030、传输线路带状导体1021、传输线路带状导体1022、传输线路带状导体1031、传输线路带状导体1032、芯片电阻器4001在图2中分别被置换为四分之一波长阻抗变换器1120、四分之一波长阻抗变换器1130、传输线路1121、传输线路1122、传输线路1131、传输线路1132、隔离电阻4101。

公共端子9101、输入输出端子9102、输入输出端子9103分别经由负载阻抗8101、负载阻抗8102、负载阻抗8103接地。

在图1A、图1B中，通过传输线路带状导体1021和传输线路带状导体1031构成耦合线路3001。与此相对，在图2中，通过传输线路1121和传输线路1131构成耦合线路3101。

图3A是示出非专利文献1所公开的现有构造的威尔金森型功率分配合成器的等效电路的电路仿真结果的图。另一方面，图3B是示出本发明的实施方式1中的图2所示的功率分配合成器的等效电路的电路仿真结果的图。

此外，与本仿真有关的实施方式1的功率分配合成器示出如下情况：将传输线路1121和传输线路1122合起来的长度与将传输线路1131和传输线路1132合起来的长度相等，是半波长的自然数倍。

在图3A、图3B中，实线A、点划线B、实线C、虚线D分别示出以下内容。另外，这里，示出功率分配时的特性。

实线A：公共端子9101中的反射特性

点划线B：输入输出端子9102或输入输出端子9103中的反射特性

实线C：从公共端子9101朝向输入输出端子9102或输入输出端子9103的通过特性(分配特性)

虚线D：输入输出端子9102与输入输出端子9103之间的隔离特性

在图3A中，如图3A中斜线显示的那样，可知实线A所表示的公共端子9101中的反射特性、点划线B所表示的输入输出端子9102或输入输出端子9103中的反射特性、虚线D所表示的输入输出端子9102与输入输出端子9103之间的隔离特性全部为-20dB以下的频带以归一化频率(Normalized Frequency)为1的位置(中心频率)为中心，成为38％左右的带宽，停留在40％以下。

另一方面，在图3B中，如图3B中斜线显示的那样，实线A所表示的公共端子9101中的反射特性、点划线B所表示的输入输出端子9102或输入输出端子9103中的反射特性、虚线D所表示的输入输出端子9102与输入输出端子9103之间的隔离特性全部为-20dB以下的频带以归一化频率为1的位置(中心频率)为中心，成为60％左右的带宽。因此，可知图3B与图3A相比，实现20％以上的宽带化。

图4A是本发明的实施方式1中的图2所示的功率分配合成器的等效电路中、在对称面假设了电壁的奇模式动作(Odd-mode)时的等效电路。

此外，图4B是本发明的实施方式1中的图2所示的功率分配合成器的等效电路中、在对称面假设了磁壁的偶模式动作(Even-mode)时的等效电路。

在图4A中，对称面成为电壁，因此，公共端子9101短路。进而，图2所示的隔离电阻4101被置换为一半的电阻值的隔离电阻4111，并且，隔离电阻4111的一端短路。

此外，通过图2所示的传输线路1121和传输线路1131构成耦合线路3101。因此，在图4A的奇模式动作时，被置换为耦合线路3101的奇模式动作的传输线路1121o。

此时，公共端子9101短路，因此，比箭头6000所示的四分之一波长阻抗变换器1120更靠公共端子9101侧成为开放。

进而，当设负载阻抗8102的阻抗值为Z0、隔离电阻4111的电阻值为R’、传输线路1121o的阻抗值为Za、传输线路1122的阻抗值为Zb时，各值的关系满足以下的式(1)～(6)。

[数学式1]

ZO＞R’的情况下，

ZO≥Za＞Zb≥R’ (3)

ZO＜R’的情况下，

ZO≤Za＜Zb≤R’ (4)

ZO＝R’的情况下，

ZO＝R’＝Za＝Zb (5)

ZO＝R’≠Za＝Zb (6)

另一方面，在图4B中，对称面成为磁壁，因此，图2所示的负载阻抗8101被置换为2倍的阻抗值的负载阻抗8111。进而，图2所示的隔离电阻4101被置换为一半的电阻值的隔离电阻4111，并且，隔离电阻4111的一端开放，因此，隔离电阻4111被忽略。

此外，通过图2所示的传输线路1121和传输线路1131构成耦合线路3101。因此，在图4B的偶模式动作时，被置换为耦合线路3101的偶模式动作的传输线路1121e。

此时，隔离电阻4111的一端开放，因此，在传输线路1122的电长度为四分之一波长时，在传输线路1122与传输线路1121e的触点短路。由此，传输线路1121e成为四分之一波长的奇数倍，因此，比箭头6001所示的传输线路1121e更靠隔离电阻4111侧成为开放，可以忽略。

进而，如下式(7)所示，通过使传输线路1121e的阻抗值Zc高于负载阻抗8102的阻抗值Z0，由此，不仅是中心频率，在夹着中心频率的上下的频带中，也能够将比箭头6001所示的传输线路1121e更靠隔离电阻4111侧视为伪开放，能够抑制此处的影响。

[数学式2]

Zc＞Z0 (7)

因此，在偶模式动作时，公共端子9101中的反射特性和输入输出端子9102中的反射特性适合扩展良好的频带。

图5A是示出非专利文献1所公开的现有构造的威尔金森型功率分配合成器的等效电路中的奇偶模式动作时的电路仿真结果的图(史密斯圆图)。另一方面，图5B是示出本发明的实施方式1中的图2所示的功率分配合成器的等效电路中的奇偶模式动作时的电路仿真结果的图(史密斯圆图)。

在图5A、图5B中，虚线X、实线Y、虚线Z分别示出以下内容。另外，这里，示出功率分配时的特性。

虚线X：奇模式动作时的输入输出端子9102中的反射特性

实线Y：偶模式动作时的公共端子9101入中的反射特性

虚线Z：偶模式动作时的输入输出端子9102中的反射特性

在图5A中，可知实线Y所表示的偶模式动作时的公共端子9101入中的反射特性和虚线Z所表示的偶模式动作时的输入输出端子9102中的反射特性一边描绘弧形一边穿过史密斯圆图的中央(反射零点)。这点对应于图3A中的归一化频率(Normalized Frequency)为1的情况。

另一方面，在图5B中，可知实线Y所表示的偶模式动作时的公共端子9101入中的反射特性和虚线Z所表示的偶模式动作时的输入输出端子9102中的反射特性绕史密斯圆图的中央(反射零点)附近，因此，反射良好的频带扩大。

另外，在该仿真中，设负载阻抗8102的阻抗值Z0为50Ω、隔离电阻4111的电阻值R’为50Ω、传输线路1121o的阻抗值Za为50Ω、传输线路1122的阻抗值Zb为50Ω、传输线路1121e的阻抗值Zc为140Ω、负载阻抗8111的阻抗值2Z0为100Ω。

由以上可知，根据本实施方式1中的功率分配合成器，在由传输线路1121和传输线路1131构成的耦合线路3101中，在各模式中对奇偶模式动作时的传输线路1121o、传输线路1121e的阻抗进行调整，由此，能够使奇模式动作时的输入输出端子9102中的反射特性、偶模式动作时的公共端子9101的反射特性、偶模式动作时的输入输出端子9102中的反射特性在宽频带内良好。

由此，发挥如下效果：能够得到在功率分配动作和功率合成动作时在宽频带内具有良好的各种反射特性和隔离特性的功率分配合成器。

另外，在实施方式1中，示出在隔离电阻中使用芯片电阻的例子，但是不限于此，也可以使用薄膜电阻，得到同样的效果。

实施方式2

在上述实施方式1中，说明了将传输线路1121和传输线路1122合起来的长度与将传输线路1131和传输线路1132合起来的长度相等、且相对于动作频率成为半波长的自然数倍的例子。但是，本发明不限于此，也可以是通过该传输线路的电长度为四分之一波长以下的电长度的2根传输线路连接、并且2根传输线路的一部分平行地接近配置而构成的功率分配合成器。

图6A是示出本发明的实施方式2的各输入输出端子与隔离电阻之间的2根传输线路中的电长度分别为四分之一波长以下、该传输线路中的至少一部分平行地接近配置而构成的功率分配合成器的透视立体图。此外，图6B是示出本发明的实施方式2的各输入输出端子与隔离电阻之间的2根传输线路中的电长度分别为四分之一波长以下、该传输线路中的至少一部分平行地接近配置而构成的功率分配合成器的俯视图。

在图6A、图6B的功率分配合成器中，上述实施方式1所示的传输线路带状导体1021、传输线路带状导体1022、传输线路带状导体1031、传输线路带状导体1032分别被置换为传输线路带状导体1021s、芯片安装用焊盘1022s、传输线路带状导体1031s、芯片安装用焊盘1032s。

而且，构成为将传输线路带状导体1021s和芯片安装用焊盘1022s合起来的电长度、以及将传输线路带状导体1031s和芯片安装用焊盘1032s合起来的电长度分别为四分之一波长以下。

进而，上述实施方式1所示的耦合线路3001在图6A、图6B中被置换为耦合线路3001s，传输线路带状导体1021s和传输线路带状导体1031s平行地接近配置。

在图6A、图6B所示的功率分配合成器中，能够抑制在应用芯片电阻器4001的尺寸较大的部件时、与此相伴使芯片安装用焊盘1022s和芯片安装用焊盘1032s的尺寸也较大而产生的寄生电容导致的高频特性的劣化。其结果，能够得到低损失的功率分配合成器。

图7是本发明的实施方式2中的图6A、图6B所示的功率分配合成器的等效电路图。对图6A、图6B的结构图和图7的等效电路图进行比较时，传输线路带状导体1021s、芯片安装用焊盘1022s、传输线路带状导体1031s、芯片安装用焊盘1032s、耦合线路3001分别被置换为传输线路1121s、传输线路1122s、传输线路1131s、传输线路1132s、耦合线路3101s。

另外，其他标号与图1A、图1B的结构图和图2的等效电路图的置换相同。

根据本实施方式2中的功率分配合成器，各输入输出端子与隔离电阻之间的2根传输线路中的电长度分别为四分之一波长以下，在由该传输线路中的传输线路1121s和传输线路1131s构成的耦合线路3101中，通过分别对奇偶模式动作时的阻抗进行调整，能够抑制传输线路1121s和传输线路1131s中产生的影响，能够得到低损失的功率分配合成器。

实施方式3

在上述实施方式1中，说明了各输入输出端子与隔离电阻之间的2根传输线路中的电长度分别为半波长的自然数倍、且该传输线路中的至少一部分平行地接近配置而构成的功率分配合成器。但是，本发明不限于此，也可以是该传输线路全部是耦合线路的功率分配合成器。

图8A是示出本发明的实施方式3的各输入输出端子与隔离电阻之间的2根传输线路全部平行地接近配置的功率分配合成器的透视立体图。此外，图8B是示出本发明的实施方式3的各输入输出端子与隔离电阻之间的2根传输线路全部平行地接近配置的功率分配合成器的俯视图。

在图8A、图8B的功率分配合成器中，上述实施方式1所示的传输线路带状导体1022和传输线路带状导体1032平行地接近配置，构成耦合线路3002。

在图8所示的功率分配合成器中，能够分别对耦合线路3002的奇偶模式动作时的传输线路带状导体1022和传输线路带状导体1032的阻抗进行调整。因此，具有本实施方式3的结构的功率分配合成器能够提高设计自由度，并且得到与上述实施方式1相同的效果。

图9是本发明的实施方式3中的图8A、图8B所示的功率分配合成器的等效电路图。对图8A、图8B的结构图和图9的等效电路图进行比较时，耦合线路3001被置换为耦合线路3101。另外，其他标号与图1A、图1B的结构图和图2的等效电路图的置换相同。

根据本实施方式3中的功率分配合成器，各输入输出端子与隔离电阻之间的2根传输线路中的电长度分别为半波长的自然数倍，并且该传输线路全部平行地接近配置，由此，通过传输线路1121和传输线路1131构成耦合线路3101，通过传输线路1122和传输线路1132构成耦合线路3102。

由此，能够分别对耦合线路3001的奇偶模式动作时的传输线路带状导体1021和传输线路带状导体1031的阻抗、以及耦合线路3002的奇偶模式动作时的传输线路带状导体1022和传输线路带状导体1032的阻抗进行调整。其结果，能够提高功率分配合成器的设计自由度，并且得到与上述实施方式1相同的效果。

实施方式4

在上述实施方式1和实施方式3中，说明了输入输出端子9102和隔离电阻4101、以及输入输出端子9013和隔离电阻4101分别通过半波长的自然数倍的传输线路连接的功率分配合成器。

在本发明中，还可以是如下的功率分配合成器：输入输出端子9102和隔离电阻4101、以及输入输出端子9013和隔离电阻4101分别通过四分之一波长的奇数倍的传输线路连接，并且，与隔离电阻4101并联连接有一个波长的奇数倍的传输线路。因此，在本实施方式4中，对这种结构进行具体说明。

图10是示出本发明的实施方式4的功率分配合成器的等效电路图。在本实施方式4中的图10的例子中，隔离电阻4101的一端连接在传输线路1121与传输线路1122之间，隔离电阻4101的另一端连接在传输线路1131与传输线路1132之间。

进而，传输线路1122的未连接隔离电阻4101的端部和传输线路1132的未连接隔离电阻4101的端部连接。即，对传输线路1122和传输线路1132进行级联连接而得到的传输线路与隔离电阻4101并联连接。

根据本实施方式4，对传输线路1122和传输线路1132进行级联连接而得到的传输线路与隔离电阻4101并联连接，由此，能够根据布局对隔离电阻4101的安装位置进行调整。因此，本实施方式4的功率分配合成器能够提高设计自由度，并且得到与上述实施方式1相同的效果。

另外，在本实施方式4中的图10的例子中，示出传输线路1122和传输线路1132是通常的传输线路的情况，但是不限于此。传输线路1122和传输线路1132也可以平行地接近配置，构成耦合线路3102。

图11是示出本发明的实施方式4的传输线路1122和传输线路1132平行地接近配置而构成耦合线路3102的功率分配合成器的等效电路图。

在图11所示的功率分配合成器中，能够分别对耦合线路3001的奇偶模式动作时的传输线路带状导体1021和传输线路带状导体1031的阻抗、以及耦合线路3002的奇偶模式动作时的传输线路带状导体1022和传输线路带状导体1032的阻抗进行调整。其结果，能够提高功率分配合成器的设计自由度，并且得到与上述例子相同的效果。

实施方式5

在上述实施方式1、3和4中，说明了威尔金森型功率分配合成器，但是，也可以是吉赛尔型功率分配合成器。图12是示出本发明的实施方式5的功率分配合成器的等效电路图。

在该实施方式5中的图12的例子中，作为隔离电阻，使用隔离电阻4111和隔离电阻4112这2个隔离电阻。而且，隔离电阻4111的一端连接在传输线路1121与传输线路1122之间，并且另一端接地，此外，隔离电阻4112的一端连接在传输线路1131与传输线路1132之间，并且另一端接地。

此外，传输线路1122的未连接隔离电阻4101的端部和传输线路1132的未连接隔离电阻4101的端部连接。

根据本实施方式5，具有使用2个隔离电阻、并且使隔离电阻4111和隔离电阻4112中的各自的一端接地的结构。通过具有这种结构，能够提高耐功率性能，并且得到与上述实施方式1相同的效果。

另外，在本实施方式5中的图13的例子中，示出传输线路1122和传输线路1132是通常的传输线路的情况，但是不限于此。传输线路1122和传输线路1132也可以平行地接近配置，构成耦合线路3102。

图13是示出本发明的实施方式5的传输线路1122和传输线路1132平行地接近配置而构成耦合线路3102的功率分配合成器的等效电路图。

在图13所示的功率分配合成器中，能够分别对耦合线路3001的奇偶模式动作时的传输线路带状导体1021和传输线路带状导体1031的阻抗、以及耦合线路3002的奇偶模式动作时的传输线路带状导体1022和传输线路带状导体1032的阻抗进行调整。其结果，能够提高功率分配合成器的设计自由度，并且得到与上述例子相同的效果。

实施方式6

在上述实施方式1、3、4和5中，说明了如下的功率分配合成器：各输入输出端子与隔离电阻之间的2根传输线路中的至少一部分平行地接近配置，由此设置耦合线路，能够对构成耦合线路的传输线路中的奇偶模式动作时的各阻抗进行调整。

与此相对，也可以是如下的功率分配合成器：各输入输出端子与隔离电阻之间的2根传输线路不是耦合线路，而具有满足上述实施方式1、3、4和5中的奇模式动作时应用的条件的传输线路。因此，在本实施方式6中，对这种结构进行具体说明。

图14A是示出本发明的实施方式6的各输入输出端子与隔离电阻之间的2根传输线路满足式(1)和式(2)、以及式(3)～(6)中的任意一方而构成的功率分配合成器的透视立体图。此外，图14B是示出本发明的实施方式6的各输入输出端子与隔离电阻之间的2根传输线路满足式(1)和式(2)、以及式(3)～(6)中的任意一方而构成的功率分配合成器的俯视图。

在图14A、图14B的功率分配合成器中，传输线路带状导体1021和传输线路带状导体1031、以及传输线路带状导体1022和传输线路带状导体1032以不进行电耦合的方式在物理上分开配置。

图15是本发明的实施方式6的图14A、图14B所示的功率分配合成器的等效电路图。关于各标号，与图1A、图1B的结构图和图2的等效电路图的置换相同。

在图15所示的功率分配合成器中，设传输线路1121的阻抗和传输线路1131的阻抗为Za、传输线路1122的阻抗和传输线路1131的阻抗为Zb、负载阻抗8102的阻抗和负载阻抗8103的阻抗为Z0、隔离电阻4101的电阻值的一半的值为R’，设计成满足上述式(1)和式(2)、以及式(3)～(6)中的任意一方，以使得传输线路1121、传输线路1122、传输线路1131、传输线路1132分别作为四分之一波长阻抗变换器进行动作。

其结果，与现有的功率分配合成器相比，发挥能够得到在功率分配动作和功率合成动作时在宽频带内具有良好的各种反射特性和隔离特性的功率分配合成器的效果。

实施方式7

在上述实施方式1～6中，说明了使用微带线路的结构的功率分配合成器。与此相对，也可以是使用带状线路的结构的功率分配合成器。因此，在本实施方式7中，对这种结构进行具体说明。

图16A是示出本发明的实施方式7的使用带状线路的功率分配合成器的透视立体图。此外，图16B是示出本发明的实施方式7的使用带状线路的功率分配合成器的俯视图。这里，带状线路是在上述各例的微带线路中、在带状导体的上部设置电介质层和外部接地导体的构造。

在图16A、图16B的功率分配合成器中，上述实施方式1的公共带状导体1001、输入输出带状导体1002、输入输出带状导体1003、四分之一波长阻抗变换器带状导体1020、四分之一波长阻抗变换器带状导体1030、传输线路带状导体1021、传输线路带状导体1031分别由作为内部导体的带状线路构成。此外，这些内部导体位于电介质层1与电介质层2之间。

点状的阴影所示的接地导体2001配置于电介质层1中的与配置有电介质层2的面相反的面，接地导体2002配置于电介质层2中的与配置有电介质层1的面相反的面。

芯片电阻器4001安装于芯片安装用焊盘1022P和芯片安装用焊盘1032P，该芯片安装用焊盘1022P和芯片安装用焊盘1032P配置于切口7001，该切口7001设置于接地导体2002，并且，芯片电阻器4001经由通路1022V和通路1032V分别与传输线路带状导体1021和传输线路带状导体1031连接。

另外，将芯片安装用焊盘1022P和通路1022V合起来的传输线路的电长度与将芯片安装用焊盘1032P和通路1032V合起来的传输线路的电长度相等，成为四分之一波长的奇数倍。

根据本实施方式7，通过使用带状线路，能够抑制与基板外部之间的电磁干扰，并且得到与上述实施方式1相同的效果。

另外，在本实施方式7中的图16A、图16B的例子中，说明了将芯片安装用焊盘1022P和通路1022V合起来的传输线路的电长度配置于电介质基板表层的例子，但是不限于此。还能够采用将这种电长度设置于电介质基板内层的结构。而且，通过采用这种结构，能够提高功率分配合成器的设计自由度，并且得到与上述例子相同的效果。

对以上的实施方式1～7进行整理后，如下所述。即，根据本发明，能够采用在电介质基板设置威尔金森型的功率分配合成器的结构。这种本发明的功率分配合成器在电介质基板设置有构成四分之一波长阻抗变换器的带状导体图案，安装有芯片电阻器作为隔离电阻。

带状导体图案和芯片电阻器通过由带状导体构成的2根传输线路连接。2根传输线路的电长度相对于动作频率成为半波长的长度，其中的四分之一波长的传输线路平行地接近配置，由此构成耦合线路。

此时，在功率合成分配器的奇偶模式动作中，设该耦合线路的阻抗在奇模式动作时为从各输入输出端子中的负载阻抗到隔离电阻中的电阻值的一半的值的任意值，在偶模式动作时比各输入输出端子中的负载阻抗高。

由此，能够使公共端子以及各输入输出端子中的反射特性和输入输出端子之间的隔离在宽频带内保持良好。

另外，本发明的功率分配合成器不限于由连接带状导体图案和芯片电阻器的带状导体构成的2根传输线路的电长度相对于动作频率为半波长的情况。也可以利用成为半波长的自然数倍的电长度的2根传输线路构成该传输线路的电长度，并且，2根传输线路平行地接近配置而成为耦合线路。

与上述同样，在功率合成分配器的奇偶模式动作中，设该耦合线路的阻抗在奇模式动作时相对于隔离电阻的电阻值为一半的值，在偶模式动作时比隔离电阻的电阻值高。由此，能够使奇偶模式的公共端子以及各输入输出端子中的反射特性在宽频带内良好。

其结果，使功率分配动作时和功率合成动作时的公共端子以及各输入输出端子中的反射特性和输入输出端子之间的隔离性在宽频带内保持良好。

另外，本发明的功率分配合成器不限于采用电介质基板中构成的威尔金森型功率分配合成器的情况，还能够采用基于多层基板的吉赛尔型的功率分配合成器。

吉赛尔型功率分配合成器与威尔金森型功率分配合成器同样，在电介质基板设置有构成四分之一波长阻抗变换器的带状导体图案，安装有2个芯片电阻器作为隔离电阻。

此外，在构成四分之一波长阻抗变换器的带状导体图案的各输入输出端子之间，通过一个波长(λ)的带状导体图案进行连接，并且，在从各输入输出端子分开四分之一波长的一个波长的带状导体图案上设置有对各芯片电阻器进行连接的分支点。

而且，与各分支点连接的各芯片电阻器的另一端与接地导体接地。此外，对连接有各芯片电阻器的一端的各分支点和各输入输出端子进行连接的2根传输线路平行地接近配置，由此成为耦合线路。

与威尔金森型功率分配合成器的情况同样，在功率合成分配器的奇偶模式动作中，设该耦合线路的阻抗在奇模式动作时相对于隔离电阻的电阻值为一半的值，在偶模式动作时比隔离电阻的电阻值高。由此，能够使奇偶模式的公共端子以及各输入输出端子中的反射特性在宽频带内良好。

其结果，使功率分配动作时和功率合成动作时的公共端子以及各输入输出端子中的反射特性和输入输出端子之间的隔离性在宽频带内保持良好。

另外，本发明能够在其发明的范围内进行各实施方式的自由组合、或各实施方式的任意结构要素的变形、或各实施方式中的任意结构要素的省略。

标号说明

1、2：电介质层；1001：公共带状导体；1002、1003：输入输出带状导体；1020、1030：四分之一波长阻抗变换器带状导；1022s、1032s、1022P、1032P：芯片安装用焊盘；1022V、1023V：通路；1120、1130：四分之一波长阻抗变换器；1021、1022、1031、1032、1021s、1031s：传输线路带状导体；1121、1122、1131、1132、1121o、1121e：传输线路；2001、2002：接地导体；3001、3002、3101、3102、3001s：耦合线路；4001：芯片电阻器；4101、4111、4112：隔离电阻；6000：箭头(开放)；7001：切口；8101、8102、8103、8111：负载阻抗；9001、9101：公共端子；9002、9003、9102、9103：输入输出端子。

Claims (15)

1.一种功率分配合成器，其具有：

公共端子，其输入要分配的高频信号，或输出合成后的高频信号；

第1输入输出端子和第2输入输出端子，它们输出被分配的高频信号，或输入要合成的高频信号；

第1阻抗变换器，其一端与所述公共端子连接，另一端与所述第1输入输出端子连接；

第2阻抗变换器，其一端与所述公共端子连接，另一端与所述第2输入输出端子连接；

隔离电阻，其防止与所述第1输入输出端子有关的高频信号和与所述第2输入输出端子有关的高频信号的干扰；

第1传输线路和第2传输线路，它们连接所述隔离电阻和所述第1输入输出端子；以及

第3传输线路和第4传输线路，它们连接所述隔离电阻和所述第2输入输出端子，

其中，

所述第1传输线路和所述第2传输线路级联连接，

所述第3传输线路和所述第4传输线路级联连接，

所述第1传输线路和所述第3传输线路并行接近配置，并且成为电耦合的第1耦合线路。

2.根据权利要求1所述的功率分配合成器，其中，

将所述第1传输线路和所述第2传输线路合起来的传输线路的电长度、以及将所述第3传输线路和所述第4传输线路合起来的传输线路的电长度在期望的频率下比四分之一波长短。

3.一种功率分配合成器，其具有：

公共端子，其输入要分配的高频信号，或输出合成后的高频信号；

第1输入输出端子和第2输入输出端子，它们输出被分配的高频信号，或输入要合成的高频信号；

第1阻抗变换器，其一端与所述公共端子连接，另一端与所述第1输入输出端子连接；

第2阻抗变换器，其一端与所述公共端子连接，另一端与所述第2输入输出端子连接；

隔离电阻，其防止与第1输入输出端子有关的高频信号和与第2输入输出端子有关的高频信号的干扰；

第1传输线路，其连接所述隔离电阻的一端和所述第1输入输出端子；

第2传输线路，其连接所述隔离电阻的另一端和所述第2输入输出端子；

第3传输线路，其一端与所述隔离电阻和所述第1传输线路的连接点连接；以及

第4传输线路，其一端与所述隔离电阻和所述第3传输线路的连接点连接，

其中，

所述第2传输线路的另一端和所述第4传输线路的另一端连接，

所述第1传输线路和所述第3传输线路并行接近配置，并且成为电耦合的第1耦合线路。

4.根据权利要求1～3中的任意一项所述的功率分配合成器，其中，

在设所述第1输入输出端子中的负载阻抗和所述第2输入输出端子中的负载阻抗为Z0、设所述隔离电阻的电阻值的一半的值为R’时，

所述第1传输线路的阻抗和所述第3传输线路的阻抗在偶模式动作时是比Z0高的值，在奇模式动作时是Z0～R’之间的值。

5.根据权利要求3所述的功率分配合成器，其中，

所述隔离电阻由第1隔离电阻和第2隔离电阻构成，

所述第1传输线路连接所述第1隔离电阻的一端和所述第1输入输出端子，

所述第2传输线路的一端与所述第1隔离电阻的一端和所述第1传输线路的连接点连接，

所述第3传输线路连接所述第2隔离电阻的一端和所述第2输入输出端子，

所述第4传输线路的一端与所述第2隔离电阻的一端和所述第3传输线路的连接点连接，

所述第1隔离电阻的另一端和所述第2隔离电阻的另一端接地。

6.根据权利要求5所述的功率分配合成器，其中，

在设所述第1输入输出端子中的负载阻抗和所述第2输入输出端子中的负载阻抗为Z0、设所述第1隔离电阻的电阻值的值和所述第2隔离电阻的电阻值的值为R’时，

所述第1传输线路的阻抗和所述第3传输线路的阻抗在偶模式动作时是比Z0高的值，在奇模式动作时是Z0～R’之间的值。

7.根据权利要求1～6中的任意一项所述的功率分配合成器，其中，

所述第2传输线路和所述第4传输线路并行接近配置，并且成为电耦合的第2耦合线路。

8.根据权利要求1～4中的任意一项所述的功率分配合成器，其中，

在奇模式动作时，在设所述第1传输线路的阻抗和所述第3传输线路的阻抗为Za、设所述隔离电阻的电阻值的一半的值为R’时，

所述第2传输线路的阻抗和所述第4传输线路的阻抗是Za～R’之间的值。

9.根据权利要求5或6所述的功率分配合成器，其中，

在奇模式动作时，在设所述第1传输线路的阻抗和所述第3传输线路的阻抗为Za、设所述第1隔离电阻的电阻值的值和所述第2隔离电阻的电阻值的值为R’时，

所述第2传输线路的阻抗和所述4传输线路的阻抗是Za～R’之间的值。

10.一种功率分配合成器，其具有：

公共端子，其输入要分配的高频信号，或输出合成后的高频信号；

第1输入输出端子和第2输入输出端子，它们输出被分配的高频信号，或输入要合成的高频信号；

第1阻抗变换器，其一端与所述公共端子连接，另一端与所述第1输入输出端子连接；

第2阻抗变换器，其一端与所述公共端子连接，另一端与所述第2输入输出端子连接；

隔离电阻，其防止与第1输入输出端子有关的高频信号和与第2输入输出端子有关的高频信号的干扰；

第1半波长线路，其连接所述隔离电阻和所述第1输入输出端子；以及

第2半波长线路，其连接所述隔离电阻和所述第2输入输出端子，

其中，

所述第1半波长线路由第1传输线路和第2传输线路构成，

所述第2半波长线路由第3传输线路和第4传输线路构成，

在设所述第1输入输出端子中的负载阻抗和所述第2输入输出端子中的负载阻抗为Z0、设所述隔离电阻的电阻值的一半的值为R’时，

所述第1传输线路的阻抗和所述第3传输线路的阻抗是Z0～R’之间的值，

在设所述第1传输线路的阻抗和所述第3传输线路的阻抗wo为Za时，所述第2传输线路的阻抗和所述第4传输线路的阻抗是Za～R’之间的值，

所述第1传输线路、所述第2传输线路、所述第3传输线路和所述第4传输线路分别作为阻抗变换器进行动作。

11.根据权利要求1、2、3、10中的任意一项所述的功率分配合成器，其中，

所述第1传输线路的电长度、所述第2传输线路的电长度、所述第3传输线路的电长度和所述第4传输线路的电长度相对于期望的频率下的四分之一波长成为偶数倍。

12.根据权利要求1～11中的任意一项所述的功率分配合成器，其中，

所述第1传输线路的电长度、所述第2传输线路的电长度、所述第3传输线路的电长度和所述第4传输线路的电长度相对于期望的频率下的四分之一波长成为奇数倍。

13.根据权利要求1～12中的任意一项所述的功率分配合成器，其中，

所述功率分配合成器具有电介质基板中的以下部件：

电介质基板表层的带状导体，其分别形成所述各端子、变换器、传输线路和耦合线路；以及

芯片电阻器，其被表面安装于该电介质基板，形成所述隔离电阻。

14.根据权利要求1～12中的任意一项所述的功率分配合成器，其中，

所述功率分配合成器构成为具有多层基板中的以下部件：

多层基板内层的带状导体，其分别形成所述各端子、变换器、传输线路和耦合线路；

芯片电阻器，其被表面安装于该多层基板，形成所述隔离电阻；以及

垂直连接导体，其连接所述带状导体和所述芯片电阻器。

15.根据权利要求1～12中的任意一项所述的功率分配合成器，其中，

所述功率分配合成器构成为具有多层基板中的以下部件：

多层基板内层的带状导体，其分别形成所述各端子、变换器、传输线路和耦合线路；

芯片电阻器，其安装于多层基板内层，形成所述隔离电阻；以及

垂直连接导体，其连接所述带状导体和所述芯片电阻器。

Images