CN1107975C - 半导体器件的隔离区的制造方法 - Google Patents
半导体器件的隔离区的制造方法 Download PDFInfo
- Publication number
- CN1107975C CN1107975C CN97110895A CN97110895A CN1107975C CN 1107975 C CN1107975 C CN 1107975C CN 97110895 A CN97110895 A CN 97110895A CN 97110895 A CN97110895 A CN 97110895A CN 1107975 C CN1107975 C CN 1107975C
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- substrate
- dust
- insulative sidewall
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000002955 isolation Methods 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000004888 barrier function Effects 0.000 claims description 38
- 150000004767 nitrides Chemical class 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000000428 dust Substances 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 230000007797 corrosion Effects 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000005192 partition Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000006396 nitration reaction Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007634 remodeling Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 235000015111 chews Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 210000002186 septum of brain Anatomy 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
Abstract
一种半导体器件的隔离区的制造方法，包括以下步骤：衬底上形成第一绝缘层；第一绝缘层上形成第二绝缘层并除去场区上的第二绝缘层；用第二绝缘层作掩模选择除去第一绝缘层以露出衬底表面；露出衬底上形成第三绝缘层；第二绝缘层的两侧边上形成第四绝缘侧壁；用第二绝缘层和第四绝缘侧壁作掩模选择除去第三绝缘层以露出衬底表面；用第二绝缘层和第四绝缘侧壁作掩模在衬底中的预定深度形成沟道；沟道中形成场氧化层。
Description
本发明涉及半导体器件，特别涉及半导体器件的隔离区的制造方法，以改善半导体器件之间的隔离特性。
就通常的金属氧化物半导体(以下称作“MOS”)器件而言，使无源区(即，使器件单元相互隔离的场区)减至最小的隔离技术是高集成半导体器件的最重要技术之一。
隔离半导体器件用的方法分成三类：局部氧化硅(LOCOS)；浅沟道隔离(STI)；选择外延生长(SEG)。
这三种方法中，由于LOCOS的工艺简单，有优异的重复性，因此一直使用。而且，还用于1Gbit的DRAM器件中。
以下将参见附图说明制造半导体器件隔离区的常规方法。
参见图1a至1f，它们展示出半导体器件的隔离区的制造方法的各步骤。
如图1a所示，硅衬底11上顺序形成盘形氧化层12和氮化层13。
随后，氮化层13上涂敷光刻胶层14，之后，经曝光和显影而构图，如图1b所示。用光刻胶图形14作掩模，选择除去氮化物层13和盘形氧化层12，形成氮化物图形13a和盘形氧化物图形12a，因此，确定场区和有源区。
之后，如图1c所示，除去留下的光刻胶层14。之后，在包括氮化物图形13a的整个表面上用CVD法(化学汽相淀积法)形成绝缘层(未画出)，之后，深腐蚀，在氮化物13a和盘形氧化物12a图形的两侧边上形成绝缘侧壁15。
如图1d所示，用氮化物图形13a和绝缘侧壁15作掩模，各向异性腐蚀场氧化区的硅衬底11，形成有预定深度的沟道。
如图1e所示，用氮化物图形13a和绝缘侧壁15作掩模，给整个表面注入沟道停止的离子，之后，进行退火工艺以形成场氧化层16。
如图1f所示，除去留下的氮化层13a和盘形氧化物图形12a和绝缘侧壁壁15，以便在硅衬底11中形成的场氧化层16隔离器件单元。
但是，常规的隔离区制造方法有缺点。首先，由于盘形氧化层厚度薄，要腐蚀硅衬底上的盘形氧化层和氮化层而露出硅衬底时，很难不腐蚀盘形氧氧化层下的硅衬底。而且，进行退火工艺形成场氧化层时，侧壁向下移(flowdown)，因此会浸蚀场氧化层部位，而变成有源区。即，产生鸟咀因此不能形成均匀的场氧化层。
因此，本发明针对半导体器件的隔区的制造方法，使之基本上避免了由于现有技术的限制和缺陷造成的一个或多个缺陷。
本发明的目的是，提供半导体器件的隔离区的制造方法，其中，为减少鸟咀和防止绝缘侧壁下移，形成了非均匀的盘形氧化层，从而改善了半导体器件的隔离特性。
通过以下的说明或对本发明的实践，本发明的其它特征和优点将成为显而易见的。用说明书、权利要求书和附图展示的特别结构，将会达到本发明的目的和优点。
为达到本发明的这些和其它优点，将进行概括和概要地说明。半导体器件的隔离区的制造方法包括以下工艺步骤：在衬底上形成第一绝缘层；在第一绝缘层上形成第二绝缘层；选择性地除去场区上的第二绝缘层；用第二绝缘层作掩模湿蚀刻第一绝缘层以过蚀刻该第一绝缘层，从而露出衬底和第二绝缘层之间的第一绝缘层的部分；在衬底的露出部分上形成第三绝缘层；在第二绝缘层的两侧上形成第四绝缘侧壁；用第二绝缘层和第四绝缘侧壁作掩模选择除去第三绝缘层以露出衬底表面；用第二绝缘层和第四绝缘侧壁作掩模在衬底中形成预定深度的沟道；以在第二绝缘层两侧的第四绝缘侧壁为掩模，在沟道中形成场氧化层。
应指出的是，上述的总的说明和以下的详细说明均是典型说明，以便进一步说明所要求保护的发明。
通过以下参见附图的详细说明，将会理解本发明的这些和其它目的，特性及优点。
图1a至1f是展示半导体器件隔离区的常规形成方法的剖面图；
图2a至2g是展示按本发明优选实施例的半导体器件隔离区制造方法的剖面图。
现在将参见附图所示实施例详细说明本发明的优选实施例。
参照图2a至2g，它们展示了按本发明优选实施例的半导体器件隔离区的制造方法。
首先见图2a，在硅衬底21上形成厚100-1000埃的盘形氧化层22，之后，在氧化层22上形成厚为1000-2500埃的氮化物层23。这里，盘形层23之间起缓冲层作用。
随后，如图2b所示，在氮化物层23上涂敷光刻胶层24，之后，经曝光和显影而构图。之后，用光刻胶图形24作掩模，选择除去氮化物区23，以便形成氮化物图形23a，因此，确定场区和有源区。
参见图2c，除去留下的光刻胶层24。用氮化物图形23a作掩模，选择湿腐蚀盘形氧化层22，直到硅衬底21的表面露出为止。此时，在湿腐蚀工艺中，盘形氧化层22将横向过腐蚀100-1000埃的被掏蚀。
参见图2d，衬底21的露出表面上形成氧化层25。此时，氧化层25的厚度比盘形氧化层22的厚度薄。
参见图2e，在包括氮化物图形23a的整个表面上形成绝缘层(未画出)，之后经深腐蚀，以便在氮化物图形23a的两个侧边上形成绝缘侧壁。之后，用氮化物图形23a和绝缘侧壁26作掩模，干腐蚀氧化层25，以露出衬底21的表面。此时，可省略氧化层25的腐蚀工艺。绝缘侧壁26的厚度为300-700埃，只要保持隔离间隔宽度为0.25μm。
参见图2f，用氮化物图形23a和绝缘侧壁26作掩模，腐蚀露出的硅衬底21以形成预定深度的沟道。此时，沟道深度不超过1000埃。
参见图2g，用氮化物图形23a和绝缘侧壁26作掩模，对整个表面进行场离子注入，之后，进行退火处理，由此形成场氧化层27。之后，除去氧化物图形23a，绝缘侧壁26，氧化层25和盘形氧化层22，由此制成半导体器件的隔离区。此时，场氧化层27厚3000-5000埃，其退火温度是1000-1200℃。
半导体器件隔离区的形成方法有以下优点：
首先，由于盘形氧化层厚、在构成氮化物图形时能防止衬底损坏。
其次，由于绝缘侧壁不向下移到衬底，因而能改善有源区和场氧化区的形状。即，形状清晰。
第三，用不均匀的盘形氧化层，能减小鸟咀，消除氮化物层的应力。
本领域的技术人员应了解，在不脱离本发明精神和范围的条件下还会有按本发明半导体器件的隔离区的制造方法的各种改型和变化。因此，这些改型和变化均为本发明要求保护的范围。
Claims (11)
1.一种半导体器件的隔离区的制造方法，包括以下步骤：
在衬底上形成第一绝缘层；
在第一绝缘层上形成第二绝缘层；
选择性地除去场区上的第二绝缘层；
用第二绝缘层作掩模，湿蚀刻该第一绝缘层，以过蚀刻该第一绝缘层，使得在衬底和第二绝缘层之间的第一绝缘层的一部分被去除；
在衬底的露出部分上形成第三绝缘层；
在第二绝缘层的两侧边上形成第四绝缘侧壁；
用第二绝缘层和第四绝缘侧壁作掩模，选择除去第三绝缘层的一部分，以露出衬底表面；
用第二绝缘层和第四绝缘侧壁作掩模，在衬底中形成预定深度的沟道；和
以在第二绝缘层两侧的第四绝缘侧壁为掩模，在沟道中形成场氧化层。
2.按权利要求1的方法，其中，所述第三绝缘层比所述第一绝缘层薄。
3.按权利要求1的方法，其中，所述绝缘层是盘形氧化物层。
4.按权利要求1的方法，其中，所述第一绝缘层是一个厚为100-1000埃的盘形氧化物层。
5.按权利要求1的方法，其中，湿腐蚀所述第一绝缘层以使其横向掏蚀100-1000埃。
6.按权利要求1的方法，其中，所述第二绝缘层是1000-2500埃厚的氮化物层。
7.按权利要求1的方法，其中，在隔离间隔宽度不超过0.25μm时，所述第四绝缘侧壁厚度为300-700埃。
8.按权利要求1的方法，其中，所述沟道深度不超过1000埃。
9.按权利要求1的方法，其中，所述场氧化层的厚度是3000-5000埃。
10.按权利要求1的方法，其中，所述场氧化层形成方法包括以下步骤：
向沟道注入场离子；和
对进行了场离子注入的衬底退火处理。
11.按权利要求10的方法，其中，退火温度是1000-1200℃。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960020652A KR100186514B1 (ko) | 1996-06-10 | 1996-06-10 | 반도체 소자의 격리영역 형성방법 |
| KR20652/1996 | 1996-06-10 | ||
| KR20652/96 | 1996-06-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1177207A CN1177207A (zh) | 1998-03-25 |
| CN1107975C true CN1107975C (zh) | 2003-05-07 |
Family
ID=19461350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97110895A Expired - Fee Related CN1107975C (zh) | 1996-06-10 | 1997-05-08 | 半导体器件的隔离区的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5849626A (zh) |
| JP (1) | JPH1092806A (zh) |
| KR (1) | KR100186514B1 (zh) |
| CN (1) | CN1107975C (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100247939B1 (ko) * | 1997-09-08 | 2000-03-15 | 윤종용 | 화학기상증착에 의한 제2 패드산화막을 이용한 반도체장치의 소자분리방법 |
| US6245643B1 (en) * | 1999-04-30 | 2001-06-12 | Mosel Vitelic, Inc. | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution |
| KR20010058339A (ko) * | 1999-12-27 | 2001-07-05 | 박종섭 | 반도체 소자의 소자분리막 형성방법 |
| US6727161B2 (en) | 2000-02-16 | 2004-04-27 | Cypress Semiconductor Corp. | Isolation technology for submicron semiconductor devices |
| US6562676B1 (en) * | 2001-12-14 | 2003-05-13 | Advanced Micro Devices, Inc. | Method of forming differential spacers for individual optimization of n-channel and p-channel transistors |
| US6917093B2 (en) * | 2003-09-19 | 2005-07-12 | Texas Instruments Incorporated | Method to form shallow trench isolation with rounded upper corner for advanced semiconductor circuits |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02155234A (ja) * | 1988-12-07 | 1990-06-14 | Toshiba Corp | 半導体装置の製造方法 |
| EP0476988A1 (en) * | 1990-09-18 | 1992-03-25 | Sharp Kabushiki Kaisha | Method for forming a semiconductor device isolation region |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4272308A (en) * | 1979-10-10 | 1981-06-09 | Varshney Ramesh C | Method of forming recessed isolation oxide layers |
| US4965221A (en) * | 1989-03-15 | 1990-10-23 | Micron Technology, Inc. | Spacer isolation method for minimizing parasitic sidewall capacitance and creating fully recessed field oxide regions |
| JPH0897202A (ja) * | 1994-09-22 | 1996-04-12 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1996
- 1996-06-10 KR KR1019960020652A patent/KR100186514B1/ko not_active IP Right Cessation
-
1997
- 1997-05-08 CN CN97110895A patent/CN1107975C/zh not_active Expired - Fee Related
- 1997-06-10 US US08/871,947 patent/US5849626A/en not_active Expired - Fee Related
- 1997-06-10 JP JP9152084A patent/JPH1092806A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02155234A (ja) * | 1988-12-07 | 1990-06-14 | Toshiba Corp | 半導体装置の製造方法 |
| EP0476988A1 (en) * | 1990-09-18 | 1992-03-25 | Sharp Kabushiki Kaisha | Method for forming a semiconductor device isolation region |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1092806A (ja) | 1998-04-10 |
| CN1177207A (zh) | 1998-03-25 |
| US5849626A (en) | 1998-12-15 |
| KR100186514B1 (ko) | 1999-04-15 |
| KR980006032A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5149676A (en) | Silicon layer having increased surface area and method for manufacturing | |
| US5069747A (en) | Creation and removal of temporary silicon dioxide structures on an in-process integrated circuit with minimal effect on exposed, permanent silicon dioxide structures | |
| KR100278273B1 (ko) | 반도체장치의콘택홀형성방법 | |
| GB2333267A (en) | Plasma etching silicon using a CF gas to produce an inclined or tapered sidewall | |
| CN1107975C (zh) | 半导体器件的隔离区的制造方法 | |
| US6352934B1 (en) | Sidewall oxide process for improved shallow junction formation in support region | |
| CN1877815A (zh) | 用于制造半导体器件的方法 | |
| CN1270361C (zh) | Mos晶体管及其制造方法 | |
| KR20010065186A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20020077134A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20030047557A (ko) | 반도체 소자의 제조 방법 | |
| KR100534172B1 (ko) | 반도체 소자의 게이트 스패이서 형성 방법_ | |
| CN1263357A (zh) | 半导体器件及其制造方法 | |
| KR0170897B1 (ko) | 반도체 소자의 소자분리 절연막의 제조방법 | |
| KR100305026B1 (ko) | 반도체소자의 제조방법 | |
| CN1242466C (zh) | 降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法 | |
| KR100353403B1 (ko) | 반도체소자의 콘택 형성방법 | |
| CN1099132C (zh) | 形成半导体器件的隔离层的方法 | |
| KR20010003257A (ko) | 반도체소자의 제조방법 | |
| KR100904612B1 (ko) | 보더레스 콘택홀 형성방법 | |
| KR100478486B1 (ko) | 반도체 소자의 트렌치 산화막 형성 방법 | |
| KR0179790B1 (ko) | 반도체 소자의 격리막 제조방법 | |
| KR100289656B1 (ko) | 반도체 소자의 제조방법 | |
| US20030087529A1 (en) | Hard mask removal process | |
| CN1404129A (zh) | 降低浅沟渠隔离侧壁氧化层应力的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |