CN110729208B - 一种高密度打线复位方法 - Google Patents

一种高密度打线复位方法 Download PDF

Info

Publication number
CN110729208B
CN110729208B CN201910970110.3A CN201910970110A CN110729208B CN 110729208 B CN110729208 B CN 110729208B CN 201910970110 A CN201910970110 A CN 201910970110A CN 110729208 B CN110729208 B CN 110729208B
Authority
CN
China
Prior art keywords
routing
target
bonding pad
chip
fracture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910970110.3A
Other languages
English (en)
Other versions
CN110729208A (zh
Inventor
高峰
戴伟峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongkang Technology Testing Shanghai Co ltd
Original Assignee
Hongkang Technology Testing Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongkang Technology Testing Shanghai Co ltd filed Critical Hongkang Technology Testing Shanghai Co ltd
Priority to CN201910970110.3A priority Critical patent/CN110729208B/zh
Publication of CN110729208A publication Critical patent/CN110729208A/zh
Application granted granted Critical
Publication of CN110729208B publication Critical patent/CN110729208B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the wire connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及半导体打线技术领域，公开了一种高密度打线复位方法，包括如下步骤：S100：选定并标注芯片上被压塌或者变形的区域作为目标区域；S200：打磨所述目标区域，露出芯片内的引线与焊盘，选定并标注被破坏的打线作为目标打线，选定需要连接的焊盘为目标焊盘；S300：在立体显微镜下使用钩针钩断目标打线，拔除焊盘上的目标打线，使用钩针设备钩断目标焊盘上的打线；S400：将目标打线的断口与目标焊盘上打线的断口合拢，合拢处添加用于固定并电连接打线端口的连接介质；S500：对目标区域进行封胶；在芯片上直接进行打线的修复，通过这种打线修复方式可以有效提高芯片的分析速度，不需要再从封装厂进行重新上框架和打线分析，缩短了芯片分析周期。

Description

一种高密度打线复位方法
技术领域
本发明涉及半导体打线，更具体地说，它涉及一种高密度打线复位方法。
背景技术
打线也叫WireBonding(压焊，也称为绑定、键合、丝焊)是指使用金属丝(金线、铝线等)，利用热压或超声能源，完成微电子器件中固态电路内部互连接线的连接，即芯片与电路或引线框架之间的连接，常见于表面封装工艺，如COB工艺。
目前可知的技术需要通过取芯片后重新封装，这样对于超过20根线的芯片进行打线时，由于芯片体积与线数过多，芯片上的部分打线会被压塌或严重变形，出现部分PAD焊盘打不上线的问题，会导致整个样品失效。
发明内容
针对现有的技术问题，本发明提供一种高密度打线复位方法，其具有对被破坏的打线进行修复、缩短芯片分析周期的优点。
为实现上述目的，本发明提供了如下技术方案：
一种高密度打线复位方法，包括如下步骤：
步骤S100：选定并标注芯片上被压塌或者变形的区域作为目标区域；
步骤S200：打磨所述目标区域，露出芯片内的引线与焊盘，选定并标注被破坏的打线作为目标打线，选定需要连接的焊盘为目标焊盘；
步骤S300：在立体显微镜下使用钩针钩断目标打线，拔除焊盘上的目标打线切割断后的残留，然后使用钩针设备钩断目标焊盘上的打线；
步骤S400：使用钩针将目标打线的断口与目标焊盘上打线的断口合拢，合拢处添加用于固定并电连接打线端口的连接介质；
步骤S500：对目标区域进行封胶。
通过上述技术方案，在芯片上直接进行打线的修复，通过这种打线修复方式可以有效提高芯片的分析速度，不需要再从封装厂进行重新上框架和打线分析，缩短了芯片分析周期。
进一步的，目标打线的断口与目标焊盘上打线的断口错位电连接。
通过上述技术方案，不需要精确对准，将两个断口靠近放置即可，工作量少。
进一步的，目标打线的断口与目标焊盘上打线的断口对准电连接。
通过上述技术方案，对准的断口不错位，利于缩小打线复位所要的面积。
进一步的，连接介质为导电胶，连接介质的添加过程为涂覆。
通过上述技术方案，直接涂覆导电胶，无需加热设备，方便快捷。
进一步的，连接介质为焊锡球，连接介质的添加过程为加热融化。
通过上述技术方案，焊锡球被加热融化后电连接两个断口，实现电连接。
进一步的，所述步骤S400中还包括：在合拢前，往目标区域铺设一层热缩胶片。
通过上述技术方案，加热焊锡球时，热缩胶片会受热收缩，即在焊锡球连接断口时形成与焊锡球以及断口适配的形状，其收缩的部位能够不停地向中心聚拢融化的焊锡球，从而让焊锡球不会让融化的焊锡球扩散影响其它打线，甚至还能缩小焊锡球融化后所占的面积，既能定型保证电连接的效果又能防止影响其它正常的打线。
进一步的，所述步骤S400中还包括：在合拢前，往目标区域上涂覆一层逐渐硬化硬胶层。
通过上述技术方案，加热焊锡球时，硬胶层的表面也会软化，在焊锡球连接断口时形成与焊锡球以及断口适配的形状，同时还能限位融化的焊锡球，不会让融化的焊锡球扩散影响其它打线，既能定型保证电连接的效果又能防止影响其它正常的打线。
进一步的，所述步骤S400中还包括：在硬胶层硬化前，让目标打线的断口与目标焊盘上打线的断口电连接并压接在硬胶层表面至硬胶层硬化。
通过上述技术方案，在硬胶层硬化前将断口压接在硬胶上形成凹陷槽，硬化后凹陷槽会固定住断口，让断口之间在添加连接介质时不会分离，保证了电连接的效果。
进一步的，钩针的内缘设有用于割断打线的尖刃。
通过上述技术方案，钩住打线后，往上提动就能割断尖刃，无需使用额外的割断装置，方便实用。
与现有技术相比，本发明的有益效果是：在芯片上直接钩断打线，然后合拢需要修复的打线端口，涂覆导电胶或者使用焊锡球焊接，在添加连接介质前在打线下方铺设热缩胶片或者软化的硬质胶进行保护，实现了打线的修复，通过这种打线修复方式可以有效提高芯片的分析速度，不需要再从封装厂进行重新上框架和打线分析，缩短了芯片分析周期。
附图说明
图1为本发明的流程示意图；
图2为本发明断口错位的结构示意图；
图3为本发明断口对准的结构示意图。
具体实施方式
下面结合附图和实施例，对本发明进行详细描述。
实施例
一种高密度打线复位方法，如图1所示，包括如下步骤：
步骤S100：选定并标注芯片上被压塌或者变形的区域作为目标区域。可用笔在芯片的封装外壳上画圈标注。
步骤S200：打磨目标区域，露出芯片内的引线与焊盘，选定并标注被破坏的打线作为目标打线，选定需要连接的焊盘为目标焊盘。使用打磨机对目标区域进行打磨，直至露出封装内的芯片电路而不损坏芯片内部电路。其中，露出焊盘以及打线。可以用纤细且带有颜色的笔标注目标打线与目标焊盘。
步骤S300：在立体显微镜下使用钩针钩断目标打线，拔除焊盘上的目标打线，然后使用钩针设备钩断目标区域焊盘上的打线。该步骤使用的钩针内缘设有用于割断打线的尖刃，钩住打线后，往上提动就能割断尖刃，无需使用额外的割断装置，方便实用。
步骤S400：使用钩针将目标打线的断口与目标焊盘上打线的断口合拢，合拢处添加用于固定并电连接打线端口的连接介质。其中，断口固定并电连接的方式有两种。第一种，目标打线的断口与目标焊盘上打线的断口错位并让侧面紧靠在一起以实现电连接。不需要精确对准，将两个断口靠近放置即可，工作量少。第二种，目标打线的断口与目标焊盘上打线的断口对准电连接，两个断口的端面抵接。对准的断口不错位，利于缩小打线复位所要的面积。连接介质为导电胶，连接介质的添加过程为涂覆。直接涂覆导电胶，无需加热设备，方便快捷。
另外，连接介质还可为焊锡球，连接介质的添加过程为加热融化。加热融化为使用焊接端很细的焊枪。焊锡球被加热融化后电连接两个断口，实现电连接。若使用焊锡球，则在合拢前，往目标区域铺设一层热缩胶片。加热焊锡球时，热缩胶片的材料可与热缩管的材料一致，会受热收缩，即在焊锡球连接断口时形成与焊锡球以及断口适配的形状，其收缩的部位能够不停地向中心聚拢融化的焊锡球，从而让焊锡球不会让融化的焊锡球扩散影响其它打线，甚至还能缩小焊锡球融化后所占的面积，既能定型保证电连接的效果又能防止影响其它正常的打线。
此外，若使用焊锡球，还可在合拢前往目标区域上涂覆一层逐渐硬化硬胶层。在硬胶层硬化前，让目标打线的断口与目标焊盘上打线的断口电连接并压接在硬胶层表面至硬胶层硬化。在硬胶层硬化前将断口压接在硬胶上形成凹陷槽，硬化后凹陷槽会固定住断口，让断口之间在添加连接介质时不会分离，保证了电连接的效果。加热焊锡球时，硬胶层的表面也会软化，在焊锡球连接断口时形成与焊锡球以及断口适配的形状，同时还能限位融化的焊锡球，不会让融化的焊锡球扩散影响其它打线，既能定型保证电连接的效果又能防止影响其它正常的打线。
步骤S500：对目标区域进行封胶。
在芯片上直接钩断打线，然后合拢需要修复的打线端口，涂覆导电胶或者使用焊锡球焊接，在添加连接介质前在打线下方铺设热缩胶片或者软化的硬质胶进行保护，实现了打线的修复，通过这种打线修复方式可以有效提高芯片的分析速度，不需要再从封装厂进行重新上框架和打线分析，缩短了芯片分析周期，缩短的时间达2周以上。
以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种高密度打线复位方法，其特征在于，包括如下步骤：
步骤S100：选定并标注芯片上被压塌或者变形的区域作为目标区域；
步骤S200：打磨所述目标区域，露出芯片内的引线与焊盘，选定并标注被破坏的打线作为目标打线，选定需要连接的焊盘为目标焊盘；
步骤S300：在立体显微镜下使用钩针钩断目标打线，拔除焊盘上的目标打线，然后使用钩针设备钩断目标焊盘上的打线；
步骤S400：使用钩针将目标打线的断口与目标焊盘上打线的断口合拢，合拢处添加用于固定并电连接打线端口的连接介质；
步骤S500：对目标区域进行封胶。
2.根据权利要求1所述的高密度打线复位方法，其特征在于，目标打线的断口与目标焊盘上打线的断口错位电连接。
3.根据权利要求1所述的高密度打线复位方法，其特征在于，目标打线的断口与目标焊盘上打线的断口对准电连接。
4.根据权利要求1所述的高密度打线复位方法，其特征在于，连接介质为导电胶，连接介质的添加过程为涂覆。
5.根据权利要求1所述的高密度打线复位方法，其特征在于，连接介质为焊锡球，连接介质的添加过程为加热融化。
6.根据权利要求5所述的高密度打线复位方法，其特征在于，所述步骤S400中还包括：在合拢前，往目标区域铺设一层热缩胶片。
7.根据权利要求5所述的高密度打线复位方法，其特征在于，所述步骤S400中还包括：在合拢前，往目标区域上涂覆一层逐渐硬化硬胶层。
8.根据权利要求7所述的高密度打线复位方法，其特征在于，所述步骤S400中还包括：在硬胶层硬化前，让目标打线的断口与目标焊盘上打线的断口电连接并压接在硬胶层表面。
9.根据权利要求1所述的高密度打线复位方法，其特征在于，钩针的内缘设有用于割断打线的尖刃。
CN201910970110.3A 2019-10-12 2019-10-12 一种高密度打线复位方法 Active CN110729208B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910970110.3A CN110729208B (zh) 2019-10-12 2019-10-12 一种高密度打线复位方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910970110.3A CN110729208B (zh) 2019-10-12 2019-10-12 一种高密度打线复位方法

Publications (2)

Publication Number Publication Date
CN110729208A CN110729208A (zh) 2020-01-24
CN110729208B true CN110729208B (zh) 2021-03-30

Family

ID=69220051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910970110.3A Active CN110729208B (zh) 2019-10-12 2019-10-12 一种高密度打线复位方法

Country Status (1)

Country Link
CN (1) CN110729208B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951972B (zh) * 2021-02-02 2022-08-16 东莞市中麒光电技术有限公司 一种cob模块修复方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199548A (ja) * 2009-01-30 2010-09-09 Elpida Memory Inc 半導体装置およびその製造方法
JP5619381B2 (ja) * 2009-07-09 2014-11-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及び半導体装置の製造方法
CN102074496B (zh) * 2009-11-19 2013-10-23 上海华虹Nec电子有限公司 用于线路修复的连线方法
CN102339766A (zh) * 2010-07-22 2012-02-01 上海华虹Nec电子有限公司 线路修复中的超长距离连线方法
CN103426812B (zh) * 2012-05-18 2016-08-03 无锡华润上华科技有限公司 铝线条返工方法

Also Published As

Publication number Publication date
CN110729208A (zh) 2020-01-24

Similar Documents

Publication Publication Date Title
CN101904230B (zh) 焊料球的无助熔剂微穿孔方法和所得的装置
JP2001144126A (ja) 半導体装置の製造方法および半導体装置
TW201606969A (zh) 用於半導體晶粒互連的雷射輔助接合
JP3279940B2 (ja) 電子回路装置の製造方法、半田残渣均一化治具、金属ロウペースト転写用治具及び電子回路装置の製造装置
WO2021004438A1 (zh) 一种芯片失效定位方法
JP2017511603A (ja) Ｅｍｉｂチップの相互接続
TW201513236A (zh) 四方平面無引腳封裝晶片之除膠方法
CN110729208B (zh) 一种高密度打线复位方法
JP5262408B2 (ja) 位置決め治具および半導体装置の製造方法
TW454285B (en) Semiconductor device and method for manufacturing same
CN106653626A (zh) 用于半导体封装件的再制工艺和工具设计
US8159064B2 (en) Lead pin for package substrate, and method for manufacturing package substrate with the same
JPH1126922A (ja) チップ実装方法
JPS5842244A (ja) 半導体チツプとその支持体との結合方法
JPH0312942A (ja) 半導体装置の封止方法および半導体チップ
JP4640380B2 (ja) 半導体装置の実装方法
CN100447971C (zh) 半导体装置的安装方法、半导体装置及其安装结构
JP3966516B2 (ja) 実装方法および装置
JP2005302750A (ja) 超音波フリップチップ実装方法
TWI604543B (zh) 引線接合方法
JP2006303266A (ja) 半導体装置のリペア方法
CN204632803U (zh) 一种csp led及基板
US5899375A (en) Bump bonder with a discard bonding area
JP4378227B2 (ja) フリップチップ実装方法
CN203774254U (zh) 将半导体器件或元件焊接到基板上的装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant