JP4378227B2 - フリップチップ実装方法 - Google Patents

フリップチップ実装方法 Download PDF

Info

Publication number
JP4378227B2
JP4378227B2 JP2004170009A JP2004170009A JP4378227B2 JP 4378227 B2 JP4378227 B2 JP 4378227B2 JP 2004170009 A JP2004170009 A JP 2004170009A JP 2004170009 A JP2004170009 A JP 2004170009A JP 4378227 B2 JP4378227 B2 JP 4378227B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
bonding
pad
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004170009A
Other languages
English (en)
Other versions
JP2005353672A (ja
Inventor
弘 小林
昌典 夏秋
公一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004170009A priority Critical patent/JP4378227B2/ja
Publication of JP2005353672A publication Critical patent/JP2005353672A/ja
Application granted granted Critical
Publication of JP4378227B2 publication Critical patent/JP4378227B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)

Description

本発明はフリップチップ実装方法に関し、より詳細には接合部の接合信頼性の高いフリップチップ実装方法に関する。
フリップチップ実装用の半導体チップは、半導体ウエハから個片の半導体チップに切り出した後、半導体チップの電極端子に金あるいははんだのバンプを形成して提供される。
図4は、金バンプを備えた半導体チップ10を超音波接合を利用してフリップチップ接続する方法を示す。図4(a)は、金バンプ11を備えた半導体チップ10を示し、図4(b)は、半導体チップ10を実装する実装基板15を示す。実装基板15には半導体チップ10における金バンプ11と同一の平面配置に接続用のパッド16が設けられている。図4(b)は、アンダーフィル樹脂18を半導体チップ10を実装する前に実装基板15に塗布した状態を示す。
図4(c)は、半導体チップ10の金バンプ11と実装基板15のパッド16とを位置合わせし、超音波ツールのホーン20により半導体チップ10を実装基板15に押接して超音波接合している状態を示す。図4(d)は、半導体チップ10を実装基板15に超音波接合した後、ヒータ22によりアンダーフィル樹脂18を硬化させ、半導体チップ10を最終的に実装基板15に実装している状態を示す。アンダーフィル樹脂18を硬化させることにより、半導体チップ10と実装基板15との接合部が封止されて接合部の腐蝕を防止し、半導体チップ10と実装基板15との接合強度を向上させることができる。
なお、アンダーフィル樹脂18は、半導体チップ10を実装基板15にフリップチップ接続した後、半導体チップ10と実装基板15との接合部の隙間部分に充填して硬化させる方法もある。また、はんだバンプを備えた半導体チップを実装基板にフリップチップ接続する際には、はんだバンプが溶融する温度にまで半導体チップ10を加熱して接合する。
特開2002−299362号公報
フリップチップ接続によって半導体チップを実装する際には、半導体チップ側に金バンプあるいははんだバンプを形成し、これらのバンプと実装基板側のパッドとを接触させ、超音波接合やはんだを接合によって実装する。最近では、上述したように、超音波を利用してフリップチップ接続を行う方法が増えてきている。
しかしながら、超音波を利用して半導体チップをフリップチップ実装する際には、半導体チップに作用させる超音波のエネルギーを制御することが難しいという問題がある。すなわち、超音波のエネルギーが小さ過ぎる場合には、半導体チップのバンプと実装基板のパッドとの間にギャップが生じるといった、不確実な接合となることがある。一方、超音波エネルギーが高過ぎる場合には、半導体チップの電極端子とバンプとの接合部にエネルギーが集中し、この接合部が亀裂等の損傷を受け、電気的接続の信頼性が低下するという問題が生じる。
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、超音波接合を利用して半導体チップをフリップチップ実装する際に、半導体チップを損傷させたり、半導体チップのバンプと実装基板のパッドとの接合が不十分となったりすることを解消し、半導体チップと実装基板との電気的接続の信頼性を向上させることができるフリップチップ実装方法を提供するにある。
上記目的を達成するため、本発明は以下の構成を備える。
すなわち、フリップチップ接続により半導体チップを基板に実装するフリップチップ実装方法において、半導体チップに設けられたバンプと基板に設けられた表面に金めっきが施されたパッドとを位置合わせし、大気中において半導体チップを基板に加圧して前記バンプと前記パッドとを物理的に接合させる位置決め接合工程と、位置決め接合工程後、アルゴンガス雰囲気中でプラズマエッチングを施し、前記バンプと前記パッドとを金属間接合させる接合工程と、導体チップと基板との接合部にアンダーフィル樹脂を充填して熱硬化させるアンダーフィル工程とを備えることを特徴とする。
また、前記位置決め接合工程において、半導体チップを基板に接合した際に前記パッドと重複する位置まで広がらない分量および塗布位置を選択して樹脂を基板に塗布した後、半導体チップと実装基板とを位置合わせし、半導体チップを基板に加圧するとともに前記樹脂を熱硬化させることにより、半導体チップと基板とを接合させることを特徴とする。これにより、半導体チップと基板とを高精度に位置決めしてフリップチップ接続することができる。
た、前記位置決め接合工程と、前記金バンプとパッドとを金属間接合させる接合工程とを通じて、ワークを所定温度に保持して所要の処理を施すことにより、半導体チップと基板との位置ずれを防止してフリップチップ実装することが可能となる。
本発明に係るフリップチップ実装方法によれば、位置決め接合工程と、プラズマエッチングにより半導体チップの金バンプと、基板の金めっきが施されたパッドとを金属間接合する接合工程によることで、半導体チップのバンプと基板のパッドとの接合部を損傷させることなく、かつ金バンプとパッドとを確実に接合することが可能となり、電気的接続の信頼性の高いフリップチップ実装を可能にする。
図1は、本発明に係るフリップチップ実装方法の工程を示す説明図である。以下、工程順に説明する。
〔位置決め接合工程〕
図1(a)は、位置決め接合操作によって実装基板15に半導体チップ10を位置決め接合した状態を示す。半導体チップ10は電極端子に金バンプ11を形成したものであり、実装基板15は金バンプ11の平面配置に合わせてフリップチップ接続用のパッド16を形成したものである。パッド16の表面には金めっきが施されている。
実装基板15に半導体チップ10を位置決め接合する操作は、支持ステージ上に実装基板15を支持し、半導体チップ10に荷重を加えるようにして金バンプ11とパッド16とを接合する方法によってなされる。
すなわち、マウントツールにより半導体チップ10を支持し、半導体チップ10の金バンプ11と実装基板15のパッド16とを位置合わせした状態で半導体チップ10に荷重を加え、金バンプ11を若干変形させるようにして金バンプ11とパッド16とを接合させる。この位置決め接合操作は、いわば物理的な作用によって金バンプ11とパッド16とを接合させる操作である。本実施形態においては、1バンプあたり20gの荷重を加えて接合操作を行った。
位置決め接合操作は、このように大気中にて半導体チップ10を実装基板15に押圧する操作によって行うものである。本発明において、位置決め接合工程とは、大気中において、半導体チップ10と実装基板15のバンプとパッドとを相互に位置合わせし、半導体チップ10のバンプと実装基板15のパッドとの間に加圧力を作用させ、バンプとパッドとを物理的に接合させる操作をいうものとする。
〔活性接合工程〕
図1(b)は、位置決め接合工程によって実装基板15上に半導体チップ10を接合したワークを真空チェンバーに収容し、真空引きした後、アルゴンガス雰囲気中でプラズマエッチングしている状態を示す。このアルゴンガス雰囲気中でワークをプラズマエッチングする工程は、半導体チップ10の金バンプ11と実装基板15のパッド16との接合部分とを金属間接合、すなわち活性接合させるための工程に相当する。
図2は、前述した位置決め接合工程によって実装基板15に半導体チップ10を接合した複数個のサンプルについて、アルゴンガス雰囲気中でプラズマエッチングを施したサンプルと、プラズマエッチングを施さないサンプルとについて、金バンプ11とパッド16との接合部のシェア強度を測定した結果を示す。
図2に示す実験結果は、プラズマエッチングを施さなかったサンプルについての1バンプあたりのシェア強度の平均値が13.5gであり、プラズマエッチングを施したサンプルについてのシェア強度の平均値が21.3gであることを示す。この実験結果は、プラズマエッチングを施すことによってシェア強度が約1.6倍に向上したことを示す。
なお、この測定におけるプラズマエッチング条件は、アルゴンガス流量100(ml/min)、出力500〜600W、エッチング時間10minである。
上記の実験結果は、先の位置決め接合工程によって実装基板15に半導体チップ10を接合したワークに対してアルゴンガス雰囲気中でプラズマエッチングを施すことにより、金バンプ11とパッド16との接合部が金属間接合され、これによって金バンプ11とパッド16との接合強度が向上したものと考えられる。
すなわち、位置決め接合工程によって実装基板15に半導体チップ10を接合した後、アルゴンガス雰囲気中でワークにプラズマエッチングを施すことによって、バンプとパッドとの接合強度を効果的に向上させることが可能となる。
〔アンダーフィル工程〕
図1(c)は、ワークに上記の活性接合処理を施した後、半導体チップ10と実装基板15との接合部に熱硬化型のアンダーフィル樹脂18を充填し、アンダーフィル樹脂18の熱硬化温度までワークを加熱してアンダーフィル樹脂18を硬化させた状態を示す。このアンダーフィル工程は、従来のフリップチップ実装工程において、半導体チップを基板にフリップチップ接続した後、半導体チップと基板との接合部の隙間部分にアンダーフィル樹脂を充填し、アンダーフィル樹脂を熱硬化させるアンダーフィル工程と同様である。
半導体チップ10と実装基板15との接合部にアンダーフィル樹脂18を充填し、アンダーフィル樹脂18を熱硬化させることによって、半導体チップ10の回路面を保護することができ、半導体チップ10の金バンプ11と実装基板15のパッド16との接合部を封止して接合部が腐蝕することを防止し、半導体チップ10と実装基板15との接合強度を向上させ、半導体チップ10と実装基板15とが確実に電気的に接続された状態で保持することが可能となる。
本実施形態の半導体チップの実装方法によれば、位置決め接合工程において、金バンプ11とパッド16とを所要の接合力によって接合することができ、活性接合工程によって、金バンプ11とパッド16との接合力をさらに向上させることにより、金バンプ11とパッド16とを確実に接合することが可能となり、半導体チップ10と実装基板15との電気的接続の信頼性を向上させることが可能となる。
とくに、位置決め接合工程においては、半導体チップ10に加える荷重を調節することにより、金バンプ11と半導体チップ10の電極端子との接続部を損傷させたりすることなく金バンプ11とパッド16とを接合することができ、荷重調節は的確に行えることから、安定した確実な接合が可能となる。
また、活性接合工程ではプラズマエッチングを利用することにより、金バンプ11とパッド16との接合部等に物理的な悪影響を及ぼすことがなく、半導体チップ10と実装基板15のすべての接合個所に活性接合作用を及ぼして効果的に接合力を向上させることが可能になるという利点がある。
これらの操作は、超音波エネルギーを調節する方法にくらべて安定した確実な操作として行うことができる。
なお、上記実施形態の位置決め接合工程においては、半導体チップ10に荷重のみを加えて半導体チップ10を実装基板15に接合したが、半導体チップ10と実装基板15との接合性を高めるために、荷重とともに超音波を作用させて接合することも可能である。この場合に利用する超音波振動は、金バンプ11自体、あるいは金バンプ11とパッド16との接合部に損傷を与えない程度の弱い超音波振動とする。
図3は、位置決め接合工程における他の方法を示すもので、実装基板15に半導体チップ10を接合する前に、実装基板15上に位置決め用の熱硬化型の樹脂24を塗布し、半導体チップ10を実装基板15に位置決め接合する際に、半導体チップ10に荷重を加えるとともに加熱して、樹脂24を硬化させるとともに半導体チップ10を位置決め接合する方法を示す。
図3(a)は、実装基板15に半導体チップ10を位置決め接合した際の樹脂24の位置と、実装基板15におけるパッド16の平面配置を示し、図3(b)は断面図を示す。樹脂24は、半導体チップ10の金バンプ11と実装基板15のパッド16との接合を妨げないよう、半導体チップ10を実装基板15に位置決め接合した際に、パッド16と重複する位置まで広がらない程度の分量および実装基板15上での塗布位置を選択して塗布する。本実施形態では、実装基板15における半導体チップ10の搭載位置の略中央部に樹脂24を塗布した。
樹脂24とともに半導体チップ10を実装基板15に位置決め接合した後は、上述した実施形態と同様に、真空チェンバー内でアルゴンガスを用いたプラズマエッチングを施し、金バンプ11とパッド16との接合部を金属間接合し、次いで、半導体チップ10と実装基板15との接合部をアンダーフィルする。
本実施形態の場合は、位置決め接合工程において、金バンプ11とパッド16とを物理的に接合するとともに、樹脂24によっても半導体チップ10と実装基板15とを接合するから、半導体チップ10と実装基板15との位置決め精度をさらに向上させることが可能となる。
半導体チップ10のバンプと実装基板15のパッドとの位置ずれを防止する方法として、上記各処理工程を通してワークの温度が一定となるように温度制御することも有効である。すなわち、半導体チップ10を実装基板15に位置決め接合する工程では、実装基板15を支持する支持ステージの温度あるいは処理室の温度を所定温度に保持するようにして接合し、活性接合工程においても、真空チェンバー内でのワークを支持する支持ステージを所定温度に保持して活性接合する。なお、アンダーフィル樹脂18を充填する工程まではワークを所定温度に保持し、アンダーフィル樹脂18を熱硬化させる際には所定温度までワークを加熱する。
このように、処理工程中でワークの温度を一定に保持することにより、半導体チップ10のバンプと実装基板15のパッドとの位置ずれを防止することができ、バンプとパッドとを位置ずれさせずにフリップチップ実装することができる。半導体チップ10が、きわめて微細なピッチでバンプが形成されているような製品である場合には、処理工程を通じてワークの温度が一定になるように制御することは有効である。ワークの温度を一定に制御すると、バンプとパッドとの接合部に生じる熱応力が抑えられるから、バンプとパッドとの接合部の接合信頼性を高めることができる。
なお、上記実施形態においては、半導体チップ10に金バンプ11を形成し、実装基板15のパッド16には金めっきを施して、金−金接合によって半導体チップを実装基板に接合する例について説明したが、半導体チップと実装基板との接合は金−金接合の場合に限るものではなく、他のバンプ材を使用した場合、パッドに他のめっきを施した場合にも同様に適用することが可能である。
本発明に係るフリップチップ実装方法を示す説明図である。 プラズマエッチングの有無によるバンプとパッドとの接合部のシェア強度を測定した結果を示すグラフである。 位置決め接合工程における他の接合方法を示す説明図である。 従来のフリップチップ実装方法を示す説明図である。
符号の説明
10 半導体チップ
11 金バンプ
15 実装基板
16 パッド
18 アンダーフィル樹脂
20 ホーン
24 樹脂

Claims (3)

  1. フリップチップ接続により半導体チップを基板に実装するフリップチップ実装方法において、
    半導体チップに設けられたバンプと基板に設けられた表面に金めっきが施されたパッドとを位置合わせし、大気中において半導体チップを基板に加圧して前記バンプと前記パッドとを物理的に接合させる位置決め接合工程と、
    位置決め接合工程後、アルゴンガス雰囲気中でプラズマエッチングを施し、前記バンプと前記パッドとを金属間接合させる接合工程と、
    導体チップと基板との接合部にアンダーフィル樹脂を充填して熱硬化させるアンダーフィル工程とを備えることを特徴とするフリップチップ実装方法。
  2. 前記位置決め接合工程において、半導体チップを基板に接合した際に前記パッドと重複する位置まで広がらない分量および塗布位置を選択して樹脂を基板に塗布した後、
    半導体チップと実装基板とを位置合わせし、半導体チップを基板に加圧するとともに前記樹脂を熱硬化させることにより、半導体チップと基板とを接合させることを特徴とする請求項1記載のフリップチップ実装方法。
  3. 前記位置決め接合工程と、前記金バンプとパッドとを金属間接合させる接合工程とを通じて、ワークを所定温度に保持して所要の処理を施すことを特徴とする請求項1または2記載のフリップチップ実装方法。
JP2004170009A 2004-06-08 2004-06-08 フリップチップ実装方法 Expired - Fee Related JP4378227B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004170009A JP4378227B2 (ja) 2004-06-08 2004-06-08 フリップチップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004170009A JP4378227B2 (ja) 2004-06-08 2004-06-08 フリップチップ実装方法

Publications (2)

Publication Number Publication Date
JP2005353672A JP2005353672A (ja) 2005-12-22
JP4378227B2 true JP4378227B2 (ja) 2009-12-02

Family

ID=35587908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004170009A Expired - Fee Related JP4378227B2 (ja) 2004-06-08 2004-06-08 フリップチップ実装方法

Country Status (1)

Country Link
JP (1) JP4378227B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800160B1 (ko) 2006-09-07 2008-02-01 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 출력 회로
KR100866139B1 (ko) 2007-06-26 2008-10-31 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR100896813B1 (ko) 2007-10-16 2009-05-11 삼성전기주식회사 패키지 및 그 제조방법

Also Published As

Publication number Publication date
JP2005353672A (ja) 2005-12-22

Similar Documents

Publication Publication Date Title
KR20030092026A (ko) 무세척 플럭스를 사용한 플립칩 상호 접속
US7833831B2 (en) Method of manufacturing an electronic component and an electronic device
JP2001313314A (ja) バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
KR20040055734A (ko) 플립 칩 방법
US6803253B2 (en) Method for laminating and mounting semiconductor chip
WO2000019514A1 (fr) Boitier de semiconducteur et procede correspondant de soudage de puce
JP3687280B2 (ja) チップ実装方法
TWI443761B (zh) Manufacturing method for flip chip packaging
JP5796249B2 (ja) 接合装置および接合方法
JP4378227B2 (ja) フリップチップ実装方法
JP2009009994A (ja) 半導体装置およびその製造方法
JP3376861B2 (ja) バンプ付きワークの実装方法
US9779965B2 (en) Systems and methods for bonding semiconductor elements
US7284686B2 (en) Mounting method of bump-equipped electronic component and mounting structure of the same
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
Suppiah et al. A short review on thermosonic flip chip bonding
JP3520410B2 (ja) 電子部品の実装方法
TWI604543B (zh) 引線接合方法
JPH11288975A (ja) ボンディング方法及びボンディング装置
JP2009004462A (ja) 半導体装置の実装方法
JP4200090B2 (ja) 半導体装置の製造方法
US20120273942A1 (en) Flip-chip Mounting Structure and Flip-chip Mounting Method
JP2014082526A (ja) 電子機器の製造方法
US20070194457A1 (en) Semiconductor package featuring thin semiconductor substrate and liquid crystal polymer sheet, and method for manufacturing such semiconductor package
JP2000223534A (ja) 半導体実装装置及び半導体チップの実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090914

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees