JP4378227B2 - フリップチップ実装方法 - Google Patents
フリップチップ実装方法 Download PDFInfo
- Publication number
- JP4378227B2 JP4378227B2 JP2004170009A JP2004170009A JP4378227B2 JP 4378227 B2 JP4378227 B2 JP 4378227B2 JP 2004170009 A JP2004170009 A JP 2004170009A JP 2004170009 A JP2004170009 A JP 2004170009A JP 4378227 B2 JP4378227 B2 JP 4378227B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- bonding
- pad
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Wire Bonding (AREA)
Description
図4は、金バンプを備えた半導体チップ10を超音波接合を利用してフリップチップ接続する方法を示す。図4(a)は、金バンプ11を備えた半導体チップ10を示し、図4(b)は、半導体チップ10を実装する実装基板15を示す。実装基板15には半導体チップ10における金バンプ11と同一の平面配置に接続用のパッド16が設けられている。図4(b)は、アンダーフィル樹脂18を半導体チップ10を実装する前に実装基板15に塗布した状態を示す。
すなわち、フリップチップ接続により半導体チップを基板に実装するフリップチップ実装方法において、半導体チップに設けられた金バンプと、基板に設けられた表面に金めっきが施されたパッドとを位置合わせし、大気中において半導体チップを基板に加圧して前記金バンプと前記パッドとを物理的に接合させる位置決め接合工程と、該位置決め接合工程後、アルゴンガス雰囲気中でプラズマエッチングを施し、前記金バンプと前記パッドとを金属間接合させる接合工程と、半導体チップと基板との接合部にアンダーフィル樹脂を充填して熱硬化させるアンダーフィル工程とを備えることを特徴とする。
また、前記位置決め接合工程と、前記金バンプとパッドとを金属間接合させる接合工程とを通じて、ワークを所定温度に保持して所要の処理を施すことにより、半導体チップと基板との位置ずれを防止してフリップチップ実装することが可能となる。
〔位置決め接合工程〕
図1(a)は、位置決め接合操作によって実装基板15に半導体チップ10を位置決め接合した状態を示す。半導体チップ10は電極端子に金バンプ11を形成したものであり、実装基板15は金バンプ11の平面配置に合わせてフリップチップ接続用のパッド16を形成したものである。パッド16の表面には金めっきが施されている。
実装基板15に半導体チップ10を位置決め接合する操作は、支持ステージ上に実装基板15を支持し、半導体チップ10に荷重を加えるようにして金バンプ11とパッド16とを接合する方法によってなされる。
図1(b)は、位置決め接合工程によって実装基板15上に半導体チップ10を接合したワークを真空チェンバーに収容し、真空引きした後、アルゴンガス雰囲気中でプラズマエッチングしている状態を示す。このアルゴンガス雰囲気中でワークをプラズマエッチングする工程は、半導体チップ10の金バンプ11と実装基板15のパッド16との接合部分とを金属間接合、すなわち活性接合させるための工程に相当する。
図2に示す実験結果は、プラズマエッチングを施さなかったサンプルについての1バンプあたりのシェア強度の平均値が13.5gであり、プラズマエッチングを施したサンプルについてのシェア強度の平均値が21.3gであることを示す。この実験結果は、プラズマエッチングを施すことによってシェア強度が約1.6倍に向上したことを示す。
なお、この測定におけるプラズマエッチング条件は、アルゴンガス流量100(ml/min)、出力500〜600W、エッチング時間10minである。
すなわち、位置決め接合工程によって実装基板15に半導体チップ10を接合した後、アルゴンガス雰囲気中でワークにプラズマエッチングを施すことによって、バンプとパッドとの接合強度を効果的に向上させることが可能となる。
図1(c)は、ワークに上記の活性接合処理を施した後、半導体チップ10と実装基板15との接合部に熱硬化型のアンダーフィル樹脂18を充填し、アンダーフィル樹脂18の熱硬化温度までワークを加熱してアンダーフィル樹脂18を硬化させた状態を示す。このアンダーフィル工程は、従来のフリップチップ実装工程において、半導体チップを基板にフリップチップ接続した後、半導体チップと基板との接合部の隙間部分にアンダーフィル樹脂を充填し、アンダーフィル樹脂を熱硬化させるアンダーフィル工程と同様である。
また、活性接合工程ではプラズマエッチングを利用することにより、金バンプ11とパッド16との接合部等に物理的な悪影響を及ぼすことがなく、半導体チップ10と実装基板15のすべての接合個所に活性接合作用を及ぼして効果的に接合力を向上させることが可能になるという利点がある。
これらの操作は、超音波エネルギーを調節する方法にくらべて安定した確実な操作として行うことができる。
本実施形態の場合は、位置決め接合工程において、金バンプ11とパッド16とを物理的に接合するとともに、樹脂24によっても半導体チップ10と実装基板15とを接合するから、半導体チップ10と実装基板15との位置決め精度をさらに向上させることが可能となる。
11 金バンプ
15 実装基板
16 パッド
18 アンダーフィル樹脂
20 ホーン
24 樹脂
Claims (3)
- フリップチップ接続により半導体チップを基板に実装するフリップチップ実装方法において、
半導体チップに設けられた金バンプと、基板に設けられた表面に金めっきが施されたパッドとを位置合わせし、大気中において半導体チップを基板に加圧して前記金バンプと前記パッドとを物理的に接合させる位置決め接合工程と、
該位置決め接合工程後、アルゴンガス雰囲気中でプラズマエッチングを施し、前記金バンプと前記パッドとを金属間接合させる接合工程と、
半導体チップと基板との接合部にアンダーフィル樹脂を充填して熱硬化させるアンダーフィル工程とを備えることを特徴とするフリップチップ実装方法。 - 前記位置決め接合工程において、半導体チップを基板に接合した際に前記パッドと重複する位置まで広がらない分量および塗布位置を選択して樹脂を基板に塗布した後、
半導体チップと実装基板とを位置合わせし、半導体チップを基板に加圧するとともに前記樹脂を熱硬化させることにより、半導体チップと基板とを接合させることを特徴とする請求項1記載のフリップチップ実装方法。 - 前記位置決め接合工程と、前記金バンプとパッドとを金属間接合させる接合工程とを通じて、ワークを所定温度に保持して所要の処理を施すことを特徴とする請求項1または2記載のフリップチップ実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004170009A JP4378227B2 (ja) | 2004-06-08 | 2004-06-08 | フリップチップ実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004170009A JP4378227B2 (ja) | 2004-06-08 | 2004-06-08 | フリップチップ実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005353672A JP2005353672A (ja) | 2005-12-22 |
JP4378227B2 true JP4378227B2 (ja) | 2009-12-02 |
Family
ID=35587908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004170009A Expired - Fee Related JP4378227B2 (ja) | 2004-06-08 | 2004-06-08 | フリップチップ実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4378227B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100800160B1 (ko) | 2006-09-07 | 2008-02-01 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 출력 회로 |
KR100866139B1 (ko) | 2007-06-26 | 2008-10-31 | 주식회사 하이닉스반도체 | 반도체 패키지 및 이의 제조 방법 |
KR100896813B1 (ko) | 2007-10-16 | 2009-05-11 | 삼성전기주식회사 | 패키지 및 그 제조방법 |
-
2004
- 2004-06-08 JP JP2004170009A patent/JP4378227B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005353672A (ja) | 2005-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20030092026A (ko) | 무세척 플럭스를 사용한 플립칩 상호 접속 | |
US7833831B2 (en) | Method of manufacturing an electronic component and an electronic device | |
JP2001313314A (ja) | バンプを用いた半導体装置、その製造方法、および、バンプの形成方法 | |
KR20040055734A (ko) | 플립 칩 방법 | |
US6803253B2 (en) | Method for laminating and mounting semiconductor chip | |
WO2000019514A1 (fr) | Boitier de semiconducteur et procede correspondant de soudage de puce | |
JP3687280B2 (ja) | チップ実装方法 | |
TWI443761B (zh) | Manufacturing method for flip chip packaging | |
JP5796249B2 (ja) | 接合装置および接合方法 | |
JP4378227B2 (ja) | フリップチップ実装方法 | |
JP2009009994A (ja) | 半導体装置およびその製造方法 | |
JP3376861B2 (ja) | バンプ付きワークの実装方法 | |
US9779965B2 (en) | Systems and methods for bonding semiconductor elements | |
US7284686B2 (en) | Mounting method of bump-equipped electronic component and mounting structure of the same | |
JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
Suppiah et al. | A short review on thermosonic flip chip bonding | |
JP3520410B2 (ja) | 電子部品の実装方法 | |
TWI604543B (zh) | 引線接合方法 | |
JPH11288975A (ja) | ボンディング方法及びボンディング装置 | |
JP2009004462A (ja) | 半導体装置の実装方法 | |
JP4200090B2 (ja) | 半導体装置の製造方法 | |
US20120273942A1 (en) | Flip-chip Mounting Structure and Flip-chip Mounting Method | |
JP2014082526A (ja) | 電子機器の製造方法 | |
US20070194457A1 (en) | Semiconductor package featuring thin semiconductor substrate and liquid crystal polymer sheet, and method for manufacturing such semiconductor package | |
JP2000223534A (ja) | 半導体実装装置及び半導体チップの実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090914 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |