CN110677450A - 半导体器件和通信 - Google Patents

Abstract

本公开的实施例涉及半导体器件和通信。在传统的半导体器件中，不能降低三进制串行数据通信中消耗的功率。根据一个实施例，半导体器件具有传输处理电路10，其将二进制传输数据Dbin_TX的二进制表示转换为表示为三进制数的三进制传输数据Dter_TX并且生成与该三进制传输数据Dter_TX相对应的传输信号，其中传输处理电路10验证包括在三进制传输数据Dter_TX中的值的出现频率，将具有最高状态转换的信号改变模式指派给与最低出现值相对应的传输信号逻辑电平，并且生成传输信号。

Description

半导体器件和通信

相关申请的交叉引用

于2018年7月2日提交的日本专利申请号2018-125926的包括说明书、附图和摘要在内的公开内容通过引用整体并入本文。

技术领域

本发明涉及一种半导体器件和通信系统，例如，涉及一种使用两条通信线路传输和接收由三进制数表示的三进制数据的半导体器件和通信系统。

背景技术

在数据传送技术中，存在用于串行传送数据的串行数据通信。在该串行数据通信中，功耗依据要传输的数据的值而变化。更具体地，当信号的电平改变使得要传送的数据从0变为1或从1变为0时，消耗大量功率。因此，在日本未审专利申请公开2004-207942中公开了一种用于降低串行数据通信中的功耗的技术。

日本未审查专利申请公开2004-207942中描述的数据传送设备包括传输数据反相装置，其用于使所传输的串行数据反相，以及反相信息添加装置，其用于添加反相信息，该反相信息指示当具有预先确定的高电平或低电平的位数大于要通过总线传输的传输串行数据中的总位数的一半时，是否对所传输的串行数据执行反相信息。结果，在日本未审专利申请公开2004-207942中描述的数据传送装置中，减少了要传送的串行数据的状态转换，并且降低了功耗。

发明内容

然而，近年来，在串行数据通信中，使用了一种使用三进制数的数据传送技术(以下称为三进制串行数据通信)。在该三进制串行数据通信中，当表达三个值时，使用传输信号转换，其中两条信号线中的一条信号线的逻辑电平被改变或者两条信号线的信号电平都被改变。因此，如在日本未审查专利申请公开2004-207942中描述的数据传送装置中一样，通过使与要发信号通知的值相对应的信号的逻辑电平的改变简单反相，不能正确执行数据传送。因此，即使利用专利文献1的技术，也不能降低三进制串行数据通信中的功耗。

根据本说明书的描述和附图，其他目的和新颖特征将变得显而易见。

根据一个实施例，半导体器件具有传输处理电路，其将二进制传输数据转换为由三进制数表示的三进制传输数据，以生成与该三进制传输数据相对应的传输信号，并且传输处理电路验证包含在三进制传输数据中的值的频率，并且将状态转换数目最高的信号改变模式指派给与最低频率值相对应的传输信号逻辑电平，以生成传输信号。

根据第一实施例，当传输三进制传输数据时，无论要传输的数据的内容如何，可以总是通过最小化信号线的状态中的改变来减少半导体器件消耗的功率。

附图说明

图1是根据第一实施例的包括半导体器件的通信系统的框图；

图2是图示了根据第一实施例的半导体器件的解码器和第二编码器的操作的图；

图3是图示了根据第一实施例的当在通信系统中执行串行通信时的传输信号波形的示例的时序图；

图4是图示了根据第一实施例的传输设备和接收设备中使用的数据调制表和数据解调表的示例的图；

图5是图示了根据第一实施例的根据传输设备的数据调制表的更新过程的流程图；

图6是图示了根据第一实施例的通信系统中使用的通信数据的数据格式的图；

图7是图示了根据第一实施例的根据传输设备的数据传输过程的流程图；

图8是图示了根据第一实施例的根据接收设备的数据接收过程的流程图；

图9是图示了根据第一实施例的当在通信系统中传达由三进制数表示的通信数据时的传输信号波形的示例的时序图；

图10是根据第二实施例的包括半导体器件的通信系统的框图；

图11是图示了根据第二实施例的传输设备中使用的解码表和接收设备中使用的编码表的示例的图；

图12是图示了根据第二实施例的根据传输设备的数据传输过程的流程图；

图13是图示了根据第二实施例的根据接收设备的数据接收过程的流程图；

图14是根据第二实施例的用于通过传输设备传输三进制传输数据的传输信号时序图，该三进制传输数据使用默认码表通过解码生成；

图15是根据第二实施例的用于通过传输设备传输三进制传输数据的传输信号时序图，该三进制传输数据使用根据二进制传输数据的数据转换选择的解码表通过解码过程生成。

具体实施方式

为了解释清楚，适当地省略和简化以下描述和附图。另外，附图中被描述为用于执行各种过程的功能块的各个元件可以在硬件方面由CPU(中央处理单元)、存储器和其他硬件电路配置，并且在软件方面由加载在存储器中的程序实现。因此，本领域技术人员应当理解，这些功能块可以通过单独的硬件、单独的软件或其组合以各种形式实现，并且本发明不限于它们中的任一种。在附图中，相同的元件由相同的附图标记表示，并且根据需要省略其重复描述。

此外，可以使用各种类型的非暂态计算机可读介质来存储上文所描述的程序，并且将其提供给计算机。非暂态计算机可读介质包括各种类型的有形存储介质。非暂态计算机可读介质的示例包括磁记录介质(例如，软盘、磁带、硬盘驱动器)、磁光记录介质(例如，磁光盘)、CD-ROM(只读存储器、CD-R、CD-R/W、固态存储器(例如，屏蔽ROM、PROM(可编程ROM)、EPROM(可擦除PROM、闪存ROM、RAM(随机存取存储器))。程序也可以通过各种类型的暂态计算机可读介质被供应给计算机。暂态计算机可读介质的示例包括电信号、光信号和电磁波。暂态计算机可读介质可以经由诸如电线和光纤之类的有线或无线通信路径向计算机提供程序。

图1是包括根据第一实施例的半导体器件的通信系统1的框图。如图1所示，根据第一实施例的通信系统1包括传输设备，其包括传输处理电路10；以及接收设备，其包括接收处理电路20。传输设备和接收设备通过通信总线可通信地连接。

传输设备是半导体器件，其包括算术处理单元等，该算术处理单元等用于生成供应给传输处理电路10的二进制传输数据Dbin_TX；以及传输处理电路10。接收设备是半导体器件，其包括算术处理单元等，该算术处理单元等用于对从接收处理电路20输出的二进制接收数据Dbin_RX执行处理，以及接收处理电路20。在下面的描述中，仅示出了作为特征中的一个特征的传输处理电路10和接收处理电路20，并且省略了对其他组件的描述。用于在传输处理电路10和接收处理电路20中保持各种信息的存储单元不需要例如在传输处理电路10和接收处理电路20中提供，并且可以使用诸如传输设备和接收设备中的闪存之类的非易失性存储器的区域的一部分。

如图1所示，传输处理电路10包括解码器11、表更新单元12、传输信号定义表存储单元13、以及串行传输单元14。另外，传输处理电路10由通过第一信号线SL0和第二信号线SL1输出的传输信号向接收处理电路20传输通信数据。传输处理电路10具有作为第一信号线SL0所连接的端子的第一端子，并且具有作为第二信号线SL1所连接的端子的第二端子。

解码器11将由二进制数表示的二进制传输数据Dbin_TX转换为由三进制数表示的三进制传输数据Dter_TX。表更新单元12通过将具有传输信号的逻辑电平的许多改变的定义值应用于与表示三进制传输数据Dter_TX的三进制值中出现频率最低的值相对应的传输信号的改变定义值来更新传输信号定义表(例如，数据调制表)。

传输信号定义表存储单元13存储传输信号定义表，例如，数据调制表。该数据调制表是定义如何根据三进制传输数据Dter_TX的各个值改变传输第一信号线SL0和第二信号线SL1的传输信号的逻辑电平的表。也就是说，在数据调制表中，包括在三进制值中的值和与该值对应的改变定义值彼此相关联地描述。如稍后所详细描述的，在根据第一实施例的传输处理电路10中，使用在三进制值和与该三进制值相对应的改变定义值的组合方面不同的多个数据调制表。

在根据第一实施例的传输处理电路10中，作为由表更新单元12更新数据调制表的方法，采用切换选自多个数据调制表的表的方法。然而，作为由表更新单元12更新数据调制表的方法，可以采用根据三进制传输数据Dter_TX的内容直接重写数据调制表的描述内容的方法。根据第一实施例的传输处理电路10的表更新单元12从多个数据调制表中选择数据调制表，其中与表示三进制传输数据Dter_TX的三进制值中出现频率最低的值相对应的改变定义值是具有传输信号的逻辑电平的许多改变的定义值，并且向串行传输单元提供所选择的数据调制表。具体地，表更新单元12输出调制表代码S1，其指定要选择的数据调制表，并且传输信号定义表存储单元13将与调制表代码S1相对应的数据调制表输出到串行传输单元14。

串行传输单元14通过基于传输信号定义表(例如，数据调制表)和三进制传输数据Dter_TX改变传输第一信号线SL0和第二信号线SL1的传输信号的电压电平来输出通信数据，该通信数据包括三进制传输数据Dter_TX。如稍后所详细描述的，串行传输单元14生成通信数据，该通信数据包括调制表代码S1和三进制传输数据Dter_TX，以及基于通信数据来输出传输信号。

接收处理电路20包括串行接收单元21、接收信号定义表存储单元22、第一编码器23、以及第二编码器24。另外，接收处理电路20通过从第一信号线SL0和第二信号线SL1输入的传输信号从传输处理电路10接收通信数据。接收处理电路20具有作为第一信号线SL0所连接的端子的第一端子，并且具有作为第二信号线SL1所连接的端子的第二端子。

串行接收单元21经由第一信号线SL0和第二信号线SL1接收通信数据，该通信数据包括由三进制数表示的三进制传输数据Dter_TX，并且将其传输到后续电路。串行接收单元21将包括在通信数据中的数据的调制表代码S2输出到接收信号定义表存储单元22，并且将与包括在通信数据中的三进制传输数据相对应的接收数据Drx输出到第一编码器23。

接收信号定义表存储单元22存储接收信号定义表，例如，数据解调器表。在本文中，数据解调表是示出了当接收到三进制传输数据时通过传输第一信号线SL0和第二信号线SL1而输入的接收信号的逻辑电平的改变模式和与该改变模式相对应的三进制数的各个值之间的关系的表。换句话说，数据解调表描述了数据解调表，其中定义接收信号的电压电平改变模式的改变定义值和与改变定义值相对应的三进制值彼此相关联。如稍后所详细描述的，在根据第一实施例的接收处理电路20中，使用在三进制值和与三进制值相对应的改变定义值的组合方面不同的多个数据解调表。

在根据第一实施例的接收处理电路20中，切换选自多个数据解调表的表的方法被用作切换从接收信号定义表存储单元22输出的数据解调表的方法。根据第一实施例的接收处理电路20的接收单元21向接收信号定义表存储单元22给予包括在接收通信数据中的调制表代码，从而切换从接收信号定义表存储单元22输出的数据解调表。假设存储在接收信号定义表存储单元22中的多个数据解调表包括与在传输设备中准备的多个数据调制表相同的内容，并且假设由相同值的调制码表编码指定的表包括相同的内容。

第一编码器23根据从接收信号定义表存储单元22供应的接收信号定义表(例如，数据解调表)将由串行接收单元21接收的接收信号(例如，接收数据Drx)转换为由三进制数表示的三进制接收数据Dter_RX。第二编码器24将三进制接收数据Dter_RX转换为由二进制数表示的二进制接收数据Dbin_RX。

在本文中，在根据第一实施例的通信系统1中，传输处理电路10和接收处理电路20被配置为使得可以切换两个通信系统。具体地，根据第一实施例的通信系统1由于两条信号线的信号改变模式的不同而在第一通信方法和第二通信方法之间切换，该第一通信方法基于用于使用二进制传输数据传达数据并且使用两条信号线传达二进制传输数据的同步时钟的I2C(内部集成电路)标准，该第二通信方法基于用于传达三进制传输数据的I3C(改进的内部集成电路)标准。因而，在根据第一实施例的通信系统1中，将对其中通过第一通信方法和第二通信方法传输相同数据的通信系统1的传输信号进行描述。

在根据第一实施例的通信系统1中，当通过第一传输方法执行通信时，二进制传输数据被转换为串行数据，串行数据被传输到第一信号线SL0，并且串行数据的同步时钟被传输到第二信号线SL1。进一步地，在根据第一实施例的通信系统1中，当通过第二传输方法执行通信时，二进制传输数据被转换为三进制传输数据，并且第一信号线SL0和第二信号线SL1的信号电平基于针对三进制传输数据的各个值设置的信号改变模式而被改变，从而将三进制传输数据从传输处理电路10传输到接收处理电路20。

因而，对根据第一实施例的用于在通信系统1中将二进制数转换为三进制数的方法进行描述。在根据第一实施例的通信系统1中，传输处理电路10的解码器11将二进制数转换为三进制数，并且接收处理电路20的第二编码器24将三进制数转换为第二二进制数。图2是用于解释根据第一实施例的半导体器件的解码器11和第二编码器24的操作的表。

在图2所示的情况下，左侧第一列中描述了由二进制数表示的二进制数据的三个连续值的组合，并且右侧第二列中描述了由三进制数表示的三进制数据的三个连续值的组合。第二列中的值由构成三进制数的三个值(例如，0，1，2)的组合表示。

然后，解码器11将来自输入的二进制传输数据Dbin_TX的头部的三位的值设置为一个数据组，是指其中包括在数据组中的三个连续值与第一列的值一致的行，并且输出在参考行的第二列中描述的数据作为与要转换的数据组相对应的三进制传输数据Dter_TX。

另外，第二编码器24将来自输入的三进制接收数据Dter_RX的头部的两个符号的值设置为一个数据组，是指其中包括在数据组中的两个连续值与第二列的值一致的行，并且输出参考行的第一列中描述的数据作为与要转换的数据组相对应的二进制接收数据Dbin_RX。

例如，当二进制传输数据Dbin_TX的一个数据组是“010”时，解码器11输出“02”作为与二进制传输数据Dbin_TX相对应的三进制传输数据Dter_TX。当三进制接收数据Dter_RX的一个数据组是“02”时，第二编码器24输出“010”作为与三进制传输数据Dter_RX相对应的二进制接收数据Dbin_RX。

接下来，对当根据第一实施例的通信系统1以第一通信方法执行通信时的传输信号的波形与当通信系统1以第二通信方法执行通信时的传输信号的波形之间的差异进行描述。图3是示出了在根据第一实施例的通信系统1中执行串行通信时的传输信号的波形的示例的时序图。

在图3中，上侧示出了当根据第一通信方法(例如，I2C标准)传输二进制传输数据“011110000000000”(定时T1至T2)时第一信号线SL0和第二信号线SL1的信号改变的时序图。另外，下侧示出了当根据图2所示的表中示出的转换规则具有二进制传输数据“01111000000000”作为三进制数的三进制传输数据“10200100000”(定时T11至T12)根据第二通信方法(例如，I3C标准)进行传输时第一信号线SL0和第二信号线SL1的信号改变的时序图。

如图3所示，当通信系统1基于第一通信方法来执行通信时，第一信号线SL0的电压电平当传输“0”时变为低电平，而当传输“1”时，变为高电平。当基于第一通信方法来执行通信时，时钟信号被输出到第二信号线SL1，并且第一信号线SL0的信号电平的改变与时钟信号的下降沿或上升沿同步。

另一方面，当通信系统1基于第二通信系统来执行通信时，第一信号线SL0和第二信号线SL1的电压电平当传输“0”时改变，仅第二信号线SL1电压电平当传输“1”时改变，以及仅第一信号线SL0的电压电平当传输“2”时改变。

在图3所示的实施例中，在第一通信系统中，当传输15位二进制传输数据时，第一信号线SL0和第二信号线SL1的切换次数为19。另一方面，当通过第二通信方法传输与二进制传输数据相对应的三进制传输数据时，第一信号线SL0和第二信号线SL1的切换次数为17。也就是说，当相同数据通过第二通信方法传输时，第一信号线SL0和第二信号线SL1的总切换次数趋于减少。在第一通信方法和第二通信方法中，由于通过第二通信方法传输的值的数目较少，所以通信时间趋于更短。因此，与第一通信方法相比，第二通信方法可以减少通过切换第一信号线SL0和第二信号线SL1而消耗的功率。

然而，即使当通信系统1执行使用第二通信方法的通信时，依据要传输的数据的类型，功耗也可以比第一通信方法的功耗增加得更多。更具体地，当传输数据与用于切换第一信号线SL0和第二信号线SL1两者的值(在图3中示出的示例中，“0”)的比例增加时，所消耗的功率也趋于增加。因此，在根据第一实施例的通信系统1中，根据传输数据改变数据调制方法，以便减少在传输信号中切换两条信号线的次数。在下文中，对根据第一实施例的通信系统1中的数据调制方法的变化方法进行描述。

在根据第一实施例的通信系统1中，通过使用三个数据调制表和其三进制值由于同时改变第一信号线SL0和第二信号线SL1的状态改变而不同的数据解调表，减少了通信时传输信号的切换次数。图4是图示了根据第一实施例的传输设备10和接收设备20中使用的数据调制表和数据解调表的示例的图。

在图4所示的示例中，示出了三个表：数据调制表A/数据解调表A、数据调制表B/数据解调表B、以及数据调制表C/数据解调表C。在这些表中，左侧列中定义了三进制值中的任一三进制值，右侧列中定义了指示两条信号线的电压电平改变的改变定义值(调制模式)，并且在同一行中描述的定义值彼此对应。

为数据调制表A/数据解调表A指派改变定义值，该改变定义值将第一信号线SL0和第二信号线SL1同时改变为三进制数“0”。为数据调制表B/数据解调表B指派改变定义值，该改变定义值将第一信号线SL0和第二信号线SL1同时改变为三进制数“1”。为数据调制表C/数据解调表C指派改变定义值，该改变定义值将第一信号线SL0和第二信号线SL1同时改变为三进制数“2”。在表中的任一表中，第一信号线SL0和第二信号线SL1不同时改变的改变定义值是其中仅第一信号线SL0和第二信号线SL1中的一条信号线发生了改变的改变定义值。如图4所示，由相同值(例如，标签A至C)指定的数据调制表和数据解调表具有相同的内容。标签A至C是稍后所描述的调制表代码。

数据调制表被存储在传输信号定义表存储单元13中，并且数据解调表被存储在接收信号定义表存储单元22中。这些表可以被存储在传输信号定义表存储单元13和接收信号定义表存储单元22中，例如，从传输设备和接收设备的存储器的外部。还优选的是，在传输设备和接收设备操作的启动之前或在出厂时存储这些表。

接下来，对应用于根据第一实施例的传输处理电路10的表切换方法进行描述。该切换主要由表更新单元12执行。图5是用于解释根据第一实施例的传输设备10中的数据调制表的更新过程的流程图。

如图5所示，根据第一实施例的表更新单元12分析三进制传输数据Dter_TX。然后，表更新单元12基于分析结果来输出指定要给予串行传输单元14的调制表的调制表代码S1。表更新单元12分析三进制传输数据Dter_TX以指定出现频率最低的三进制值。如果出现频率最低的三进制数是0，则在步骤S1和S2中将指示数据调制表A的调制表代码S1输出到传输信号定义表存储单元13。结果，传输信号定义表存储单元13将数据调制表A输出到串行传输单元14。

当出现频率最低的三进制数是1时，表更新单元12在步骤S3和S4中将指示数据调制表B的调制表代码S1输出到传输信号定义表存储器13。结果，传输信号定义表存储单元13将数据调制表B输出到串行传输单元14。

当出现频率最低的三进制数是2时，表更新单元12在步骤S3和S5中将指示数据调制表C的调制表代码S1输出到传输信号定义表存储器13。结果，传输信号定义表存储单元13将数据调制表C输出到串行传输单元14。

在根据第一实施例的通信系统1中，传输处理电路10根据传输数据的内容切换要在传输时应用于数据的数据调制表，但是为了正确执行通信，需要在接收处理电路20中指定在传输时应用的调制表的类型。因此，在根据第一实施例的通信系统1中，通信数据中包括三进制传输数据Dter_TX和用于调制三进制传输数据Dter_TX的编辑表代码。图6是图示了根据第一实施例的通信系统1中使用的通信数据的数据格式的图。

如图6所示，在通信数据中定义了用于存储调制表代码的通信设置代码区和用于存储三进制传输数据的数据区。在接收到通信数据之后，接收处理电路20通过参考存储在通信设置代码区中的调制表代码来识别应用于存储在数据区中的三进制传输数据的调制表代码。然后，接收处理电路20基于识别来对三进制传输数据Drx进行编码，以生成三进制接收数据Dter_RX。

接下来，对根据第一实施例的传输处理电路10中的数据传输过程进行描述。图7是用于解释根据第一实施例的传输设备10中的数据传输过程的流程图。

如图7所示，在根据第一实施例的传输处理电路10中，二进制传输数据Dbin_TX通过解码器11被转换为三进制传输数据Dter_TX(S11)。在步骤S1中，解码器11使用图4中描述的表将二进制传输数据Dbin_TX转换为三进制传输数据Dter_TX。

接下来，在根据第一实施例的传输处理电路10中，在操作S12中，通过表更新单元12对三进制传输数据Dter_TX进行分析。在步骤S13中，表更新单元12基于步骤S12中的分析结果来选择数据调制表。具体地，在操作S13中，表更新单元12选择为其指派三进制传输数据Dter_TX中的值中出现频率最低的改变定义值的表，该改变定义值的状态改变最小。

在步骤S14中，串行传输单元14在通信设置代码区中生成包括调制表代码的通信数据，该调制表代码指定在步骤S13中选择的数据调制表。通信数据的数据区包括通过应用在S13中选择的数据调制表而调制的三进制传输数据Dter_TX。

然后，在从通信总线中选择本站之后，根据第一实施例的传输处理电路10等待，直到完成三进制通信(基于I3C标准的通信)的设置为止(S15)。然后，在完成通信设置之后，串行传输单元14输出传输信号作为通信数据，以在操作S16中传输通信数据。

接下来，对根据第一实施例的接收处理电路20中的数据接收过程进行描述。图8是用于解释根据第一实施例的接收处理电路20中的数据接收过程的流程图。

如图8所示，在根据第一实施例的接收处理电路20中，首先在操作S21中，串行接收单元21接收通信数据。在操作S22中，串行接收单元21检查通信数据中的调制表代码。在操作S23中，串行接收单元21将确认的调制表代码输出到接收信号定义表存储单元22，选择由供应给接收信号定义表存储单元22的调制表代码指定的数据解调表，并且将所选择的数据解调表输出到第一编码器23。

接下来，在根据第一实施例的接收处理电路20中，第一编码器23基于在步骤S23中提供的数据解调表来对接收数据Drx执行编码处理(第一编码处理)，以生成三进制接收数据Dter_RX(步骤S24)。然后，根据第一实施例的接收处理电路20通过第二编码器24对三进制接收数据Dter_RX执行编码处理(第二编码处理)，以生成二进制接收数据Dbin_RX(S25)。

根据第一实施例的传输处理电路10和接收处理电路20通过如上文所描述的操作执行数据的传输和接收，从而在切换应用于传输数据的调制方法的同时建立通信。在本文中，对在根据第一实施例的通信系统1中切换数据调制表时的传输信号的波形进行描述。

图9是示出了在根据第一实施例的通信系统1中传达由三进制值表示的通信数据时的传输信号的示例性波形的时序图。在图9所示的实施例中，在定时T22至T23传输通过应用数据调制表C进行数据调制的三进制传输数据Dter_TX，并且在定时T32至T33传输通过应用数据调制表C进行数据调制的三进制传输数据Dter_TX。

如图9所示，在根据第一实施例的通信系统1中，在传输三进制传输数据Dter_TX之前，在定时(例如，定时T21至T22和定时T31至T32)传输调制表代码。接收信号定义表存储单元22根据在接收信号定义表中描述的转换规则来确定在当前通信周期中接收的调制表代码，该接收信号定义表在先前通信周期中接收的调制表代码指定。然后，接收信号定义表存储单元22基于确定结果来选择要应用于在当前通信周期中接收的接收数据驱动器的数据解调表。因此，串行传输单元14通过将应用于先前通信周期中的三进制传输数据的数据调制表应用于存储在通信数据的通信设置代码区中的调制表代码来生成通信数据。

在图9所示的实施例中，用于使用定时T21至T22的数据调制表A指定数据调制表C的调制表代码是传输信号。然后，在定时T22至T23期间传输通过应用数据调制表C调制的三进制传输数据。数据调制表A和数据调制表C之间的一个区别在于，当在数据调制表A中传输值“0”时，两条信号线一起切换，并且当在数据调制表C中传输值“2”时，两条信号线一起切换。

在图9所示的实施例中，用于在定时T31至T32使用数据调制表C指定数据调制表A的调制表代码是传输信号。然后，在定时T32至T33期间传输通过应用数据调制表A调制的三进制传输数据。

如图9所示，在根据第一实施例的通信系统1中，通过执行这种数据通信，在定时T22至T23由传输处理电路10输出的传输信号的改变模式是其中当传输具有最低出现频率的“2”时两条信号线同时切换的模式。进一步地，在根据第一实施例的通信系统1中，通过切换数据调制表，在定时T32至T33，由传输处理电路10输出的传输信号的改变模式是其中当传输具有最低出现频率的“0”时两条信号线同时切换的模式。

如上文所描述的，根据第一实施例的通信系统1包括传输设备、传输设备和接收设备，该接收设备经由第一信号线SL0和第二信号线SL1与通信系统1通信。传输设备具有传输处理电路10，其接收由二进制数表示的二进制传输数据Dbin_TX，生成由二进制传输数据Dbin_TX以三进制数表示的三进制传输数据Dter_TX，并且通过传输第一信号线SL0和第二信号线SL1的信号的逻辑电平改变的组合向接收设备发送三进制数。接收设备包括接收处理电路20，其用于对接收的三进制传输数据Dter_RX进行编码，以生成与二进制传输数据Dbin_TX相对应并且以二进制表示的二进制接收数据Dbin_RX。

当使用其中传输第一信号线SL0和第二信号线SL1的信号的逻辑电平都改变的第一状态边沿、其中第一信号线SL0和第二信号线SL1中的一条信号线改变的第二状态边沿和其中第一信号线SL0和第二信号线SL1中的另一条信号线改变的第三状态边沿传输三进制传输数据Dter_TX时，传输处理电路10将二进制传输数据Dbin_TX转换为三进制传输数据Dter_TX，使得无论二进制传输数据Dbin_TX的值如何，第一状态边沿的出现概率都变得最小。

如上所述，在根据第一实施例的通信系统1中，传输处理电路10分析包括在从二进制传输数据Dbin_TX生成的三进制传输数据Dter_TX中的值，并且选择向其指派传输信号的逻辑电平的改变最大的三进制数的出现频率最低的定义值的数据调制表。然后，传输处理电路10基于所选择的数据调制表来输出与三进制传输数据Dter_TX相对应的传输信号。

因此，在根据第一实施例的通信系统1中，通信系统1可以执行其中构成传输信号的两个信号的切换次数始终最小而不管三进制传输数据Dter_TX中包括的值如何的通信。另外，通过以这种方式减少通信时信号的切换次数，可以减少传输处理电路10所消耗的功率。另外，通过减少通信时信号的切换次数，根据第一实施例的通信系统1可以减少即使在信号的逻辑电平改变时发生的EMI噪声。

在根据第一实施例的通信系统1中，接收处理电路20通过参考包括在通信数据中的调制表代码来识别应用于接收数据的数据调制表。然后，接收处理电路20应用包括与识别的数据调制表相同的内容的数据解调表，以对包括在接收的通信数据中的接收数据Drx进行编码，从而生成具有与传输处理电路10中准备的三进制传输数据Dter_TX相同的内容的三进制接收数据Dter_RX。结果，根据第一实施例的通信系统1可以防止数据从传输处理电路10向接收处理电路20的错误传输。

另外，在根据第一实施例的传输处理电路10和接收处理电路20中，提前准备在三进制传输数据调制处理和解调处理中使用的表，并且根据三进制传输数据的内容切换要选择的表。因此，在根据第一实施例的通信系统1中，可以减少切换调制方法或解调方法所需的算术处理。

在第二实施例中，对包括传输处理电路30和接收处理电路40的通信系统2进行描述，该传输处理电路30和接收处理电路40是传输处理电路10和接收处理电路20的不同形式。在实施例模式2的描述中，与实施例模式1相同的组件由与实施例模式1相同的附图标记表示，并且省略其描述。

图10示出了根据第二实施例的通信系统2的框图。如图10所示，根据第二实施例的通信系统2包括传输设备中的传输处理电路30以及接收设备中的接收处理电路40。

传输处理电路30包括解码器31、表更新单元32、传输信号定义表存储单元33、串行传输单元34、传输数据分析器35、解码表存储单元36、以及固定解码器37。

解码器31将二进制传输数据Dbin_TX转换为三进制传输数据Dter_TX。向解码器31供应解码表TBL_dec，并且根据所供应的解码表TBL_dec根据不同的规则将二进制数转换为三进制数。稍后，对解码表TBL_dec和解码器31所进行的解码处理的细节进行描述。

表更新单元32与根据第一实施例的表更新单元12相同。传输信号定义表存储单元33与根据第一实施例的传输信号定义表存储单元13相同。

串行传输单元34具有生成通信数据的功能，该通信数据包括解码表代码S3，在该解码表代码S3中，指定在当前通信周期中传输的三进制传输数据Dter_TX的解码过程中应用的解码表TBL_dec的解码表代码DEC_N由三进制数表示，根据第一实施例被添加到串行传输单元14。也就是说，由串行传输单元34生成的通信数据包括解码表代码S3、调制表代码S1、以及三进制值传输数据Dter_TX。

传输数据分析器35将包括在二进制传输数据Dbin_TX中的值中的预先确定的数目的连续值设置为一个数据组，分析每个数据组的值的转换，并且根据分析结果输出指定包括在多个解码表中的解码表中的一个解码表的解码表代码DEC_N。稍后，对由传输数据分析器35指定的解码表进行详细描述。

解码表存储单元36存储多个解码表TBL_dec。然后，解码表存储单元36将由解码表代码DEC_N指定的解码表TBL_dec输出到解码器31。

固定解码器37根据预先确定的转换规则将由二进制数表示的解码表代码DEC_N转换为由三进制数表示的解码表代码S3。

接收处理电路40包括串行接收单元41、接收信号定义表存储单元42、第一编码器43、第二编码器44、以及固定编码器45、以及编码表存储单元46。

串行接收单元41添加提取包括在通信数据中的解码表代码S3并且根据第一实施例将解码表代码S4输出到串行接收单元21的功能。

接收信号定义表存储单元42与根据第一实施例的接收信号定义表存储单元22相同。第一编码器43与根据第一实施例的第一编码器23相同。

第二编码器44将从第一编码器43输出的三进制接收数据Dter_RX转换为二进制传输数据Dbin_TX。在本文中，第二编码器44设置有编码表TBL_enc，其依据给定编码表TBL_enc通过不同的规则将二进制数转换为三进制数。稍后，对编码表TBL_enc和第二编码器44所进行的编码过程的细节进行描述。

固定编码器45根据预先确定的转换规则将由三进制数表示的解码表代码S3转换为由二进制数表示的解码表代码ENC_N。固定编码器45对在从接收信号定义表存储装置42输出的接收信号定义表SET_RX的基础上调制的解码表代码S4进行解调，并且将解调后的解码表代码S4转换为作为二进制数的解码表代码ENC_N。

编码表存储单元46存储多个编码表TBL_enc。然后，编码表存储单元46将由解码表代码ENC_N指定的编码表TBL_enc输出到第二编码器44。

在本文中，对根据第二实施例的通信系统2中使用的解码表和编码表进行详细描述。在根据第二实施例的通信系统2中，具有相同规则的编码处理和解码处理被应用于在一个通信周期中传输和接收的三进制传输数据Dter_TX和三进制接收数据Dter_RX。因此，存储在解码表存储单元36中的多个解码表TBL_dec和存储在固定编码器45中的多个编码表TBL_enc的具有基本上相同的内容。在根据第二实施例的通信系统2中，通过从传输处理电路30向接收处理电路40传输解码表DEC_N和指定该表的解码表DEC_N，将相同的转换规则应用于一对三进制传输数据Dter_TX和三进制接收数据Dter_RX。

图11是用于解释根据第二实施例的传输设备中使用的编码表和接收设备中使用的解码表的示例的图。如图11所示，解码表和编码表可以用一个表表示。在图11所示的示例中，在解码表和编码表中，在图的左栏中定义第一列，在该第一列中，描述了包括在二进制传输数据Dbin_TX的一个数据组中的连续预先确定的数目的值(也就是说，在图11所示示例中，三个值)的转换。另外，在图的右栏中的第二列定义解码表和编码表，在该第二列中，描述了表示与第一列相对应的三进制数的三进制符号。此外，根据第二实施例的解码表和编码表定义了包含第二列的低切换区，在该第二列中，三进制符号由第一值和来自表示三进制传输数据的第一值的第三值(例如，0，1，2)的第二值(例如，0，1)的组合表示。在根据第二实施例的解码表和编码表中，定义了包括第二列的高切换区，在该第二列中，描述了由第一值到第三值(例如，0，1，2)的组合表示的三进制符号。

换句话说，在图11所示的情况下，在低切换区中定义了通过组合0，1和2中的0和1表达的三进制符号，并且在高切换区中定义了通过组合0，1和2的3个值中的2个值而获得的三进制符号。然后，对于包括在低切换区中的三进制符号和包括在高切换区中的三进制符号中的每个三进制符号，定义由三个二进制数的组合表示的二进制传输数据组。

在根据第二实施例的通信系统2中，准备了图11所示的多个解码表和编码表集合。多个表在二进制数据和三进制符号的组合方面不同。

解码表被存储在解码表存储单元36中，而编码表被存储在编码表存储单元46中。这些表可以从外部被存储在解码表存储单元36和编码表存储单元46中，例如，在传输设备和接收设备的存储器中。还优选的是，在传输设备和接收设备操作的启动之前或在出厂时存储这些表。

然后，根据第二实施例的传输数据分析器35向解码表存储单元36给予解码表代码DEC_N，该解码表代码DEC_N向包括在二进制传输数据Dbin_TX的数据组中的连续值转换中出现频率较高的数据组的值指示在与低切换区相对应的第一列中描述的解码表。

通过创建这样的解码表和编码表，例如，可以指派为其指派用于切换信号线中的仅一条信号线的改变定义值的数据调制表，该改变定义值是低切换区的三进制符号。另外，通过分析二进制传输数据Dbin_TX并且选择其中二进制传输数据的值(其是频繁出现的值转换)被指派给低切换区的解码表，根据第二实施例的通信系统2抑制信号线的切换次数的增加，无论二进制传输数据的内容如何。

在下文中，对根据第二实施例的通信系统2的操作进行详细描述。图12是用于解释根据第二实施例的传输设备中的数据传输过程的流程图。

如图12所示，在根据第二实施例的传输处理电路30中，在操作S31中，在用于向传输处理电路30给予二进制传输数据Dbin_TX的其他电路中准备要传输的二进制传输数据Dbin_TX。在操作S32中，传输数据分析器35分析二进制传输数据Dbin_TX，并且基于分析结果来选择要供应给解码器31的解码表TBL_dec。在操作S32中，传输数据分析器35将二进制传输数据Dbin_TX划分为预先确定的连续位(例如，三位)以定义数据组，并且分析数据组的值的转换。然后，传输数据分析器35分析每个数据组的值的转换状态的出现频率，并且指定出现频率较高的值的状态转换。然后，传输数据分析器35选择其中在解码表的低切换区中定义出现频率高的值的转换的解码表，并且输出指定所选择的解码表的解码表代码DEC_N。解码表存储单元36向解码器31供应由从传输数据分析器35供应的解码表代码DEC_N指定的解码表TBL_dec。

接下来，在操作S33中，根据第二实施例的解码器31使用给定解码表TBL_dec从二进制传输数据Dbin_TX生成三进制传输数据Dter_TX。此后，在操作S35中，表更新单元32分析三进制传输数据Dter_TX。在S35的分析中，表更新单元32分析包括在三进制传输数据Dter_TX中的值，以指定出现频率最低的值。在操作S36中，表更新单元32基于分析结果来选择数据调制表。更具体地，表更新单元32选择数据调制表，相对于在S35中指定的值，为该数据调制表指派信号线(例如，一起改变电压的两条信号线)的电压电平改变大的改变定义值；以及输出指定所选择的数据调制表的调制表代码S1。然后，已经接收到调制表代码S1的传输信号定义表存储单元33向串行传输单元34给予由调制表代码S1指定的传输信号定义表SET_TX。

另外，与步骤S33中的处理平行，在步骤S34中，固定解码器37将由二进制数表示的解码表代码DEC_N转换为由三进制数表示的解码表代码S3。

在操作S37中，串行传输单元34生成通信数据，该通信数据包括解码表代码S3、调制表代码S1以及三进制传输数据Dter_TX。此后，在从通信总线中选择本站之后，根据第二实施例的传输处理电路30等待，直到完成三进制通信(基于I3C标准的通信)的设置为止(S38)。在操作S39中，在完成通信设置之后，串行传输单元34输出传输信号作为通信数据，以传输通信数据。

接下来，对根据第二实施例的接收处理电路40中的数据接收过程进行描述。图13是用于解释根据第二实施例的接收处理电路40中的数据接收过程的流程图。

如图13所示，在根据第二实施例的接收处理电路40中，首先在操作S41中，串行接收单元41接收通信数据。在操作S42中，串行接收单元41检查通信数据中的调制表代码。在操作S43中，串行接收单元41将确认的调制表代码输出到接收信号定义表存储单元42，选择由从接收信号定义表存储单元42供应的调制表代码指定的数据解调表，并且将选择的数据解调表输出到第一编码器43。

接下来，在根据第二实施例的接收处理电路40中，第一编码器43基于在步骤S43中提供的数据解调表来对接收数据Drx执行编码处理(第一编码处理)，以生成三进制接收数据Dter-RX(步骤S44)。

在根据第二实施例的接收处理电路40中，在步骤S41中接收到通信数据之后，串行接收单元41提取包括在通信数据中的解码表S3，并且将其作为解码表S4输出到固定编码器45。在步骤S45中，固定编码器45对解码表代码S4进行编码以生成解码表代码ENC_N。与调制表代码S1类似，解码表代码S3被存储在通信数据的通信设置代码区中。因此，固定编码器45基于在先前通信周期中应用的接收信号定义表SET_RX来对解码表代码S4进行解码，并且根据提前设置的规则对解调后的解码表代码S4执行编码过程，以生成解码表代码ENC_N。此后，在步骤S46中，编码表存储单元46向第二编码器44供应由从固定编码器45供应的解码表代码ENC_N指定的编码表TBL_enc。

然后，在根据第二实施例的接收处理电路40中，第二编码器44根据由编码表TBL_enc指定的规则对三进制接收数据Dter_RX执行编码处理(第二编码处理)，以生成二进制接收数据Dbin_RX(S47)。

根据第二实施例的传输处理电路30和接收处理电路40通过如上文所描述的操作执行数据的传输和接收，从而在切换应用于传输数据的解码方法和调制方法的同时建立通信。在本文中，对在根据第二实施例的通信系统2中切换解码表和数据调制表时的传输信号的波形进行描述。

在该说明中，为了更清楚地解释根据要传输的二进制传输数据Dbin_TX的内容切换解码表所导致的差异，其中无论二进制传输数据Dbin_TX的内容如何都会应用默认解码表(例如，图2所示的解码表)的示例将作为比较例给出。

图14是使用默认解码表通过解码过程生成的三进制传输数据时，通过根据第二实施例的传输设备30传输传输信号的时序图。在本文中，假设默认解码表是图2所示的解码表。

图15是根据第二实施例的传输设备30使用根据二进制传输数据变换选择的解码表传输通过解码过程生成的三进制传输数据时的传输信号的时序图。

图14和图15中所示的示例中的每个示例是其中传输“0010100010011”作为二进制传输数据Dbin_TX的示例。当通过将默认解码表应用于二进制传输数据Dbin_TX来执行解码过程(图14)时，三进制传输数据Dter_TX变为“01020210”。因此，由于出现频率最低的三进制数是“1”，所以根据第二实施例的通信系统2通过选择数据调制表B(图4)来执行通信。

另一方面，当通过应用根据数据转换的状态选择的解码表对二进制传输数据Dbin_TX执行解码过程时(图15)，三进制传输数据Dter_TX变为“01101011”。因此，由于出现频率最低的三进制数是“2”，所以根据第二实施例的通信系统2通过选择数据调制表C来执行通信(图4)。

然后，比较图14和图15。在图14所示的情况下，当传输三进制传输数据Dter_TX时，第一信号线SL0的切换计数和第二信号线SL1的切换计数是10次。另一方面，在图15所示的情况下，当传输三进制传输数据Dter_TX时，第一信号线SL0和第二信号线SL1的总切换次数为8。

如上文所描述的，在根据第二实施例的通信系统2中，通信系统2执行解码过程，其用于基于构成要传输的二进制传输数据Dbin_TX的数据串的数据转换中出现频率较高的数据转换的仅两个三进制数来确定三进制符号。通过将由这种解码过程生成的三进制传输数据Dter_TX设置为传输信号，与根据第一实施例的通信系统1相比较，根据第二实施例的通信系统2可以减少第一信号线SL0和第二信号线SL1的切换之和。

尽管已经基于实施例对由发明人所做的发明进行了具体描述，但是本发明不限于已经描述的实施例，并且不必说，在不脱离其主旨的情况下，可以做出各种修改。

(附录1)

一种通信系统，包括：

传输设备；

接收设备，其经由第一信号线和第二信号线与传输设备通信；

其中传输设备具有传输处理电路，该传输处理电路接收由二进制数表示的二进制传输数据，生成由三进制数表示的三进制传输数据，并且向接收设备传输三进制数值，该三进制数值由传输第一信号线和第二信号线的信号的逻辑电平的改变的组合表示，

其中接收设备具有接收处理电路，该接收处理电路对接收的三进制传输数据进行编码，并且生成二进制接收数据，该二进制接收数据由与二进制传输数据相对应的二进制数表示，

其中传输处理电路具有

第一状态边沿，其中传输第一信号线和第二信号线的两个信号的逻辑电平都改变，

第二状态边沿，其中第一信号线和第二信号线中的一条信号线改变，以及

第三状态边沿，其中第一信号线和第二信号线中的另一条信号线改变。

其中通信系统将二进制传输数据转换为三进制传输数据，使得当使用第一状态边沿、第二状态边沿、以及第三状态边沿传输三进制传输数据时，无论二进制传输数据的值如何，都会使第一状态边沿的出现概率最低。

Claims (12)

1.一种半导体器件，包括：

解码器，将第一预先确定的长度的二进制数据转换为第二预先确定的长度的三进制数据；

传输信号定义表存储单元，存储多个信号定义表，所述多个信号定义表定义如何根据所述第二预先确定的长度的所述三进制数据的各个值调制所述数据；

表更新单元，基于所述第二预先确定的长度的三进制数据选择多个所述传输信号定义表中的一个传输信号定义表；以及

串行传输单元，输出调制的三进制数据以及多个所述传输信号定义表中的一个传输信号定义表，所述调制的三进制数据通过在多个所述传输信号定义表中的一个传输信号定义表的基础上调制所述第二预先确定的长度的三进制数据生成。

2.根据权利要求1的半导体器件，

其中多个所述传输信号定义表被配置为使得当表示所述三进制数据的所述三进制值中的每个三进制值的出现频率是最低值时，所述三进制数据的所述逻辑电平改变更大；以及

其中所述表更新单元基于改变定义值选择多个所述传输信号定义表中的一个传输信号定义表，所述改变定义值是表示所述三进制数据的三进制值中具有最低出现频率的值，以及向所述串行传输单元提供所选择的值。

3.根据权利要求2所述的半导体器件，

其中所述串行传输单元生成所述通信数据，所述通信数据包括通信设置代码区和数据区，所述通信设置代码区用于存储调制表代码，所述调制表代码指示给予所述串行传输单元的所述传输信号定义表，并且所述数据区用于存储所述三进制数据。

4.根据权利要求1所述的半导体器件，还包括：

解码表存储单元，存储有多个解码表；以及

传输数据分析器，将包括在所述二进制数据中的所述值中的预先确定数目的连续值定义为一个数据组，分析每个数据组的值的转换，并且根据所述分析结果输出指定包括在所述多个解码表中的解码表中的一个解码表的解码表代码，

其中所述多个解码表中的所述解码表中的每个解码表包括：

第一列，用于描述数目与所述二进制传输数据中的所述数据集合中包括的数目相同的连续值的所述转换；

第二列，用于描述表示与所述第一列相对应的所述三进制数的所述三进制符号；

低切换区，包括所述第二列，所述第二列描述所述三进制符号，所述三进制符号由表示所述三进制传输数据的所述第一值至第三值的所述第一值和第二值的组合表示；以及

高切换区，包括所述第二列，所述第二列描述所述三进制符号，所述三进制符号由所述第一值至第三值的组合表示；

其中所述传输数据分析器向所述解码表存储单元提供所述解码表代码，该解码表代码指示在所述第一列中描述的所述解码表，在所述第一列中，在包括在数据组中的连续值的转换中具有出现频率高的所述数据组的值与所述低切换区相对应；

其中所述解码表存储单元向所述解码器提供所述解码表，所述解码表由所述解码表代码所指示，所述解码表代码由所述传输数据分析器输出；以及

其中所述解码器基于从所述解码表存储单元提供的所述解码表将所述二进制传输数据转换为所述三进制传输数据。

5.根据权利要求4所述的半导体器件，

其中所述解码表代码具有固定解码器，所述固定解码器基于预先确定的规则将所述解码表代码转换为三进制数。

6.根据权利要求1所述的半导体器件，

其中当从所述第一端子和所述第二端子输出所述二进制传输数据时，所述串行传输单元从所述第一端子输出所述二进制传输数据并且从所述第二端子输出所述二进制传输数据同步时钟信号。

7.一种半导体器件，包括：

接收信号定义表存储单元，存储多个接收信号定义表，所述多个接收信号定义表定义用于从第一预先确定的长度的三进制数据生成调制的三进制数据的过程；

串行接收单元，用于接收通信数据，所述通信数据包括所述调制的三进制数据和第一接收信号定义表，所述第一接收信号定义表用于从所述多个接收信号定义表生成所述调制的三进制数据，以及将接收的所述通信数据传输到后续阶段的电路；

第一编码器，基于所述第一接收信号定义表将所述调制的三进制数据转换为所述第一预先确定的长度的三进制数据；以及

第二编码器，用于将所述第一预先确定的长度的三进制数据转换为第二预先确定的长度的二进制数据。

8.根据权利要求7所述的半导体器件，

其中所述通信数据包括调制表代码，所述调制表代码指定传输信号定义表，所述传输信号定义表定义所述调制三进制数据的所述生成过程，以及所述调制三进制数据，以及

其中所述接收信号定义表存储单元：存储所述接收信号定义表和所述传输信号定义表，所述接收信号定义表在所述传输设备中使用并且与所述调制三进制数据相对应，所述传输信号定义表由所述调制表代码指定；以及向所述第一编码器传输由所述调制表代码指定的所述接收信号定义表。

9.根据权利要求8的半导体器件，

其中所述接收信号定义表存储装置基于所述接收信号定义表中描述的所述转换规则确定所述当前通信周期中接收的所述调制表代码，所述接收信号定义表在所述调制表代码中指定，所述调制表代码在所述先前通信周期中接收。

10.根据权利要求7所述的半导体器件，还包括：

固定编码器，将解码表代码转换为由二进制数表示的编码表代码，所述解码表代码包括在所述通信数据中并且由三进制值表示，以及

编码表存储单元，存储多个编码表并且输出由所述编码表代码指定的编码表，

其中所述多个编码表中的每个编码表包括与所述传输设备中使用的所述多个解码表相同的内容，并且所述多个编码表代码中的每个编码表代码描述与由相同代码指定的所述解码表相同的内容，以及

其中所述第二编码器根据从所述编码表存储单元供应的所述编码表将所述三进制数据转换为二进制数据。

11.根据权利要求10的半导体器件，

其中所述通信数据包括调制表代码，所述调制表代码表示传输信号定义表，所述传输信号定义表定义所述传输信号的信号改变模式，以及所述三进制数据；

其中所述接收信号定义表存储单元输出由在所述先前通信周期中接收的所述调制码表指定的所述接收信号定义表，直到开始接收所述当前通信周期中的所述三进制数据为止；以及

其中所述固定编码器根据从所述接收信号定义表存储单元输出的所述接收信号定义表确定所述解码表代码，所述解码表代码包括在所述通信数据中并且由所述三进制值表示，以及将确定的所述解码表代码转换为二进制值，从而输出所述编码表代码。

12.一种通信系统，包括：

传输设备；以及

接收设备，接收从所述传输设备传输的信号；

其中所述传输设备包括：

解码器，将第一预先确定的长度的二进制数据转换为第二预先确定的长度的三进制数据；

传输信号定义表存储单元，其中存储了多个传输信号定义表，所述多个传输信号定义表定义如何调制所述第二预先确定的长度的三进制数据；

表更新单元，基于所述第二预先确定的长度的三进制数据选择所述多个传输信号定义表中的一个传输信号定义表；以及

串行传输单元，输出调制的三进制数据，所述调制的三进制数据通过基于所述多个传输信号定义表中的一个传输信号定义表调制第二预先确定的长度的三进制数据生成，以及所述多个传输信号定义表中的一个传输信号定义表，

其中所述接收设备包括；

接收信号定义表存储单元，存储与所述传输信号定义表中的每个传输信号定义表相对应的多个接收信号定义表；

串行接收单元，接收通信数据，所述通信数据包括所述调制的三进制数据和第一接收信号定义表，所述第一接收信号定义表与用于从所述多个接收信号定义表生成所述调制的三进制数据的所述多个传输信号定义表相对应，以及向后续阶段的电路传输接收的所述通信数据，

第一编码器，基于所述第一接收信号定义表将所述调制的三进制数据转换为所述第二预先确定的长度的三进制数据；以及

第二编码器，将所述第二预先确定的长度的三进制数据转换为第一预先确定的长度的二进制数据。

Images