JP2020005224A - 半導体装置及び通信システム - Google Patents
半導体装置及び通信システム Download PDFInfo
- Publication number
- JP2020005224A JP2020005224A JP2018125926A JP2018125926A JP2020005224A JP 2020005224 A JP2020005224 A JP 2020005224A JP 2018125926 A JP2018125926 A JP 2018125926A JP 2018125926 A JP2018125926 A JP 2018125926A JP 2020005224 A JP2020005224 A JP 2020005224A
- Authority
- JP
- Japan
- Prior art keywords
- ternary
- data
- transmission
- signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/50—Network services
- H04L67/56—Provisioning of proxy services
- H04L67/565—Conversion or adaptation of application format or content
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
Description
実施の形態2では、送信処理回路10及び受信処理回路20の別の形態となる送信処理回路30及び受信処理回路40を含む通信システム2について説明する。なお、実施の形態2の説明において、実施の形態1と同じ構成要素については実施の形態1と同じ符号を付して説明を省略する。
送信側装置と
前記送信側装置と第1の信号線及び第2の信号線を介して通信する受信側装置とを有し、
前記送信側装置は、
2進数で表現される2進送信データを受信して、当該2進送信データを3進数で表現される3進送信データを生成し、前記第1の信号線と第2の信号線を伝達する信号の論理レベルの変化の組み合わせによって3進数の値を表現して前記受信側装置に送信する送信処理回路を有し、
前記受信側装置は、
受信した前記3進送信データをエンコードして前記2進送信データに対応し、かつ、2進数で表現される2進受信データを生成する受信処理回路を有し、
送信処理回路は、前記第1の信号線及び第2の信号線を伝達する2信号の論理レベルが両方変化する第1の状態エッジと、前記第1の信号線及び第2の信号線の一方が変化する第2の状態エッジと、前記第1の信号線及び第2の信号線の他方が変化する第3の状態エッジを用いて前記3進送信データを送信する場合、前記2進送信データの値によらず、前記第1の状態エッジの発生確率が最も小さくなるように、前記2進送信データを前記3進送信データに変換する通信システム。
10、30 送信処理回路
11、31 デコーダ
12、32 テーブル更新処理部
13、33 送信信号定義テーブル格納部
14、34 シリアル送信部
20、40 受信処理回路
21、41 シリアル受信部
22、42 受信信号定義テーブル格納部
23、43 第1のエンコーダ
24、44 第2のエンコーダ
35 送信データ解析部
36 デコードテーブル格納部
37 固定デコーダ
45 固定エンコーダ
46 エンコードテーブル格納部
Dbin_TX 2進送信データ
Dter_TX 3進送信データ
Drx 受信データ
Dter_RX 3進受信データ
Dbin_RX 2進受信データ
S1 変調テーブルコード
S2 変調テーブルコード
S3 デコードテーブルコード
S4 デコードテーブルコード
SET_TX 送信信号定義テーブル
SET_RX 受信信号定義テーブル
DEC_N デコードテーブルコード
ENC_N デコードテーブルコード
TBL_dec デコードテーブル
TBL_enc エンコードテーブル
SL0 第1の信号線
SL1 第2の信号線
Claims (17)
- 自装置と受信側装置との間を接続する第1の信号線が接続される第1の端子と、
前記自装置と前記受信側装置との間を接続する第2の信号線が接続される第2の端子と、
2進数で表現された2進送信データを3進数で表現された3進送信データに変換するデコーダと、
前記第1の信号線及び前記第2の信号線を伝達する送信信号の論理レベルを前記3進送信データの各値に応じてどのように変化させるかを定義する送信信号定義テーブルが格納される送信信号定義テーブル格納部と、
前記送信信号定義テーブルと前記3進送信データとに基づき前記第1の信号線及び前記第2の信号線を伝達する前記送信信号の電圧レベルを変化させて前記3進送信データを含む通信データを出力するシリアル送信部と、
前記3進送信データを表す3進値のうち最も出現頻度が低い値に対応する前記送信信号の変化定義値に、前記送信信号の論理レベルの変化が多い定義値を当てはめて前記送信信号定義テーブルを更新するテーブル更新処理部と、
を有する半導体装置。 - 前記送信信号定義テーブル格納部には、前記変化定義値と前記3進値との対応付けが異なる複数の前記送信信号定義テーブルが含まれ、
前記テーブル更新処理部は、前記3進送信データを表す3進値のうち出現頻度が最も低い値に対応する前記変化定義値が前記送信信号の論理レベルの変化が多い定義値となる前記送信信号定義テーブルを複数の前記送信信号定義テーブルから選択して、前記シリアル送信部に与える請求項1に記載の半導体装置。 - 前記シリアル送信部は、前記シリアル送信部に与えられた前記送信信号定義テーブルを示す変調テーブルコードを格納する通信設定コード領域と、前記3進送信データを格納するデータ領域とを含む前記通信データを生成する請求項2に記載の半導体装置。
- 複数のデコードテーブルを格納するデコードテーブル格納部と、
前記2進送信データに含まれる値のうち連続する所定の数の値を1つのデータ群とし、前記データ群毎に値の遷移を解析し、解析結果に応じて前記複数のデコードテーブルに含まれるデコードテーブルの1つを指定するデコードテーブルコードを出力する送信データ解析部と、を更に有し、
前記複数のデコードテーブルに含まれるデコードテーブルは、それぞれ、
前記2進送信データのうち前記データ群に含まれる数と同じ数の連続する値の遷移が記述される第1の列と、
前記第1の列に対応する3進数を示す3進シンボルが記述される第2の列と、
前記3進送信データを表す第1の値から第3の値のうち第1の値と第2の値の組み合わせにより表現される前記3進シンボルが記述される前記第2の列が含まれる低トグル領域と、
前記第1の値から前記第3の値の組み合わせにより表現される前記3進シンボルが記述される前記第2の列が含まれる高トグル領域と、を有し、
前記送信データ解析部は、前記データ群に含まれる連続する値の遷移のうち出現頻度が高いデータ群の値が前記低トグル領域に対応する前記第1の列に記述されるデコードテーブルを示すデコードテーブルコードを前記デコードテーブル格納部に与え、
前記デコードテーブル格納部は、前記送信データ解析部が出力する前記デコードテーブルコードが示す前記デコードテーブルを前記デコーダに与え、
前記デコーダは、前記デコードテーブル格納部から与えられた前記デコードテーブルに基づき前記2進送信データを前記3進送信データに変換する請求項1に記載の半導体装置。 - 前記デコードテーブルコードを予め決められたルールに従って3進数に変換する固定デコーダを有する請求項4に記載の半導体装置。
- 前記シリアル送信部は、前記2進送信データを前記第1の端子及び前記第2の端子から出力する場合、前記第1の端子から前記2進送信データを出力し、第2の端子から前記2進送信データの同期クロック信号を出力する請求項1に記載の半導体装置。
- 自装置と送信側装置との間を接続する第1の信号線が接続される第1の端子と、
前記自装置と前記送信側装置との間を接続する第2の信号線が接続される第2の端子と、
前記第1の端子及び前記第2の端子を介して3進数で表現された3進送信データを含む通信データを受信して後段の回路に伝達するシリアル受信部と、
前記3進送信データを受信した際の前記第1の信号線及び前記第2の信号線を伝達して入力される受信信号の論理レベルの変化パターンと当該変化パターンに対応付けられる前記3進数の各値との関係を示した受信信号定義テーブルを複数格納する受信信号定義テーブル格納部と、
前記受信信号定義テーブル格納部から与えられた前記受信信号定義テーブルに従って、前記シリアル受信部が受信した前記受信信号を3進数で表現された3進受信データに変換する第1のエンコーダと、
前記3進受信データを2進数で表現された2進受信データに変換する第2のエンコーダと、
を有する半導体装置。 - 前記通信データには、前記受信信号の信号変化パターンを定義した送信信号定義テーブルを指定する変調テーブルコードと、前記3進送信データと、が含まれ、
前記受信信号定義テーブル格納部は、
前記送信側装置で用いられ、かつ、前記送信信号の信号変化パターンと3進値との関係を記述した複数の送信信号定義テーブルと同じ内容の複数の前記受信信号定義テーブルを格納し、
前記変調テーブルコードにより指定される前記受信信号定義テーブルを前記第1のエンコーダに送信する請求項7に記載の半導体装置。 - 前記受信信号定義テーブル格納部は、前の通信サイクルで受信した前記変調テーブルコードで指定される前記受信信号定義テーブルに記載された変換ルールに従って現通信サイクルで受信した前記変調テーブルコードを判定する請求項8に記載の半導体装置。
- 前記通信データに含まれ、かつ、3進値で表現されるデコードテーブルコードを2進数で表されるエンコードテーブルコードに変換する固定エンコーダと、
複数のエンコードテーブルを格納し、前記エンコードテーブルコードにより指定されるエンコーディングテーブルを出力するエンコードテーブル格納部と、を有し、
前記複数のエンコードテーブルは、いずれも、前記送信側装置で用いられる複数のデコードテーブルと同じ内容を含み、複数のエンコードテーブルコードのそれぞれは、同一のコードにより指定される前記前記デコードテーブルと同一の内容が記述され、
前記第2のエンコーダは、前記エンコードテーブル格納部から与えられる前記エンコードテーブルに従って前記3進受信データを2進受信データに変換する請求項7に記載の半導体装置。 - 前記通信データには、前記送信信号の信号変化パターンを定義した送信信号定義テーブルを示す変調テーブルコードと、前記3進送信データと、が含まれ、
前記受信信号定義テーブル格納部は、現通信サイクルの前記3進送信データの受信が開始されるまでの期間は、前の通信サイクルで受信した前記変調コードテーブルで指定される前記受信信号定義テーブルを出力し、
前記固定エンコーダは、前記受信信号定義テーブル格納部から出力される前記受信信号定義テーブルに従って前記通信データに含まれ、かつ、前記3進値で表現される前記デコードテーブルコードを判別し、判別したデコードテーブルコードを2進値に変換することで、前記エンコードテーブルコードを出力する請求項10に記載の半導体装置。 - 前記シリアル受信部は、2進数で表現される2進送信データを前記第1の端子及び前記第2の端子を介して受信する場合、前記第1の端子により前記2進送信データを受信し、第2の端子により前記2進送信データの同期クロック信号を受信し、前記同期クロック信号により取り込んだ前記2進送信データを後段の回路に出力する請求項7に記載の半導体装置。
- 送信側装置と
前記送信側装置と第1の信号線及び第2の信号線を介して通信する受信側装置とを有し、
前記送信側装置は、
2進数で表現された2進送信データを3進数で表現された3進送信データに変換するデコーダと、
前記第1の信号線及び前記第2の信号線を伝達する送信信号の論理レベルを前記3進送信データの各値に応じてどのように変化させるかを定義する送信信号定義テーブルが格納される送信信号定義テーブル格納部と、
前記送信信号定義テーブルと前記3進送信データとに基づき前記第1の信号線及び前記第2の信号線を伝達する前記送信信号の電圧レベルを変化させて前記3進送信データを含む通信データを出力するシリアル送信部と、
前記3進送信データを表す3進値のうち最も出現頻度が低い値に対応する前記送信信号の変化定義値に、前記送信信号の論理レベルの変化が多い定義値を当てはめて前記送信信号定義テーブルを更新するテーブル更新処理部と、を有し、
前記受信側装置は、
前記第1の信号線及び前記第2の信号線を介して3進数で表現された3進送信データを含む通信データを受信して後段の回路に伝達するシリアル受信部と、
前記3進送信データを受信した際の前記第1の信号線及び前記第2の信号線を伝達して入力される受信信号の論理レベルの変化パターンと当該変化パターンに対応付けられる前記3進数の各値との関係を示した受信信号定義テーブルを複数格納する受信信号定義テーブル格納部と、
前記受信信号定義テーブル格納部から与えられた前記受信信号定義テーブルに従って、前記シリアル受信部が受信した前記受信信号を3進数で表現された3進受信データに変換する第1のエンコーダと、
前記3進受信データを2進数で表現された2進受信データに変換する第2のエンコーダと、
を有する通信システム。 - 前記送信信号定義テーブル格納部には、前記変化定義値と前記3進値との対応付けが異なる複数の前記送信信号定義テーブルが含まれ、
前記テーブル更新処理部は、前記3進送信データを表す3進値のうち出現頻度が最も低い値に対応する前記変化定義値が前記送信信号の論理レベルの変化が多い定義値となる前記送信信号定義テーブルを複数の前記送信信号定義テーブルから選択して、前記シリアル送信部に与え、
前記シリアル送信部は、前記通信データに、前記3進送信データと、前記送信側装置が前記3進送信データに対して適用する前記送信信号定義テーブルを指定する変調テーブルコードと、を含めて前記通信データを生成し、
前記シリアル受信部は、受信した前記通信データに含まれる前記変調テーブルコードを前記受信信号定義テーブル格納部に与え、
前記受信信号定義テーブル格納部は、
前記送信側装置で用いられ、かつ、前記送信信号の信号変化パターンを記述した複数の送信信号定義テーブルと同じ内容の複数の前記受信信号定義テーブルを格納し、
前記変調テーブルコードにより指定される前記受信信号定義テーブルを前記第1のエンコーダに与え
前記第1のエンコーダは、与えられた前記受信信号定義テーブルに基づき前記通信データに含まれる3進送信データに対応する前記3進受信データを生成する請求項13に記載の通信システム。 - 前記送信側装置は、
複数のデコードテーブルを格納するデコードテーブル格納部と、
前記2進送信データに含まれる値のうち連続する所定の数の値を1つのデータ群とし、前記データ群毎に値の遷移を解析し、解析結果に応じて前記複数のデコードテーブルに含まれるデコードテーブルの1つを指定するデコードテーブルコードを出力する送信データ解析部と、を更に有し、
前記複数のデコードテーブルに含まれるデコードテーブルは、それぞれ、
前記2進送信データのうち前記データ群に含まれる数と同じ数の連続する値の遷移が記述される第1の列と、
前記第1の列に対応する3進数を示す3進シンボルが記述される第2の列と、
前記3進送信データを表す第1の値から第3の値のうち第1の値と第2の値の組み合わせにより表現される前記3進シンボルが記述される前記第2の列が含まれる低トグル領域と、
前記第1の値から前記第3の値の組み合わせにより表現される前記3進シンボルが記述される前記第2の列が含まれる高トグル領域と、を有し、
前記送信データ解析部は、前記データ群に含まれる連続する値の遷移のうち出現頻度が高いデータ群の値が前記低トグル領域に対応する前記第1の列に記述されるデコードテーブルを示すデコードテーブルコードを前記デコードテーブル格納部に与え、
前記デコードテーブル格納部は、前記送信データ解析部が出力する前記デコードテーブルコードが示す前記デコードテーブルを前記デコーダに与え、
前記デコーダは、前記デコードテーブル格納部から与えられた前記デコードテーブルに基づき前記2進送信データを前記3進送信データに変換し、
前記受信側装置は、
前記通信データに含まれ、かつ、3進値で表現されるデコードテーブルコードを2進数で表されるエンコードテーブルコードに変換する固定エンコーダと、
複数のエンコードテーブルを格納し、前記エンコードテーブルコードにより指定されるエンコードテーブルを出力するエンコードテーブル格納部と、を有し、
前記複数のエンコードテーブルは、いずれも、前記送信側装置で用いられる複数のデコードテーブルと同じ内容を含み、複数のエンコードテーブルコードのそれぞれは、同一のコードにより指定される前記前記デコードテーブルと同一の内容が記述され、
前記第2のエンコーダは、前記エンコードテーブル格納部から与えられる前記エンコードテーブルに従って前記3進受信データを2進受信データに変換する請求項13に記載の通信システム。 - 前記送信側装置は、
前記デコードテーブルコードを予め決められたルールに従って3進数に変換する固定デコーダを有し、
前記通信データには、前記送信信号の信号変化パターンを定義した送信信号定義テーブルを示す定義テーブル番号と、3進値で表現された前記デコードテーブルコードと、前記3進送信データが含まれ、
前記受信側装置では、
前記受信信号定義テーブル格納部が、現通信サイクルの前記3進送信データの受信が開始されるまでの期間は、前の通信サイクルで受信した前記変調テーブルコードで指定される前記受信信号定義テーブルを出力し、
前記固定エンコーダは、前記受信信号定義テーブル格納部から出力される前記受信信号定義テーブルに従って前記通信データに含まれる前記デコードテーブルコードの3進値を判別し、判別したデコードテーブルコードを2進値に変換することで、前記エンコードテーブルコードを出力する請求項15に記載の通信システム。 - 前記送信側装置から前記受信側装置に向かって前記通信データとして2進数で表される2進送信データを送信する場合、
前記シリアル送信部は、前記第1の信号線を介して前記2進送信データを出力し、第2の信号線を介して前記2進送信データの同期クロック信号を出力し、
前記シリアル受信部は、前記同期クロック信号により取り込んだ前記2進送信データを後段の回路に出力する請求項13に記載の通信システム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018125926A JP7320927B2 (ja) | 2018-07-02 | 2018-07-02 | 半導体装置及び通信システム |
US16/450,358 US10880135B2 (en) | 2018-07-02 | 2019-06-24 | Semiconductor device and communication |
CN201910575610.7A CN110677450B (zh) | 2018-07-02 | 2019-06-28 | 半导体器件和通信 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018125926A JP7320927B2 (ja) | 2018-07-02 | 2018-07-02 | 半導体装置及び通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020005224A true JP2020005224A (ja) | 2020-01-09 |
JP7320927B2 JP7320927B2 (ja) | 2023-08-04 |
Family
ID=69055488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018125926A Active JP7320927B2 (ja) | 2018-07-02 | 2018-07-02 | 半導体装置及び通信システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US10880135B2 (ja) |
JP (1) | JP7320927B2 (ja) |
CN (1) | CN110677450B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10985954B1 (en) * | 2019-11-05 | 2021-04-20 | Samsung Electronics Co., Ltd. | Data transmission devices with efficient ternary-based data transmission capability and methods of operating same |
KR20220032143A (ko) * | 2020-09-07 | 2022-03-15 | 주식회사 엘엑스세미콘 | 터치 센싱 장치 및 이를 구동하는 방법 |
KR20230099158A (ko) * | 2021-12-27 | 2023-07-04 | 주식회사 엘엑스세미콘 | 터치 센싱 장치 및 터치 디스플레이 구동장치 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4357634A (en) * | 1979-10-01 | 1982-11-02 | Chung David H | Encoding and decoding digital information utilizing time intervals between pulses |
JPH07202709A (ja) * | 1993-12-28 | 1995-08-04 | Sony Corp | データ変調方法、復調方法、変調装置、復調装置、記録方法および再生方法 |
JP2000115261A (ja) * | 1998-10-08 | 2000-04-21 | Sony Corp | データ伝送システム |
JP2004172971A (ja) * | 2002-11-20 | 2004-06-17 | Nec Electronics Corp | エンコーダ、デコーダおよびデータ転送装置 |
JP2015220576A (ja) * | 2014-05-16 | 2015-12-07 | 富士通株式会社 | 電子回路および電子装置 |
JP2016539533A (ja) * | 2013-10-09 | 2016-12-15 | クアルコム,インコーポレイテッド | CCIeプロトコルを介したエラー検出能力 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4506252A (en) * | 1981-05-05 | 1985-03-19 | Sperry Corporation | Ternary data encoding system |
US5633631A (en) * | 1994-06-27 | 1997-05-27 | Intel Corporation | Binary-to-ternary encoder |
FR2825538A1 (fr) * | 2001-05-31 | 2002-12-06 | Cit Alcatel | Procede de codage consistant a coder un mot binaire selon une pluralite de tables de codage |
JP3957679B2 (ja) * | 2002-12-18 | 2007-08-15 | 日本電気株式会社 | 符号化変調方法および変調装置、復調方法および復調装置、情報記録媒体 |
JP2004207942A (ja) | 2002-12-25 | 2004-07-22 | Sony Corp | データ転送装置とデータ転送方法 |
JP2011041059A (ja) * | 2009-08-12 | 2011-02-24 | Sony Corp | 符号化装置、情報処理装置、符号化方法、及びデータ伝送方法 |
KR102175762B1 (ko) * | 2011-01-14 | 2020-11-09 | 지이 비디오 컴프레션, 엘엘씨 | 엔트로피 인코딩 및 디코딩 방식 |
US8781022B1 (en) * | 2013-03-01 | 2014-07-15 | Au Optronics Corporation | Methods for multi-level data transmission |
KR102217030B1 (ko) * | 2014-09-12 | 2021-02-19 | 삼성전자주식회사 | 무선 통신 시스템에서 신호 송수신을 위한 변조/복조 장치 및 방법 |
CN104753843A (zh) * | 2014-10-20 | 2015-07-01 | 西北工业大学 | 一种基于h12qam调制的非二进制通信系统及通信方法 |
US10171228B2 (en) * | 2015-03-19 | 2019-01-01 | Sony Corporation | Receiving circuit, electronic device, transmission/reception system, and receiving circuit control method |
-
2018
- 2018-07-02 JP JP2018125926A patent/JP7320927B2/ja active Active
-
2019
- 2019-06-24 US US16/450,358 patent/US10880135B2/en active Active
- 2019-06-28 CN CN201910575610.7A patent/CN110677450B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4357634A (en) * | 1979-10-01 | 1982-11-02 | Chung David H | Encoding and decoding digital information utilizing time intervals between pulses |
JPH07202709A (ja) * | 1993-12-28 | 1995-08-04 | Sony Corp | データ変調方法、復調方法、変調装置、復調装置、記録方法および再生方法 |
JP2000115261A (ja) * | 1998-10-08 | 2000-04-21 | Sony Corp | データ伝送システム |
JP2004172971A (ja) * | 2002-11-20 | 2004-06-17 | Nec Electronics Corp | エンコーダ、デコーダおよびデータ転送装置 |
JP2016539533A (ja) * | 2013-10-09 | 2016-12-15 | クアルコム,インコーポレイテッド | CCIeプロトコルを介したエラー検出能力 |
JP2015220576A (ja) * | 2014-05-16 | 2015-12-07 | 富士通株式会社 | 電子回路および電子装置 |
Non-Patent Citations (1)
Title |
---|
MIPI ALLIANCE,INC., SPECIFICATION FOR I3C IMPROVED INTER INTEGRATED CIRCUIT VERSION 1.0, JPN6022012797, 23 December 2016 (2016-12-23), ISSN: 0004742071 * |
Also Published As
Publication number | Publication date |
---|---|
US10880135B2 (en) | 2020-12-29 |
CN110677450B (zh) | 2024-05-14 |
JP7320927B2 (ja) | 2023-08-04 |
US20200007364A1 (en) | 2020-01-02 |
CN110677450A (zh) | 2020-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110677450B (zh) | 半导体器件和通信 | |
TWI575488B (zh) | 顯示裝置用資料傳送系統、顯示裝置用資料傳送方法、及顯示裝置 | |
JP6603435B2 (ja) | アクティブスタイラス及びセンサコントローラを含むシステムで実行される方法、センサコントローラ、並びにアクティブスタイラス | |
CN109039553B (zh) | 信号检测方法、组件及显示装置 | |
CN103141066A (zh) | 发送电路、接收电路、发送方法、接收方法、通信系统及其通信方法 | |
JP2010122945A (ja) | 半導体装置及び通信装置 | |
JP4529714B2 (ja) | Dll回路サンプリングタイミング調整システム及びその方法並びにそれに用いる送受信装置 | |
JP2009005324A (ja) | 信号エンコーダ及び信号デコーダ | |
JP5365132B2 (ja) | 直列信号の受信装置、直列伝送システム、直列伝送方法、直列信号の送信装置 | |
US9319178B2 (en) | Method for using error correction codes with N factorial or CCI extension | |
US10237053B2 (en) | Semiconductor device and data synchronization method | |
KR102223031B1 (ko) | 향상된 브레이드 클락 시그널링을 이용한 차동 신호 처리장치 | |
US20220117055A1 (en) | Led drive control circuitry, electronic circuitry, and led drive control method | |
CN110620635A (zh) | 解码方法、设备及可读存储介质 | |
US6577684B1 (en) | Transmission/reception method and device where information is encoded and decoded according to rules defined based on a relation between a previously-generated multilevel code and a currently generated multilevel | |
US11870727B2 (en) | Method for transmitting uplink signal and communications apparatus | |
JP4361046B2 (ja) | 移動端末機のビデオ通話データ符号化方法 | |
CN110224805B (zh) | 用于数据接收的设备和方法 | |
CN111435872B (zh) | 一种harq-ack反馈方法及终端 | |
US5453789A (en) | Moving-image signal encoding apparatus | |
US20190116072A1 (en) | Semiconductor device | |
US20200186297A1 (en) | Electronic transceiver device, method and computer program for decoding control information | |
US20030172338A1 (en) | Transmission apparatus and transmission method with simplified rate conversion | |
US20240097950A1 (en) | Transmission device and reception device | |
US9106460B1 (en) | Running disparity computation predictor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7320927 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |