CN110537397A - 模块 - Google Patents

模块 Download PDF

Info

Publication number
CN110537397A
CN110537397A CN201880025995.3A CN201880025995A CN110537397A CN 110537397 A CN110537397 A CN 110537397A CN 201880025995 A CN201880025995 A CN 201880025995A CN 110537397 A CN110537397 A CN 110537397A
Authority
CN
China
Prior art keywords
component
mentioned
interarea
sealing resin
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880025995.3A
Other languages
English (en)
Other versions
CN110537397B (zh
Inventor
藤井亮宏
森本裕太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110537397A publication Critical patent/CN110537397A/zh
Application granted granted Critical
Publication of CN110537397B publication Critical patent/CN110537397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种模块，部件难以受到由从其他部件产生的不必要电磁波引起的影响，能够进行稳定的动作。模块(1)具备：基板(2)；第一部件(3)以及第二部件(4)，安装于基板(2)的一个主面(2a)；密封树脂层(5)，密封第一部件(3)和第二部件(4)；以及屏蔽层(6)，覆盖密封树脂层(5)的一部分，在从垂直于一个主面(2a)的方向观察的俯视时，在第一部件(3)与第二部件(4)之间，从包含密封树脂层(5)的上表面(5a)的面朝向一个主面(2a)在密封树脂层(5)形成有凹陷(15)，屏蔽层(6)未设置于密封树脂层(5)的凹陷(15)。

Description

模块
技术领域
本发明涉及具有抑制由安装于基板的部件间的不必要电磁波引起的干扰的构造的模块。
背景技术
在基板上安装有多个部件的模块中，为了抑制由部件间的不必要电磁波引起的干扰，有在部件间设置屏蔽部的情况。作为这样的在部件间设置有屏蔽部的模块，例如有图13所示的专利文献1所记载的电路模块100。
电路模块100具备布线基板110、配置在布线基板110上的多个电子部件120、密封各电子部件120的密封层130、以及覆盖密封层130的导电性屏蔽140。
导电性屏蔽140具有第一屏蔽部141、第二屏蔽部142、以及第三屏蔽部143。第一屏蔽部141以及第二屏蔽部142构成为覆盖密封层130的外表面(包含密封层130的上表面以及侧面的表面)，作为电路模块100的外部屏蔽发挥作用。第三屏蔽部143设置于密封层130的槽部131，作为电路模块100的内部屏蔽发挥作用。
专利文献1：日本特开2016－72411号公报(参照第0043段、第0060段、图2)
然而，在上述的电路模块100中，在密封层130的槽部131设置有第三屏蔽部143，例如有从电子部件120发出的不必要电磁波残留在电路模块100内，其他电子部件120受到由该不必要电磁波引起的影响而不能稳定地动作的可能。
发明内容
本发明是鉴于上述的课题而完成的，其目的在于提供一种部件难以受到由从其他部件产生的不必要电磁波引起的影响，能够进行稳定的动作的模块。
为了实现上述的目的，本发明的模块的特征在于，具备：基板；第一部件和第二部件，安装于上述基板的一个主面；密封树脂层，密封上述第一部件和上述第二部件；以及屏蔽层，覆盖上述密封树脂层的一部分，在上述密封树脂层形成有凹陷，在从垂直于上述一个主面的方向观察的俯视时，上述凹陷至少形成于上述第一部件与上述第二部件之间，且从上述密封树脂层中的与上述一个主面对置的面相反侧的面朝向上述一个主面，上述屏蔽层形成于上述密封树脂层的凹陷内部以外。
根据该结构，在设置于第一部件与第二部件之间的凹陷未设置屏蔽层。因此，第一部件以及第二部件中的一个部件发出的不必要电磁波从形成于密封树脂层的凹陷有效地射出至模块外，而难以到达第一部件以及第二部件中的另一个部件。由此，另一个部件难以受到从一个部件产生的不必要电磁波的影响，能够进行稳定的动作。
另外，也可以为在上述一个主面形成有电极，在从垂直于上述一个主面的方向观察的俯视时，上述凹陷在上述密封树脂层的与上述电极重叠的区域中到达上述一个主面。根据该结构，从形成于基板的一个主面的电极产生的不必要电磁波容易从密封树脂层的凹陷射出至模块外，第一部件以及第二部件难以受到从形成于基板的一个主面的电极产生的不必要电磁波的影响，能够进行稳定的动作。
另外，也可以为在从垂直于上述一个主面的方向观察的俯视时，上述凹陷形成于上述第一部件的外侧，且在上述第一部件与上述第二部件之间通过，并包围该第一部件的整周。根据该结构，从第一部件以及第二部件中的一个部件产生的不必要电磁波难以到达第一部件以及第二部件中的另一个部件，另一个部件难以受到从一个部件产生的不必要电磁波的影响，能够进行稳定的动作。
另外，也可以为在上述基板的上述一个主面还具备屏蔽部件，在从垂直于上述一个主面的方向观察的俯视时，上述屏蔽部件安装于比上述凹陷的侧壁面中的上述第一部件侧的侧壁面靠内侧且上述第一部件与上述第二部件之间，上述屏蔽部件具有从该屏蔽部件的与上述一个主面对置的面到该屏蔽部件的与该对置的面相反侧的面的导通部，该导通部在上述屏蔽部件的上述对置的面侧与形成于上述基板的接地电极连接，在上述密封树脂层还形成有贯通孔，在从垂直于上述一个主面的方向观察的俯视时，上述贯通孔形成于与上述屏蔽部件重叠的区域的至少一部分，且从上述密封树脂层中的与上述一个主面对置的面相反侧的面朝向上述屏蔽部件的上述相反侧的面到达上述屏蔽部件，上述屏蔽层在该贯通孔与上述屏蔽部件连接。根据该结构，由于屏蔽层经由屏蔽部件与接地电极连接，所以在第一部件产生的不必要电磁波难以泄露到外部。另外，由于屏蔽部件和屏蔽层中的覆盖贯通孔的部分，第二部件进一步难以受到从第一部件产生的不必要电磁波的影响，能够进行进一步稳定的动作。
另外，也可以为在从垂直于上述一个主面的方向观察的俯视时，上述凹陷形成为从上述密封树脂层的一个侧面到另一个侧面在上述第一部件与上述第二部件之间通过。根据该结构，从第一部件以及第二部件中的一个部件产生的不必要电磁波难以到达第一部件以及第二部件中的另一个部件，另一个部件难以受到从一个部件产生的不必要电磁波的影响，能够进行稳定的动作。
另外，也可以为在从垂直于上述一个主面的方向观察的俯视时，在通过被上述凹陷划分而形成的与上述第一部件重叠的第一区域和与上述第二部件重叠的第二区域中的一方不设置上述屏蔽层。根据该结构，从第一部件以及第二部件中的一个部件产生的不必要电磁波也从凹陷形成面中的被凹陷划分出的第一区域以及第二区域中的未设置屏蔽层的区域射出至模块外，更加难以到达第一部件以及第二部件中的另一个部件，从而另一个部件能够进行更加稳定的动作。
另外，也可以为在从垂直于上述一个主面的方向观察的俯视时，与上述凹陷一起包围上述第一部件的第一侧面部和与上述凹陷一起包围上述第二部件的第二侧面部中的一方不设置上述屏蔽层。根据该结构，从第一部件以及第二部件中的一个部件产生的不必要电磁波也从密封树脂层的侧面中的被凹陷划分出的第一侧面部以及第二侧面部中的未设置屏蔽层的一方射出至模块外，更加难以到达第一部件以及第二部件中的另一个部件，从而另一个部件能够进行更加稳定的动作。
另外，也可以为在从垂直于上述一个主面的方向观察的俯视时，上述凹陷形成为从上述密封树脂层的一个侧面朝向另一个侧面且到未到达该另一个侧面的位置为止，在上述第一部件与上述第二部件之间通过，在上述密封树脂层的上述一个侧面未设置上述屏蔽层。根据该结构，从第一部件以及第二部件中的一个部件产生的不必要电磁波也从密封树脂层的一个侧面射出至模块外，更加难以到达第一部件以及第二部件中的另一个部件，从而另一个部件能够进行更加稳定的动作。
另外，也可以为具备：第三部件，安装于上述基板的另一个主面；以及其他密封树脂层，密封上述第三部件。根据该结构，在基板的一个主面以及另一个主面安装有部件的模块中，从第一部件以及第二部件中的一个部件产生的不必要电磁波也难以到达第一部件以及第二部件中的另一个部件，另一个部件难以受到从一个部件产生的不必要电磁波的影响，能够进行稳定的动作。
根据本发明，在从垂直于一个主面的方向观察的俯视时，在密封树脂层至少在第一部件与第二部件之间形成有凹陷，并在密封树脂层的凹陷内部以外形成有屏蔽层。因此，第一部件以及第二部件中的一个部件发出的不必要电磁波从形成于密封树脂层的凹陷有效地射出至模块外，难以到达第一部件以及第二部件中的另一个部件。由此，另一个部件难以受到从一个部件产生的不必要电磁波的影响，能够进行稳定的动作。
附图说明
图1(a)是本发明的第一实施方式所涉及的模块的俯视图，图1(b)是图1(a)的A－A剖视图。
图2是本发明的第一实施方式的变形例1所涉及的模块的俯视图。
图3是本发明的第二实施方式所涉及的模块的剖视图。
图4是本发明的第三实施方式所涉及的模块的俯视图。
图5是本发明的第四实施方式所涉及的模块的俯视图。
图6(a)是本发明的第五实施方式所涉及的模块的俯视图，图6(b)是图6(a)的B－B剖视图。
图7(a)是本发明的第六实施方式所涉及的模块的俯视图，图7(b)是图7(a)的C－C剖视图。
图8(a)是本发明的第七实施方式所涉及的模块的俯视图，图8(b)是图8(a)的D－D剖视图。
图9是本发明的第七实施方式的变形例1所涉及的模块的俯视图。
图10(a)是本发明的第八实施方式所涉及的模块的俯视图，图10(b)是图10(a)的E－E剖视图。
图11是本发明的第九实施方式所涉及的模块的剖视图。
图12(a)是本发明的第十实施方式所涉及的模块的俯视图，图12(b)是图12(a)的F－F剖视图。
图13是以往的模块的剖视图。
具体实施方式
＜第一实施方式＞
参照图1对本发明的第一实施方式所涉及的模块1进行说明。此外，图1(a)是第一实施方式所涉及的模块1的俯视图，图1(b)是图1(a)的A－A剖视图。
第一实施方式所涉及的模块1例如搭载于电子设备的母基板等。模块1具有：基板2、包含安装于基板2的一个主面2a的第一部件3和第二部件4的多个部件、密封包含第一部件3和第二部件4的各部件等的密封树脂层5、以及覆盖密封树脂层5的表面的一部分以及基板2的侧面2c的屏蔽层6。
基板2例如由低温共烧陶瓷、玻璃环氧树脂等形成。在基板2的一个主面2a形成有多个焊盘电极7，在另一个主面2b形成有多个外部电极8，在内部形成有多个内部电极(布线电极、接地电极)9以及导通孔导体10。例如，焊盘电极7经由导通孔导体10与内部电极(布线电极、接地电极)9连接，外部电极8经由导通孔导体10与内部电极(布线电极、接地电极)9连接。此外，接地电极从基板2的侧面2c露出并与屏蔽层6接触。
各焊盘电极7、各外部电极8、各内部电极(布线电极、接地电极)9分别由Cu、Ag、Al等作为电极通常采用的金属形成。另外，各导通孔导体10由Ag、Cu等金属形成。
在第一实施方式中，安装于基板2的一个主面2a的多个部件中的第一部件3是产生电磁波的部件，例如是功率放大器、开关IC、电感器。另外，安装于基板2的一个主面2a的多个部件中的第二部件4是接受电磁波的影响的部件，例如是开关IC、基带IC。包括第一部件3以及第二部件4在内的各部件例如通过连接端子使用焊料11与形成于基板2的一个主面2a的焊盘电极7连接，而安装于基板2的一个主面2a。
密封树脂层5进行密封以覆盖一个主面2a以及包括第一部件3和第二部件4在内的各部件。密封树脂层5能够由含有二氧化硅填料的环氧树脂等作为密封树脂通常采用的树脂形成。另外，为了高导热性，也能够使用含有氧化铝填料等导热率较高的填料的环氧树脂等树脂。
在密封树脂层5形成有凹陷15，在从垂直于一个主面2a的方向观察的俯视时，该凹陷15形成于第一部件3与第二部件4之间，且从包含密封树脂层5的同与一个主面2a对置的面相反侧的距离一个主面2a最远的面(以下，记载为“上表面”。)5a的面朝向一个主面2a。该凹陷15的距离包含上表面5a的面的深度为凹陷15不到达一个主面2a的深度。此外，对于该凹陷15的深度并不特别限定，例如，也可以为凹陷15到达一个主面2a的深度，也可以为到达包含第一部件3的电路安装面或者第二部件4的电路安装面的面与一个主面2a之间的规定位置的深度。
屏蔽层6覆盖密封树脂层5的上表面5a和侧面5b以及基板2的侧面2c。而且，屏蔽层6形成于密封树脂层5的凹陷15内部以外。即，屏蔽层6未设置于密封树脂层5的凹陷15。
屏蔽层6能够由多层结构形成，该多层结构例如具有：层叠于密封树脂层5的上表面5a和侧面5b以及基板2的侧面2c的紧贴层、层叠于紧贴层的导电层、以及层叠于导电层的耐腐蚀层。紧贴层是为了提高导电层与密封树脂层5等的紧贴强度而设置，例如，能够由SUS等金属形成。导电层是负责屏蔽层6的实际的屏蔽功能的层，例如，能够由Cu、Ag、Al中的任意的金属形成。耐腐蚀层是为了防止导电层被腐蚀、或划伤而设置，例如，能够由SUS形成。屏蔽层6的形成例如能够使用溅射方式、蒸镀方式、浆料涂覆方式等。
(模块的制造方法)
接下来，对模块1的制造方法进行说明。
首先，准备在一个主面2a形成有多个焊盘电极7，在另一个主面2b形成有多个外部电极8，并且在内部形成有多个内部电极(布线电极、接地电极)9以及多个导通孔导体10等的基板2的集合体。对于各焊盘电极7、各外部电极8、以及各内部电极(布线电极、接地电极)9而言，能够通过丝网印刷含有Cu、Ag、Al等金属的导电性浆料等来分别形成。另外，对于各导通孔导体10而言，能够在使用激光等形成通孔之后，通过公知的方法来形成。
接下来，使用公知的表面安装技术，在基板2的一个主面2a安装包含第一部件3以及第二部件4的多个部件。例如，在基板2的焊盘电极7中的所希望的焊盘电极7上形成焊料11，并在形成有焊料11的焊盘电极7中的对应的焊盘电极7安装各部件，并在安装各部件之后，进行回流处理。此外，在回流处理后根据需要进行基板2的集合体的清洗。
接下来，在基板2的一个主面2a形成成为密封树脂层5的基础的临时的密封树脂层，以覆盖基板2的一个主面2a和安装于该一个主面2a的包括第一部件3以及第二部件4在内的各部件。临时的密封树脂层的形成例如能够使用压铸模方式、压缩成型方式、液状树脂方法、片状树脂方法等。在这里，临时的密封树脂层能够使用通常的含有二氧化硅填料的环氧树脂等作为密封树脂通常采用的树脂。此外，为了使临时的密封树脂层具有较高的导热性，能够使用含有氧化铝填料等导热率较高的填料的环氧树脂等树脂。此外，在形成临时的密封树脂层之前，根据需要进行基板2的集合体的等离子体清洗。
接下来，对临时的密封树脂层的同与一个主面2a对置的面相反侧的面中的、在从垂直于一个主面2a的方向观察的俯视时位于第一部件3与第二部件4之间的规定区域照射激光除去树脂，由此形成设置有凹陷15的密封树脂层5。在这里，作为激光，例如，能够使用UV激光、CO2激光、Green激光等。
接下来，通过切片机或者激光加工，将成为模块1的基础的屏蔽层6形成前的临时的模块单片化。
接下来，对临时的模块形成覆盖密封树脂层5的上表面5a和侧面5b以及基板2的侧面2c的屏蔽层6，模块1的制造工序结束。此外，例如，对临时的模块在密封树脂层5的凹陷15涂布掩模，在该状态下，例如，使用溅射方式、蒸镀方式、浆料涂覆方式等形成屏蔽层6。
根据上述的第一实施方式，在从垂直于一个主面2a的方向观察的俯视时，在密封树脂层5在第一部件3与第二部件4之间形成有凹陷15，在密封树脂层5的凹陷15未设置有屏蔽层6。因此，第一部件3发出的不必要电磁波从凹陷15有效地射出至模块1外，难以到达第二部件4。由此，第二部件4难以受到从第一部件3产生的不必要电磁波的影响，能够进行稳定的动作。
＜变形例1＞
参照图2对本发明的第一实施方式的变形例1所涉及的模块1A进行说明。此外，图2是第一实施方式的变形例1所涉及的模块1A的俯视图。
第一实施方式的变形例1所涉及的模块1A与使用图1说明的第一实施方式所涉及的模块1的不同点为如图2所示，在密封树脂层5A的2处设置有凹陷15、15A的点。此外，通过对与第一实施方式所涉及的模块1相同的结构标注相同附图标记而省略其说明。
在密封树脂层5A，在从垂直于一个主面2a的方向观察的俯视时，在第一部件3与第二部件4之间，从密封树脂层5A的同与一个主面2a对置的面相反侧的距离一个主面2a最远的面(以下，记载为“上表面”。)朝向一个主面2a形成有凹陷15。另外，在密封树脂层5A，在从垂直于一个主面2a的方向观察的俯视时，在作为第一部件3与第二部件4之间以外的部分的第一部件3与第二部件4A之间，从包含密封树脂层5A的上表面的面朝向一个主面2a形成有凹陷15A。此外，第二部件4A为接受电磁波的影响的部件。凹陷15、15A的距离包含密封树脂层5A的上表面的面的深度为凹陷15、15A未到达一个主面2a的深度。此外，对于凹陷15、15A的深度并未特别限定，例如，也可以为凹陷15、15A到达一个主面2a的深度，也可以为到达包含第一部件3的电路安装面或者第二部件4的电路安装面的面与一个主面2a之间的规定位置的深度。
模块1A的屏蔽层6覆盖密封树脂层5A的上表面和侧面以及基板2的侧面2c。其中，在密封树脂层5A的凹陷15、15A未设置屏蔽层6。
此外，在变形例1中，也可以为第一部件3为接受电磁波的影响的部件，第二部件4、4A为产生电磁波的部件。
＜第二实施方式＞
参照图3对本发明的第二实施方式所涉及的模块1B进行说明。此外，图3是第二实施方式所涉及的模块1B的剖视图。
第二实施方式所涉及的模块1B与使用图1说明的第一实施方式所涉及的模块1的不同点为如图3所示，在密封树脂层5B，在从垂直于一个主面2a的方向观察的俯视时，在与形成于基板2的一个主面2a的焊盘电极7B重叠的区域设置有凹陷15B，以使焊盘电极7B从密封树脂层5B露出的点。此外，通过对与第一实施方式所涉及的模块1相同的结构标注相同附图标记而省略其说明。
在密封树脂层5B，从包含密封树脂层5B的同与一个主面2a对置的面相反侧的距离一个主面2a最远的面(以下，记载为“上表面”。)5Ba的面朝向一个主面2a，到到达一个主面2a的位置为止，形成有凹陷15B，且该凹陷15B形成为在从垂直于一个主面2a的方向观察的俯视时，与形成于基板2的一个主面2a的焊盘电极7B重叠。由此，焊盘电极7B从密封树脂层5B露出。此外，焊盘电极7B相当于本发明的“电极”。
屏蔽层6覆盖密封树脂层5B的上表面5Ba和侧面5Bb以及基板2的侧面2c。其中，在密封树脂层5B的凹陷15B、和一个主面2a中的未被密封树脂层5B覆盖的区域2a1未设置有屏蔽层6。换句话说，形成于一个主面2a中的区域2a1的焊盘电极7B露出在外部。
形成于一个主面2a并露出在外部的焊盘电极7B例如经由导通孔导体11B与布线电极9B电连接。
根据上述的第二实施方式，从形成于基板2的一个主面2a的焊盘电极7B产生的不必要电磁波容易从密封树脂层5B的凹陷15B射出到模块1B外。由此，接受电磁波的影响的第二部件4难以受到从形成于基板2的一个主面2a中的区域2a1的焊盘电极7B产生的不必要电磁波的影响，能够进行稳定的动作。
＜第三实施方式＞
参照图4对本发明的第三实施方式所涉及的模块1C进行说明。此外，图4是第三实施方式所涉及的模块1C的俯视图。
第三实施方式所涉及的模块1C与使用图1说明的第一实施方式所涉及的模块1的不同点为如图4所示，在从垂直于一个主面2a的方向观察的俯视时，凹陷15C在密封树脂层5C形成为从密封树脂层5C的一个侧面5Cb1到另一个侧面5Cb2在第一部件3与第二部件4、4C之间通过的点。此外，通过对于与第一实施方式所涉及的模块1相同的结构标注相同附图标记而省略其说明。
在密封树脂层5C，从密封树脂层5C的同与一个主面2a对置的面相反侧的距离一个主面2a最远的面(以下，记载为“上表面”。)朝向一个主面2a形成有凹陷15C，且该凹陷15C形成为在从垂直于一个主面2a的方向观察的俯视时，从密封树脂层5C的一个侧面5Cb1到与该一个侧面5Cb1相交的另一个侧面5Cb2在第一部件3与第二部件4、4C之间通过。此外，第二部件4C是接受电磁波的影响的部件。凹陷15C的距离包含密封树脂层5C的上表面的面的深度为凹陷15C未到达一个主面2a的深度。此外，对于凹陷15C的深度并不特别限定，例如，也可以为凹陷15C到达一个主面2a的深度，也可以为到达包含第一部件3的电路安装面或者第二部件4、4C的电路安装面的面与一个主面2a之间的规定位置的深度。
模块1C的屏蔽层6覆盖密封树脂层5C的上表面和侧面(包含侧面5Cb1、5Cb2)以及基板2的侧面2c。其中，在密封树脂层5C的凹陷15C不设置屏蔽层6。
根据上述的第三实施方式，可获得与第一实施方式相同的效果。
此外，在第三实施方式中，也可以为第一部件3是接受电磁波的影响的部件，第二部件4、4C是产生电磁波的部件。另外，凹陷15C也可以在密封树脂层5C形成为在从垂直于一个主面2a的方向观察的俯视时，从密封树脂层5C的侧面5Cb1到与该侧面5Cb1对置的侧面在第一部件3与第二部件4、4C之间通过。
＜第四实施方式＞
参照图5对本发明的第四实施方式所涉及的模块1D进行说明。此外，图5是第四实施方式所涉及的模块1D的俯视图。
第四实施方式所涉及的模块1D与使用图1说明的第一实施方式所涉及的模块1的不同点为如图5所示，在从垂直于一个主面2a的方向观察的俯视时，凹陷15D被设置在第一部件3的外侧，且在第一部件3与第二部件4、4D之间通过，并包围第一部件3的整周的点。此外，通过对于与第一实施方式所涉及的模块1相同的结构标注相同附图标记而省略其说明。
在密封树脂层5D，从密封树脂层5D的同与一个主面2a对置的面相反侧的距离一个主面2a最远的面(以下，记载为“上表面”。)朝向一个主面2a形成有凹陷15D，在从垂直于一个主面2a的方向观察的俯视时，该凹陷15D形成在第一部件3的外侧，且在第一部件3与第二部件4、4D之间通过，并包围第一部件3的整周。此外，第二部件4D是接受电磁波的影响的部件。凹陷15D的距离包含密封树脂层5D的上表面的面的深度为凹陷15D未到达一个主面2a的深度。此外，对于凹陷15D的深度并不特别限定，例如，也可以为凹陷15D到达一个主面2a的深度，也可以为到达包含第一部件3的电路安装面或者第二部件4、4D的电路安装面的面与一个主面2a之间的规定位置的深度。
模块1D的屏蔽层6覆盖密封树脂层5D的上表面和侧面以及基板2的侧面2c。其中，在密封树脂层5D的凹陷15D不设置屏蔽层6。
根据上述的第四实施方式，可得到与第一实施方式相同的效果。
此外，在第四实施方式中，在密封树脂层5D，凹陷15D被设置为在从垂直于一个主面2a的方向观察的俯视时，位于产生电磁波的第一部件3的外侧，且在第一部件3与接受电磁波的影响的第二部件4、4D之间通过，并包围第一部件3的整周，但并不限定于此，例如也可以为如下方式。也可以在密封树脂层，凹陷被设置为在从垂直于一个主面2a的方向观察的俯视时，位于接受电磁波的影响的部件的外侧，且在接受电磁波的影响的部件与产生电磁波的部件之间通过，并包围接受电磁波的影响的部件的整周。
＜第五实施方式＞
参照图6对本发明的第五实施方式所涉及的模块1E进行说明。此外，图6(a)是第五实施方式所涉及的模块1E的俯视图，图6(b)是图6(a)的B－B剖视图。
本发明的第五实施方式所涉及的模块1E与使用图4说明的第三实施方式所涉及的模块1C的不同点为如图6所示，屏蔽层6E不覆盖密封树脂层5C的同与一个主面2a对置的面相反侧的距离一个主面2a最远的面(以下，记载为“上表面”。)5Ca的一部分的点。此外，通过对于与第三实施方式所涉及的模块1C相同的结构标注相同附图标记而省略其说明。
在从垂直于一个主面2a的方向观察的俯视时，密封树脂层5C的上表面5Ca被凹陷15C分为与第一部件3重叠的一侧的第一区域5Ca1和与第二部件4、4C重叠的一侧的第二区域5Ca2。
屏蔽层6E覆盖密封树脂层5C的上表面5Ca的第二区域5Ca2和侧面5Cb(包含侧面5Cb1、5Cb2)以及基板2的侧面2c。其中，在密封树脂层5C的凹陷15C以及密封树脂层5C的上表面5Ca的第一区域5Ca1不设置屏蔽层6E。
根据上述的第五实施方式，从第一部件3产生的电磁波从凹陷15C射出至模块1E外，并且也从密封树脂层5C的上表面5Ca中的未设置有屏蔽层6E的第一区域5Ca1射出至模块1E外，更加难以到达第二部件4、4C。由此，第二部件4、4C更加难以受到从第一部件3产生的不必要电磁波的影响，能够进行更加稳定的动作。
此外，在第五实施方式中，在从垂直于一个主面2a的方向观察的俯视时，在密封树脂层5C的上表面5Ca，在与接受电磁波的影响的第二部件4、4C重叠的一侧的第二区域5Ca2设置屏蔽层6E，在与产生电磁波的第一部件3重叠的一侧的第一区域5Ca1不设置屏蔽层6E，但并不限于此，例如也可以为如下方式。也可以为在从垂直于一个主面2a的方向观察的俯视时，在与产生电磁波的第一部件3重叠的一侧的第一区域5Ca1设置屏蔽层6E，在与接受电磁波的影响的第二部件4、4C重叠的一侧的第二区域5Ca2不设置屏蔽层6E。在该情况下，即使从第一部件3产生的不必要电磁波经由凹陷15C进入密封树脂层5C的覆盖第二部件4、4C的部分，也从密封树脂层5C的上表面5Ca中的未设置屏蔽层6E的第二区域5Ca2射出至模块1E外，更加难以到达第二部件4、4C。由此，第二部件4、4C更加难以受到从第一部件3产生的不必要电磁波的影响，能够进行更加稳定的动作。
＜第六实施方式＞
参照图7对本发明的第六实施方式所涉及的模块1F进行说明。此外，图7(a)是第六实施方式所涉及的模块1F的俯视图，图7(b)是图7(a)的C－C剖视图。
本发明的第六实施方式所涉及的模块1F与使用图5说明的第四实施方式所涉及的模块1D的不同点为如图7所示，屏蔽层6F不覆盖密封树脂层5D的同与一个主面2a对置的面相反侧的距离一个主面21a最远的面(以下，记载为“上表面”。)5Da的一部分的点。此外，通过对于与第四实施方式所涉及的模块1D相同的结构标注相同附图标记而省略其说明。
在从垂直于一个主面2a的方向观察的俯视时，密封树脂层5D的上表面5Da被凹陷15D分为与第一部件3重叠的一侧的第一区域5Da1和与第二部件4、4D重叠的一侧的第二区域5Da2。
屏蔽层6F覆盖密封树脂层5D的上表面5Da的第二区域5Da2和侧面5Db以及基板2的侧面2c。其中，在密封树脂层5D的凹陷15D以及密封树脂层5D的上表面5Da的第一区域5Da1不设置屏蔽层6F。
根据上述的第六实施方式，可获得与第五实施方式相同的效果。
此外，在第六实施方式中，在从垂直于一个主面2a的方向观察的俯视时，在密封树脂层5D的上表面5Da，在与接受电磁波的影响的第二部件4、4D重叠的一侧的第二区域5Da2设置屏蔽层6F，在与产生电磁波的第一部件3重叠的一侧的第一区域5Da1不设置屏蔽层6F，但并不限定于此，例如也可以为如下的方式。也可以为在从垂直于一个主面2a的方向观察的俯视时，在与产生电磁波的第一部件3重叠的一侧的第一区域5Da1设置屏蔽层6F，在与接受电磁波的影响的第二部件4、4D重叠的一侧的第二区域5Da2不设置屏蔽层6F。
另外，在第六实施方式中，在密封树脂层5D，凹陷15D被设置为在从垂直于一个主面2a的方向观察的俯视时，位于产生电磁波的第一部件3的外侧，且在第一部件3与接受电磁波的影响的第二部件4、4D之间通过，并包围第一部件3的整周，但并不限定于此，例如也可以为如下的方式。也可以为在密封树脂层，凹陷被设置为在从垂直于一个主面2a的方向观察的俯视时，位于接受电磁波的影响的部件的外侧，且在接受电磁波的影响的部件与产生电磁波的部件之间通过，并包围接受电磁波的影响的部件的整周。在该情况下，在从垂直于一个主面2a的方向观察的俯视时，密封树脂层的同与一个主面2a对置的面相反侧的距离一个主面2a最远的面(以下，记载为“上表面”。)被凹陷分为与产生电磁波的部件重叠的一侧的第一区域和与接受电磁波的影响的部件重叠的一侧的第二区域。也可以为在第二区域设置屏蔽层，在第一区域不设置屏蔽层。或者，也可以为在第一区域设置屏蔽层，在第二区域不设置屏蔽层。
另外，在第六实施方式及其变形例中，屏蔽层6F也可以不覆盖密封树脂层5D的侧面5Db。
＜第七实施方式＞
参照图8对本发明的第七实施方式所涉及的模块1G进行说明。此外，图8(a)是第七实施方式所涉及的模块1G的俯视图，图8(b)是图8(a)的D－D剖视图。
本发明的第七实施方式所涉及的模块1G与使用图4说明的第三实施方式所涉及的模块1C的不同点为如图8所示，屏蔽层6G不覆盖密封树脂层5C的侧面中的与凹陷15C一起包围第一部件3的部分的点。此外，通过对与第三实施方式所涉及的模块1C相同的结构标注相同附图标记而省略其说明。
密封树脂层5C的连接有凹陷15C的侧面5Cb1被凹陷15C分为第一部件3侧的第一区域5Cb11和第二部件4侧的第二区域5Cb12。另外，密封树脂层5C的连接有凹陷15C的侧面5Cb2被凹陷15C分为第一部件3侧的第一区域5Cb21和第二部件4C侧的第二区域5Cb22。
屏蔽层6G覆盖密封树脂层5C的上表面5Ca、密封树脂层5C的侧面5Cb1的第二区域5Cb12、侧面5Cb2的第二区域5Cb22、侧面5Cb3以及侧面5Cb4、以及基板2的侧面2c的一部分。被该屏蔽层6G覆盖的基板2的侧面2c的一部分是侧面2c中的在从垂直于一个主面2a的方向观察的俯视时，一个主面2a的与侧面5Cb1的第二区域5Cb12、侧面5Cb2的第二区域5Cb22、侧面5Cb3以及侧面5Cb3重叠的部分、和另一个主面2b的与侧面5Cb1的第二区域5Cb12、侧面5Cb2的第二区域5Cb22、侧面5Cb3以及侧面5Cb3重叠的部分之间的区域(图8(b)的基板2的侧面2c4等)。其中，在密封树脂层5C的凹陷15C、密封树脂层5C的侧面5Cb1的第一区域5Cb11和侧面5Cb2的第一区域5Cb21、以及侧面5Cb1和侧面5Cb2各自的凹陷15C的底面的端与一个主面2a之间的部分、基板2的侧面2c的除去上述一部分的剩余部分不设置屏蔽层6G。此外，包含密封树脂层5C的侧面5Cb1的第一区域5Cb11以及侧面5Cb2的第一区域5Cb21的部分相当于本发明的“第一侧面部”。另外，包含密封树脂层5C的侧面5Cb1的第二区域5Cb12、侧面5Cb2的第二区域5Cb22、侧面5Cb3以及侧面5Cb4的部分相当于本发明的“第二侧面部”。
根据上述的第七实施方式，从第一部件3产生的电磁波从凹陷15C射出至模块1G外，并且从密封树脂层5C的侧面5Cb中的第一区域5Cb11以及第一区域5Cb21射出至模块1G外，更加难以到达第二部件4、4C。由此，第二部件4、4C更加难以受到从第一部件3产生的不必要电磁波的影响，能够进行更加稳定的动作。
此外，在第七实施方式中，对于密封树脂层5C的侧面5Cb而言，屏蔽层6G不设置于与凹陷15C一起包围作为产生电磁波的部件的第一部件3的密封树脂层5C的侧面5Cb1的第一区域5Cb11以及侧面5Cb2的第一区域5Cb21，而设置于与凹陷15C一起包围作为接受电磁波的影响的部件的第二部件4、4C的密封树脂层5C的侧面5Cb1的第二区域5Cb12、侧面5Cb2的第二区域5Cb22、侧面5Cb3以及侧面5Cb4，但并不限定于此，例如也可以为如下的方式。对于密封树脂层5C的侧面5Cb而言，屏蔽层6G设置于与凹陷15C一起包围作为产生电磁波的部件的第一部件3的密封树脂层5C的侧面5Cb1的第一区域5Cb11以及侧面5Cb2的第一区域5Cb21，不设置于与凹陷15C一起包围作为接受电磁波的影响的部件的第二部件4、4C的密封树脂层5C的侧面5Cb1的第二区域5Cb12、侧面5Cb2的第二区域5Cb22、侧面5Cb3以及侧面5Cb4。在该情况下，即使从第一部件3产生的不必要电磁波经由凹陷15C进入密封树脂层5C中的覆盖第二部件4、4C的部分，也从密封树脂层5C的侧面5Cb中的未设置屏蔽层6G的侧面5Cb1的第二区域5Cb12、侧面5Cb2的第二区域5Cb22、侧面5Cb3以及侧面5Cb4射出至模块1G外，难以到达第二部件4、4C。由此，第二部件4、4C更加难以受到从第一部件3产生的不必要电磁波的影响，能够进行更加稳定的动作。
＜变形例1＞
参照图9对本发明的第七实施方式所涉及的模块1H进行说明。此外，图9是第七实施方式的变形例1所涉及的模块1H的俯视图。
本发明的第七实施方式的变形例1所涉及的模块1H与使用图8说明的第七实施方式所涉及的模块1G的不同点为如图9所示，凹陷15H在密封树脂层5H形成为在从垂直于一个主面2a的方向观察的俯视时，从密封树脂层5H的一个侧面5Hb1朝向另一个侧面5Hb3，在第一部件3与第二部件4之间通过，且到未到达另一个侧面5Hb3的位置为止，屏蔽层6H不覆盖凹陷15H所连接的密封树脂层5H的侧面5Hb1整体的点。此外，通过对于与第七实施方式所涉及的模块1G相同的结构标注相同附图标记而省略其说明。
在密封树脂层5H，从密封树脂层5H的同与一个主面2a对置的面相反侧的距离一个主面2a最远的面(以下，记载为“上表面”。)朝向一个主面2a形成有凹陷15H，在从垂直于一个主面2a的方向观察的俯视时，该凹陷15H从密封树脂层5H的一个侧面5Hb1朝向另一个侧面5Hb3，在第一部件3与第二部件4之间通过，且到未到达另一个侧面5Hb3的位置为止。凹陷15H的距离包含密封树脂层5H的上表面的面的深度为凹陷15H未到达一个主面2a的深度。此外，对于凹陷15H的深度并不特别限定，例如，也可以为凹陷15H到达一个主面2a的深度，也可以为到达包含第一部件3的电路安装面或者第二部件4的电路安装面的面与一个主面2a之间的规定位置的深度。
屏蔽层6H覆盖密封树脂层5H的上表面和侧面5Hb2、5Hb3、5Hb4以及基板2的侧面2c的一部分。被该屏蔽层6H覆盖的基板2的侧面2c的一部分为侧面2c中的、在从垂直于一个主面2a的方向观察的俯视时，一个主面2a的与侧面5Hb2、5Hb3、5Hb4重叠的部分和另一个主面2b的与侧面5Hb2、5Hb3、5Hb4重叠的部分之间的区域。其中，在密封树脂层5H的凹陷15H、密封树脂层5H的侧面5Hb1、以及基板2的侧面2c的除去上述一部分的剩余部分不设置屏蔽层6H。
＜第八实施方式＞
参照图10对本发明的第八实施方式所涉及的模块1I进行说明。此外，图10(a)是第八实施方式所涉及的模块1I的俯视图，图10(b)是图10(a)的E－E剖视图。
本发明的第八实施方式所涉及的模块1I与使用图8说明的第七实施方式所涉及的模块1G的不同点为如图10所示，屏蔽层6I不覆盖密封树脂层5C的上表面5Ca的一部分的点。此外，通过对于与第七实施方式所涉及的模块1G相同的结构标注相同附图标记而省略其说明。
在从垂直于一个主面2a的方向观察的俯视时，密封树脂层5C的上表面5Ca被凹陷15C分为与第一部件3重叠的一侧的第一区域5Ca1和与第二部件4、4C重叠的一侧的第二区域5Ca2。另外，密封树脂层5C的连接有凹陷15C的侧面5Cb1被凹陷15C分为第一部件3侧的第一区域5Cb11和第二部件4侧的第二区域5Cb12。另外，密封树脂层5C的连接有凹陷15C的侧面5Cb2被凹陷15C分为第一部件3侧的第一区域5Cb21和第二部件4C侧的第二区域5Cb22。
屏蔽层6I覆盖密封树脂层5C的上表面5Ca的第二区域5Ca2、密封树脂层5C的侧面5Cb1的第二区域5Cb12、侧面5Cb2的第二区域5Cb22、侧面5Cb3和侧面5Cb4、以及基板2的侧面2c的一部分。被该屏蔽层6I覆盖的基板2的侧面2c的一部分为侧面2c中的、在从垂直于一个主面2a的方向观察的俯视时，一个主面2a的与侧面5Cb1的第二区域5Cb12、侧面5Cb2的第二区域5Cb22、侧面5Cb3以及侧面5Cb3重叠的部分、和另一个主面2b的与侧面5Cb1的第二区域5Cb12、侧面5Cb2的第二区域5Cb22、侧面5Cb3以及侧面5Cb3重叠的部分之间的区域(图10(b)的基板2的侧面2c4等)。其中，在密封树脂层5C的凹陷15C、密封树脂层5C的上表面5Ca的第一区域5Ca1、密封树脂层5C的侧面5Cb1的第一区域5Cb11和侧面5Cb2的第一区域5Cb21、以及侧面5Cb1和侧面5Cb2各自的凹陷15C的底面的端与一个主面2a之间的部分、基板2的侧面2c的除去上述一部分的剩余部分不设置屏蔽层6I。
根据上述的第八实施方式，从第一部件3产生的电磁波从凹陷15C射出至模块1I外，并且也从密封树脂层5C的侧面5Cb中的第一区域5Cb11和第一区域5Cb21、以及密封树脂层5C的上表面5Ca的第一区域5Ca1射出至模块1I外，更加难以到达第二部件4、4C。由此，第二部件4、4C更加难以受到从第一部件3产生的不必要电磁波的影响，能够进行更加稳定的动作。
此外，在第八实施方式中，对于密封树脂层5C的侧面5Cb而言，屏蔽层6I不设置于与凹陷15C一起包围作为产生电磁波的部件的第一部件3的密封树脂层5C的侧面5Cb1的第一区域5Cb11以及侧面5Cb2的第一区域5Cb21，而设置于与凹陷15C一起包围作为接受电磁波的影响的部件的第二部件4、4C的密封树脂层5C的侧面5Cb1的第二区域5Cb12、侧面5Cb2的第二区域5Cb22、侧面5Cb3以及侧面5Cb4，对于密封树脂层5C的上表面5Ca而言，在从垂直于一个主面2a的方向观察的俯视时，屏蔽层6I不设置于与作为产生电磁波的部件的第一部件3重叠的一侧的第一区域5Ca1，而设置于与作为接受电磁波的影响的部件的第二部件4、4C重叠的一侧的第二区域5Ca2，但并不限定于此，例如也可以为如下的方式。也可以为对于密封树脂层5C的侧面5Cb而言，屏蔽层6I设置于与凹陷15C一起包围作为产生电磁波的部件的第一部件3的密封树脂层5C的侧面5Cb1的第一区域5Cb11以及侧面5Cb2的第一区域5Cb21，而不设置于与凹陷15C一起包围作为接受电磁波的影响的部件的第二部件4、4C的密封树脂层5C的侧面5Cb1的第二区域5Cb12、侧面5Cb2的第二区域5Cb22、侧面5Cb3以及侧面5Cb4，对于密封树脂层5C的上表面5Ca而言，在从垂直于一个主面2a的方向观察的俯视时，屏蔽层6I设置于与作为产生电磁波的部件的第一部件3重叠的一侧的第一区域5Ca1，而不设置于与作为接受电磁波的影响的部件的第二部件4、4C重叠的一侧的第二区域5Ca2。在该情况下，即使从第一部件3产生的不必要电磁波经由凹陷15C进入密封树脂层5C中的覆盖第二部件4、4C的部分，也从密封树脂层5C的侧面5Cb中的未设置屏蔽层6I的侧面5Cb1的第二区域5Cb12、侧面5Cb2的第二区域5Cb22、侧面5Cb3和侧面5Cb4、以及密封树脂层5C的上表面5Ca中的未设置屏蔽层6I的第二区域5Ca2射出至模块1I外，难以到达第二部件4、4C。由此，第二部件4、4C更加难以受到从第一部件3产生的不必要电磁波的影响，能够进行更加稳定的动作。
＜第九实施方式＞
参照图11对本发明的第九实施方式所涉及的模块1J进行说明。此外，图11是第九实施方式所涉及的模块1J的剖视图。
第九实施方式所涉及的模块1J与使用图1说明的第一实施方式所涉及的模块1的不同点为如图11所示，在基板2的一个主面2a以及另一个主面2b的双方安装部件的点。此外，通过对于与第一实施方式所涉及的模块1相同的结构标注相同附图标记而省略其说明。
在基板2的一个主面2a形成有多个焊盘电极7，在另一个主面2b形成有多个焊盘电极24，在内部形成有多个内部电极(布线电极、接地电极)9以及导通孔导体10。此外，各焊盘电极24分别由Cu、Ag、Al等作为电极通常采用的金属形成。
第三部件21例如通过连接端子使用焊料11与形成于基板2的另一个主面2b的焊盘电极24连接，从而安装于基板2的另一个主面2b。
密封树脂层22密封另一个主面2b以及第三部件21，以覆盖另一个主面2b以及第三部件21。密封树脂层22能够由含有二氧化硅填料的环氧树脂等作为密封树脂通常采用的树脂形成。另外，为了高导热性，密封树脂层5也能够使用含有氧化铝填料等导热率较高的填料的环氧树脂等树脂。此外，密封树脂层22相当于本发明的“其他密封树脂层”。
在密封树脂层22设置有从密封树脂层22的同与另一个主面2b对置的面相反侧的面(以下，记载为“下表面”。)22a延伸到形成于另一个主面2b的焊盘电极24的多个连接导体23。各连接导体23的一端面从密封树脂层22的下表面22a露出并与外部设备电连接。另外，各连接导体23的另一端面与形成于另一个主面2b的焊盘电极24电连接。各连接导体23由铜等金属构成。
屏蔽层6J覆盖密封树脂层5的上表面5a和侧面5b、基板2的侧面2c、以及密封树脂层22的侧面22b。其中，在密封树脂层5的凹陷15以及密封树脂层22的下表面22a不设置屏蔽层6J。
根据上述的第九实施方式，可得到与第一实施方式相同的效果。
此外，在第九实施方式中，在基板2的另一个主面2b侧的密封树脂层22不设置凹陷，但并不限定于此，例如，也可以在另一个主面2b侧安装有产生电磁波的部件和接受电磁波的影响的部件的情况下，在从垂直于一个主面2a的方向观察的俯视时，在两部件之间将凹陷设置于密封树脂层22。
＜第十实施方式＞
参照图12对本发明的第十实施方式所涉及的模块1K进行说明。此外，图12(a)是第十实施方式所涉及的模块1K的俯视图，图12(b)是图10(a)的F－F剖视图。
本发明的第十实施方式所涉及的模块1K与使用图5说明的第四实施方式所涉及的模块1D的不同点为如图12所示，在比凹陷15K1靠内侧且第一部件3与第二部件4、4C之间设置有屏蔽部件30，该屏蔽部件30将存在于第一部件3的上部的第一屏蔽部6K1与设置于基板2的接地电极电连接的点。此外，通过对于与第四实施方式所涉及的模块1D相同的结构标注相同附图标记而省略其说明。
在基板2的一个主面2a，除了第一部件3、第二部件4、4D之间以外，在第一部件3与第二部件4、4D之间也安装有屏蔽部件30。此外，将在后面描述屏蔽部件30。
在密封树脂层5K，从密封树脂层5K的同与一个主面2a对置的面相反侧的距离一个主面2a最远的面(以下，记载为“上表面”。)5Ka朝向一个主面2a形成有凹陷15K1，在从垂直于一个主面2a的方向观察的俯视时，该凹陷15K1位于第一部件3的外侧，且在第一部件3与第二部件4、4D之间通过并包围第一部件3的整周。在从垂直于一个主面2a的方向观察的俯视时，密封树脂层5K的上表面5Ka被凹陷15K1分为与第一部件3重叠的一侧的第一区域5Ka1和与第二部件4、4D重叠的一侧的第二区域5Ka2。凹陷15K1的距离包含密封树脂层5K的上表面5Ka的面的深度为凹陷15K1未到达一个主面2a的深度。此外，对于凹陷15K1的深度并不特别限定，例如，也可以为凹陷15K1到达一个主面2a的深度，也可以为到达包含第一部件3的电路安装面或者第二部件4、4D的电路安装面的面与一个主面2a之间的规定位置的深度。
另外，在密封树脂层5K，在从垂直于一个主面2a的方向观察的俯视时与屏蔽部件30重叠的区域的至少一部分，从密封树脂层5K的包含第一区域5Ka1的面朝向屏蔽部件30的同与一个主面2a对置的面(以下，记载为“下表面”。)30a相反侧的面(以下，记载为“上表面”。)30b，到到达上表面30b的位置为止形成有贯通孔15K2。在从垂直于一个主面2a的方向观察的俯视时，随着从密封树脂层5K的第一区域5Ka1朝向屏蔽部件30的上表面30b，贯通孔15K2面积减小。
在模块1K设置有具有第一屏蔽部6K1和第二屏蔽部6K2的屏蔽层6K。第一屏蔽部6K1用于覆盖密封树脂层5K的第一区域5Ka1和贯通孔15K2以及屏蔽部件30的上表面30b中的从密封树脂层5K露出的部分。另外，第二屏蔽部6K2用于覆盖密封树脂层5K的第二区域5Ka2和侧面5Kb以及基板2的侧面2c。其中，在密封树脂层5K的凹陷15K1不设置屏蔽层6K。此外，第一屏蔽部6K1相当于本发明的“屏蔽部分”。
屏蔽部件30是金属块。屏蔽部件30配置于比凹陷15K1的侧壁面中的第一部件3侧的侧壁面靠内侧。屏蔽部件30的下表面30a使用焊料11与焊盘电极7连接，其上表面30b与屏蔽层6K的第一屏蔽部6K1连接。连接有屏蔽部件30的下表面30a的焊盘电极7与形成于基板2的接地电极连接。像这样，第一屏蔽部6K1经由屏蔽部件30与接地电极电连接。此外，屏蔽部件30整体相当于本发明的“导通部”。
根据上述的第十实施方式，可获得与第四实施方式相同的效果。另外，处于比凹陷15K1靠内侧的第一屏蔽部6K1经由屏蔽部件30与接地电极电连接。由此，由于第一屏蔽部6K1作为屏蔽膜发挥作用，所以在第一部件3产生的不必要电磁波难以泄露到外部。另外，由于第一屏蔽部6K1和第二屏蔽部6K2中的覆盖贯通孔15K2的部分所谓屏蔽壁发挥作用，所以第二部件4、4D进一步难以受到从第一部件3产生的不必要电磁波的影响，能够进行进一步稳定的动作。
此外，在第十实施方式中，虽然将屏蔽部件30做成金属块，但并不限定于此，例如，也可以为如下的方式。屏蔽部件30从上表面30b到下表面30a具有导通部即可。导通部例如可以形成于屏蔽部件30的侧面，也可以形成为从上表面30b到下表面30a的贯通孔的壁面或者填充该贯通孔。在该情况下，第一屏蔽部6K1经由屏蔽部件30的导通部与接地电极电连接。
此外，本发明并不限定于上述的各实施方式，只要不脱离其主旨，能够除了上述的方式以外还进行各种变更。例如，也可以将上述的各实施方式的内容以及变形例的内容组合。
本发明能够应用于具有抑制由安装于基板的部件间的不必要电磁波引起的干扰的构造的模块。
附图标记说明
1、1A～1K…模块；2…基板；3…第一部件；4、4C、4D…第二部件；5、5A～5D、5H、22…密封树脂层；6、6E～6J、6K…屏蔽层；6K1…第一屏蔽部；6K2…第一屏蔽部；7B…焊盘电极；15、15A～15D、15H、15K1…凹陷；15K2…贯通孔；30…屏蔽部件。

Claims (9)

1.一种模块，其特征在于，具备：
基板；
第一部件和第二部件，安装于上述基板的一个主面；
密封树脂层，密封上述第一部件和上述第二部件；以及
屏蔽层，覆盖上述密封树脂层的一部分，
在上述密封树脂层形成有凹陷，在从垂直于上述一个主面的方向观察的俯视时，上述凹陷至少形成于上述第一部件与上述第二部件之间，且从上述密封树脂层中的与上述一个主面对置的面相反侧的面朝向上述一个主面，
上述屏蔽层形成于上述密封树脂层的凹陷内部以外。
2.根据权利要求1所述的模块，其特征在于，
在上述一个主面形成有电极，
在从垂直于上述一个主面的方向观察的俯视时，上述凹陷在上述密封树脂层的与上述电极重叠的区域中到达上述一个主面。
3.根据权利要求1或2所述的模块，其特征在于，
在从垂直于上述一个主面的方向观察的俯视时，上述凹陷形成于上述第一部件的外侧，且在上述第一部件与上述第二部件之间通过，并包围该第一部件的整周。
4.根据权利要求3所述的模块，其特征在于，
在上述基板的上述一个主面还具备屏蔽部件，在从垂直于上述一个主面的方向观察的俯视时，上述屏蔽部件安装于比上述凹陷的侧壁面中的上述第一部件侧的侧壁面靠内侧且上述第一部件与上述第二部件之间，
上述屏蔽部件具有从该屏蔽部件的与上述一个主面对置的面到该屏蔽部件的与该对置的面相反侧的面的导通部，该导通部在上述屏蔽部件的上述对置的面侧与形成于上述基板的接地电极连接，
在上述密封树脂层还形成有贯通孔，在从垂直于上述一个主面的方向观察的俯视时，上述贯通孔形成于与上述屏蔽部件重叠的区域的至少一部分，并从上述密封树脂层中的与上述一个主面对置的面相反侧的面朝向上述屏蔽部件的上述相反侧的面到达上述屏蔽部件，
上述屏蔽层在该贯通孔与上述屏蔽部件连接。
5.根据权利要求1或2所述的模块，其特征在于，
在从垂直于上述一个主面的方向观察的俯视时，上述凹陷形成为从上述密封树脂层的一个侧面到另一个侧面在上述第一部件与上述第二部件之间通过。
6.根据权利要求3或5所述的模块，其特征在于，
在从垂直于上述一个主面的方向观察的俯视时，在通过被上述凹陷划分而形成的与上述第一部件重叠的第一区域和与上述第二部件重叠的第二区域中的一方不设置上述屏蔽层。
7.根据权利要求5或6所述的模块，其特征在于，
在从垂直于上述一个主面的方向观察的俯视时，在与上述凹陷一起包围上述第一部件的第一侧面部和与上述凹陷一起包围上述第二部件的第二侧面部中的一方不设置上述屏蔽层。
8.根据权利要求1或2所述的模块，其特征在于，
在从垂直于上述一个主面的方向观察的俯视时，上述凹陷形成为从上述密封树脂层的一个侧面朝向另一个侧面且到未到达该另一个侧面的位置为止，在上述第一部件与上述第二部件之间通过，
上述屏蔽层未设置于上述密封树脂层的上述一个侧面。
9.根据权利要求1～8中任一项所述的模块，其特征在于，具备：
第三部件，安装于上述基板的另一个主面；以及
其他密封树脂层，密封上述第三部件。
CN201880025995.3A 2017-04-19 2018-04-16 模块 Active CN110537397B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-082754 2017-04-19
JP2017082754 2017-04-19
PCT/JP2018/015651 WO2018194012A1 (ja) 2017-04-19 2018-04-16 モジュール

Publications (2)

Publication Number Publication Date
CN110537397A true CN110537397A (zh) 2019-12-03
CN110537397B CN110537397B (zh) 2021-05-14

Family

ID=63855676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880025995.3A Active CN110537397B (zh) 2017-04-19 2018-04-16 模块

Country Status (4)

Country Link
US (1) US11398436B2 (zh)
JP (1) JP6822555B2 (zh)
CN (1) CN110537397B (zh)
WO (1) WO2018194012A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020196752A1 (ja) * 2019-03-28 2020-10-01 株式会社村田製作所 モジュール
US11901307B2 (en) * 2020-03-30 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including electromagnetic interference (EMI) shielding and method of manufacture
WO2021205930A1 (ja) * 2020-04-07 2021-10-14 株式会社村田製作所 モジュール
WO2022009777A1 (ja) * 2020-07-10 2022-01-13 株式会社村田製作所 モジュール
CN219642809U (zh) * 2020-07-17 2023-09-05 株式会社村田制作所 模块
WO2022230682A1 (ja) * 2021-04-26 2022-11-03 株式会社村田製作所 高周波モジュール及び通信装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142831A (ja) * 2001-11-05 2003-05-16 Sharp Corp 電子部品内装配線板およびその製造方法
JP2011187677A (ja) * 2010-03-09 2011-09-22 Panasonic Corp モジュール
JP5552821B2 (ja) * 2010-01-28 2014-07-16 Ｔｄｋ株式会社 回路モジュール
CN105409060A (zh) * 2013-07-29 2016-03-16 株式会社村田制作所 天线一体型无线模块以及该模块的制造方法
JP2016072411A (ja) * 2014-09-30 2016-05-09 太陽誘電株式会社 回路モジュール及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4175351B2 (ja) * 2005-08-26 2008-11-05 松下電工株式会社 凹凸多層回路板モジュール及びその製造方法
US20170117229A1 (en) * 2015-10-22 2017-04-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Circuit package with trench features to provide internal shielding between electronic components
US10553542B2 (en) * 2017-01-12 2020-02-04 Amkor Technology, Inc. Semiconductor package with EMI shield and fabricating method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142831A (ja) * 2001-11-05 2003-05-16 Sharp Corp 電子部品内装配線板およびその製造方法
JP5552821B2 (ja) * 2010-01-28 2014-07-16 Ｔｄｋ株式会社 回路モジュール
JP2011187677A (ja) * 2010-03-09 2011-09-22 Panasonic Corp モジュール
CN105409060A (zh) * 2013-07-29 2016-03-16 株式会社村田制作所 天线一体型无线模块以及该模块的制造方法
JP2016072411A (ja) * 2014-09-30 2016-05-09 太陽誘電株式会社 回路モジュール及びその製造方法

Also Published As

Publication number Publication date
JP6822555B2 (ja) 2021-01-27
US20200043866A1 (en) 2020-02-06
WO2018194012A1 (ja) 2018-10-25
JPWO2018194012A1 (ja) 2020-02-27
CN110537397B (zh) 2021-05-14
US11398436B2 (en) 2022-07-26

Similar Documents

Publication Publication Date Title
CN110537397A (zh) 模块
CN101600293B (zh) 印刷电路板
CN104378962B (zh) 电路模块及其制造方法
CN110036469A (zh) 高频模块
US7180012B2 (en) Module part
CN108141679A (zh) 用于减少微粒渗入mems麦克风封装件的声室中的入口防护部
US10319685B2 (en) EMI shielded integrated circuit packages and methods of making the same
CN107408551A (zh) 倒装芯片（fc）模块中的分隔屏蔽
CN105472863A (zh) 复合布线基板及其安装构造体
US20150235966A1 (en) Wiring board and semiconductor device using the same
CN105792504B (zh) 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺
JP2007129176A (ja) 電磁波シールドを有するパッケージデバイス
CN107431048A (zh) 半导体封装件及其制造方法
US5041943A (en) Hermetically sealed printed circuit board
KR20180107877A (ko) 반도체 패키지 및 그의 제조 방법
WO2018164159A1 (ja) モジュール
CN107305848A (zh) 封装基板、封装结构及其制作方法
JP2874595B2 (ja) 高周波回路装置
CN102036475A (zh) 布线板
KR101153536B1 (ko) 고주파 패키지
JPH06283883A (ja) シールド基板
CN218450656U (zh) 一种便于返修的模组封装结构
KR20110133821A (ko) 고주파 패키지
TWI365017B (en) Printed circuit board
JP2005159133A (ja) 配線基板およびこれを用いた半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant