CN110462741A - 存储器单元开关装置 - Google Patents

存储器单元开关装置 Download PDF

Info

Publication number
CN110462741A
CN110462741A CN201880021813.5A CN201880021813A CN110462741A CN 110462741 A CN110462741 A CN 110462741A CN 201880021813 A CN201880021813 A CN 201880021813A CN 110462741 A CN110462741 A CN 110462741A
Authority
CN
China
Prior art keywords
electrode
layer
switching
storage unit
switching device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201880021813.5A
Other languages
English (en)
Inventor
保田周一郎
对马朋人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN110462741A publication Critical patent/CN110462741A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/11—Metal ion trapping, i.e. using memory material including cavities, pores or spaces in form of tunnels or channels wherein metal ions can be trapped but do not react and form an electro-deposit creating filaments or dendrites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/12—Non-metal ion trapping, i.e. using memory material trapping non-metal ions given by the electrode or another layer during a write operation, e.g. trapping, doping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了具有多个存储器单元的存储器结构，每个存储器单元包括与开关装置结合的存储器装置。每个单元的存储器装置和开关装置串联连接，并且至少包括第一电极和第二电极。第一电极具有相对较高的电阻，以在存储器装置的操作期间提供减少的突然爆发电流。具有相对较高的电阻的第一电极可包含TiAlN或完全由TiAlN组成。

Description

存储器单元开关装置
相关申请的交叉引用
本申请要求2017年4月6日提交的美国优先权专利申请US15/480782的权益，其全部内容通过引用合并于此。
技术领域
本公开涉及具有多个存储器单元的存储器结构。每个存储器单元包括开关装置和存储器装置。
背景技术
存储器装置用于广泛的领域。例如，固态存储器可用于与计算装置相关的程序指令和数据的长期或短期存储。在设计固态存储器时，存储器密度、存取速度和可靠性都是重要的考虑因素。最近的固态存储器设计包括电阻变化存储器，诸如电阻随机存取存储器(ReRAM)和相变随机存取存储器(PCRAM或PRAM)。这些可以合并到三维架构中。这样的设计可以增加存储器密度。然而，在使用现有存取晶体管的电阻变化存储器中，每单位单元的占地面积增加。结果，与闪速存储器相比，难以实现增加的存储器密度。然而，可以在以交叉点存储器阵列配置来布置存储器单元的电阻变化存储器中减少每单位单元的占地面积。在这样的配置中，存储器单元被设置在交叉布线的交叉点处。因此，可以实现存储器密度的增加。
在交叉点存储器阵列的存储器单元中，除了存储器装置之外，还设置用于单元选择的选择装置或开关装置。开关装置的示例包括PN二极管、雪崩二极管、配置有使用金属氧化物的开关装置、以及通过莫脱(Mott)转变而在特定阈值电压处切换以突然增加电流的开关装置。然而，由于对开关装置被切换的阈值电压的限制，以及因为在非选择期间的泄漏电流可能较大，所以使用现有开关装置获得用于电阻变化存储器装置的足够阈值电压是有问题的。
替选地，开关装置可以包含硫族化物材料，诸如双向阈值开关(OTS)。OTS装置的特征在于，电流在切换阈值电压或更高电压处突然增加。这使得当开关装置被置于选择(接通(ON))状态时可以获得相对较大的电流密度。此外，由硫族化物材料制成的OTS层的微观结构是非晶态的，因此可以使用物理气相沉积(PVD)方法或化学气相沉积(CVD)方法在室温条件下形成OTS层。
发明内容
在三维存储器结构或阵列中，电阻变化存储器单元可以密集地封装在存储器阵列内。然而，存储器结构的性能至少部分地取决于与存储器单元相关联的开关装置的特性。特别地，期望提供这样的开关，其中减少由开关装置的激活引起的电流尖峰或突然爆发。
本公开的实施例提供了一种用于存储器装置的开关装置，该存储器装置包括相对较高电阻的电极。与传统电极相比，使用这样的电极，可以减少峰值电流。根据本公开的实施方案，电极可以包含钛。更具体地，本公开的实施例提供了一种使用氮化铝钛(TiAlN)形成的电极，在本文中也被称为第一电极。根据本公开的其他实施例，第一电极完全由TiAlN形成。
根据本公开的实施例，提供了一种开关装置。开关装置包括第一电极，第一电极包含钛。开关装置还包括第二电极和位于第一电极与第二电极之间的开关层。根据至少一些实施例，开关层是使用一种或更多种硫族元素形成的。
根据本公开的其他实施例，提供了一种存储单元。存储单元包括多个存储器单元。每个存储器单元包括开关装置，该开关装置具有第一电极，第一电极包括钛。
根据本公开的实施例的方法包括在衬底上沉积交替的TiN层和AlN层。在已沉积了期望数量的层之后，执行NH3退火，以获得由TiAlN形成的电极。
根据以下描述，特别是当与附图一起时，本公开的实施例的附加特征和优点将变得更加明显。
附图说明
图1是示例性三维存储器结构的透视图。
图2是描绘根据本公开的实施例的存储器单元的剖视图。
图3是描绘根据本公开的其他实施例的存储器单元的剖视图。
图4是描绘根据本公开的其他实施例的存储器单元的剖视图。
图5是根据本公开的实施例的存储器单元的示意图。
图6描绘根据本公开的实施例的用于形成高电阻电极的方法的各方面。
具体实施方式
图1描绘示例性三维存储器结构100。更具体地，描绘了交叉点存储器阵列形式的三维存储器结构100。存储器结构100包括多个位线104，多个位线104电连接到垂直存储器元件或单元108的端部。存储器结构100还包括多个字线112。更具体地，存储器单元108形成在作为位线104与字线112之间的相邻交点或交叉点的区域中。虽然在该示例中未示出，但是根据本公开的实施例的三维存储器结构100可以包括垂直存储器阵列，该垂直存储器阵列具有以三维(x，y，z)布置的存储器单元108。位线104和字线112可以连接到驱动元件(未示出)。
存储器单元108各自包括串联耦合到存储器或存储装置120的开关装置116。存储器单元108的开关装置116用作该存储器单元108的选择器。具体地，通过施加等于或高于切换阈值电压的电压，将开关装置116置于低电阻或减小电阻状态。当施加到开关装置116的电压小于切换阈值电压时，开关装置116返回到高电阻状态。优选地，开关装置116防止高电阻或断开(OFF)状态下的泄漏电流，并且允许相对较高的电流密度在低电阻或接通(ON)状态下流动。通过在存储器单元108上施加电压，开关装置116可以从高电阻状态转变为低电阻状态。一旦开关装置116处于低电阻状态，就可以相对于存储装置120执行各种操作，诸如写入、擦除和读取操作。
存储装置120可以包括电阻变化型存储装置，其中当从相关联的位线104和字线112对以及未示出的电源电路在存储装置120上施加电压脉冲或电流脉冲时，存储装置120的电特性(特别是电阻值)是变化的。如所属领域的技术人员可理解的，用于与所选择的存储器单元108有关的不同操作的电压电平和脉冲持续时间可取决于存储装置120的具体特性。应注意，在存储装置120中，即使在中断所施加的电压之后也保持通过施加电压而形成的传输路径，并且保持电阻值。
如图2中所示，存储器单元108可依次包括例如下部或第一电极200、开关层224、中间或第二电极220、存储层204、以及上部或第三电极208。存储层204可以包括从下部电极侧起堆叠电阻变化层212和离子源层216的堆叠配置、或者电阻变化层212的单层配置。应注意，中间电极220用作开关装置116的上部电极和存储装置120的下部电极。更具体地，例如，存储器单元108可以具有将开关层224、中间电极220、电阻变化层212和离子源层216依次堆叠在下部电极200和上部电极208之间的配置。
根据本公开的实施例，第一电极200可以由在半导体工艺中使用的布线材料制成。布线材料的示例可以包括钨(W)、氮化钨(WN)、氮化钛(TiN)、碳(C)、铜(Cu)、铝(Al)、钼(Mo)、钽(Ta)、氮化钽(TaN)和硅化物。在第一电极200由可能通过电场引起离子传导的诸如Cu之类的材料制成的情况下，由Cu或任何其他布线材料制成的第一电极200的表面可以覆盖有诸如W、WN、TiN或TaN之类的具有阻隔性能的材料，该具有阻隔性能的材料不太可能引起离子传导和热扩散。根据本公开的实施例，第一电极200包括钛。根据本公开的又一些实施例，第一电极200包括氮化铝钛(TiAlN)。根据本公开的其他实施例，第一电极200完全由TiAlN形成。
开关层224包括周期表中的一种或更多种第16组元素，更具体地，一种或更多种硫族元素，诸如硫(S)、硒(Se)和碲(Te)。在呈现出双向阈值开关(OTS)现象的开关装置116中，即使将用于切换的电压偏置施加到开关装置116，开关层224也需要保持非晶态结构，从而不会引起相变，并且相对稳定的非晶态结构使得可以可靠地实现OTS现象。在示例性实施例中，开关层224由硫族化物制成，硫族化物包括一种或更多种准金属轻元素(第一元素)，更具体地，除了上述硫族元素之外，还包括硼(B)、碳(C)和硅(Si)。当将具有相对较小的原子半径的元素添加到具有相对较大的原子半径的元素时，元素之间的原子半径的差异变大。因此，开关层224难以具有晶体结构，并且非晶态结构更可能稳定。因此，与这样的实施例中的开关层224一样，当将诸如B之类的具有相对较小的原子半径的准金属轻元素添加到包括诸如Te之类的具有相对较大的原子半径的硫族元素的硫族化物时，具有不同原子半径的多个元素被包括在硫族化物中，从而使非晶态结构稳定。
此外，除了通过增加开关层224的电阻来减少泄漏电流并且通过使非晶态结构稳定来使OTS现象稳定之外，多种轻元素的组合的使用也使得可以增加介电强度电压。因此，切换阈值电压增加。
此外，开关层224可以包括氮(N)和氧(O)中的一种或两种。N和O允许通过与B、C或Si键合来增加开关层224的电阻。例如，B和N键合在一起的a-BN的带隙即使在非晶态下也是5.05，而B和O键合在一起的B2O3具有8.45eV的带隙。包括N或O使得可以进一步增加开关层30的电阻值并且减少泄漏电流。此外，轻元素与N或O之间的键合(例如，Si-N、Si-O、B-N和B-O)通过将键合分散在硫族化物中而有助于非晶态结构的稳定。
应注意，为了增加硫族化物的电阻值和绝缘属性，除了硫族元素之外，开关层224还可以包括Si、B和C的轻元素、以及上述的N或O、形成具有高带隙的化合物的元素(除上述元素外)。这样的元素的示例可包括碱土金属元素(诸如镁(Mg)、锌(Zn)、钙(Ca)和锶(Sr))、元素周期表的第13组元素(诸如铝(Al)和镓(Ga))、以及稀土元素(诸如钇(Y)和镧系元素，镧系元素与硫族元素结合在一起被称为第II-VI组化合物半导体)。据估计，它们在包括氮或氧的硫族化物中形成具有相对较大的带隙的化合物，并且可以提高在未施加电压的断开(OFF)状态下的硫族化物开关层的绝缘属性。特别地，包括Ge、Sb、As或任何其他元素的大多数已知硫族化物具有低于2eV的带隙，并且具有2.2eV或更高的带隙的化合物可以优选地分散在开关层中，这使得可以减少泄漏电流。
因此，在微观结构中，在开关层224中形成其中硫族元素和这些元素键合在一起的高电阻化合物，这使得可以进一步减少泄漏电流。此外，这些元素与N或O键合以形成氮化物或氧化物。这些元素的氮化物和这些元素的氧化物具有相对较大的带隙，并且具有比硫族化物更高的电阻。因此，通过在开关层224中微观地分散这些氮化物和这些氧化物，进一步增加了开关层224的电阻，并且在保持OTS现象的同时减少了泄漏电流。换句话说，本实施例中的开关层224可以当施加电压时在接通(ON)状态下保持由硫族元素引起的OTS现象，以及在保持较高接通电流的同时减少断开电流。这使得可以增加接通(ON)/断开(OFF)比(电阻比)。
此外，除了上述元素之外，开关层224还可以包括添加元素。添加元素的示例可包括铬(Cr)、钒(V)和铌(Nb)。添加元素减少了开关装置116的双向阈值开关(OTS)操作的变化并且提高了开关装置116的重复耐久性。此外，为了实现非晶态结构的稳定等，在除了这些元素之外的元素(例如，锗(Ge)、砷(As)和锑(Sb))不损害本发明效果的范围内，可以进一步包括该元素。
应注意，当开关层224太薄时，取决于在开关层224的材料的非选择期间的泄漏特性，难以减少泄漏电流，并且不太可能导致OTS现象。此外，当开关层224太厚时，在小型化过程中出现问题。减少装置尺寸使得可能增加切换阈值电压，从而减少泄漏电流。在小型化的开关装置(精细装置)中，存在太厚的厚度导致纵横比(平面方向上的尺寸：垂直方向(堆叠方向)上的尺寸)增加的趋势，从而导致微细加工困难。因此，开关层224的厚度可以优选地在5nm至100nm的范围内，包括两端值。
存储装置120的离子源层216包括通过施加电场在电阻变化层212中形成传输路径的移动元素。移动元素的示例可包括过渡金属元素(元素周期表的第4至6组元素(例如，Ti、Zr、Hf、V、Nb、Ta、Cr、Mo和W))、Al、铜(Cu)和硫族元素，以及离子源层216包括从它们中选择的一种或两种或更多种。此外，离子源层216可包括O和N，或除上述元素之外的元素，例如锰(Mn)、钴(Co)、铁(Fe)、镍(Ni)、铂(Pt)和硅(Si)。
电阻变化层212可以由例如金属元素或非金属元素的氧化物或氮化物制成，并且适于当在一对电极之间(在本文中，在第三或中间电极220与第二或上部电极208之间)施加预定电压时改变其电阻值。更具体地，当在中间电极220与上部电极208之间施加电压时，包括在离子源层216中的过渡金属元素移动到电阻变化层212内部以形成传输路径，从而减少电阻变化层212的电阻。替选地，在电阻变化层212中发生诸如氧缺陷或氮缺陷之类的结构缺陷以形成传输路径，从而减少电阻变化层212的电阻。此外，当施加反方向上的电压时，传输路径断开或导电性改变，从而增加电阻变化层212的电阻。
应注意，包括在电阻变化层212中的所有金属元素和非金属元素可以不必都处于氧化状态，并且它们中的一些可以被氧化。此外，例如，仅需要电阻变化层212的初始电阻值来实现大约几兆欧姆到大约几百千兆欧姆的装置电阻。尽管电阻变化层212的最佳初始电阻值根据装置的尺寸和离子源层216的电阻值而变化，但是例如电阻变化层212的厚度可以优选地在0.5nm至10nm的范围内，包括两端值。
中间电极220可以例如由这样的材料制成，该材料防止形成开关层224和离子源层216的硫族化物的构成元素通过施加电场而分散。例如，这是因为离子源层216包括过渡金属元素(例如，Cu)作为执行存储器操作并且保持写入状态的元素，并且当这些过渡金属元素通过施加电场而分散在开关层224中时，开关特性可能会恶化。因此，中间电极220的材料的示例可以包括已知的阻隔材料，该阻隔材料具有防止过渡金属元素的分散和离子传导的阻隔属性。已知的阻隔材料可包括钨(W)、氮化钨(WN)、氮化钛(TiN)、C、钽(Ta)、氮化钽(TaN)和钛-钨(TiW)。
存储装置120是电阻变化存储装置，当通过第一或下部电极200和第三或上部电极208从未示出的电源电路(脉冲施加部分)施加电压脉冲或电流脉冲时，该电阻变化存储装置改变存储层204的电特性(电阻值)，并且存储装置120执行信息的写入、擦除和读取。应注意，在存储装置120中，即使在擦除施加的电压之后也保持由施加电压形成的传输路径，并且保持电阻值。
更具体地，在存储装置120中，当向处于初始状态(高电阻状态)的装置施加在“正方向”(例如，中间电极220侧的负电位和上部电极208侧的正电位)上的电压或电流脉冲时，通过电离包括在离子源层216中的金属元素(例如，过渡金属元素)以将电离的金属元素分散在存储层204中(例如，在电阻变化层212中)，或者通过移动氧离子，在电阻变化层212中发生氧缺陷。因此，在存储层204中形成处于低氧化状态的低电阻部分(传输路径)，并且减少电阻变化层212的电阻(存储状态)。当朝向“负方向”(例如，中间电极220侧的正电位和上部电极208侧的负电位)向处于低电阻状态的装置施加电压脉冲时，电阻变化层212中的金属离子移动到离子源层216中，或者氧离子从离子源层216移动以减少传输路径部分的氧缺陷。因此，包括金属元素的传输路径消失，以将电阻变化层212的电阻转变为高状态(初始状态或擦除状态)。应注意，在存储层204具有单层配置的电阻变化层212的情况下，当施加正方向上的电压(或电流脉冲)时，通过施加到电阻变化层212的电场而发生缺陷，并且该缺陷形成传输路径以减少电阻变化层212的电阻。当在该状态下施加负方向上的电压脉冲时，电阻变化层212中的氧离子或氮离子的移动导致缺陷的减少，即传输路径的断开，从而增加电阻。
应注意，存储器单元108中的开关装置116和存储器装置120的堆叠配置的堆叠顺序不限于图2中所示的存储器单元108中的堆叠顺序。例如，在图3中所示的存储器单元108的替选配置中，开关装置116可以配置有从下部电极200侧起依次堆叠的附加高电阻层304和开关层224，并且离子源层216和电阻变化层212进一步堆叠在开关层224上，其中，中间电极220位于其间。替选地，可以采用没有中间电极220的配置。在这种情况下，例如，如图4中所示，可以从下部电极200侧起依次堆叠开关层224、电阻变化层212和离子源层216。
此外，开关层224和存储层204可以形成为改变其堆叠顺序。此外，上述高电阻层304中的传输路径的产生和擦除类似于存储装置120中的电阻变化层212中的操作；因此，高电阻层304和电阻变化层212可以彼此共享。因此，开关层224和离子源层216可以如此布置，其间具有高电阻层304，以允许开关层224的高电阻层304也用作存储层204的电阻变化层212。此外，两个电阻变化层212可以设置在离子源层216的下部电极200侧和上部电极204侧，并且可以与开关层224堆叠。
应注意，在本公开的实施例的存储器单元阵列100中，例如，包括将离子源层216和电阻变化层212堆叠的存储层204的所谓的电阻变化存储装置(存储器装置)用作存储装置120；然而，存储装置120不限于此。例如，由过渡金属氧化物、PCM(相变存储器)或MRAM(磁随机存取存储器)制成的电阻变化存储器可以用作存储装置120。
上部或第三电极208可以使用已知的半导体布线材料。即使在后退火之后也不与开关层224反应的稳定材料可能是优选的。
如上所述，根据本公开的实施例的开关装置116通过施加等于或高于特定电压的电压而在没有非晶相与晶相之间的相变的情况下进入减少电阻状态，并且通过将施加的电压减少到低于特定电压的电压而返回到高电阻状态。该特定电压称为切换阈值电压。换句话说，在开关装置116中，通过第一电极200和第三电极208从未示出的电源电路(脉冲施加部分)施加电压脉冲或电流脉冲，没有在开关层224中导致相变。此外，开关装置116不执行存储器操作，诸如即使在擦除所施加的电压之后也维持通过施加电压而由离子移动形成的传输路径。此外，根据这样的实施例的开关装置116用作选择装置，该选择装置选择性地操作存储器单元阵列100中的特定存储器装置120，其中，如上所述地在存储器单元阵列100中布置多个存储器装置120。
已在用于数据存储的非易失性存储器(存储单元)中需要容量的增加，并且交叉点阵列配置的使用使得可以实现容量的增加。在交叉点阵列型存储单元(存储器单元阵列)中，由存储器装置120和开关装置116构成的存储器单元各自设置在交叉布线的交叉点中的相应交叉点处。例如，电阻变化存储装置可以用于存储器装置120，这使得可以实现容量的进一步增加和可靠性的提高。然而，例如，具有高可靠性(诸如电阻变化存储器装置中的数据存储特性)的电阻变化存储器装置通常具有较高写入阈值电压(例如，1V或更高)，或者电阻变化存储器装置的进一步小型化可能进一步增加写入阈值电压。因此，期望与上述具有高可靠性的存储器装置结合使用的开关装置具有较大切换阈值电压。
此外，例如，为了操作几k比特或更多比特的存储器单元阵列，如上所述，需要减少开关装置在非选择(断开(OFF))期间的泄漏电流。这是因为在泄漏电流较大的情况下发生诸如写入错误之类的故障。此外，在小型化的存储单元中，为了获得操作存储器装置所需的电流，需要在接通(ON)状态下的高电流密度。因此，在开关装置中，需要较大选择比(高接通电流和低泄漏电流)。
作为具有合适的接通(ON)/断开(OFF)比的开关装置，可以采用使用硫族化物材料的OTS装置。在OTS装置中，在电极之间设置的OTS层可以由例如硫族化物(诸如GeTe、GeSbTe、GeSiAsTe、GeSe、GeSbSe、GeSiAsSe、GeS、GeSbS或GeSiAsS)制成。根据本公开的其他实施例，OTS层可包括硼、碳或其他材料。因此，用于形成OTS层的材料的其他示例包括B+C+Si+Ge的组合和S+Se+Te的组合。电极通常彼此相对。由这些硫族化物中的任何一种制成的开关装置具有如下特性(双向阈值开关)，其中电流在特定阈值电压或更高电压处突然增加；因此，与诸如PN二极管之类的其他开关装置相比，开关装置获得在接通(ON)状态下的相对较大电流密度。然而，切换阈值电压不够高，并且在具有较高写入阈值电压的电阻变化存储器装置和OTS装置结合在一起的情况下，在切换存储器装置之前切换OTS装置。这导致用于读取或写入的电压余量变窄的问题。此外，在非选择(断开(OFF))状态下的泄漏电流较大，这容易导致故障(写入错误或擦除错误)。特别地，在大型存储器单元阵列中，泄漏电流的问题与存储器单元阵列的尺寸成比例地变得严重；因此，期望更大的接通(ON)/断开(OFF)比，以增加写入/读取余量。
此外，形成通常开关装置的硫族化物的带隙最多约为2.2eV。因此，在允许小型化(例如，100nm或更小)的厚度的情况下，难以充分地减少泄漏电流。
根据本公开的至少一些实施例，使用诸如Te、Se和S的硫族元素、选自Si、B和C中的一种或更多种、以及O和N中的一种或两种来形成开关层224。开关层224通过分散高电阻元素(例如，B或Si)或高电阻化合物(例如，BN、B2O3、SiN、SiC和SiO2)来增加电阻值，从而减少在断开(OFF)状态下的泄漏电流。
此外，在这样的实施例中，向硫族化物添加诸如B、C、Si、N或O之类的元素使非晶态结构稳定，从而获得稳定的OTS现象并且显著地减少在接通(ON)状态下的电阻值。此外，准金属轻元素具有相对较大的与硫族元素的键合能量；因此，准金属轻元件使得可以增加击穿电压，从而增加双向阈值电压。这使得可以增加在选择状态和非选择状态下的电流的接通(ON)/断开(OFF)比、以及切换阈值电压的值。此外，可以通过在开关层224中分散具有较大带隙的化合物(诸如BN、SiN或SiCN)来减少泄漏电流。
另一个考虑因素是电流尖峰，电流尖峰当存储器单元108上的电压降在存储器单元108操作期间突然减小时发生。这种被称为“快速恢复(snap back)”或“突然爆发电压(snap voltage)”的现象是存储装置120的属性，并且通常当将特定电压阈值以上的电压施加在存储器单元108上时发生，从而导致存储器单元108上的电阻的突然减小。此外，当它发生时，所实现的峰值电流值可以相对较高(例如，大于500微安)。另外，如图5中所示，由于存储器单元阵列100的单元108内的布线(包括但不限于布线104和112)以及电极200、208和220，存储器单元108的电路内的电容504、特别是开关装置116与存储装置120之间的电容504可以相对较高(例如，5毫微微法拉)。结果，在约500微安的快速恢复期间经历的电流尖峰可以持续0.1ns。这又会使开关装置116的可靠性劣化。
发明人已经认识到，可以通过使用更高电阻的第一或底部电极200来减少在快速恢复或突然爆发期间经历的峰值电流。发明人进一步认识到，简单地使用更高电阻的电极不一定导致令人满意的配置。例如，期望提供这样的电极200，该电极200与替代方案相比在升高的电压处具有减少的电流。另外，希望获得高循环耐久性。为了实现这样的性能，发明人已开发了具有包括钛的第一或底部电极200的存储器单元。根据至少一些实施例，第一电极200至少部分地由TiAlN形成。根据又一些实施例，第一电极完全由TiAlN形成。出于各种原因，使用TiAlN是有利的。例如，与传统的底部电极配置相比，TiAlN提供增加的电阻，具有减少的峰值电流并且具有优异的循环耐久性。TiAlN的使用还允许使用物理气相沉积(PVD)形成包括第一电极200和第二电极220的电极。根据本公开的至少一些实施例，底部电极200的电阻为至少12500欧姆。另外，TiAlN可以以比其他可能的高电阻电极材料(诸如(W、Ti、Ta、Co、Mo)+(Si、C、Al)+N)更好的均匀性来沉积。与其他电极材料相比，TiAlN的良好循环耐久性可归因于更好的膜质量。在至少一些实施方案中，由TiAlN形成的电极是至少70％的Al。根据本公开的其他实施例，底部电极200可以由TiCN形成，其可以通过TDMAT来沉积。根据本公开的其他实施例，电极200、208和220中的任何一个或全部可以由TiAlN形成，或者可以包括TiAlN。另外，诸如层形式的TiAlN可以插入在第一电极200、开关层224、第二电极220、存储层204和/或第三电极208之间的任何位置。
根据本公开的实施例，提供了一种用于提供第一电极200的方法，该第一电极200被配置为在存在突然爆发电流的情况下提供高电阻。更具体地，图6描绘了根据本公开的实施例的用于形成高电阻电极的方法的各方面。该方法可以包括提供衬底(步骤604)。该方法还可以包括使用原子层沉积(ALD)在衬底上沉积形成第一电极200的材料。沉积可以包括沉积TiN层的步骤(步骤608)，以及沉积AlN层的步骤(步骤612)。替选地，可以沉积AlN层，接着沉积TiN层。可以使用氮载体流来沉积TiN，其中，向氮载体流中引入四氯化钛(TiCl4)。可以使用氮载体流来沉积AlN，其中，向氮载体流中引入三甲基铝(TMA)。沉积TiN的步骤和沉积AlN的步骤可以交替执行多次(步骤616)。例如，但不限于，这些步骤可以交替执行135次。在多次沉积TiN和AlN的步骤之后，可以对所沉积的层执行NH3退火工艺(步骤620)。作为示例，但不限于，可以执行沉积和退火步骤，以便实现包括TiAlN的电极200。此外，电极200可以形成为具有400A的厚度。
已经出于说明和描述的目的呈现了本发明的前述讨论。此外，该描述并非旨在将本发明限制于本文中公开的形式。因此，在相关领域的技术或知识范围内，与上述教导相对应的变型和修改都在本发明的范围内。上文描述的实施例还旨在解释目前已知的实施本发明的最佳模式，并且使本领域其他技术人员能够在这样或其他实施例中利用本发明以及可以进行本发明的特定应用或使用所需的各种修改。所附权利要求旨在被解释为包括现有技术所允许范围内的替选实施例。

Claims (24)

1.一种开关装置，所述开关装置包括：
第一电极，其中，第一电极包含钛；
第二电极；
开关层，其中，所述开关层位于第一电极与第二电极之间。
2.如权利要求1所述的开关装置，其中，第一电极还包含铝。
3.如权利要求1所述的开关装置，其中，第一电极还包含氮。
4.如权利要求1所述的开关装置，其中，第一电极包括氮化铝钛(TiAlN)。
5.如权利要求1所述的开关装置，其中，第一电极由氮化钛铝(TiAlN)形成。
6.如权利要求5所述的开关装置，其中，第一电极是至少70％的Al。
7.如权利要求5所述的开关装置，其中，第一电极与所述开关层接触。
8.如权利要求5所述的开关装置，其中，通过将所施加的电压设置为预定阈值电压或更高电压而将所述开关层转变为低电阻状态，以及通过将所施加的电压减少到所述阈值电压或更低电压而将所述开关层转变为高电阻状态。
9.如权利要求5所述的开关装置，其中，所述开关装置至少包括一种或更多种硫族元素。
10.如权利要求5所述的开关装置，其中，第一电极的电阻为至少12500欧姆。
11.一种存储单元，所述存储单元包括：
多个存储器单元，其中，所述多个存储器单元中的每个存储器单元包括：
开关装置，所述开关装置包括：
第一电极，其中，第一电极包括氮化铝钛(TiAlN)；
第二电极；以及
开关层，其中，所述开关层位于第一电极与第二电极之间；
存储装置，所述存储装置包括：
存储层；
第三电极，其中，所述存储层位于第二电极与第三电极之间。
12.如权利要求11所述的存储单元，其中，所述开关层完全由TiAlN形成。
13.如权利要求12所述的存储单元，其中，所述开关层是至少70％的Al。
14.如权利要求11所述的存储单元，其中，所述存储层包括电阻变化层和离子源层。
15.如权利要求12所述的存储单元，其中，所述离子源层包括一种或更多种硫族元素。
16.如权利要求14所述的存储单元，其中，所述电阻变化层与第二电极接触。
17.如权利要求16所述的存储单元，其中，所述电阻变化层与第二电极的第一侧接触，以及其中，所述存储层与第二电极的第二侧接触。
18.如权利要求11所述的存储单元，其中，所述存储层包括一种或更多种硫族元素。
19.如权利要求17所述的存储单元，其中，所述存储装置还包括离子源层。
20.如权利要求11所述的存储单元，其中，所述存储单元是三维存储器阵列。
21.如权利要求11所述的存储单元，其中，设置多条行线和多条列线，以及其中，所述存储器单元被各自设置在行线和列线的交叉点处。
22.如权利要求11所述的存储单元，其中，第二电极和第三电极中的至少一个包括TiAlN。
23.如权利要求11所述的存储单元，所述存储单元还包括在第一电极、所述开关层、第二电极、所述存储层和第三电极中的至少两个之间的TiAlN。
24.一种用于制造存储器单元的电极的方法，所述方法包括：
在衬底上沉积TiN层；
在所述衬底上沉积AlN层；
多次重复沉积TiN层和沉积Al层的步骤；
在多次重复沉积TiN层和沉积Al层的步骤之后，对所沉积的层执行NH3退火。
CN201880021813.5A 2017-04-06 2018-03-19 存储器单元开关装置 Withdrawn CN110462741A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/480,782 US10658588B2 (en) 2017-04-06 2017-04-06 Memory cell switch device
US15/480,782 2017-04-06
PCT/JP2018/010864 WO2018186166A1 (en) 2017-04-06 2018-03-19 Memory cell switch device

Publications (1)

Publication Number Publication Date
CN110462741A true CN110462741A (zh) 2019-11-15

Family

ID=61972178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880021813.5A Withdrawn CN110462741A (zh) 2017-04-06 2018-03-19 存储器单元开关装置

Country Status (6)

Country Link
US (1) US10658588B2 (zh)
JP (1) JP2020516057A (zh)
KR (1) KR20190136001A (zh)
CN (1) CN110462741A (zh)
TW (1) TWI757460B (zh)
WO (1) WO2018186166A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861902B2 (en) 2017-06-13 2020-12-08 Samsung Electronics Co., Ltd. Semiconductor device having magnetic tunnel junction pattern
KR102366798B1 (ko) 2017-06-13 2022-02-25 삼성전자주식회사 반도체 소자
FR3076081B1 (fr) * 2017-12-26 2022-06-24 Commissariat Energie Atomique Cellule elementaire comportant une memoire resistive et un selecteur, etage et matrice d'etages comportant une pluralite de ces cellules et procede de fabrication associe
JP2020145364A (ja) 2019-03-08 2020-09-10 キオクシア株式会社 記憶装置
JP2020150082A (ja) * 2019-03-12 2020-09-17 キオクシア株式会社 記憶装置
CN112018232A (zh) * 2019-05-31 2020-12-01 中国科学院上海微系统与信息技术研究所 一种选通管材料及包含选通管材料的选通管单元
JP2021103749A (ja) * 2019-12-25 2021-07-15 キオクシア株式会社 抵抗変化素子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247559A (ja) * 2003-02-14 2004-09-02 Elpida Memory Inc 半導体装置及びその製造方法
US6914255B2 (en) * 2003-08-04 2005-07-05 Ovonyx, Inc. Phase change access device for memories
US20090196088A1 (en) 2008-02-01 2009-08-06 Rok Dittrich Resistance control in conductive bridging memories
FR2993388B1 (fr) 2012-07-11 2015-04-03 Altis Semiconductor Snc Dispositif microelectronique a memoire programmable
US8853661B1 (en) * 2013-03-15 2014-10-07 Intermolecular, Inc. Metal aluminum nitride embedded resistors for resistive random memory access cells
WO2014194069A2 (en) * 2013-05-29 2014-12-04 Shih-Yuan Wang Resistive random-access memory formed without forming voltage
JP6151650B2 (ja) * 2014-01-17 2017-06-21 ソニーセミコンダクタソリューションズ株式会社 記憶装置
KR102337410B1 (ko) * 2015-04-06 2021-12-10 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법

Also Published As

Publication number Publication date
TWI757460B (zh) 2022-03-11
JP2020516057A (ja) 2020-05-28
US10658588B2 (en) 2020-05-19
US20180294408A1 (en) 2018-10-11
KR20190136001A (ko) 2019-12-09
TW201904101A (zh) 2019-01-16
WO2018186166A1 (en) 2018-10-11

Similar Documents

Publication Publication Date Title
CN110462741A (zh) 存储器单元开关装置
KR102297252B1 (ko) 스위치 소자 및 기억 장치
CN104871313B (zh) 存储装置和存储装置制造方法
US9431459B2 (en) Switching components and memory units
US6888155B2 (en) Stoichiometry for chalcogenide glasses useful for memory devices and method of formation
US8435831B2 (en) Non-volatile storage with metal oxide switching element and methods for fabricating the same
CN109716507A (zh) 开关装置、存储设备和存储器系统
CN107431069A (zh) 开关器件和存储装置
KR20180133771A (ko) 역 상 변화 특성을 갖는 상 변화 메모리 소자 및 이를 이용하여 고집적 3차원 아키텍처를 갖는 상 변화 메모리
CN108336224B (zh) 可变电阻存储器件
US20070187829A1 (en) Nonvolatile memory cell comprising a chalcogenide and a transition metal oxide
US11522132B2 (en) Storage device and storage unit with a chalcogen element
US20230276638A1 (en) Selector material, selector unit and preparation method thereof, and memory structure
US20200066794A1 (en) Memory cell switch device
CN110176471A (zh) 交叉点阵列器件及其制造方法
CN114420838A (zh) 相变存储器及其制造方法
US11856879B2 (en) MIEC and tunnel-based selectors with improved rectification characteristics and tunability
EP4262336A1 (en) Chalcogenide material, switching device including the chalcogenide material, and memory device including the switching device
US20240215468A1 (en) Semicondutor device
KR20230145904A (ko) 칼코게나이드 재료, 이를 포함하는 스위칭 소자, 및 스위칭 소자를 포함하는 메모리 장치
CN116033758A (zh) 半导体器件及其制造方法
KR20240111987A (ko) 반도체 장치 및 그 제조방법
KR20240074407A (ko) 반도체 장치 및 그 제조 방법
CN116209339A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20191115

WW01 Invention patent application withdrawn after publication