CN110416100A - 具有光栅图案的对准标记及其形成方法 - Google Patents

具有光栅图案的对准标记及其形成方法 Download PDF

Info

Publication number
CN110416100A
CN110416100A CN201810970491.0A CN201810970491A CN110416100A CN 110416100 A CN110416100 A CN 110416100A CN 201810970491 A CN201810970491 A CN 201810970491A CN 110416100 A CN110416100 A CN 110416100A
Authority
CN
China
Prior art keywords
alignment mark
dielectric layer
redistribution lines
alignment
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810970491.0A
Other languages
English (en)
Other versions
CN110416100B (zh
Inventor
王之妤
朱永祺
廖思豪
胡毓祥
郭宏瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110416100A publication Critical patent/CN110416100A/zh
Application granted granted Critical
Publication of CN110416100B publication Critical patent/CN110416100B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种形成半导体器件的方法包括：将器件管芯密封在密封材料中，在器件管芯和密封材料上方形成第一介电层，形成延伸到第一介电层中的第一再分布线以电连接至器件管芯，在第一介电层上方形成对准标记，其中，对准标记包括多个细长条，在第一再分布线和对准标记上方形成第二介电层，以及形成延伸到第二介电层中的第二再分布线以电连接至第一再分布线。使用用于对准的对准标记形成第二再分布线。本发明实施例涉及具有光栅图案的对准标记及其形成方法。

Description

具有光栅图案的对准标记及其形成方法
技术领域
本发明实施例涉及具有光栅图案的对准标记及其形成方法。
背景技术
随着半导体技术的进步，半导体芯片/管芯变得越来越小。同时，更多的功能需要集成到半导体管芯中。因此，半导体管芯需要将越来越多的I/O焊盘封装到更小的区域中，并且因此随着时间，I/O焊盘的密度迅速提升。结果，半导体管芯的封装变得更加困难，这会对封装产量产生不利影响。
传统的封装技术可以划分为两类。在第一类中，在切割晶圆上的管芯之前封装晶圆上的管芯。这种封装技术具有诸如更大的生产量和更低的成本的一些有利的特征。此外，需要较少的底部填充物或模塑料。然而，这种封装技术还具有缺陷。由于管芯的尺寸正变得越来越小，并且相应的封装件仅可以是扇入型封装件，其中，每个管芯的I/O焊盘限制于位于相应管芯的表面正上方的区域。由于管芯的面积有限，I/O焊盘的数量由于I/O焊盘的间距的限制而受到限制。如果焊盘的间距减小，可能发生焊料桥接。此外，在固定的球尺寸需求下，焊球必须具有特定的尺寸，这进而限制了可以封装在管芯表面上的焊球的数量。
在另一类封装中，在封装管芯之前从晶圆切割管芯。该封装技术的有利特征是形成扇出封装件的可能性，这意味着管芯上的I/O焊盘可以分布至比管芯更大的区域，并且因此可以增加封装在管芯表面上的I/O焊盘的数量。该封装技术的另一有利特征是封装“已知良好管芯”，以及丢弃缺陷管芯，并且因此成本和精力不会浪费在缺陷管芯上。
发明内容
根据本发明的一些实施例，提供了一种形成半导体器件的方法，包括：将器件管芯密封在密封材料中；在所述器件管芯和所述密封材料上方形成第一介电层；形成延伸到所述第一介电层中的第一再分布线以电连接至所述器件管芯；在所述第一介电层上方形成对准标记，其中，所述对准标记包括多个细长条；在所述第一再分布线和所述对准标记上方形成第二介电层，以及形成延伸到所述第二介电层中的第二再分布线以电连接至所述第一再分布线，其中，使用用于对准的所述对准标记形成所述第二再分布线线。
根据本发明的另一些实施例，还提供了一种形成半导体器件的方法，包括：在载体上方形成贯通孔；将器件管芯和所述贯通孔密封在密封材料中；在所述器件管芯、所述贯通孔和所述密封材料上方形成与所述器件管芯、所述贯通孔和所述密封材料接触的第一介电层；在所述第一介电层中形成第一通孔开口以露出所述器件管芯的所述贯通孔和导电部件；镀第一再分布线和对准标记，其中，所述第一再分布线包括延伸到所述第一通孔开口中的第一通孔部分，以及所述对准标记包括彼此平行的多个第一细长条；在所述第一介电层上方形成第二介电层，其中，所述对准标记和所述第一再分布线的第一迹线部分嵌入到所述第二介电层中；在所述第二介电层中形成第二通孔开口以露出所述第一再分布线，其中，使用用于对准的所述对准标记形成所述第二通孔开口；以及镀第二再分布线，其中，所述第二再分布线包括延伸到所述第二通孔开口中的第二通孔部分和位于所述第二介电层上方的第二迹线部分。
根据本发明的又一些实施例，还提供了一种形成半导体器件的方法，包括：在第一介电层上方镀对准标记，其中，所述对准标记包括彼此平行的多个细长条，并且所述多个细长条具有均匀的间距和均匀的宽度；在所述第一介电层上方形成多个再分布线，其中，使用用于对准的所述对准标记形成所述多个再分布线；以及穿过所述第一介电层和所述对准标记锯切。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1至图18示出根据一些实施例的形成封装件的中间阶段。
图19和图20示出根据一些实施例的形成封装件的中间阶段。
图21至图27示出根据一些实施例的形成封装件的中间阶段的截面图。
图28A、图28B、图28C和图28D示出根据一些实施例的一些对准标记的顶视图。
图29A-1和图29A-2分别示出根据一些实施例的对准标记和相应的亮度-对比度信号强度。
图29B-1和图29B-2分别示出根据一些实施例的对准标记和相应的亮度-对比度信号强度。
图29C-1和图29C-2分别示出根据一些实施例的具有倒置图案的对准标记和相应的亮度-对比度信号强度。
图30示出根据一些实施例的用于形成封装件的工艺流程。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
根据各个实施例提供包括具有光栅图案的对准标记的集成扇出(InFO)封装件及其形成方法。根据一些实施例示出形成InFO封装件的中间阶段。讨论了一些实施例的一些变化。贯穿各个图和示例性实施例，相同的参考标号用于指定相同的元件。
图1至图18示出根据一些实施例的形成封装件的中间阶段的截面图。
图1至图18中示出的步骤还在图30所示的工艺流程300中示意性地示出。
参考图1，提供载体20，并且在载体20上涂覆释放膜22。载体20由透明材料形成，并且可以是玻璃载体、陶瓷载体、有机载体等。载体20可具有圆形的顶视形状，并且可具有硅晶圆的尺寸。释放膜22与载体20的顶面物理接触。释放膜22可以由光热转换(LTHC)涂覆材料形成。可以通过涂覆将释放膜22施加到载体20上。根据本发明的一些实施例，LTHC涂覆材料能够在光/辐射(诸如激光束)的热量下分解，并且因此可以从其上形成的结构释放载体20。
根据一些实施例，也如图1所示，在LTHC涂覆材料22上形成聚合物缓冲层24。聚合物缓冲层24可以由聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)或另一适用的聚合物形成。
图2至图4示出形成金属柱32。相应的工艺在图30所示的工艺流程中示出为工艺302。在整个描述中，由于金属柱32穿过后续分配的密封材料，所以金属柱32可选地称为贯通孔32。
参考图2，例如，通过物理汽相沉积(PVD)来形成金属晶种层25。金属晶种层25可以与聚合物缓冲层24物理接触。根据本发明的一些实施例，金属晶种层25包括钛层和位于钛层上方的铜层。根据本发明的可选实施例，金属晶种层25包括接触介电缓冲层24的铜层。
还如图2所示，在金属晶种层25上方形成光刻胶26。然后使用光刻掩模(未示出)对光刻胶26实施曝光。在后续的显影之后，在光刻胶26中形成开口28。通过开口28暴露金属晶种层25的一些部分。
接下来，如图3所示，通过在开口28中镀金属材料而形成金属柱32。镀的金属材料可以是铜或铜合金。金属柱32的顶面低于光刻胶26的顶面，从而使得通过开口28限制金属柱32。金属柱32可以具有基本垂直和笔直的边缘。可选地，在截面图中，金属柱32可以具有沙漏形状，其中，金属柱32的中间部分比相应的顶部部分和底部部分更窄。
在后续步骤中，去除光刻胶26，并且暴露下面的金属晶种层25的部分。然后在蚀刻步骤中，例如在多个各向异性和/或各向同性蚀刻步骤中去除金属晶种层25的暴露部分。剩余的晶种层25的边缘因此与上面的金属柱32的相应部分基本共末端。图4中示出所得到的金属柱32。在整个描述中，金属晶种层25的剩余部分认为是金属柱32的部分，并且未单独示出。金属柱32的顶视形状包括，但不限于圆形、矩形、六边形、八边形等。在形成金属柱32之后，暴露聚合物缓冲层24。
图5示出放置/布置器件管芯36。相应的工艺在图30所示的工艺流程中示出为工艺304。通过管芯附接膜(DAF)38将管芯器件36附接至聚合物缓冲层24，其中，DAF 38是粘合膜。在将器件管芯36放置在聚合物缓冲层24上之前，可以将DAF 38预先附接在器件管芯36上。因此，在附接至聚合物缓冲层24之前，DAF 38和器件管芯36组合成集成件。器件管芯36可以包括背面(朝下的表面)与DAF 38物理接触的半导体衬底。器件管芯36可以包括位于半导体衬底的正面(朝上的表面)处的集成电路器件(诸如有源器件，例如，包括晶体管，未示出)。根据本发明的一些实施例，器件管芯36为逻辑管芯，该管芯可以是中央处理单元(CPU)管芯、图形处理单元(GPU)管芯、移动应用管芯、微控制单元(MCU)管芯、输入-输出(IO)管芯、基带(BB)管芯或应用处理器(AP)管芯。由于载体20处于晶圆级，因此尽管示出一个器件管芯36，但是多个相同的器件管芯36放置在聚合物缓冲层24上方，并且可以分配为包括多行和多列的阵列。
根据一些实施例，金属支柱42(诸如铜支柱)预先形成为器件管芯36的部分，并且金属支柱42电连接至器件管芯36中的诸如晶体管(未示出)的集成电路器件。根据本发明的一些实施例，诸如聚合物的介电材料填充相邻的金属支柱42之间的间隙，以形成顶部介电层44。顶部介电层44还可以包括覆盖和保护金属支柱42的部分。根据本发明的一些实施例，顶部介电层44可以由PBO或聚酰亚胺形成。
接下来，如图6所示，可以将器件管芯36和金属柱32密封在密封材料48中。相应的工艺在图30所示的工艺流程中示出为工艺306。密封材料48填充相邻金属柱32之间的间隙以及金属柱32和器件管芯36之间的间隙。密封材料48可以包括模塑料、模制底部填充物、环氧树脂和/或树脂。密封材料48的顶面高于金属支柱42的顶端。当由模塑料形成时，密封材料48可以包括基材，其可以是聚合物、树脂、环氧树脂等，以及位于基材中的填料颗粒(未示出)。填料颗粒可以是SiO2、Al2O3、石英等的介电颗粒，并且可以具有球形形状。而且，球形填料颗粒可以具有多个不同的直径。密封材料48中的填料颗粒和基材两者都可以与聚合物缓冲层24物理接触。
在后续步骤中，实施诸如化学机械抛光(CMP)工艺或机械研磨工艺的平坦化工艺以削薄密封材料48和介电层44，直到暴露金属柱32和金属支柱42。相应的工艺还在图30所示的工艺流程中示出为工艺306。由于平坦化工艺，金属柱32的顶端与金属支柱42的顶面基本齐平(共面)，并且与密封材料48的顶面基本共面。因为金属柱32穿过密封材料48，所以在后续段落中可选地称为贯通孔32。
图7至图15示出形成前侧再分布结构。图7至图10示出形成第一层再分布线(RDL)、对准标记和相应的介电层。参考图7，形成介电层50。相应的工艺在图30所示的工艺流程中示出为工艺308。根据本发明的一些实施例，介电层50由诸如PBO、聚酰亚胺等的聚合物形成。该形成方法包括以可流动的形式涂覆介电层50，并且然后固化介电层50。根据本发明的可选实施例，介电层50由诸如氮化硅、氧化硅等的无机介电材料形成。形成方法可以包括涂覆、化学汽相沉积(CVD)、原子层沉积(ALD)、等离子体增强化学汽相沉积(PECVD)或其他可应用的沉积方法。然后形成通孔开口52。相应的工艺还在图30所示的工艺流程中示出为工艺308。根据其中介电层50由诸如PBO或聚酰亚胺的光敏材料形成的一些实施例，形成开口52包括使用光刻掩模(未示出)的曝光和显影步骤。通过通孔开口52暴露贯通孔32和金属支柱42。
接下来，参考图8，沉积金属晶种层54。根据本发明的一些实施例，金属晶种层54包括钛层和位于钛层上方的铜层。形成方法可以包括例如PVD。金属晶种层54延伸到开口52中，并且接触贯通孔32和金属支柱42。
图9示出形成并图案化光刻胶56。金属晶种层54具有暴露于光刻胶56中的开口的一些部分。然后实施镀工艺以形成金属区58。根据本发明的一些实施例，金属区58包括铜或铜合金。镀可以包括电化学镀或化学镀。
在后续工艺中，去除光刻胶56，并且暴露下面的金属晶种层54的部分。然后实施一个或多个蚀刻工艺以去除暴露的金属晶种层54。根据一些实施例，实施第一蚀刻工艺以蚀刻金属晶种层54中的铜层，接着进行第二蚀刻工艺以蚀刻金属晶种层54中的钛层。结果，形成了RDL 60和对准标记62，并且在图10中示出所得到的结构。相应的工艺在图30所示的工艺流程中示出为工艺310。RDL 60和对准标记62中的每个包括金属晶种层54的剩余部分和镀的金属区58的部分。
RDL 60包括形成在介电层50中以连接至金属支柱42或贯通孔32的通孔60A以及位于介电层50上方的金属迹线(金属线)60B。尽管未示出，但是可以凹进从开口52(图8)生长的金属迹线60B的部分的顶面以低于位于介电层50正上方的金属迹线60B的部分的顶面。
对准标记62包括多个光栅条64，其中，多个光栅条组合形成对准标记。光栅条64还限定对准标记62的轮廓，并且轮廓的形状可以用于识别对准标记62。对准标记62中的多个光栅条64是电浮置的。此外，对准标记62中的每个条64可以与除了对准标记62的其他部分之外的其他导电部件完全隔离。换言之，所有光栅条64的顶面、底面和侧壁与介电材料或对准标记62的另一部分接触。图28A、图28B、图28C和图28D示出对准标记62的一些实例的顶视图，每个对准标记62包括多个细长的金属条64。细长的金属条64可以彼此平行，其中，每个具有均匀的宽度。例如，细长的金属条64可以具有均匀的间距，其中，间距P1和P2彼此相等。根据本发明的一些实施例，一些细长的金属条64可以具有与其他金属条64的间距不同的间距，例如，间距P1和P2彼此不同。
根据本发明的一些实施例，金属条64的宽度W1(和W2)很小，并且可以接近相应RDL的最小允许的(或可形成的)宽度。例如，宽度W1和/或宽度W2可以在最小宽度和最小宽度的约125％之间。最小宽度是金属条64的宽度，其是在不会引起诸如金属条64与下面的介电层50(图11)之间的分层，和/或金属条64与上面的介电层66(图17)之间的分层的可靠性问题的情况下，可以使用相应技术形成的相应RDL的最小宽度。应当理解，最小宽度与工艺、生产工具以及金属条64的材料和相邻介电层的材料有关。例如，相应的RDL的最小宽度可能是由于诸如光刻胶的限制或光刻工艺等工艺因素造成的。根据一些实施例，当金属条的宽度小于约4μm时，观察到分层。因此，宽度W3和W4大于4μm。根据一些实施例，宽度W3(和W4)在约5μm和约10μm之间的范围内。根据一些实施例，至少一些金属条64具有大于约5的长宽比。根据对准标记62的尺寸，长宽比也可以大于约10或更大，并且对准标记62越大，长宽比可以越大。使条64伸长允许使条64的宽度最小化而不会引起分层问题。否则，如果对准标记62中的部件64的长度和宽度都彼此接近，则部件64需要制得更大以避免分层。根据本发明的一些实施例，对准标记62的长度L1和L2可以在30μm和约120μm之间的范围内，对准标记62的宽度W1和W2可以在20μm和约120μm之间的范围内。
如图28A所示的对准标记62具有包括署名(signature)图案的轮廓，其在所示实例中具有字母“L”的形状。对准标记62的署名图案可具有其他形状，包括，但不限于十字形、矩形、正方形等。对准标记62的署名图案也可以具有诸如字母“H”、字母“A”、字母“C”等的其他字母的形状。通过金属条64的外轮廓限定图28A中的字母“L”的署名图案。然而，光栅条64本身不直接在字母中形成线。例如，如果字母“H”是署名图案，由于H包括两条垂直线和连接两条垂直线的水平线，所以两条垂直线和水平线中的每条可以包括多个离散的光栅条。
图28B示出对准标记62的实例，其中，对准标记还包括多个金属条64。通过金属条64中的空隙限定图28B的实例中的字母“L”的署名图案，其中，金属条64未延伸到空隙中。换言之，如图28B所示的对准标记具有倒置图案，因为署名图案“L”由金属条64中的空隙而不是金属条64限定。
图28C示出对准标记62，其中，对准标记62连接金属条64以形成环。换言之，图28C(和图28B)中的署名图案是利用光栅条内衬于轮廓的空心图案。在所示实施例中，完全闭合环。根据其他实施例，例如，可以部分地闭合环，其中，不形成所示环中的所示金属条64的一个或两个。图28D示出对准标记62，其中，连接金属条64以形成两个环，其中，外环封闭内环。根据本发明的一些实施例，可以存在并排放置的多个环(每个与图28C中示出的类似)，并且多个环组合形成对准标记62。可以相对于彼此以任何方向、位置放置多个环。
图29A-1、图29A-2、图29B-1、图29B-2、图29C-1和图29C-2示出对准标记的一些实例以及从对准标记测量的相应信号。图29A-1、图29B-1和图29C-1是对准标记。图29A-2是从图29A-1所示的对准标记获得的亮度-对比信号强度。图29B-2是从图29B-1所示的对准标记获得的亮度-对比信号强度。图29C-2是从图29C-1所示的对准标记获得的亮度-对比信号强度。亮度-对比信号强度值表示当在图29A-1、29B-1和29C-1中的线110的位置处从左向右扫描对准标记时的亮度的对比度。因此，信号强度的最高峰是对准标记的边缘处。
参考图29C-1(其示出块状对准标记)，存在由线110穿过的两个边缘，其中一个在左边、一个在右边。两个边缘的信号强度值在图29C-2中反映为峰114。图29C-1还示出对准标记中的多个晶粒112。例如，晶粒112可以是铜的晶粒。晶粒112和相应对准标记的周围部分具有亮度差异，这导致亮度的对比度，并且因此产生图29C-2中的峰116。峰116低于峰114。峰114用于确定对准标记的边界在哪里，并且峰116用作对对准标记的边界(因此是图像)的确定产生不利影响的噪声。在制造工艺中，可能存在覆盖对准标记的介电层(例如图17中的层66、72和76)，导致对准标记的图像模糊。因此峰114和峰116的高度之间的差异将减小。此外，可能在诸如图22中所示的步骤的特定工艺步骤中损坏对准标记。这也导致峰114和116的高度之间的差异减小。
参考图29A-1，根据本发明的一些实施例的金属条64具有小的宽度，这意味着金属条64中的晶粒将限制在窄的金属条内。因此减小金属条64的粗糙度，并且至少降低且可能消除由晶界(而不是金属条64的边缘)产生的峰。图29A-2示意性地示出从图29A-1所示的对准标记62测量的信号强度的部分。可以观察到，晶界没有产生峰，并且因此由金属条的边缘产生的信号更加显著，并且更容易区分。由于通过亮度-对比度信号来识别对准标记的边缘，所以这导致在对准标记的成像方面得到改善。
图29B-2示意性地示出从具有倒置图案的图29B-1所示的对准标记测量的亮度-对比度信号强度的部分。据观察，由晶界产生的峰也不存在，并且因此由金属条的边缘产生的信号更显著，并且更容易区分。
比较图29A-2、图29B-2和图29C-2所示的信号，发现即使亮度-对比度信号比由于更上面的介电层和/或对准标记的损坏而显示的亮度-对比信号更不清楚，图29A-2和图29B-2所示的亮度-对比信号仍然比图29C-2所示的信号更容易用于确定对准标记的位置。因此，具有光栅图案的对准标记相对于诸如图29C-1所示的块状对准标记得到了改善。
为了容易识别图案，对准标记62可以不包括光栅图案，该光栅图案包括与多个第一平行条和与多个第一平行条相交且垂直的多个第二平行条。光栅图案使得对准标记的区分变得更加困难。
再次参考图11，在图10所示的结构上方形成介电层66。相应的工艺在图30所示的工艺流程中示出为工艺312。然后，在介电层66中形成通孔开口68。相应的工艺在图30所示的工艺流程中示出为工艺314。介电层66覆盖对准标记62和RDL 60。通过通孔开口暴露RDL60的一些部分。可以使用选自用于形成介电层50的相同组候选材料的材料来形成介电层66，该材料可以包括PBO、聚酰亚胺或BCB、或其他有机或无机材料。
参考图12，形成RDL 70。相应的工艺还在图30所示的工艺流程中示出为工艺314。RDL 70的形成工艺可以与RDL 60的形成基本相同。RDL 70还包括延伸到位于介电层66中的通孔开口中以与RDL 60接触的通孔部分以及位于介电层66正上方的金属迹线部分。形成RDL 70可以包括形成金属晶种层、形成图案化的掩模(诸如光刻胶)、镀RDL 70，并且然后去除图案化的掩模和晶种层的不期望部分。
在形成开口68(图11)和形成RDL 70(图12)中，对准标记62用于将开口68和RDL 70的迹线部分的位置与期望的位置对准。在对准中，首先找到对准标记62，然后基于对准标记62的位置确定开口68和RDL70的位置。应当理解，封装件中可以存在多个对准标记，每个都位于相应管芯的一侧上。从顶部通过透明(或至少部分透明)的介电层66观察对准标记62。通过采用光栅图案，对准标记62是清晰可见的，并且对准的精度得到改善。
图13示出在介电层66和RDL 70上方形成介电层72。相应的工艺在图30所示的工艺流程中示出为工艺316。接下来，在介电层72中形成通孔开口73。相应的工艺在图30所示的工艺流程中示出为工艺318。介电层72可以由选自用于形成介电层50和66的相同组候选材料的材料形成。
参考图14，形成RDL 74。相应的工艺还在图30所示的工艺流程中示出为工艺318。RDL 74的形成工艺可以与RDL 60的形成基本相同。RDL 74可以由包括铝、铜、钨和/或它们的合金的金属或金属合金形成。应当理解，尽管在所示的示例性实施例中，形成三层RDL(60、70和74)，但是封装件可以具有诸如一层、两层或多于三层的其他数量的RDL层。
在形成RDL 74中，对准标记62用于将RDL 74的位置(以及相应的通孔部分的位置)与RDL 70对准。从顶部通过透明(或至少部分透明)的介电层72和66观察对准标记62。通过采用光栅图案，对准标记62通过介电层72和66是清晰可见的(具有由用于对准的制造工具判断的高清晰度分数)，并且对准精度得到改善。作为比较，如果采用如图29C-1所示的块状图案，则对准标记的确定更可能失败。
图15示出形成介电层76。介电层76可以由选自用于形成介电层50、66、72的相同组候选材料的材料形成。例如，可以使用PBO、聚酰亚胺或BCB形成介电层76。在介电层76中形成开口77以暴露出下面的金属焊盘，下面的金属焊盘是RDL 74的部分。还可以使用用于对准的对准标记62来确定开口77的位置，其中，对准标记穿过介电层76、72和66是可见的。
图16示出根据一些实施例形成凸块下金属(UBM)78。相应的工艺在图30所示的工艺流程中示出为工艺320。根据本发明的一些实施例，UBM78形成为延伸到位于介电层76中的开口中以接触RDL 74中的金属焊盘。UBM 78可以由镍、铜、钛或它们的多层形成。根据一些实施例，UBM 78包括钛层和位于钛层上方的铜层。
然后根据一些实施例形成电连接件80。电连接件80的形成可包括将焊球放置到UBM 78的暴露部分上，并且然后回流该焊球。根据本发明的可选实施例，电连接件80的形成包括实施镀步骤以在UBM 78上方形成焊料层，并且然后回流焊料层。电连接件80还可以包括通过镀形成的非焊料金属支柱，或金属支柱和位于非焊料金属支柱上方的焊帽。在整个描述中，包括介电缓冲层24和上面的结构的组合的结构称为封装件100，其是包括多个器件管芯36的复合晶圆(并且以下还称为复合晶圆100)。
接下来，例如通过将激光束投射到释放膜22上，从载体20上卸下复合晶圆100。释放膜22在激光束的热量下分解。在图17中示出所得到的复合晶圆100。接下来，例如通过激光钻孔在介电缓冲层24中形成开口82。当贯通孔32包括位于其底部处的钛层并且钛层来自金属晶种层25(图2)时，可以通过蚀刻去除钛层，从而在贯通孔32中暴露铜。
然后可以在管芯锯切步骤中分割复合晶圆100。相应的工艺在图30所示的工艺流程中示出为工艺322。例如，刀片可以锯过划线84以将晶圆100分离成多个相同的封装件86，每个封装件86具有根据一些实例所示的结构。管芯锯切可以穿过对准标记62中的一些或全部。结果，由于已经在管芯锯切中切割对准标记62，所以所得到的封装件86可以包括对准标记62的部分，或不包括对准标记62的任何部分。例如，根据锯切，封装件86可以包括金属条64中的一个或多个(图28A至图28D)的整体，和/或可以包括金属条64中的一个或多个的部分。例如，在图28A至图28C中，可以锯切对准标记62的左侧部分，而对准标记62的右侧部分留在最终的封装件86中，反之亦然。也可能锯切对准标记62的上部，而对准标记62的下部留在最终的封装件86中，反之亦然。对准标记62的锯切百分比可以是所示部分的任何百分比。
图18示出通过焊料区80将封装件86接合至封装组件88。根据本发明的一些实施例，封装组件88是封装衬底，其可以是无芯衬底或具有芯的衬底。根据本发明的其他实施例，封装组件88是印刷电路板或封装件。可以在封装件86和封装组件88之间分配底部填充物90。封装件86也可以通过焊料区206接合至封装件200。根据一些实施例，封装件200包括器件管芯202和衬底204。器件管芯202可以是诸如动态随机存取存储器(DRAM)管芯等的存储器管芯。可以在封装件86和封装件200之间设置底部填充物208。图18中所得到的封装件称为封装件220。
图19至图27示出根据本发明的一些实施例的在形成封装件的中间阶段的截面图。除非另有声明，这些实施例中的组件的材料和形成方法与相同的组件基本上相同，相同的组件由图1至图18所示实施例中的相同的参考标号表示。因此，可以在图1至图18中示出的实施例的讨论中找到关于图19至图27所示组件的形成工艺和材料的细节。
图19和图20示出一些实施例。这些实施例类似于图1至图18的实施例，除了开口介电层72和76的部分以便更清楚地看到对准标记之外。图19中示出所得的封装件86。封装件86的形成工艺类似于图1至图18中所示的，除了形成开口94，并且开口94穿过介电层72和76之外。开口94包括两个部分，其中，第一部分位于介电层72中，第二部分位于介电层76中。在用于形成图13中的开口73的相同工艺中形成开口94的第一部分。对光刻掩模进行修改，从而使得当形成开口73时，形成开口94的下部。在用于形成图15中的开口77的相同工艺中形成开口94的第二部分。对光刻掩模进行修改，从而使得当形成开口77时，形成开口94的上部。由于介电层76填充到开口94中，因此当形成开口94的上部时，还去除填充开口94的下部的介电层76的部分。
图20示出封装件220，封装件220包括封装件86和接合至封装件86的封装件88和200。底部填充物90延伸到开口94(如果有的话)的剩余端口。
图21至图27示出根据一些实施例的形成封装件的中间阶段。这些实施例类似于图1至图18中的实施例，除了全部开口介电层66、72和76的位于对准掩模62正上方的部分以便更清楚地观察对准标记62之外。因此，当使用对准标记62来对准RDL 70、74和UBM 78的形成时，暴露对准标记62。
根据这些实施例的初始工艺类似于图10中所示的工艺。接下来，参考图21，形成电介质66，接着形成开口68和94。对准标记62暴露于开口94。而且，介电层50的顶面也暴露于开口94。
图22示出根据本发明的一些实施例的形成金属晶种层70A，其中，金属晶种层70A可以包括钛层和位于钛层上方的铜层。金属晶种层70A延伸到开口68和94中。接下来，参考图23，形成光刻胶124，并且然后进行图案化。光刻胶124填充整个开口94。
接下来，将金属区70B镀到位于光刻胶124中的开口中，接着去除光刻胶124。然后暴露金属晶种层70A的一些部分。然后蚀刻金属晶种层70A的暴露部分，露出下面的对准标记62。也形成RDL 70，并且包括金属晶种层70A和金属区70B。在蚀刻金属晶种层70A时，对准标记62也受到损坏。然而，通过采用光栅图案，即使存在损坏，仍然可以清楚地观察到对准标记62。
图25示出形成上面的结构，其类似于图16中所示的。在形成RDL 74和UBM 78期间，还可以在对准标记62上形成金属晶种层(未示出)，并且然后进行蚀刻。因此对准标记62受到进一步的损坏。然而，通过采用光栅图案，即使存在进一步损坏，仍然可以清楚地观察到对准标记62。图26示出从相应的载体20(图25)卸下晶圆100以及将晶圆100锯切成封装件86。如参考图17所讨论的，锯切穿过划线84，并且去除对准标记62的部分或全部。图27示出所得到的封装件220。
在实施例的上述实例中，根据本发明的一些实施例讨论了工艺和部件的一些实例。也可以包括其他部件和工艺。例如，可以包括测试结构以辅助3D封装件或3DIC器件的验证测试。测试结构可以包括例如形成在再分布层中或衬底上的测试焊盘以允许使用探针和/或探针卡等测试3D封装件或3DIC。可以对中间结构以及最终结构实施验证测试。额外地，本文公开的结构和方法可以与测试方法结合使用，该测试方法结合了已知良好管芯的中间验证以增加产量并降低成本。
本发明的实施例具有一些有利特征。通过采用光栅图案并形成用于对准标记的细长且较窄的条，很容易区分对准标记。用于对准的生产工具可以为在封装件的制造中观察的对准标记提供分数。分数在0至100之间的范围内，分数为0表示未找到对准标记，而分数为100表示完美的对准标记图像。分数超过70的对准标记图像是可以接受的。实验结果表明，当如图29C-1所示的块状对准标记具有42或50的分数，这意味着不可接受，当所有其他条件相同时，图29A-1和图29B-1中所示的对准标记仍然具有高于约95的分数。而且，实验结果表明，即使在光栅对准标记上方存在多个介电层，分数仍然可以保持在90以上。
根据本发明的一些实施例，一种方法包括：将器件管芯密封在密封材料中，在器件管芯和密封材料上方形成第一介电层，形成延伸到第一介电层中的第一再分布线以电连接至器件管芯，在第一介电层上方形成对准标记，其中，对准标记包括多个细长条，在第一再分布线和对准标记上方形成第二介电层，以及形成延伸到第二介电层中的第二再分布线以电连接至第一再分布线。使用用于对准的对准标记形成第二再分布线。在实施例中，形成第二再分布线包括在第二介电层中形成通孔开口，其中，第一再分布线的部分暴露于通孔开口，并且使用用于对准的对准标记形成通孔开口。在实施例中，对准标记中的多个细长条彼此平行，并且彼此物理分离。在实施例中，互连对准标记中的多个细长条以形成环。在实施例中，对准标记中的多个细长条均具有大于约5的长度/宽度比率。在实施例中，对准标记中的多个细长条的宽度接近对准标记的形成工艺所允许的最小宽度。在实施例中，在共同的形成工艺中形成第一再分布线和对准标记。在实施例中，在划线中形成对准标记，并且该方法还包括通过划线和对准标记的切割。
根据本发明的一些实施例，一种方法包括：在载体上方形成贯通孔；将器件管芯和贯通孔密封在密封材料中；在器件管芯、贯通孔和密封材料上方形成第一介电层并与之接触；在第一介电层中形成第一通孔开口以露出器件管芯的贯通孔和导电部件；镀第一再分布线和对准标记，其中，第一再分布线包括延伸到第一通孔开口中的第一通孔部分，并且对准标记包括彼此平行的多个第一细长条；在第一介电层上方形成第二介电层，其中，对准标记和第一再分布线的第一迹线部分嵌入到第二介电层中；在第二介电层中形成第二通孔开口以露出第一再分布线，其中，使用用于对准的对准标记形成第二通孔开口；以及镀包括延伸到第二通孔开口中的第二通孔部分和位于第二介电层上方的第二迹线部分的第二再分布线。在实施例中，在形成第二通孔开口之后，第二介电层覆盖对准标记。在实施例中，该方法还包括在第二介电层和第二再分布线上方形成第三介电层；在第三介电层中形成第三通孔开口以露出第二再分布线，其中，使用用于对准的对准标记形成第三通孔开口，并且在形成第三通孔开口之后，对准标记与第三介电层的部分重叠；以及镀第三再分布线，其中，第三再分布线包括延伸到第三通孔开口中的第三通孔部分和位于第三介电层上方的第三迹线部分。在实施例中，在形成第二通孔开口之后，再次露出对准标记，并且在镀第二再分布线时，用于镀第二再分布线的晶种层形成为接触对准标记，并且该方法还包括蚀刻晶种层的与对准标记接触的部分。在实施例中，该方法还包括在第二介电层和第二再分布线上方形成第三介电层；在第三介电层中形成第三通孔开口以露出第二再分布线，其中，使用用于对准的对准标记形成第三通孔开口，并且在形成第三通孔开口时，去除第三介电层的位于对准标记正上方的部分，以及暴露第二介电层的顶面；并且镀第三再分布线包括延伸到第三通孔开口中的第三通孔部分，以及位于第三介电层上方的第三迹线部分。在实施例中，对准标记还包括彼此平行的第二细长条，并且连接多个第一细长条和第二细长条以形成环。在实施例中，多个第一细长条彼此分离并且具有基本均匀的宽度。在实施例中，多个第一细长条彼此分离并且具有基本均匀的间距。
根据本发明的一些实施例，一种方法包括在第一介电层上方镀对准标记，其中，对准标记包括彼此平行的多个细长条，并且多个细长条具有基本均匀的间距和基本均匀的宽度；在第一介电层上方形成多个再分布线，其中，使用用于对准的对准标记形成多个再分布线；并锯切第一介电层和对准标记。在实施例中，形成对准标记包括在第一介电层上方形成晶种层；在晶种层上方形成图案化掩模，其中，通过图案化掩模暴露晶种层的部分；以及在图案化掩模中镀对准标记的多个细长条。在实施例中，对准标记具有空隙，其中，去除多个细长条的一些中间部分。在实施例中，多个细长条条包括具有第一长度的多个第一细长条和具有比第一长度大的第二长度的多个第二细长条。
根据本发明的一些实施例，提供了一种形成半导体器件的方法，包括：将器件管芯密封在密封材料中；在所述器件管芯和所述密封材料上方形成第一介电层；形成延伸到所述第一介电层中的第一再分布线以电连接至所述器件管芯；在所述第一介电层上方形成对准标记，其中，所述对准标记包括多个细长条；在所述第一再分布线和所述对准标记上方形成第二介电层，以及形成延伸到所述第二介电层中的第二再分布线以电连接至所述第一再分布线，其中，使用用于对准的所述对准标记形成所述第二再分布线线。
在上述方法中，形成所述第二再分布线包括：在所述第二介电层中形成通孔开口，其中，所述第一再分布线的部分暴露于所述通孔开口，并且使用用于对准的所述对准标记形成所述通孔开口。
在上述方法中，所述对准标记中的所述多个细长条彼此平行，并且彼此物理分离。
在上述方法中，互连所述对准标记中的所述多个细长条以形成环。
在上述方法中，所述对准标记中的所述多个细长条均具有大于5的长度/宽度比率。
在上述方法中，所述对准标记中的所述多个细长条的宽度接近所述对准标记的形成工艺所允许的最小宽度。
在上述方法中，在共同的形成工艺中形成所述第一再分布线和所述对准标记。
在上述方法中，在划线中形成所述准标记，并且所述方法还包括切割穿过所述划线和所述对准标记。
根据本发明的另一些实施例，还提供了一种形成半导体器件的方法，包括：在载体上方形成贯通孔；将器件管芯和所述贯通孔密封在密封材料中；在所述器件管芯、所述贯通孔和所述密封材料上方形成与所述器件管芯、所述贯通孔和所述密封材料接触的第一介电层；在所述第一介电层中形成第一通孔开口以露出所述器件管芯的所述贯通孔和导电部件；镀第一再分布线和对准标记，其中，所述第一再分布线包括延伸到所述第一通孔开口中的第一通孔部分，以及所述对准标记包括彼此平行的多个第一细长条；在所述第一介电层上方形成第二介电层，其中，所述对准标记和所述第一再分布线的第一迹线部分嵌入到所述第二介电层中；在所述第二介电层中形成第二通孔开口以露出所述第一再分布线，其中，使用用于对准的所述对准标记形成所述第二通孔开口；以及镀第二再分布线，其中，所述第二再分布线包括延伸到所述第二通孔开口中的第二通孔部分和位于所述第二介电层上方的第二迹线部分。
在上述方法中，在形成所述第二通孔开口之后，通过所述第二介电层覆盖所述对准标记。
在上述方法中，还包括：在所述第二介电层和所述第二再分布线上方形成第三介电层；在所述第三介电层中形成第三通孔开口以露出所述第二再分布线，其中，使用用于对准的所述对准标记形成所述第三通孔开口，并且在形成所述第三通孔开口之后，所述对准标记与所述第三介电层的部分重叠；以及镀第三再分布线，所述第三再分布线包括延伸到所述第三通孔开口中的第三通孔部分和位于所述第三介电层上方的第三迹线部分。
在上述方法中，在形成所述第二通孔开口之后，再次露出所述对准标记，并且在镀所述第二再分布线时，用于镀所述第二再分布线的晶种层形成为接触所述对准标记，并且所述方法还包括蚀刻所述晶种层的与所述对准标记接触的部分。
在上述方法中，还包括：在所述第二介电层和所述第二再分布线上方形成第三介电层；在所述第三介电层中形成第三通孔开口以露出所述第二再分布线，其中，使用用于对准的所述对准标记形成所述第三通孔开口，并且在形成所述第三通孔开口时，去除所述第三介电层的直接位于所述对准标记上方的部分，并且暴露所述第二介电层的顶面；以及镀第三再分布线，其中，所述第三再分布线包括延伸到所述第三通孔开口中的第三通孔部分，以及位于所述第三介电层上方的第三迹线部分。
在上述方法中，所述对准标记还包括彼此平行的第二细长条，并且连接所述多个第一细长条和所述第二细长条以形成环。
在上述方法中，所述多个第一细长条彼此分离并且具有均匀的宽度。
在上述方法中，所述多个第一细长条彼此分离并且具有均匀的间距。
根据本发明的又一些实施例，还提供了一种形成半导体器件的方法，包括：在第一介电层上方镀对准标记，其中，所述对准标记包括彼此平行的多个细长条，并且所述多个细长条具有均匀的间距和均匀的宽度；在所述第一介电层上方形成多个再分布线，其中，使用用于对准的所述对准标记形成所述多个再分布线；以及穿过所述第一介电层和所述对准标记锯切。
在上述方法中，形成所述对准标记包括：在所述第一介电层上方形成晶种层；在所述晶种层上方形成图案化掩模，其中，通过所述图案化掩模暴露所述晶种层的部分；以及在所述图案化掩模中镀所述对准标记的多个细长条。
在上述方法中，所述对准标记具有空隙，其中，去除所述多个细长条的一些中间部分。
在上述方法中，所述多个细长条条包括具有第一长度的多个第一细长条和具有比所述第一长度更大的第二长度的多个第二细长条。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种形成半导体器件的方法，包括：
将器件管芯密封在密封材料中；
在所述器件管芯和所述密封材料上方形成第一介电层；
形成延伸到所述第一介电层中的第一再分布线以电连接至所述器件管芯；
在所述第一介电层上方形成对准标记，其中，所述对准标记包括多个细长条；
在所述第一再分布线和所述对准标记上方形成第二介电层，以及
形成延伸到所述第二介电层中的第二再分布线以电连接至所述第一再分布线，其中，使用用于对准的所述对准标记形成所述第二再分布线线。
2.根据权利要求1所述的方法，其中，形成所述第二再分布线包括：
在所述第二介电层中形成通孔开口，其中，所述第一再分布线的部分暴露于所述通孔开口，并且使用用于对准的所述对准标记形成所述通孔开口。
3.根据权利要求1所述的方法，其中，所述对准标记中的所述多个细长条彼此平行，并且彼此物理分离。
4.根据权利要求1所述的方法，其中，互连所述对准标记中的所述多个细长条以形成环。
5.根据权利要求1所述的方法，其中，所述对准标记中的所述多个细长条均具有大于5的长度/宽度比率。
6.根据权利要求1所述的方法，其中，所述对准标记中的所述多个细长条的宽度接近所述对准标记的形成工艺所允许的最小宽度。
7.根据权利要求1所述的方法，其中，在共同的形成工艺中形成所述第一再分布线和所述对准标记。
8.根据权利要求1所述的方法，其中，在划线中形成所述准标记，并且所述方法还包括切割穿过所述划线和所述对准标记。
9.一种形成半导体器件的方法，包括：
在载体上方形成贯通孔；
将器件管芯和所述贯通孔密封在密封材料中；
在所述器件管芯、所述贯通孔和所述密封材料上方形成与所述器件管芯、所述贯通孔和所述密封材料接触的第一介电层；
在所述第一介电层中形成第一通孔开口以露出所述器件管芯的所述贯通孔和导电部件；
镀第一再分布线和对准标记，其中，所述第一再分布线包括延伸到所述第一通孔开口中的第一通孔部分，以及所述对准标记包括彼此平行的多个第一细长条；
在所述第一介电层上方形成第二介电层，其中，所述对准标记和所述第一再分布线的第一迹线部分嵌入到所述第二介电层中；
在所述第二介电层中形成第二通孔开口以露出所述第一再分布线，其中，使用用于对准的所述对准标记形成所述第二通孔开口；以及
镀第二再分布线，其中，所述第二再分布线包括延伸到所述第二通孔开口中的第二通孔部分和位于所述第二介电层上方的第二迹线部分。
10.一种形成半导体器件的方法，包括：
在第一介电层上方镀对准标记，其中，所述对准标记包括彼此平行的多个细长条，并且所述多个细长条具有均匀的间距和均匀的宽度；
在所述第一介电层上方形成多个再分布线，其中，使用用于对准的所述对准标记形成所述多个再分布线；以及
穿过所述第一介电层和所述对准标记锯切。
CN201810970491.0A 2018-04-30 2018-08-24 具有光栅图案的对准标记及其形成方法 Active CN110416100B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/966,512 US10607941B2 (en) 2018-04-30 2018-04-30 Method of forming semiconductor device
US15/966,512 2018-04-30

Publications (2)

Publication Number Publication Date
CN110416100A true CN110416100A (zh) 2019-11-05
CN110416100B CN110416100B (zh) 2021-04-27

Family

ID=68205415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810970491.0A Active CN110416100B (zh) 2018-04-30 2018-08-24 具有光栅图案的对准标记及其形成方法

Country Status (5)

Country Link
US (4) US10607941B2 (zh)
KR (1) KR102159213B1 (zh)
CN (1) CN110416100B (zh)
DE (1) DE102018110866A1 (zh)
TW (1) TWI707413B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031342B2 (en) * 2017-11-15 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10978405B1 (en) * 2019-10-29 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package
TWI768294B (zh) * 2019-12-31 2022-06-21 力成科技股份有限公司 封裝結構及其製造方法
US11605597B2 (en) * 2020-04-17 2023-03-14 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US11264359B2 (en) 2020-04-27 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip bonded to a redistribution structure with curved conductive lines
TWI730798B (zh) * 2020-06-04 2021-06-11 力晶積成電子製造股份有限公司 對準標記結構及影像感測器的製造方法
US12094828B2 (en) 2020-07-17 2024-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Eccentric via structures for stress reduction
US11756871B2 (en) * 2020-09-15 2023-09-12 Sj Semiconductor (Jiangyin) Corporation Fan-out packaging structure and method
TWI749860B (zh) * 2020-11-10 2021-12-11 菱生精密工業股份有限公司 晶片封裝方法
US11855015B2 (en) * 2021-04-22 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Polyimide profile control
US20230275047A1 (en) 2022-02-25 2023-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Shifting Contact Pad for Reducing Stress

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101201538A (zh) * 2006-12-01 2008-06-18 三星电子株式会社 具有对准标记的图案模板及其制造方法
US20090075457A1 (en) * 2007-09-18 2009-03-19 Shinko Electric Industries Co., Ltd. Manufacturing method of semiconductor apparatus
CN104007611A (zh) * 2013-02-25 2014-08-27 大日本网屏制造株式会社 图案形成装置及图案形成方法、以及对准装置及对准方法
US20150221714A1 (en) * 2014-01-31 2015-08-06 Qualcomm Incorporated Metal-insulator-metal (mim) capacitor in redistribution layer (rdl) of an integrated device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050066889A (ko) 2003-12-27 2005-06-30 동부전자 주식회사 마스크 정렬 및 오버레이 정렬을 위한 마크 시스템
US8585915B2 (en) 2007-10-29 2013-11-19 Micron Technology, Inc. Methods for fabricating sub-resolution alignment marks on semiconductor structures
TWI466259B (zh) 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
CN105511238B (zh) 2014-09-26 2017-11-03 中芯国际集成电路制造(上海)有限公司 光刻对准标记结构及形成方法、半导体结构的形成方法
US9589903B2 (en) 2015-03-16 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Eliminate sawing-induced peeling through forming trenches
US9899342B2 (en) 2016-03-15 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package, redistribution circuit structure, and method of fabricating the same
US9991207B2 (en) 2016-03-24 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Test key strcutures, integrated circuit packages and methods of forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101201538A (zh) * 2006-12-01 2008-06-18 三星电子株式会社 具有对准标记的图案模板及其制造方法
US20090075457A1 (en) * 2007-09-18 2009-03-19 Shinko Electric Industries Co., Ltd. Manufacturing method of semiconductor apparatus
CN104007611A (zh) * 2013-02-25 2014-08-27 大日本网屏制造株式会社 图案形成装置及图案形成方法、以及对准装置及对准方法
US20150221714A1 (en) * 2014-01-31 2015-08-06 Qualcomm Incorporated Metal-insulator-metal (mim) capacitor in redistribution layer (rdl) of an integrated device

Also Published As

Publication number Publication date
US20240088056A1 (en) 2024-03-14
US10607941B2 (en) 2020-03-31
US20200227357A1 (en) 2020-07-16
US11276647B2 (en) 2022-03-15
CN110416100B (zh) 2021-04-27
KR102159213B1 (ko) 2020-09-24
TWI707413B (zh) 2020-10-11
DE102018110866A1 (de) 2019-10-31
TW201946166A (zh) 2019-12-01
KR20190125909A (ko) 2019-11-07
US20190333862A1 (en) 2019-10-31
US20220208688A1 (en) 2022-06-30
US11854997B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
CN110416100A (zh) 具有光栅图案的对准标记及其形成方法
CN105990272B (zh) 通过形成沟槽消除锯切引起的剥离
US12009350B2 (en) Semiconductor package and method of fabricating the same
CN106409810B (zh) 具有堆叠通孔的再分布线
CN109786262A (zh) 互连芯片
CN107833837B (zh) 具有反向轮廓的铜柱的信息结构
CN109585391A (zh) 半导体封装件及其形成方法
CN105321913B (zh) 器件管芯中的环形件结构
CN105895596B (zh) 通过调整PoP封装件中的开口尺寸来减少裂痕
CN108400122A (zh) 伪金属帽和再分布线的路由设计
CN109585388A (zh) 具有带有腔体的TIV的InFO-POP结构
CN110416095A (zh) 封装件及其形成方法
CN106057768A (zh) 具有不连续聚合物层的扇出pop结构
CN109216207A (zh) 封装件及其形成方法
CN109801849A (zh) 封装件及其形成方法
CN109585312A (zh) 扇出封装工艺中的对准凸块
CN106257644A (zh) 晶圆级封装件的切割
CN113496899B (zh) 封装件及其形成方法
JP2022019677A (ja) 応力低減のための積層ビア構造
KR20210040341A (ko) Info 구조물 및 그 형성 방법
CN112687651A (zh) 封装结构及其形成方法
TWI818664B (zh) 具有交錯金屬網格的封裝件及其形成方法
JP2006210954A (ja) 半導体装置
JP2022019675A (ja) 応力低減用偏心ビア構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant