JP2022019677A - 応力低減のための積層ビア構造 - Google Patents

応力低減のための積層ビア構造 Download PDF

Info

Publication number
JP2022019677A
JP2022019677A JP2021117643A JP2021117643A JP2022019677A JP 2022019677 A JP2022019677 A JP 2022019677A JP 2021117643 A JP2021117643 A JP 2021117643A JP 2021117643 A JP2021117643 A JP 2021117643A JP 2022019677 A JP2022019677 A JP 2022019677A
Authority
JP
Japan
Prior art keywords
conductive
conductive bump
center
conductive pad
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021117643A
Other languages
English (en)
Inventor
書伸 葉
Shu Shen Ye
哲嘉 楊
Zhe Jia Yang
金華 汪
jin hua Wang
柏堯 林
Bai Yao Lin
心圃 鄭
Shin-Puu Jeng
嘉祥 林
jia xiang Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2022019677A publication Critical patent/JP2022019677A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Piezo-Electric Transducers For Audible Bands (AREA)

Abstract

Figure 2022019677000001
【課題】偏心接合構造を有するパッケージ構造及びその形成方法を提供する。
【解決手段】方法は、第１の誘電体層を形成することと、第１の誘電体層内に延在する第１のビアと、第１の誘電体層上に第１のトレースとを含む第１の再配線を形成することと、第１の再配線を覆う第２の誘電体層を形成することと、第２の誘電体層をパターニングしてビア開口部を形成することと、を含む。第１の再分配線は、ビア開口部を介して露出している。方法はさらに、第２の誘電体層に第２のビアを形成し、第２のビア上に接する導電パッドを形成することと、導電性パッド上に導電性バンプを形成することとを含む。導電性パッドは、導電性バンプよりも大きく、導電性パッドの第１の中心は、導電性バンプの第２の中心からオフセットしている。第２のビアは、導電性バンプの第２の中心からさらにオフセットされている。
【選択図】図２２

Description

優先権主張及び相互参照
この出願は、２０２０年７月１７日に出願され、「ファンアウトパッケージにおける新規積層ビア構造」と題された米国仮出願第６３／０５３３４６号の利益を主張し、この出願は、参照により本明細書に組み込まれる。
半導体技術の発展に伴い、半導体チップ／ダイの小型化が進んでいる。ところで、半導体ダイには、より多くの機能を集積する必要がある。したがって、半導体ダイでは、より多くのＩ／０パッドをより小さなエリアにパックする必要があり、Ｉ／Ｏパッドの密度が時間の経過とともに急速に上昇している。その結果、半導体ダイのパッケージングがより困難となり、パッケージングの歩留まりに悪影響を及ぼす。
典型的な接合構造は、金属パッドであるアンダー・バンプ金属（ＵＢＭ）、及びＵＢＭ上の金属ピラーを含み得る。半田領域は、金属ピラーを別のパッケージ部品の別の電気コネクタに接合するために用いられる。
本発明の態様は、添付図面を参照しながら、以下の詳細な説明から最もよく理解される。業界の標準的技法に従って、様々なフィーチャが一定のスケールで描かれていないことに注意すべきである。実際、様々なフィーチャの寸法は、説明を明確にするために任意に増減できる。
いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による、偏心接合構造を含む相互接続部品の形成における中間段階の断面図を示している。 いくつかの実施形態による偏心結合構造を有するパッケージを示す図である。 いくつかの実施形態による偏心接合構造の断面図を示している。 いくつかの実施形態による偏心結合構造の上面図である。 いくつかの実施形態による中間部が狭い再配線の上面図である。 いくつかの実施形態による偏心結合構造の断面図である。 いくつかの実施形態による偏心結合構造の上面図である。 いくつかの実施形態による中間部が狭い再配線の上面図である。 いくつかの実施形態によるシミュレーションされた構造を示す。 いくつかの実施形態によるシミュレーションされた構造を示す。 いくつかの実施形態による偏心結合構造を含む相互接続部品を形成するためのプロセスフローを示す。
以下の開示は、本発明の異なる特徴を実施するための多くの異なる実施形態または例を提供する。以下、本開示を簡略化するために、コンポーネントおよび配置の特定の例を説明する。もちろん、これらは、一例に過ぎず、これらに限定するものではない。例えば、以下の説明における第２の特徴の上方又は上の第１の特徴の形成は、第１と第２の特徴が直接接触して形成される実施形態を含んでもよく、また、第１と第２の特徴が直接接触しないように、追加の特徴が第１と第２の特徴の間に形成され得る実施形態を含んでもよい。また、本開示は、様々な例において符号及び／又は文字を繰り返してもよい。この繰り返しは、単純さと明快さを目的としており、それ自体では、説明した様々な実施形態及び／又は構成の間の関係を示すものではない。
さらに、図に示されているように、１つの素子又は特徴と別の素子又は特徴との関係を説明しやすくするために、「下」、「下方」、「下部」、「上」、「上部」などのような空間的に相対的な用語を本明細書で使用することができる。空間的に相対的な用語は、図に示されている方向に加えて、使用中又は動作中の装置の異なる方向を包含することを意図している。装置は、他の方向に配向してもよく（９０度又は他の配向に回転されてもよい）、本明細書で使用される空間的に相対的な記述子は、同様にそれに応じて解釈され得る。
偏心接合構造を有するパッケージ及びその形成方法を提供する。本開示のいくつかの実施形態によれば、導電性バンプ（金属ピラーでもよい）は形成され、導電性パッドは導電性バンプの下に形成され、導電性パッドは導電性パッドよりも大きい。該導電性パッドは、長尺状であり、一方の辺が他方の辺よりも狭くてもよい。第１のビアは、導電性パッドには下地結合されている。該第１のビアは、上地の導電性バンプの中心から垂直方向にオフセットされている。該第１のビアの下に接合された再配線は、中央部が狭くてもよい。第１のビアに下地及び電気的に接続される複数の第２のビアも、第１のビアからオフセットされている。該導電性パッドおよび該再配線のオフセットおよび具体的な形状により、熱膨張係数（ＣＴＥ）の高い導電性バンプ、導電性パッドおよびビアが垂直に整列することを防止でき、それにより応力を低減できる。ここで説明される実施形態は、本開示の主題を作成または使用可能な例を提供するものであり、当業者であれば、異なる実施形態の企図された範囲内に留まりながら行うことができる変形を容易に理解しうる。様々なビュー及び例示的な実施形態を通して、同様の参照番号は、同様の要素を指定するために使用される。また、各方法実施形態は、特定の順序で実施されるものとして説明するが、他の方法実施形態は、任意の論理的順序で実施されてもよい。
図１－図１２は、本開示のいくつかの実施形態による偏心結合構造を含む相互接続部品を形成する際の中間段階の断面図を示す。対応するプロセスは、図２２に示すプロセスフローにも概略的に反映されている。なお、偏心結合構造を含む相互接続部品は、キャリアを起点として形成されているが、デバイスダイのファンアウト相互接続構造や、デバイスダイやインターポーザーの一部など、他の部品を起点として形成されてもよい。
図１は、キャリア２０及びキャリア２０上に形成された剥離フィルム２２を示している。キャリア２０は、ガラスキャリア、シリコンウェーハ、有機キャリアなどであり得る。キャリア２０は、いくつかの実施形態による、円形の上面視形状を有し得る。剥離フィルム２２は、レーザービームなどの照射により分解可能なポリマー系材料（例えば、光熱変換（ＬＴＨＣ）材料）により形成されており、後のプロセスで形成される上地構造からキャリア２０を剥離することができる。本開示のいくつかの実施形態によれば、剥離フィルム２２は、キャリア２０上にコーティングされたエポキシ系の熱剥離材を含む。
図１から図４に示すように、複数の誘電体層及び複数のＲＤＬは、剥離フィルム２２上に形成される。各プロセスは、図２２に示すように、プロセスフロー２００において、プロセス２０２として示されている。図１を参照して、まず、剥離フィルム２２上に誘電体層２４が形成される。本開示のいくつかの実施形態によれば、誘電体層２４は、フォトリソグラフィープロセスを使用して容易にパターニングされ得る、ポリベンゾオキサゾール（ＰＢＯ）、ポリイミド、ベンゾシクロブテン（ＢＣＢ）などの感光材料であり得るポリマーから形成される。
いくつかの実施形態によれば、再分配線（ＲＤＬ）２６は、誘電体層２４上に形成される。ＲＤＬ２６の形成は、誘電体層２４上にシード層（図示せず）を形成し、シード層上にフォトレジストなどのパターニングされたマスク（図示せず）を形成し、次いで露出シード層上に金属めっきプロセスを実行することを含み得る。次に、パターニングされたマスクと、パターニングされたマスクで覆われたシード層の部分は除去され、図１のようにＲＤＬ２６が残る。本開示のいくつかの実施形態によれば、シード層は、チタン層及びチタン層上の銅層を含む。シード層は、例えば、物理気相成長（ＰＶＤ）又は同様のプロセスを使用して形成され得る。めっきは、例えば無電解めっきを用いて行われる。
さらに図１を参照すると、誘電体層２８はＲＤＬ２６上に形成される。誘電体層２８の底面は、ＲＤＬ２６及び誘電体層２４の上表面と接触する。本開示のいくつかの実施形態によれば、誘電体層２８は、ＰＢＯ、ポリイミド、ＢＣＢなどの感光材料であり得るポリマーから形成される。あるいは、誘電体層２８は、酸化ケイ素、窒化ケイ素、炭化ケイ素、酸窒化ケイ素などの非有機誘電体材料を含んでいてもよい。誘電体層２８をパターニングして開口部３０を形成する。したがって、ＲＤＬ２６のいくつかの部分は、誘電体層２８の開口部３０を通して露出されている。
次に、図２を参照して、ＲＤＬｓ ２６に接続するようにＲＤＬｓ ３２が形成される。ＲＤＬ３２は、誘電体層２８上の金属トレース（金属線）を含む。また、ＲＤＬｓ ３２は、誘電体層２８の開口部３０内に延在するビアも含む。ＲＤＬｓ ３２はまた、めっきプロセスにより形成され得、ここで、ＲＤＬｓ ３２のそれぞれは、シード層（図示せず）およびシード層上にめっきされた金属材料を含む。いくつかの実施形態では、ＲＤＬ３２の形成は、ビア開口部内に延在するブランケット金属シード層を堆積し、及びビア開口部の真上に形成された開口部を備えためっきマスク（フォトレジストなど）の形成しパターニングすることを含み得る。次に、めっきプロセスを行うことによって、ビア開口部３０を完全に充填し、誘電体層２８の上表面よりも高い部分を有する金属材料をめっきする。その後、めっきマスクを除去した後、エッチングプロセスを行うことによって、めっきマスクに覆われていた金属シード層の露出部分を除去する。金属シード層及びめっき金属材料の残りの部分は、ＲＤＬ３２である。
金属シード層及びめっき材料は、同じ材料又は異なる材料で形成され得る。ＲＤＬ３２の金属材料は、金属又は銅、アルミニウム、タングステン、又はそれらの合金を含む金属合金を含み得る。ＲＤＬｓ ３２は、ＲＤＬ配線（トレース、トレース部分とも呼ばれる）３２Ｌおよびビア部分（ビアとも呼ばれる）３２Ｖを含み、ここで、トレース部分３２Ｌは誘電体層２８上にあり、ビア部分３２Ｖは誘電体層２８内にある。トレース部分３２Ｌ及びビア部分（ビアとも呼ばれる）３２Ｖは同じめっきプロセスで形成されるので、ビア３２Ｖ及びそれに対応する上地トレース部分３２Ｌとの間に区別可能なインタフェースがない。また、ビア３２Ｖのそれぞれは、対応する下部よりも上部が広いテーパー形状の輪郭を有することができる。
図３を参照すると、誘電体層３４は、ＲＤＬ３２及び誘電体層２８の上に形成されている。誘電体層３４は、誘電体層２８のものと同じ候補材料のグループから選択され得るポリマーを使用して形成され得る。例えば、誘電体層３４は、ＰＢＯ、ポリイミド、ＢＣＢなどから形成され得る。あるいは、誘電体層３４は、酸化ケイ素、窒化ケイ素、炭化ケイ素、酸窒化ケイ素などの非有機誘電体材料を含んでもよい。
図３は、ＲＤＬ３２に電気的に接続されたＲＤＬ３６の形成をさらに示している。ＲＤＬ３６の形成は、ＲＤＬ３２を形成するためのものと同様の方法及び材料を採用することができる。ＲＤＬｓ ３６は、トレース部分（ＲＤＬ配線）３６Ｌおよびビア部分（ビア）３６Ｖを含み、ここで、トレース部分３６Ｌは誘電体層３４上にあり、ビア３６Ｖは誘電体層３４内に延在する。また、ビア３６Ｖのそれぞれは、対応する下部よりも上部が広いテーパー形状の輪郭を有することができる。
図４は、誘電体層３８と４２、及びＲＤＬ４０と４４の形成を示している。本開示のいくつかの実施形態によれば、誘電体層３８、４２は、誘電体層３４、２８と同一の材料群から選択された材料で構成されており、上述したように、有機材料で構成されていてもよいし、無機材料で構成されていてもよい。なお、図示の実施形態では、４層の誘電体層２８、３４、３８、４２と、そこに形成されたＲＤＬｓ ３２、３６、４０、４４のそれぞれを例に挙げて説明したが、より少ないまたはより多くの誘電体層やＲＤＬ層は、ルーチングの要求に応じて、採用できると解される。
図５－図１０は、ビア５６、導電性パッド５８、および導電性バンプ６０（図１０）の形成を説明するための図である。図５を参照すると、誘電体層４６は形成されている。各プロセスは、図２２に示すように、プロセスフロー２００において、プロセス２０４として示されている。いくつかの実施形態では、誘電体層４６は、ＰＢＯ、ポリイミド、ＢＣＢなどの感光材料であり得るポリマーで形成されている。誘電体層４６は、ビア開口部４８を形成するようにパターニングされ、その結果、ＲＤＬ線４４Ｌの下地パッド部分が露出する。各プロセスは、図２２に示すように、プロセスフロー２００におけるプロセス２０６として示される。いくつかの実施形態では、ビア開口部４８は、下地のビア４０Ｖに対して水平方向にオフセットして形成されている。図５に示すように、一部のビア４４Ｖは、開口部４８よりも上地のＲＤＬ配線４４Ｌの中心線に対して反対側にオフセットされていてもよい。
図６を参照すると、金属シード層５１が堆積されている。各プロセスは、図２２に示すように、プロセスフロー２００におけるプロセス２０８として示される。いくつかの実施形態によれば、金属シード層５１は、チタン層及びチタン層上の銅層を含む。代替の実施形態によれば、金属シード層５１は、誘電体層４６と物理的に接触している単一の銅層を含む。次に、めっきマスク５０は形成され、パターニングされ、開口部５２はめっきマスク５０に形成される。各プロセスは、図２２に示すように、プロセスフロー２００におけるプロセス２１０として示される。ビア開口部４８は、開口部５２の下にあり、開口部５２と結合される。開口部５２の上面視形状は、例えば、図１５に示すような導電性パッド５８の形状を有する凹凸形状であってもよい。
図７を参照すると、めっきプロセスにより金属材料５４が堆積される。各プロセスは、図２２に示すように、プロセスフロー２００におけるプロセス２１２として示される。めっきプロセスは、電気化学めっき、無電解めっきなどを含み得る。いくつかの実施形態によれば、金属材料５４は、銅又は銅合金を含む。めっき材料５４の上表面が平面になるように、プロセス条件を調整することができる。代替の実施形態によれば、金属材料５４の上表面の部分は、破線５３によって示されるように、凹部を有することができ、この凹部は、ビア開口部４８（図７）の充填によって形成される。
後続のプロセスでは、フォトレジストであり得るめっきマスク５０は、例えば、アッシングプロセスによって除去される。各プロセスは、図２２に示すように、プロセスフロー２００におけるプロセス２１４として示される。したがって、金属シード層５１の下地部分が露出している。
図８を参照して、金属シード層５１が除去されることなく、金属シード層５１およびめっき材５４上にめっきマスク５７が形成される。めっきマスク５７は、開口部５２’を有する。各プロセスは、図２２に示すように、プロセスフロー２００におけるプロセス２１６として示される。次に、電気化学めっきプロセスや無電解めっきプロセスなどのめっきプロセスにより、導電性バンプ６０を形成する。各プロセスは、図２２に示すように、プロセスフロー２００におけるプロセス２１８として示される。導電性バンプ６０の全体は、銅又は銅合金などの均質な材料で形成され得る。なお、導電性バンプ６０と下地めっき材５４とは、互いの界面が区別可能であってもよいし、互いの界面が区別不可能であってもよい（例えば、両者が銅で形成されている場合）。導電性バンプ６０は、その形状から、金属ピラー又は金属ロッドとも呼ばれる。例えば、図２１は、円形の上面視形状を有する導電性バンプ６０の例を示しているが、開口部５２の上面視形状に応じて、六角形状や八角形状などの他の形状を採用してもよい。
さらに、図９は、いくつかの実施形態による、めっきによって堆積されるはんだ領域６２の堆積を示している。はんだ領域６２は、ＡｇＳｎ、ＡｇＳｎＣｕ、ＳｎＰｂなどの鉛フリーはんだで形成されていても、それを含んでもよい。別の実施形態によれば、はんだ領域６２は形成されない。
後続のプロセスでは、めっきマスク５７は、例えば、アッシングによって除去される。各プロセスは、図２２に示すように、プロセスフロー２００におけるプロセス２２０として示される。次に、ウェットエッチングプロセス又はドライエッチングプロセスであり得るエッチングプロセスを実行することによって、金属シード層５１の露出部分を除去する。各プロセスは、図２２に示すように、プロセスフロー２００におけるプロセス２２２として示される。めっき金属材料５４の真下の金属シード層５１の部分が残されている。説明全体を通して、金属材料５４及び金属シード層５１の下地の残りの部分は、まとめてビア５６（最上層のビアとも呼ばれる）及び導電性パッド５８と呼ばれる。得られた構造は、図１０に示される。ビア５６は誘電体層４６内の部分であり、導電性パッド５８は誘電体層４６上の部分である。ビア５６および導電性パッド５８は、金属シード層５１の残部と、めっき材５４の一部とを含んでいてもよい。導電性バンプ６０は、導電性パッド５８の直上に配置され、導電性パッド５８のエッジから水平方向に凹んでいる。別の言い方をすれば、導電性パッド５８は、導電性バンプ６０よりも大きな平面寸法を有する。
説明全体を通して、剥離フィルム２２上の構造は、相互接続部品６４と呼ばれる。後のプロセスでは、相互接続部品６４をフレーム（図示せず）上に載置し、フレーム内のテープにはんだ領域６２を接着してもよい。次に、相互接続部品６４は、例えば、ＵＶ光又はレーザービームを剥離フィルム２２に投射することによってキャリア２０から剥離され、その結果、剥離フィルム２２は、ＵＶ光又はレーザービームの熱の下で分解される。各プロセスは、図２２に示すように、プロセスフロー２００におけるプロセス２２４として示される。したがって、相互接続部品６４は、キャリア２０から剥離される。得られた相互接続部品６４は、図１１に示される。得られた構造では、誘電体層２４が露出してもよい。半田領域６２は、形成された場合、表面が丸くなるようにリフローされ得る。
さらに、図１１を参照すると、ＲＤＬｓ ２６と電気的に接続するための電気コネクタ６６が形成されている。いくつかの実施形態によれば、電気コネクタ６６はＵＢＭである。また、ＵＢＭ ６６の形成プロセスは、誘電体層２４をパターニングして開口部を形成するプロセスと、チタン層上に、チタン層および銅層を含む金属シード層を堆積するプロセスと、めっきマスクを形成してパターニングするプロセスと、導電性材料をめっきするプロセスと、めっきマスクを除去するプロセスと、金属シード層をエッチングするプロセスとを含んでもよい。他の実施形態であれば、電気コネクタ６６は半田領域であり、形成プロセスは、開口部を形成するために（例えば、レーザー穴あけを通して）誘電体層２４をパターニングするステップと、開口部への半田ボールを配置するステップと、半田領域をリフローするためのリフロープロセスを実行するステップと、を含み得る。
後続のプロセスでは、相互接続部品６４は、個片化プロセスにおいて切り離されて、複数の同一の相互接続部品６４’（パッケージ部品６４’とも呼ばれる）を形成する。個片化プロセスは、スクライブライン６８に沿って相互接続部品６４を切断することにより行うことができる。
相互接続部品６４’は、パッケージを形成するために用いられる。図１２は、パッケージ部品７０に接合された相互接続部品６４’を含む例示的な構造の一部を示している。いくつかの実施形態によれば、パッケージ部品７０の表面上にある電気コネクタ７２は、半田領域７４を介して相互接続部品６４’に接合され得る。図１１に示すように、半田領域７４は、半田領域６２を含み得る。電気コネクタ７２は、ＵＢＭ、金属ピラー、接合パッドなどであり得る。他の実施形態であれば、電気コネクタ７２は金属ピラーであり、直接の金属間接合を介して導電性バンプ６０に接合されている。これらの実施形態では、はんだ領域６２（図１１）が形成されておらず、導電性バンプ６０と導電性バンプ７２とが直接金属接合により物理的に接合されている。いくつかの実施形態によれば、アンダーフィル７６は、パッケージ部品７０と相互接続部品６４’との間のギャップに分配される。アンダーフィル７６は、導電性パッド５８の延出部の上面および側壁に接しており、その延出部は、上地の導電性バンプ６０のエッジよりも水平方向に延出している。モールド化合物で形成されているか、又はモールド化合物を含み得る封止材７８は、分配される。パッケージ部品７０の上表面を封止材７８の上表面と水平にするために、平坦化プロセスを実行することができる。
図１３は、相互接続部品６４’の用途を示している。図１２に示す構造は、図１３に示す構造の一部であってもよい。各相互接続部品６４’は、１つ又は複数のパッケージ部品７０（一例として７０ａおよび７０ｂを含む）に接合されている。なお、偏心結合構造などの一部の構造の詳細については、図１３では詳細に図示していないが、図１１－図１２、図１４－図１８を参照して詳細を把握することができる。いくつかの実施形態では、パッケージ部品７０は、中央処理装置（ＣＰＵ）ダイ、グラフィックスプロセッシングユニット（ＧＰＵ）ダイ、モバイルアプリケーションダイ、マイクロコントロールユニット（ＭＣＵ）ダイ、入出力（ＩＯ）ダイ、ベースバンド（ＢＢ）ダイ、アプリケーションプロセッサー（ＡＰ）ダイなどのロジックダイを含む。パッケージ部品７０はまた、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）ダイ、スタティックランダムアクセスメモリ（ＳＲＡＭ）ダイなどのようなメモリダイを含み得る。メモリダイは、ディスクリートメモリダイであり得るか、又は複数の積み重ねられたメモリダイを含むダイスタックの形態であり得る。パッケージ部品７０はまた、システムオンチップ（ＳＯＣ）ダイを含み得る。
いくつかの実施形態によれば、パッケージ部品７０は、ロジックダイ又はＳＯＣダイであり得るパッケージ部品７０Ａを含む。いくつかの実施形態によれば、パッケージ部品７０Ａは、半導体基板７１及び集積回路装置（例えば、トランジスタを含み、図示せず）を含む。パッケージ部品７０は、メモリダイ又はメモリスタックであり得るパッケージ部品７０Ｂをさらに含み得る。アンダーフィル７６及びモールド化合物７８も示されている。
相互接続部品６４’は、パッケージ部品８０にさらに接合されている。いくつかの実施形態によれば、パッケージ部品８０は、インターポーザ、パッケージ基板、プリント回路基板などであるか、又はそれらを含む。接合は、半田領域８２を介して実現され得る。アンダーフィル８４は、相互接続部品６４’とパッケージ部品８０との間に分配される。
図１４及び１５は、いくつかの実施形態による、偏心構造の一部の断面図及び上面図をそれぞれ示している。図示されている一部は、図１２の領域８４Ａにある。いくつかの実施形態では、導電性バンプ６０は、円柱などの回転対称な構造を有している。例えば、図１５は、導電性バンプ６０の上面視形状が円形であってもよいことを示している。導電性バンプ６０の中心（線）６０Ｃは、導電性パッド５８の中心（線）５８Ｃからオフセットしている。別の実施形態では、導電性バンプ６０は、中心線６０Ｃに対しても対称な六角形状、八角形状などを含むがこれらに限定されない形状から選択される他の対称な上面視形状を有していてもよい。ビア５６は、導電性パッド５８の中心線５８Ｃからオフセットされており、ビア５６および導電性バンプ６０は、導電性パッド５８の中心５８Ｃから反対方向にオフセットされている。例えば、ビア５６は、図１４および図１５において左方向にずれており、導電性バンプ６０の中心６０Ｃは、右方向にずれている。一方、ビア４４Ｖは、ビア５６に対してオフセットされている。ビア４０Ｖ、３６Ｖ、３２Ｖは、ビア４４Ｖに対して垂直に整列していてもよいし、ビア４４Ｖからオフセットされていてもよい。明細書全体を通して、対応する結合構造は、ビア５６および導電性バンプ６０の中心線がずれているため、偏心結合構造と呼ばれる。
図１５を参照して、導電性パッド５８のＸ方向の長さはＬ１である。Ｙ方向において、導電性パッド５８の最大幅Ｗ１は、長さＬ１以下であってもよい。導電性パッド５８は、Ｘ方向に延在し、中心５８Ｃを通る線６１に対して対称であってもよいし、Ｙ方向に延在し、中心５８Ｃを通る線６１’に対して非対称であってもよい。例えば、導電性パッド５８の中心５８Ｃよりも左側の部分は、中心５８Ｃよりも右側の部分よりも小さくてもよい。例えば、導電性パッド５８の形状は、円８８Ａ（中心６０Ｃを円の中心とする）を起点として、割線８８Ｂの外側の部分を切り出すように設計されていると考えることができる。各割線８８Ｂは、互いに非平行である。このように、導電性パッド５８は、平坦な上面と、平坦な下面と、上面と下面との間の４つの側壁とを有している。側壁のうちの２つは弧状の側壁であり、他の２つの側壁は真っ直ぐな側壁である（割線８８Ｂに対応する）。弧状の側壁と直線状の側壁とは、交互に配置されている。導電性パッド５８の上面視は、水滴形状である。また、導電性パッド５８のエッジは、丸みを帯びた曲線８８Ａを有する一部のエッジ（曲線状の左エッジおよび曲線状の右エッジ）を有していてもよい。別の実施形態では、一辺の幅が他辺の幅よりも広い他の形状を採用し得る。例えば、導電性パッド５８のエッジとして、直線状の割線８８Ｂを有する代わりに、曲線８８Ｃ を導電性パッド５８の端部として用いてもよい。
従来の構造では、導電性バンプ６０および導電性パッド５８は、中心線５８Ｃが６０Ｃと同じ位置となるように同心円状に配置され、ビア５６は、中心線６０Ｃに整列されていた。ただし、これにより問題が発生する。例えば、導電性バンプ６０、導電性パッド５８、ビア４４Ｖ、４０Ｖ、３６Ｖは、誘電体層４６、４２、３８、アンダーフィル７６などの周囲の材料のＣＴＥよりも熱膨張係数（ＣＴＥ）の値が著しく大きい金属で形成されている。ビア５６、４４Ｖ（およびビア４０Ｖ、３６Ｖも含む）が中心線６０Ｃに整列されていると、構造体に大きな応力がかかり、剥離や断線が発生するおそれがある。応力を低減するために、ビア４４Ｖが横方向に移動され（ビア５６が依然として中心線６０Ｃに整列されている間）、導電性パッド５８からオフセットされる場合、結果として生じる構造は、より大きなチップ面積を占める。
本開示の実施形態ではでは、ビア５６は、中心線５８Ｃからオフセットされており、導電性バンプ６０のオフセット方向（右方向）とは反対方向（左方向）にオフセットされている。これにより、導電性バンプ６０からビア５６に加わる応力が緩和される。さらに、ビア４４Ｖは、ビア５６からオフセットされ得、その結果、導電性バンプ６０からビア４４Ｖに来る応力は、さらに低減され得る。例えば、温度が上昇して導電性バンプ６０に下向きの応力が加わった場合、ビア５６が導電性バンプ６０からオフセットしているため、その応力の一部が導電性パッド５８によって減衰される。ＲＤＬ配線４４Ｌの可撓性により、ビア４４Ｖに転送される前に、さらに応力が減衰される。
図１４に戻り、いくつかの実施形態では、ビア５６は、導電性パッド５８の中心線５８ＣからスペーシングＳ１だけオフセットされている。オフセット間隔Ｓ１は、約８．５μｍ以上であり得て、約８．５μｍから約２０μｍの間の範囲であり得る。さらに、ビア５６は、導電性バンプ６０により少なくとも部分的に重なっていることが望ましい。例えば、図１４は、ビア５６の右側部分が導電性バンプ６０と重なっており、一方、ビア５６の左側部分が導電性バンプ６０の左端を超えて延在することを示している。導電性バンプ６０の（少なくとも部分的な）重なりは、ビア５６が導電性パッド５８と導電性バンプ６０の両方を支持し、導電性バンプ６０から渡される力の一部（全部ではない）を受け取ることを可能にするのに有利である。これによっても、ＲＤＬ配線４４Ｌは、十分な応力を吸収することができる。
他の実施形態によれば、図１５に示すように、ビア５６は、５５として示される位置まで僅かに右にシフトされ得て、その結果、ビア５６全体は導電性バンプ６０と重なる。例えば、いくつかの実施形態では、ビア５６の左エッジは、導電性バンプ６０の左エッジと整列され得る（右側にずれていてもよい）。別の実施形態では、例えば、図１５に示すように、ビア５６が位置５５’に形成されている場合に、ビア５６が導電性バンプ６０から完全にオフセットされる。
さらに、図１４および１５に示されるように、ビア５６は、中心６０Ｃからオフセットされ、中心５８Ｃの左側にオフセットされ得るか、または中心５８Ｃに整列され得る。図１５から理解され得るように、導電性パッド５８のサイズを導電性バンプ６０のサイズよりも大きくすることにより、ビア５６が所望の距離だけシフトすることが可能になる。一方、導電性パッド５８の左側部分の寸法を小さくすることで、不要な場合に導電性パッド５８の寸法が不必要に大きくなることを回避することができる。
いくつかの実施形態では、ビア５６および４４Ｖは、中心線５８Ｃの反対側にあり、ビア５６もビア４４Ｖも、中心線５８Ｃが通過する部分を持たない。ビア５６および４４を中心線５８Ｃから反対方向にオフセットすると、ビア５６および４４Ｖとの間の距離が増加し、ビア５６および４４Ｖを相互接続するＲＤＬ配線４４Ｌの部分の長さが増加する可能性がある。これにより、ＲＤＬ線４４Ｌが応力を吸収する能力も向上する可能性がある。一方、ビア４４Ｖは、導電性バンプ６０によって完全に重なっていてもよく、その結果、ビア４４Ｖは、導電性パッド５８および導電性バンプ６０によって占められる同じチップ領域を占めるので、追加のチップ領域を占めない（信号リルーチングの理由で必要でない限り）。
いくつかの実施形態によれば、ビア４０Ｖ、３６Ｖ、及び／又は３２Ｖは、ビア４４Ｖに垂直に位置合わせされる。代替の実施形態によれば、ビア４０Ｖ、３６Ｖ、及び／又は３２Ｖのそれぞれ又はすべては、ビア４４Ｖから左又は右のいずれかに向かって横方向にオフセットされ得る。
再び図１５を参照すると、いくつかの寸法がマークされている。いくつかの実施形態によれば、上面図から、中心線６０Ｃとビア５６の端部との間の横方向の間隔Ｓ２は、約４μｍから約１２μｍの間の範囲にあり得る。導電性パッド５８の直径Ｄｉａ５８は、約３０μｍから５０μｍの間の範囲であり得る。導電性バンプ６０の直径Ｄｉａ６０は、約２０μｍから４０μｍの間の範囲であり得る。導電性バンプ６０の右エッジと導電性パッド５８との間のスペーシングＳ３は、約２μｍから約４μｍの間の範囲であり得る。
図１６は、いくつかの実施形態によるＲＤＬ配線４４Ｌの上面図を示しています。ＲＤＬ配線４４Ｌは、長さＬ２を有し、長さＬ２よりも幅Ｗ２、Ｗ３が小さい。幅Ｗ３は、ＲＤＬ配線４４Ｌの幅の狭い中間部の幅であり、幅Ｗ３は、幅の狭い部分の両側の幅広部分の幅Ｗ２よりも小さい。いくつかの実施形態では、幅Ｗ３は、約０．９Ｗ２よりも小さく、約０．６Ｗ２から約０．９Ｗ２の間の範囲にあり得る。ＲＤＬ配線４４Ｌの形状は、ドッグボーン形状と呼ばれることもある。ビア５６および４４Ｖは、ＲＤＬ配線４４Ｌの左側部分および右側部分の中央にそれぞれ配置されている。幅Ｗ３を幅Ｗ２よりも小さくすることで、ＲＤＬ配線４４Ｌの柔軟性を向上させることができ、応力吸収能力を向上させることができる。
図１７および１８は、代替の実施形態による、偏心構造の一部の断面図および上面図をそれぞれ示している。図示される一部は、図１２の領域８４Ｂにある。これらの実施形態は、ビア４４Ｖが導電性バンプ６０の中心線６０Ｃに位置合わせされることを除いて、図１４及び１５に示される実施形態と同様である。ビア４０Ｖ、３６Ｖ、及び３２Ｖのそれぞれ又はすべては、左又は右のいずれかに向かって、ビア４４Ｖに垂直に位置合わせされるか、又はビア４４Ｖから横方向にオフセットされ得る。これらの実施形態は、ビア５６および４４Ｖとの間のスペーシングが十分な応力吸収を提供するのにすでに十分に大きい場合、例えば、減少が飽和に近く、スペーシングのさらなる増加が応力の有意な減少をもたらさない場合に採用され得る。図１４に示す構造と比較すると、ビア４４Ｖ（及びビア４０Ｖと３６Ｖ）は左にシフトされているため、チップエリアの右側は、他のＲＤＬ（ＲＤＬ線４４Ａ、４０Ａ、３６Ａなど）のルーティング用に提供される。
図１９は、図１７および図１８に示した構造に対応するＲＤＬ配線４４Ｌとビア５６および４４Ｖの上面図を示している。中心６０Ｃに整列させるために、ビア４４ＶがＲＤＬ配線４４Ｌの右側部分の中心から左に向かってシフトされ得ることが示されている。
図２０および図２１は、シミュレーションを行った２つの構造を示している。図２０に示す構造は、導電性バンプ６０’、ビア５６’、ＲＤＬパッド４４Ｌ’、ビア４４Ｖ’が垂直に整列された従来構造を示している。図２１に示す構造は、導電性バンプ６０、導電性パッド５８、ビア５６、ＲＤＬ配線４４Ｌ、ビア４４Ｖを有する、本開示のいくつかの実施形態に係る構造である。ビア５６は、導電性バンプ６０及び導電性パッド５８の中心線からオフセットされている。ビア４４Ｖはビア５６からオフセットされている。導電性パッド５８は、一方の幅が広く、他方の幅が狭い。シミュレーションの結果、ＲＤＬ配線４０Ｌ’（図２０）に印加される応力が規格化された大きさ１．０である場合、ＲＤＬ配線４０Ｌ（図２１）に印加される応力が規格化された大きさ０．８７となり、本開示の実施形態は、従来構造に比べて応力が１３％低減されていることが分かった。
上記の例示的な実施形態では、偏心接合構造は、ビルドアップ基板内に形成される。代替の実施形態によれば、偏心接合構造は、半導体基板及び半導体基板内の貫通ビアを含み得るインターポーザ内に形成され得る。例えば、貫通ビアを露出させるための裏面研磨後にＲＤＬがインターポーザに形成される場合には、偏心接合構造はインターポーザのＲＤＬ構造の一部として形成されてもよい。さらに別の実施形態では、偏心結合構造は、チップ・オン・ウエハ・オン・基板（ＣｏＷｏＳ）パッケージに形成されていてもよく、ここで、該偏心結合構造は、ウエハおよびパッケージ基板のいずれか一方または両方に形成されていてもよい。さらに別の実施形態では、偏心結合構造はファンアウトパッケージに形成され、ここで、該偏心結合構造は、デバイスダイの成形後に形成されるファンアウトＲＤＬｓに形成されてもよい。
上記の実施形態では、立体（３Ｄ）パッケージを形成するために、本開示のいくつかの実施形態に係るいくつかのプロセスおよび特徴が説明されている。別の特徴やプロセスを含んでいてもよい。例えば、３Ｄパッケージングや３ＤＩＣデバイスの検証試験を補助するための試験構造を備えていてもよい。試験構造は、例えば、再配線層または基板上に形成された試験パッドを含み得、これにより、３Ｄパッケージングまたは３ＤＩＣの試験、プローブおよび／またはプローブカードの使用などが可能になる。検証試験は、最終構造体だけでなく、中間構造体に対して行ってもよい。さらに、本明細書に開示される構造および方法は、歩留まりを向上させ、コストを削減するために、既知の良好なダイの中間検証を組み込んだ試験方法と組み合わせて使用することができる。
本開示の実施形態は、いくつかの有利な特徴を有する。偏心導電性パッドと導電性バンプを形成し、導電性パッドの片側をさらに狭く、片側を広くすることにより、さらに偏心ビアを形成することにより、接合構造および周囲の特徴における応力が低減される。応力の低減は、製造コストの増大を招くことなく、チップエリアペナルティを招くこともない。
本開示のいくつかの実施形態に係る一つの方法は、第１の誘電体層を形成することと；前記第１の誘電体層内に延在する第１のビアと、前記第１の誘電体層上に第１のトレースとを含む第１の再配線を形成することと；前記第１の再配線を覆う第２の誘電体層を形成することと；前記第２の誘電体層をパターニングしてビア開口部を形成し、ここで、前記ビア開口部を介して前記第１の再配線を露出させることと；前記第２の誘電体層に第２のビアを形成し、前記第２のビアの上に導電性パッドを形成して接させることと；前記導電性パッド上に導電性バンプを形成すること、を有し、ここで、前記導電性パッドは前記導電性バンプよりも大きく、前記導電性パッドの第１の中心は前記導電性バンプの第２の中心からオフセットしており、ここで、前記第２のビアは前記導電性バンプの第２の中心からさらにオフセットしている。一実施形態では、前記第２のビアと前記導電性パッドは、共通のめっきプロセスにより形成される。一実施形態では、前記第２のビア、前記導電性パッドおよび前記導電性バンプは、同一の金属シード層を用いて形成されている。一実施形態では、また、該方法は、前記導電性バンプ上にパッケージ部品を接合することと；前記導電性バンプの第１の側壁に前記アンダーフィルが接し、ここで、さらに前記導電性パッドの上面及び第２の側壁に前記アンダーフィルが接するアンダーフィル材をディスペンスすることと、を有する。一実施形態では、前記第２のビアは、前記導電性バンプと重なる第１の部分と、前記導電性バンプの対応するエッジを越えて延在する第２の部分とを有する。一実施形態では、前記導電性パッドは、前記導電性パッドの前記第１の中心を挟んで対向する第１の部分と第２の部分とを有し、ここで、前記第１の部分は前記第２の部分よりも狭い。一実施形態では、前記第２のビアと前記導電性バンプの前記第２の中心は、前記導電性パッドの前記第１の中心の両側にある。一実施形態では、前記第１のビアと前記第２のビアは、前記導電パッドの前記第１の中心を挟んで対向する側に配置されている。
本開示のいくつかの実施形態に係る一つの構造は以下を含む：第１の誘電体層と；前記第１の誘電体層内に延在する第１のビアと；第１の誘電体層上の導電性トレースであって、ここで、前記導電性トレースは第１のビア上にあり、第１のビアに接合されている；前記導電性トレースを覆う第２の誘電体層と；前記第２の誘電体層の第２のビアと；前記第２のビア上にあり、接する導電性パッドであって、ここで、前記導電性パッドは第１の中心を有する；導電性パッドの上にあり、接する導電性バンプであって、前記導電性バンプは第２の中心を有し、前記導電性バンプの前記第２のビアおよび前記第２の中心は、前記導電性パッドの前記第１の中心の反対側にある。一実施形態では、前記導電性バンプは、円形の上面視形状を有し、前記導電性パッドは、前記導電性バンプの第１のエッジから第１の距離だけ第１の方向に延在し、前記導電性バンプの第２のエッジから前記第１の距離よりも小さい第２の距離だけ第２の方向に延在し、ここで、前記第１の方向と前記第２の方向とは、前記第２の中心から互いに反対方向である。一実施形態では、前記第２のビアは、前記導電性バンプと重なる第１の部分を有する。一実施形態では、前記第２のビアは、前記導電性バンプのエッジを越えて延在する第２の部分をさらに含む。一実施形態では、前記第１のビアは、前記導電性バンプの前記第２の中心に整列されている。一実施形態では、前記第１のビアは、前記導電性バンプの前記第２の中心からオフセットしている。一実施形態では、前記導電性トレースは、その長さよりも短い長さおよび幅を有し、ここで、導電性トレースの中間部は、中間部の反対側にある導電性トレースの部分よりも幅が狭い。
本開示のいくつかの実施形態に係る一つの構造は以下を含む：複数の誘電体層と；前記複数の誘電体層内の複数の再配線であって、ここで、ビアと、前記ビア上にあり、接したトレースとを有し、前記複数の再配線内の一部のビアは、垂直に整列した状態で積層されてビアスタックを形成している；前記複数の再配線のうちの最上層の再配線における最上層のトレース上に接するトップビアと；前記トップビア上に接する導電性パッドと；前記導電性パッド上に接合された導電性バンプであって、ここで、前記導電性バンプと前記トップビアとは偏心しており、前記導電性パッドは、前記導電性バンプの第１のエッジから第１の距離だけ延在した第１の部分と、前記導電性バンプの第２のエッジから第１の距離よりも小さい第２の距離だけ延在した第２の部分とを有し、ここで、前記第１の部分は、前記第２の部分よりも狭い。一実施形態では、前記第１部分は、２つの直線状のエッジと、前記２つの直線状のエッジの間に接続された曲線状のエッジとを含む。一実施形態では、前記トップビアと前記導電性バンプとは、前記導電性パッドの中心に対して反対方向にオフセットしている。一実施形態では、前記トップビアの一部が前記導電性バンプと重なっている。一実施形態では、前記構造体は、前記導電性バンプの第１の側壁と前記導電性パッドの第２の側壁および上面とに接するアンダーフィルをさらに含む。
前述は、当業者が本開示の態様をよりよく理解できるように、いくつかの実施形態の特徴を概説する。当業者であれば、本明細書に導入された実施形態の同じ目的を実行し、及び／又は同じ利点を達成するための他のプロセス及び構造を設計又は修正するための基礎として本開示を容易に使用できることを理解できる。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例、置換例及び修正例に想到し得ることは明らかであり、それらについても当然に本開示の技術的範囲に属するものと了解される。

Claims (20)

  1. 第１の誘電体層を形成するステップと、
    前記第１の誘電体層内に延在する第１のビアと、前記第１の誘電体層上の第１のトレースとを含む第１の再分配線を形成するステップと、
    前記第１の再分配線を覆う第２の誘電体層を形成するステップと、
    前記第２の誘電体層をパターニングしてビア開口部を形成するステップであって、前記第１の再分配線は前記ビア開口部を介して露出するステップと、
    前記第２の誘電体層内に第２のビアを形成し、前記第２のビア上に位置しかつそれに接する導電パッドを形成するステップと、
    導電性バンプであって、前記導電性パッドが前記導電性バンプよりも大きく、前記導電性パッドの第１の中心が前記導電性バンプの第２の中心からオフセットしており、前記第２のビアが前記導電性バンプの前記第２の中心からさらにオフセットしている導電性バンプを、前記導電性パッド上に形成するステップと、
    を含む方法。
  2. 前記第２のビア及び導電性パッドは、共通のめっきプロセスによって形成される、請求項１に記載の方法。
  3. 前記第２のビア、導電性パッド、及び導電性バンプは、同じ金属シード層を使用して形成される、請求項１に記載の方法。
  4. 前記導電性バンプ上にパッケージ部品を接合するステップと、
    前記導電性バンプの第１の側壁に接し、さらに前記導電性パッドの上面及び第２の側壁に接するアンダーフィルをディスペンスするステップ、
    をさらに含む請求項１に記載の方法。
  5. 前記第２のビアは、前記導電性バンプと重なる第１の部分と、前記導電性バンプの対応するエッジを越えて延在する第２の部分とを有する請求項１に記載の方法。
  6. 前記導電性パッドは、前記導電性パッドの前記第１の中心の両側に第１の部分と第２の部分とを有し、前記第１の部分は前記第２の部分よりも狭い、請求項１に記載の方法。
  7. 前記第２のビアと前記導電性バンプの前記第２の中心は、前記導電性パッドの前記第１の中心の両側にある請求項６に記載の方法。
  8. 前記第１のビアと前記第２のビアは、前記導電パッドの前記第１の中心の両側に配置されている請求項６に記載の方法。
  9. 第１の誘電体層と、
    前記第１の誘電体層内に延在する第１のビアと、
    前記第１の誘電体層上の導電性トレースであって、第１のビア上にあり、第１のビアに接合されている導電性トレースと、
    前記導電性トレースを覆う第２の誘電体層と、
    前記第２の誘電体層の第２のビアと、
    前記第２のビア上に位置しかつそれに接し、第１の中心を有する導電性パッドと、
    導電性バンプであって、前記導電性パッドの上に位置しかつそれに接し、第２の中心を有し、前記導電性バンプの前記第２のビアおよび前記第２の中心が前記導電性パッドの前記第１の中心の反対側にある導電性バンプと、を含む構造。
  10. 前記導電性バンプは、円形の上面視形状を有し、前記導電性パッドは、前記導電性バンプの第１のエッジから第１の距離だけ第１の方向に延在し、前記導電性バンプの第２のエッジから前記第１の距離よりも小さい第２の距離だけ第２の方向に延在し、前記第１の方向と前記第２の方向とは、前記第２の中心から互いに反対方向である請求項９に記載の構造。
  11. 前記第２のビアは、前記導電性バンプと重なる第１の部分を有する請求項９に記載の構造。
  12. 前記第２のビアは、前記導電性バンプのエッジを越えて延びる第２の部分をさらに含む請求項１１に記載の構造。
  13. 前記第１のビアは、前記導電性バンプの前記第２の中心に整列されている請求項９に記載の構造。
  14. 前記第１のビアは、前記導電性バンプの前記第２の中心からオフセットしている請求項９に記載の構造。
  15. 前記導電性トレースは、長さおよび前記長さよりも短い幅を有し、導電性トレースの中間部は、中間部の反対側にある導電性トレースの部分よりも幅が狭い請求項１４に記載の構造。
  16. 複数の誘電体層と、
    前記複数の誘電体層内の複数の再配線であって、ビアと、前記ビア上に位置しかつそれに接したトレースとを有し、前記複数の再配線内の一部のビアが、垂直に整列した状態で積層されてビアスタックを形成している複数の再配線と、
    前記複数の再配線のうちの最上層の再配線における最上層のトレース上に位置しかつそれに接するトップビアと、
    前記トップビア上に位置しかつそれに接する導電性パッドと、前記導電性パッド上に位置しかつそれに接合された導電性バンプと、を含み、前記導電性バンプと前記トップビアとは偏心しており、前記導電性パッドは、
    前記導電性バンプの第１のエッジから第１の距離だけ延在した第１の部分と、
    前記導電性バンプの第２のエッジから第１の距離よりも小さい第２の距離だけ延在した第２の部分とを有し、前記第１の部分は、前記第２の部分よりも狭い、構造。
  17. 前記第１の部分は、
    ２つの直線状のエッジと、
    前記２つの直線状のエッジの間に接続された曲線状のエッジと、
    を含む請求項１６に記載の構造。
  18. 前記トップビアと前記導電性バンプとは、前記導電性パッドの中心に対して反対方向にオフセットしている、請求項１６に記載の構造。
  19. 前記トップビアの一部が前記導電性バンプと重なっている、請求項１６に記載の構造。
  20. 前記導電性バンプの第１の側壁と前記導電性パッドの第２の側壁および上面とに接するアンダーフィルをさらに含む請求項１６に記載の構造。
JP2021117643A 2020-07-17 2021-07-16 応力低減のための積層ビア構造 Pending JP2022019677A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063053346P 2020-07-17 2020-07-17
US63/053,346 2020-07-17
US17/126,957 2020-12-18
US17/126,957 US11670601B2 (en) 2020-07-17 2020-12-18 Stacking via structures for stress reduction

Publications (1)

Publication Number Publication Date
JP2022019677A true JP2022019677A (ja) 2022-01-27

Family

ID=77249670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021117643A Pending JP2022019677A (ja) 2020-07-17 2021-07-16 応力低減のための積層ビア構造

Country Status (5)

Country Link
US (3) US11670601B2 (ja)
EP (1) EP3940755A1 (ja)
JP (1) JP2022019677A (ja)
CN (1) CN113594046A (ja)
TW (1) TWI821704B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462403B2 (en) * 2020-09-04 2022-10-04 Sj Semiconductor (Jiangyin) Corporation Semiconductor structure and method for manufacturing same
US11705420B2 (en) * 2020-10-29 2023-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-bump connection to interconnect structure and manufacturing method thereof
CN116169031B (zh) * 2023-04-24 2023-07-14 长电集成电路(绍兴)有限公司 一种芯片封装结构的制备方法

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1146976C (zh) 1997-10-30 2004-04-21 株式会社日产制作所 半导体装置及其制造方法
US7531898B2 (en) * 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
TWI221336B (en) 2003-08-29 2004-09-21 Advanced Semiconductor Eng Integrated circuit with embedded passive component in flip-chip connection and method for manufacturing the same
WO2007007451A1 (ja) * 2005-07-12 2007-01-18 Murata Manufacturing Co., Ltd. 多層配線基板及びその製造方法
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
KR100869741B1 (ko) * 2006-12-29 2008-11-21 동부일렉트로닉스 주식회사 나선형 인덕터
CN101221914A (zh) * 2007-01-08 2008-07-16 矽品精密工业股份有限公司 具导电凸块的半导体装置及其制法
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US20090278263A1 (en) * 2008-05-09 2009-11-12 Texas Instruments Incorporated Reliability wcsp layouts
EP2557597A4 (en) 2010-04-07 2014-11-26 Shimadzu Corp RADIATION DETECTOR AND METHOD FOR MANUFACTURING SAME
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9620469B2 (en) * 2013-11-18 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming post-passivation interconnect structure
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US20120286416A1 (en) 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US8735273B2 (en) 2011-07-08 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Forming wafer-level chip scale package structures with reduced number of seed layers
US8441131B2 (en) * 2011-09-12 2013-05-14 Globalfoundries Inc. Strain-compensating fill patterns for controlling semiconductor chip package interactions
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
KR101867961B1 (ko) 2012-02-13 2018-06-15 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9202714B2 (en) 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8710656B2 (en) 2012-07-20 2014-04-29 International Business Machines Corporation Redistribution layer (RDL) with variable offset bumps
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9362236B2 (en) 2013-03-07 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods for forming the same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9269688B2 (en) * 2013-11-06 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace design for enlarge bump-to-trace distance
US9379041B2 (en) 2013-12-11 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fan out package structure
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
TWI554174B (zh) 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
WO2016081760A1 (en) * 2014-11-19 2016-05-26 Deca Technologies Inc. Automated optical inspection of unit specific patterning
US9899248B2 (en) 2014-12-03 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
EP3038150B1 (en) 2014-12-23 2020-06-03 IMEC vzw Chip scale package with flexible interconnect
KR20160080965A (ko) * 2014-12-30 2016-07-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9818711B2 (en) * 2015-06-30 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and methods thereof
US9640498B1 (en) 2015-10-20 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out (InFO) package structures and methods of forming same
KR101933408B1 (ko) 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
US10147682B2 (en) 2015-11-30 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for stacked logic performance improvement
US10062648B2 (en) * 2016-02-26 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US9812414B1 (en) 2016-06-17 2017-11-07 Nanya Technology Corporation Chip package and a manufacturing method thereof
US10141198B2 (en) 2016-07-08 2018-11-27 Dyi-chung Hu Electronic package and manufacturing method thereof
US9741690B1 (en) 2016-09-09 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US11158619B2 (en) 2016-10-31 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US10304801B2 (en) 2016-10-31 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US9773753B1 (en) 2016-11-18 2017-09-26 Advanced Semiconductor Engineering, Inc. Semiconductor devices and methods of manufacturing the same
US10756040B2 (en) * 2017-02-13 2020-08-25 Mediatek Inc. Semiconductor package with rigid under bump metallurgy (UBM) stack
US10181449B1 (en) 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
US11101209B2 (en) 2017-09-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution structures in semiconductor packages and methods of forming same
US10157871B1 (en) 2017-10-12 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and manufacturing method thereof
US10515889B2 (en) * 2017-10-13 2019-12-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US11049805B2 (en) 2018-06-29 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US11004812B2 (en) 2018-09-18 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US10790162B2 (en) 2018-09-27 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US10522488B1 (en) * 2018-10-31 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning polymer layer to reduce stress
US10784222B2 (en) * 2018-10-31 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-bump sidewall protection
US20210134750A1 (en) * 2019-10-30 2021-05-06 Texas Instruments Incorporated Conductive members for die attach in flip chip packages
US11264359B2 (en) 2020-04-27 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip bonded to a redistribution structure with curved conductive lines

Also Published As

Publication number Publication date
CN113594046A (zh) 2021-11-02
TWI821704B (zh) 2023-11-11
US20220020700A1 (en) 2022-01-20
TW202205581A (zh) 2022-02-01
EP3940755A1 (en) 2022-01-19
US20220384313A1 (en) 2022-12-01
US11855008B2 (en) 2023-12-26
US11670601B2 (en) 2023-06-06
US20240088061A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
US11574875B2 (en) Multi-chip package structures having embedded chip interconnect bridges and fan-out redistribution layers
US20220246581A1 (en) Stacked Integrated Circuit Structure and Method of Forming
US11942403B2 (en) Integrated circuit package and method
TWI618209B (zh) 封裝體
US10049986B2 (en) Package structures and methods of making the same
JP2022019677A (ja) 応力低減のための積層ビア構造
KR20200136489A (ko) 오프셋 3d 구조를 갖는 멀티-칩 패키지
KR102425696B1 (ko) 강화 패치를 사용한 강화 패키지 및 이를 제조하는 방법
KR102582488B1 (ko) 상호연결 구조에 대한 멀티-범프 연결 및 그 제조 방법
KR20210053233A (ko) 반도체 패키지 및 제조 방법
KR102279469B1 (ko) 반도체 패키지 및 그 형성 방법
KR20200036734A (ko) 반도체 패키징된 디바이스 내의 본딩 구조물 및 그 형성 방법
TW202121624A (zh) 半導體結構、封裝結構及形成半導體結構的方法
KR20230098518A (ko) 반도체 패키지 및 제조 방법
TWI782616B (zh) 偏心接合結構及其製造方法
TW202349584A (zh) 半導體封裝
TW202129886A (zh) 封裝組件