CN110232895B - 扫描信号线驱动电路及驱动方法、具备其的显示装置 - Google Patents

扫描信号线驱动电路及驱动方法、具备其的显示装置 Download PDF

Info

Publication number
CN110232895B
CN110232895B CN201910161211.6A CN201910161211A CN110232895B CN 110232895 B CN110232895 B CN 110232895B CN 201910161211 A CN201910161211 A CN 201910161211A CN 110232895 B CN110232895 B CN 110232895B
Authority
CN
China
Prior art keywords
scanning signal
signal line
switching element
gate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910161211.6A
Other languages
English (en)
Other versions
CN110232895A (zh
Inventor
楠见崇嗣
渡部卓哉
田川晶
岩濑泰章
竹内洋平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110232895A publication Critical patent/CN110232895A/zh
Application granted granted Critical
Publication of CN110232895B publication Critical patent/CN110232895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)

Abstract

提供一种扫描信号线驱动电路，能够在确保用于图像显示的高速扫描的同时降低功耗，并且能够实现窄边框化。第1栅极驱动器(410)和第2栅极驱动器(420)隔着显示部(500)相对配置，基于DC缓冲方式，奇数编号的栅极线(GL1、GL3、…)由第1栅极驱动器(410)驱动，并且偶数编号的栅极线(GL2、GL4、…)由第2栅极驱动器(420)驱动，在应当将各栅极总线(GLi)设为非选择状态时，电荷从其两端放电。因此，例如奇数编号的栅极总线(GLn)的第1栅极驱动器侧的端部连接到包括活性化晶体管(M10)和非活性化晶体管(M13L)的缓冲器，第2栅极驱动器侧的端部连接到非活性化辅助晶体管(M13R)。

Description

扫描信号线驱动电路及驱动方法、具备其的显示装置
技术领域
本发明涉及显示装置，更详细地说，涉及用于驱动配设于显示装置的显示部的扫描信号线的扫描信号线驱动电路和驱动方法。
背景技术
以往，已知一种矩阵型的显示装置，具备显示部，该显示部包含：多个数据信号线(也被称为“源极总线”)；多个扫描信号线(也被称为“栅极总线”)，其与该多个数据信号线交叉；以及多个像素形成部，其沿着该多个数据信号线和该多个扫描信号线配置成矩阵状。这种矩阵型的显示装置具备：数据信号线驱动电路(也被称为“数据驱动器”或“源极驱动器”)，其用于驱动该多个数据信号线；以及扫描信号线驱动电路(也被称为“栅极驱动器”)，其用于驱动该多个扫描信号线。扫描信号线驱动电路将多个扫描信号分别施加到该多个扫描信号线，以使得在各帧期间中该多个扫描信号线被依次选择，数据信号线驱动电路与这种该多个扫描信号线的依次选择的联动地，将表示应当显示的图像的多个数据信号施加到该多个数据信号线。从而，构成表示应当显示的图像的图像数据的多个像素数据分别被提供到上述多个像素形成部。
然而，以往，在有源矩阵型的液晶显示装置中，扫描信号线驱动电路大多是在构成作为包含如上所述的显示部的显示面板的液晶面板的基板的周边部中作为IC(IntegratedCircuit；集成电路)芯片来搭载。但是，近年来，直接在基板上形成扫描信号线驱动电路的情形逐渐变多。这种扫描信号线驱动电路被称为“单片栅极驱动器”等，包含这种扫描信号线驱动电路的显示面板被称为“栅极驱动器单片面板”或“GDM面板”。
关于这种单片栅极驱动器或GMD面板，已知各种现有技术。例如，如图7所示，以往已知一种具有输出部的栅极驱动器，该输出部构成为：经由作为输出开关元件的晶体管M10将栅极时钟信号GCKk作为扫描信号G(n)施加到栅极总线。另外，如图9所示，还已知一种具有输出部的栅极驱动器，在该输出部中，应当施加扫描信号G(n)的栅极总线经由作为活性化开关元件的晶体管M10连接到高压电源线VDD1，并且经由作为非活性化开关元件的晶体管M13L连接到低压电源线VSS的输出部(例如参照专利文献1)。在该构成中，在应当将该栅极总线设为选择状态时，晶体管M10变为导通状态，高压电源电压(固定电压)被提供到该栅极总线，在应当将该栅极总线设为非选择状态时，晶体管M13L变为导通状态，低压电源电压(固定电压)被提供到该栅极总线。另外，如图11的(A)(B)所示，还已知包括隔着显示部相对的第1栅极驱动器和第2栅极驱动器的单片栅极驱动器。在这种构成中，作为将扫描信号从栅极驱动器提供到栅极总线的方式，除了如图11的(A)所示对各栅极总线的两端施加扫描信号的两侧输入方式以外，还已知如图11的(B)所示对显示部中的栅极总线的一端和另一端交替地施加扫描信号的单侧输入方式(例如从第1栅极驱动器对奇数编号的栅极总线施加扫描信号，从第2栅极驱动器对偶数编号的栅极总线施加扫描信号的方式)(例如参照专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2013-214088号公报
专利文献2：日本特开2014-071451号公报
发明内容
发明要解决的问题
为了在如上所述的单片栅极驱动器中降低功耗，可以考虑增加栅极时钟信号的相数。这是因为，如果增加栅极时钟信号的相数，那么，连接到用于供应栅极时钟信号的每1根信号线的缓冲晶体管数就会减少，进行充放电的晶体管的负载就会减轻。但是，如果增加栅极时钟信号的相数，显示面板中的边框区域就会增大。
因此，期待提供一种既能够抑制显示面板的边框区域的增大又能够降低功耗的单片栅极驱动器等扫描信号线驱动电路以及具备其的显示装置。
用于解决问题的方案
本发明的一些实施方式是选择性地驱动配设于显示装置的显示部的多个扫描信号线的扫描信号线驱动电路，
具备：
第1扫描信号线驱动部，其配置在上述多个扫描信号线的一端侧；
第2扫描信号线驱动部，其配置在上述多个扫描信号线的另一端侧；
第1电源线，其供应应当提供到要设为选择状态的扫描信号线的固定电压；以及
第2电源线，其供应应当提供到要设为非选择状态的扫描信号线的固定电压，
上述第1扫描信号线驱动部包含：
第1活性化开关元件，其设置在上述多个扫描信号线中的每一个奇数编号的扫描信号线，在应当将该扫描信号线设为选择状态的期间为导通状态，在应当将该扫描信号线设为非选择状态的期间为截止状态；
第1非活性化开关元件，其设置在上述多个扫描信号线中的每一个奇数编号的扫描信号线，在应当将该扫描信号线设为选择状态的期间为截止状态，在应当将该扫描信号线设为非选择状态的期间为导通状态；以及
第1非活性化辅助开关元件，其设置在上述多个扫描信号线中的每一个偶数编号的扫描信号线，在应当将该扫描信号线设为选择状态的期间为截止状态，在应当将该扫描信号线设为非选择状态的期间为导通状态，
上述第2扫描信号线驱动部包含：
第2活性化开关元件，其设置在上述多个扫描信号线中的每一个偶数编号的扫描信号线，在应当将该扫描信号线设为选择状态的期间为导通状态，在应当将该扫描信号线设为非选择状态的期间为截止状态；
第2非活性化开关元件，其设置在上述多个扫描信号线中的每一个偶数编号的扫描信号线，在应当将该扫描信号线设为选择状态的期间为截止状态，在应当将该扫描信号线设为非选择状态的期间为导通状态；以及
第2非活性化辅助开关元件，其设置在上述多个扫描信号线中的每一个奇数编号的扫描信号线，在应当将该扫描信号线设为选择状态的期间为截止状态，在应当将该扫描信号线设为非选择状态的期间为导通状态，
上述多个扫描信号线中的每一个奇数编号的扫描信号线经由上述第1活性化开关元件连接到上述第1电源线，经由上述第1非活性化开关元件连接到上述第2电源线，并且经由上述第2非活性化辅助开关元件连接到上述第2电源线，
上述多个扫描信号线中的每一个偶数编号的扫描信号线经由上述第2活性化开关元件连接到上述第1电源线，经由上述第2非活性化开关元件连接到上述第2电源线，并且经由上述第1非活性化辅助开关元件连接到上述第2电源线。
本发明的另一些实施方式是用于选择性地驱动配设于显示装置的显示部的多个扫描信号线的驱动方法，
具备：
第1扫描信号线驱动步骤，在上述多个扫描信号线的一端侧驱动上述多个扫描信号线；以及
第2扫描信号线驱动步骤，在上述多个扫描信号线的另一端侧驱动上述多个扫描信号线，
上述第1扫描信号线驱动步骤包含：
对于上述多个扫描信号线中的每一个奇数编号的扫描信号线，在应当将该扫描信号线设为选择状态的期间，将其连接到供应应当提供到要设为选择状态的扫描信号线的固定电压的第1电源线的步骤；
对于上述多个扫描信号线中的每一个奇数编号的扫描信号线，在应当将该扫描信号线设为非选择状态时，将其连接到供应应当提供到要设为非选择状态的扫描信号线的固定电压的第2电源线的步骤；以及
对于上述多个扫描信号线中的每一个偶数编号的扫描信号线，在应当将该扫描信号线设为非选择状态时，将其连接到上述第2电源线的步骤，
上述第2扫描信号线驱动步骤包含：
对于上述多个扫描信号线中的每一个偶数编号的扫描信号线，在应当将该扫描信号线设为选择状态的期间，将其连接到上述第1电源线的步骤；
对于上述多个扫描信号线中的每一个偶数编号的扫描信号线，在应当将该扫描信号线设为非选择状态时，将其连接到上述第2电源线的步骤；以及
对于上述多个扫描信号线中的每一个奇数编号的扫描信号线，在应当将该扫描信号线设为非选择状态时，将其连接到上述第2电源线的步骤。
发明效果
根据本发明的上述一些实施方式，在显示部中的多个扫描信号线的一端侧，该多个扫描信号线中的每一个奇数编号的扫描信号线在应当将该扫描信号线设为选择状态的期间连接到供应应当提供到要设为选择状态的扫描信号线的固定电压即选择电压的第1电源线，在该多个扫描信号线的另一端侧，该多个扫描信号线中的每一个偶数编号的扫描信号线在应当将该扫描信号线设为选择状态的期间连接到上述第1电源线。另一方面，该多个扫描信号线中的每一个奇数编号的扫描信号线在应当将该扫描信号线设为非选择状态时，在上述一端侧连接到供应应当提供到要设为非选择状态的扫描信号线的固定电压即非选择电压的第2电源线，并且在上述另一端侧也连接到该第2电源线。另外，该多个扫描信号线中的每一个偶数编号的扫描信号线在应当将该扫描信号线设为非选择状态时，在上述另一端侧连接到该第2电源线，并且在上述一端侧也连接到该第2电源线。这样一来，显示部中的多个扫描信号线中的每一个扫描信号线通过在应当将该扫描信号线设为选择状态的期间使上述一端侧和另一端侧中的任意一侧连接到上述第1电源线而被提供作为选择电压的固定电压，因此，既能够抑制用于该多个扫描信号线的驱动的功耗，又能够减小显示面板中的边框区域。另外，显示部中的多个扫描信号线中的每一个扫描信号线通过在应当将该扫描信号线设为非选择状态时使上述一端侧和另一端侧这两侧连接到上述第2电源线而被提供作为非选择电压的固定电压，因此，既能够抑制边框区域的增大，又能够抑制从选择状态变为非选择状态时的扫描信号的波形钝化(缩短从选择状态向非选择状态过渡所需的时间)。因此，根据本发明的上述一些实施方式，能够在扫描信号线驱动电路中确保用于图像显示的高速扫描能力的同时降低功耗，并且能够实现显示面板的窄边框化。
附图说明
图1是示出一个实施方式的有源矩阵型显示装置的整体构成的框图。
图2是示出上述实施方式的像素形成部的电构成的电路图。
图3是用于说明上述实施方式的栅极驱动器的基本构成的电路图。
图4是示出上述实施方式的栅极驱动器的整体构成的电路图。
图5是用于说明上述实施方式的第1栅极驱动器和第2栅极驱动器的详细构成例的电路图。
图6是用于说明上述实施方式的栅极驱动器的动作的信号波形图。
图7是用于说明有源矩阵型显示装置的栅极驱动器中的AC缓冲方式的电路图。
图8是用于说明栅极驱动器采用AC缓冲方式的情况下的功耗的图。
图9是用于说明有源矩阵型显示装置的栅极驱动器中的DC缓冲方式的电路图。
图10是示出上述实施方式的栅极驱动器中与1个栅极总线相对应的单位主电路中的输出部和单位副电路的构成的电路图。
图11的(A)是用于说明两侧输入方式的栅极驱动器的示意图，(B)是用于说明单侧输入方式的栅极驱动器的示意图。
图12是示出从两侧输入方式和单侧输入方式的栅极驱动器输出的扫描信号的脉冲波形的图。
图13是示出扫描信号向栅极总线的输入方式和放电形式与栅极总线时间常数和扫描信号的下降时间常数的关系的图。
图14是用于说明本实施方式的边框尺寸的减小效果的图。
附图标记说明
6…栅极负载
10…薄膜晶体管(像素开关元件)
200…显示控制电路
300…源极驱动器(数据信号线驱动电路)
410…第1栅极驱动器(第1扫描信号线驱动部)
420…第2栅极驱动器(第2扫描信号线驱动部)
500…显示部
600…液晶面板
Ps(i,j)…像素形成部(i＝1～N，j＝1～M)
41m、42m…单位主电路
41s、42s…单位副电路
41bs…双稳态电路
M10、T01…活性化晶体管(活性化开关元件)
M13L、T02…非活性化晶体管(非活性化开关元件)
M13R、T03…非活性化辅助晶体管(非活性化辅助开关元件)
VDD1…第1高压电源线、第1高压电源电压(选择电压)
VDD2…第2高压电源线、第2高压电源电压
VSS…低压电源线、低压电源电压(非选择电压)
S…(单位主电路的)置位端子
R…(单位主电路的)复位端子
CLK…(单位主电路的)时钟端子
Q…(单位主电路的)输出端子
G…(单位主电路的)驱动用输出端子
GLi…栅极总线(i＝1～N)
Q(i)…(单位主电路的)输出信号(i＝1～N)
G(i)…扫描信号(i＝1～N)
GCK1～GCK6…第1至第6栅极时钟信号。
具体实施方式
下面，参照附图来说明一个实施方式。此外，在以下提及的各晶体管中，栅极端子相当于控制端子，漏极端子和源极端子中的一方相当于第1导通端子，另一方相当于第2导通端子。另外，虽然本实施方式的晶体管全部设为N沟道型，但本发明不限于此。此外，在N沟道型晶体管中，2个导通端子中电位高的一方为漏极端子，电位低的一方为源极端子，但在本说明书中，即使是在动作中这2个导通端子的电位高低发生反转的情况下，也将这2个导通端子中的一方固定地称为“漏极端子”，将另一方称为“源极端子”。另外，本说明书中的“连接”除非另有说明均指“电连接”，在不脱离本发明的主旨的范围内，不仅包含是指直接连接的情况，也包含是指经由其它元件的间接连接的情况。
＜1.整体构成和动作概要＞
图1是示出本实施方式的有源矩阵型的液晶显示装置的整体构成的框图。该液晶显示装置具备：显示控制电路200；源极驱动器300，其作为数据信号线驱动电路；以及液晶面板600，其包含显示部500和作为扫描信号线驱动电路的栅极驱动器。在本实施方式中，在构成液晶面板600的2片基板中的一个基板(被称为“TFT基板”)上，构成显示部500的像素电路与栅极驱动器形成为一体，如图1所示，栅极驱动器包括隔着显示部500相对配置的第1栅极驱动器410和第2栅极驱动器420。
在显示部500设置有：多根(M根)源极总线SL1～SLM，其作为数据信号线；多根(N根)栅极总线GL1～GLN，其作为与该多个源极总线SL1～SLM交叉的扫描信号线；以及多个(M×N个)像素形成部Ps(i,j)(i＝1～N，j＝1～M)，其沿着该多个源极总线SL1～SLM和该多个栅极总线GL1～GLN配置成矩阵状。各像素形成部Ps(i,j)与该多个源极总线SL1～SLM中的任意1个相对应，并且与该多个栅极总线GL1～GLN中的任意1个相对应。此外，液晶面板600的方式不限于向垂直于液晶层的方向施加电场的VA(Vertical Alignment；垂直对齐)方式、TN(Twisted Nematic；扭曲向列)方式等，也可以是向与液晶层大致平行的方向施加电场的IPS(In-Plane Switching；面内开关)方式。
图2是示出显示部500中的1个像素形成部Ps(i,j)的电构成的电路图。如图2所示，各像素形成部Ps(i,j)包括：N沟道形的薄膜晶体管(TFT)10，其作为像素开关元件，栅极端子连接到通过对应的交叉点的栅极总线GLi，并且源极端子连接到通过该交叉点的源极总线SLj；像素电极Ep，其连接到该薄膜晶体管M10的漏极端子；共用电极Ec，其是共用地设置在上述多个像素形成部Ps(i,j)(i＝1～N，j＝1～M)的相对电极；以及液晶层，其共用地设置在上述多个像素形成部Ps(i,j)(i＝1～N，j＝1～M)，被夹持在像素电极Ep与共用电极Ec之间。并且，由像素电极Ep与共用电极Ec形成的液晶电容Clc构成像素电容Cp。此外，通常，为了将电荷可靠地保持在像素电容Cp中，与液晶电容Clc并联地设置辅助电容，但由于辅助电容与本发明没有直接关系，因此，省略其说明和图示。另外，在液晶面板600是IPS方式的情况下，共用电极Ec形成在构成该液晶面板600的2片基板中的上述一个基板(TFT基板)，并与薄膜晶体管10和像素电极Ep一起构成像素电路，而在液晶面板600是VA方式等的情况下，共用电极Ec形成在这2片基板中的另一个基板。
作为像素形成部Ps(i,j)中的薄膜晶体管10，能够采用沟道层使用非晶硅的薄膜晶体管(a-SiTFT)、沟道层使用微晶硅的薄膜晶体管、沟道层使用氧化物半导体的薄膜晶体管(氧化物TFT)、沟道层使用低温多晶硅的薄膜晶体管(LTPS-TFT)等。作为氧化物TFT，例如能够采用具有包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)的氧化物半导体层的薄膜晶体管。在这些方面，第1栅极驱动器410和第2栅极驱动器420内的薄膜晶体管也是同样的。
显示控制电路200接收从外部提供的图像信号DAT和定时控制信号TG，输出数字视频信号DV、用于控制源极驱动器300的动作的数据侧控制信号SCT以及分别用于控制第1栅极驱动器410和第2栅极驱动器420的第1扫描侧控制信号GCT1和第2扫描侧控制信号GCT2。数据侧控制信号SCT包含起始脉冲信号、源极时钟信号以及锁存选通信号等。第1扫描侧控制信号GCT1包含第1栅极起始脉冲信号GSP1以及第1、第3、第5栅极时钟信号GCK1、GCK3、GCK5等，第2扫描侧控制信号GCT2包含第2栅极起始脉冲信号GSP2以及第2、第4、第6栅极时钟信号GCK2、GCK4、GCK6等。在本实施方式中，包括第1栅极驱动器410和第2栅极驱动器420的栅极驱动器通过包括第1至第6栅极时钟信号GCK1～GCK6的6相时钟信号而进行动作。
源极驱动器300基于来自显示控制电路200的数字视频信号DV和数据侧控制信号SCT，分别对源极总线SL1～SLM施加数据信号D1～DM。此时，在源极驱动器300中，在产生源极时钟信号的脉冲的定时，依次保持示出应当施加到各源极总线SL的电压的数字视频信号DV。并且，在产生锁存选通信号的脉冲的定时，上述保持的数字视频信号DV被转换为模拟电压。该转换后的模拟电压作为数据信号D1～DM一齐施加到所有源极总线SL1～SLM。
第1栅极驱动器410配置在栅极总线GL1～GLN的一端侧，基于来自显示控制电路200的第1扫描侧控制信号GCT1，分别对奇数编号的栅极总线GL1、GL3、GL5、…施加奇数编号的扫描信号G(1)、G(3)、G(5)、…，而第2栅极驱动器420配置在栅极总线GL1～GLN的另一端侧，基于来自显示控制电路200的第2扫描侧控制信号GCT2，分别对偶数编号的栅极总线GL2、GL4、GL6、…施加偶数编号的扫描信号G(2)、G(4)、G(6)、…。从而，在各帧期间中，有效的扫描信号被依次施加到栅极总线GL1～GLN，并且，有效的扫描信号对各栅极总线GL1i(i＝1～N)的施加以1帧期间为周期反复进行。
在液晶面板600的背面侧设置有未图示的背光源单元，从而，将背光源光照射到液晶面板600的背面。该背光源单元也由显示控制电路200驱动，但也可以是通过其它方法来驱动的构成。此外，在液晶面板600是反射型的情况下，不需要背光源单元。
如上所述，对源极总线SL1～SLM施加数据信号D1～DM，对栅极总线GL1～GLN施加扫描信号G(1)～G(N)。另外，从未图示的电源电路向共用电极Ec供应规定的共用电压Vcom。而且，向背光源供应用于驱动该背光源的信号。通过这种显示部500中的源极总线SL1～SLM、栅极总线GL1～GLN以及共用电极Ec的驱动，基于数字视频信号DV的像素数据被写入各像素形成部Ps(i,j)，并且，光从背光源照射到液晶面板600的背面，从而，将从外部提供的图像信号DAT所表示的图像显示于显示部500。
＜2.栅极驱动器＞
接下来，详细说明本实施方式的栅极驱动器。在本实施方式中，构成栅极驱动器的晶体管全部是N沟道型的薄膜晶体管。
＜2.1栅极驱动器的基本构成＞
图3是用于说明本实施方式的栅极驱动器的基本构成的电路图，示出了栅极驱动器中的驱动第n个栅极总线GLn的部分的构成(在此，n设为奇数)。若将显示部500中的栅极总线GL1～GLN的根数N设为偶数，则第1栅极驱动器410和第2栅极驱动器420分别具备N/2个双稳态电路，这N/2个双稳态电路相互级联连接，构成N/2级移位寄存器。如图3所示，栅极驱动器中的驱动第n个栅极总线GLn的部分包含第1栅极驱动器410中包含的移位寄存器的第(n+1)/2级双稳态电路41bs、作为活性化开关元件的晶体管(以下称为“活性化晶体管”)T01以及作为非活性化开关元件的晶体管(以下称为“非活性化晶体管”)T02，还包含第2栅极驱动器420中包含的作为非活性化辅助开关元件的晶体管(以下称为“非活性化辅助晶体管”)T03。
上述移位寄存器中的各双稳态电路是RS触发器，在图3所示的双稳态电路41bs中，前级双稳态电路的输出信号Q输入到双稳态电路41bs的置位端子S，后级的双稳态电路的输出信号Q输入到双稳态电路41bs的复位端子R，第1、第3以及第5栅极时钟信号中的任意一个输入到双稳态电路41bs的时钟端子CLK(详细情况后述)。活性化晶体管T01的栅极端子连接到双稳态电路41bs的信号NA，漏极端子连接到第1高压电源线VDD1，源极端子连接到非活性化晶体管T02的漏极端子。非活性化晶体管T02的栅极端子连接到双稳态电路41bs的复位端子R，源极端子连接到低压电源线VSS。活性化晶体管T01的源极端子与非活性化晶体管T02的漏极端子的连接点(G)连接到驱动对象的第n个栅极总线GLn的一端。另一方面，第2栅极驱动器420中包含的非活性化辅助晶体管T03的栅极端子连接到第2栅极驱动器420中的另一个规定的双稳态电路的输出端子，漏极端子连接到驱动对象的第n个栅极总线GLn的另一端，源极端子连接到低压电源线VSS。此外，第1高压电源线VDD1相当于为了供应应当施加到要设为选择状态的栅极总线SLi的固定电压(以下称为“选择电压”，将其也设为由附图标记“VDD1”表示)而配设在栅极驱动器内的第1电源线，低压电源线VSS相当于为了供应应当施加到要设为非选择状态的栅极总线SLi的固定电压(以下称为“非选择电压”，将其也设为由附图标记“VSS”表示)而配设在栅极驱动器内的第2电源线。另外，由于栅极总线GLi包含配线电阻和配线电容，因此，在图3将其表示为栅极负载6(后述的图10中也是同样的)。
在具有如上所述的构成的栅极驱动器中，基于提供到各双稳态电路的时钟端子CLK的栅极时钟信号(第1至第6栅极时钟信号GCK1～GCK6中的任意一个)而进行动作，在应当将显示部500中的奇数编号的栅极总线GLn设为选择状态的期间，在第1栅极驱动器410中，与该栅极总线GLn相对应的双稳态电路41bs的输出信号Q是有效的(在本实施方式中是高电平(H电平))，活性化晶体管T01为导通状态。因此，在这期间，选择电压VDD1经由活性化晶体管T01施加到该栅极总线GLn。在应当将该栅极总线GLn设为非选择状态时，提供到与其对应的双稳态电路41bs的复位端子R的信号(后级的双稳态电路的输出信号)变为H电平，非活性化晶体管T02变为导通状态，因此，非选择电压VSS经由非活性化晶体管T02施加到栅极总线GLn。此时，在第2栅极驱动器420中，作为另一个规定的双稳态电路的输出信号的H电平的信号被提供到与该栅极总线GLn相对应的非活性化辅助晶体管T03的栅极端子(R2)，非活性化辅助晶体管T03也变为导通状态，非选择电压VSS经由非活性化辅助晶体管T03也被施加到栅极总线GLn(详细情况后述)。因此，在应当将该栅极总线GLn设为非选择状态时，栅极总线GLn中的电荷(累积于配线电容的电荷)从该栅极总线GLn的一端侧和另一端侧这两侧放电。
此外，若将包括图3所示的第1栅极驱动器410的构成要素(双稳态电路41bs、活性化晶体管T01以及非活性晶体管T02)的电路称为“第1栅极驱动器侧的单位主电路41m”，将包括图3所示的第2栅极驱动器420的构成要素(非活性化辅助晶体管T03)的电路称为“第2栅极驱动器侧的单位副电路42s”，则本实施方式的栅极驱动器中的驱动偶数编号的栅极总线GLn+1(n设为奇数)的部分(未图示)是将第1栅极驱动器侧的单位主电路41m与第2栅极驱动器侧的单位副电路42s调换后的构成。即，驱动该栅极总线GLn+1的部分包括：第2栅极驱动器侧的单位主电路42m，其是与第1栅极驱动器侧的单位主电路41m同样的构成，并且连接到该栅极总线GLn+1的第2栅极驱动器侧端部(另一端)；以及第1栅极驱动器侧的单位副电路41s，其是与第2栅极驱动器侧的单位副电路42s同样的构成，并且连接到该栅极总线GLn+1的第1栅极驱动器侧端部(一端)。此外，下面，将第1栅极驱动器侧的单位主电路41m也简称为“单位主电路41m”，将第1栅极驱动器侧的单位副电路41s也简称为“单位副电路41s”，将第2栅极驱动器侧的单位主电路42m也简称为“单位主电路42m”，将第2栅极驱动器侧的单位副电路42s也简称为“单位副电路42s”。
＜2.2栅极驱动器的整体构成＞
图4是示出本实施方式的栅极驱动器的整体构成的电路图。如图4所示，第1栅极驱动器410包含与显示部500中的奇数编号的栅极总线GL1、GL3、…、GLn、…一一对应的多个单位主电路41m(n为奇数)，并且包含与显示部500中的偶数编号的栅极总线GL2、GL4、…、GLn+1、…一一对应的多个单位副电路41s。各单位主电路41m的驱动用输出端子G(相当于活性化晶体管T01与非活性化晶体管T02的连接点(参照图3))连接到对应的栅极总线GLi1(i1为奇数)，扫描信号G(i1)从该驱动用输出端子G施加到该对应的栅极总线GLi1(i1＝1，3，…，n－2，n，n+2，…)。
上述多个单位主电路41m分别作为包含活性化晶体管T01和非活性化晶体管T02的双稳态电路发挥功能(参照图3)，如图4所示，上述多个单位主电路41m级联连接，构成移位寄存器。即，在各单位主电路41m中，前级单位主电路41m的输出信号Q输入到各单位主电路41m的置位端子S，后级的单位主电路41m的输出信号Q输入到各单位主电路41m的复位端子R，应当提供到内部的活性化晶体管T01的漏极端子的选择电压VDD1供应到第1高压电源端子VDD1(参照图3)，用于内部的双稳态电路41bs的第2高压电源电压(其也由附图标记“VDD2”表示)供应到第2高压电源端子VDD2，与已叙述的非选择电压VSS相等的电压作为用于内部的双稳态电路41bs的低压电源电压(其也由附图标记“VSS”表示)供应到低压电源端子VSS(参照图3)。另外，构成6相时钟信号的第1至第6栅极时钟信号GCK1～GCK6中的第1、第3以及第5栅极时钟信号GCK1、GCK3、GCK5与这样级联连接的多个单位主电路41m循环对应，对应的栅极时钟信号GCKk(k为1、3、5中的任意一个)输入到各单位主电路41m的时钟端子CLK(参照图4)。但是，例如为了通过占空比为50％的6相时钟信号中的第1、第3以及第5栅极时钟信号GCK1、GCK3、GCK5使上述多个单位主电路41m作为移位寄存器进行动作，需要在上述多个单位主电路41m的开头有1级虚设(dummy)的单位主电路41m，在末尾有2级虚设的单位主电路41m(参照图4)，在各帧期间的开始时间点处于H电平达规定期间的第1栅极起始脉冲信号GSP1被输入到包含这些虚设的单位主电路在内的多个单位主电路的开头的级的置位端子S。
如图4所示，第2栅极驱动器420包含与显示部500中的偶数编号的栅极总线GL2、GL4、…、GLn+1、…一一对应的多个单位主电路42m，并且包含与显示部500中的奇数编号的栅极总线GL1、GL3、…、GLn、…一一对应的多个单位副电路42s。各单位主电路42m的驱动用输出端子G(相当于活性化晶体管T01与非活性化晶体管T02的连接点(参照图3))连接到对应的栅极总线GLi2(i2为偶数)，扫描信号G(i2)从该驱动用输出端子G施加到该对应的栅极总线GLi2(i2＝2，4，…，n－1，n+1，…)。
上述多个单位主电路42m分别作为包含活性化晶体管T01和非活性化晶体管T02的双稳态电路发挥功能(参照图3)，如图4所示，上述多个单位主电路42m级联连接，构成移位寄存器。即，这些多个单位主电路42m以与第1栅极驱动器410中的上述多个单位主电路41m同样的形式连接，应当提供到内部的活性化晶体管T01的漏极端子的选择电压VDD1供应到第1高压电源端子VDD1(参照图3)，用于内部的双稳态电路41bs的第2高压电源电压VDD2供应到第2高压电源端子VDD2，与已叙述的非选择电压VSS相等的电压作为用于内部的双稳态电路41bs的低压电源电压VSS供应到低压电源端子VSS(参照图3)。另外，构成6相时钟信号的第1至第6栅极时钟信号GCK1～GCK6中的第2、第4以及第6栅极时钟信号GCK2、GCK4、GCK6与这样级联连接的多个单位主电路42m循环对应，对应的栅极时钟信号GCKk(k为2、4、6中的任意一个)输入到各单位主电路42m的时钟端子CLK(参照图4)。但是，为了通过例如占空比为50％的6相时钟信号中的第2、第4以及第6栅极时钟信号GCK2、GCK4、GCK6使上述多个单位主电路42m作为移位寄存器进行动作，需要在上述多个单位主电路42m的开头有1级虚设的单位主电路42m，在末尾有1级虚设的单位主电路42m(参照图4)，在各帧期间的开始时间点处于H电平达规定期间的第2栅极起始脉冲信号GSP2被输入到包含这些虚设的单位主电路在内的多个单位主电路的开头的级的置位端子S。
第1栅极驱动器410中的各单位副电路41s包含非活性化辅助晶体管T03，该非活性化辅助晶体管T03的栅极端子连接到与对应的栅极总线GLi2(i2为偶数：i2＝2，4，…，n+1，…)的后续的栅极总线GLi2+1相对应的单位主电路41m后级的单位主电路41m的输出端子(内部的双稳态电路41bs的输出端子)Q，漏极端子连接到对应的栅极总线GLi2，源极端子连接到作为用于供应已叙述的非选择电压VSS的第2电源线的低压电源线VSS。
第2栅极驱动器420中的各单位副电路42s也包含非活性化辅助晶体管T03，该非活性化辅助晶体管T03的栅极端子连接到与对应的栅极总线GLi1(i1为奇数：i1＝1，3，…，n，…)的后续的栅极总线GLi1+1相对应的单位主电路42m后级的单位主电路42m的输出端子(内部的双稳态电路41bs的输出端子)Q，漏极端子连接到对应的栅极总线GLi1，源极端子连接到用于供应已叙述的非选择电压VSS的低压电源线VSS。
在如上所述构成的栅极驱动器中，第1栅极驱动器410内的包括上述多个单位主电路41m的移位寄存器在各帧期间中依次传输第1栅极起始脉冲信号GSP1的脉冲，并与之相应地将有效的扫描信号(H电平的信号)依次施加到显示部500的奇数编号的栅极总线GL1、GL3、GL5、…。另外，第2栅极驱动器420内的包括上述多个单位主电路42m的移位寄存器在各帧期间中依次传输第2栅极起始脉冲信号GSP2的脉冲，并与之相应地将有效的扫描信号(H电平的信号)依次施加到显示部500的偶数编号的栅极总线GL2、GL4、GL6、…。从而，显示部500中的栅极总线GL1～GLM在各帧期间中按每规定期间(按每1个水平期间)依次变为选择状态。其结果是，各栅极总线GLi(i＝1～N)在其选择状态下变为H电平，变为(在该栅极总线的配线电容中)累积有电荷的状态。
另外，在第1栅极驱动器410中，与其内部的移位寄存器对第1栅极起始脉冲信号GSP1的脉冲的依次传输相应地，构成分别连接到显示部500的偶数编号的栅极总线GL2、GL4、GL6、…的多个单位副电路41s的非活性化辅助晶体管(相当于图3所示的晶体管T03)依次变为导通状态。从而，在应当将显示部500中的偶数编号的各栅极总线GLi2(i2＝2，4，6，…)设为非选择状态时，不仅该栅极总线GLi2的第2栅极驱动器420侧的端部经由对应的单位主电路42m内的非活性化晶体管(相当于图3所示的晶体管T02)连接到低压电源线VSS，而且该栅极总线GLi2的第1栅极驱动器410侧的端部经由对应的单位副电路41s内的非活性化辅助晶体管连接到低压电源线VSS。其结果是，累积于该栅极总线GLi2(的配线电容)的电荷从其两端放电。
而且，在第2栅极驱动器420中，与其内部的移位寄存器对第2栅极起始脉冲信号GSP2的脉冲的依次传输相应地，构成分别连接到显示部500的奇数编号的栅极总线GL1、GL3、GL5、…的多个单位副电路42s的非活性化辅助晶体管(相当于图3所示的晶体管T03)依次变为导通状态。从而，在应当将显示部500中的奇数编号的各栅极总线GLi1(i1＝1，3，5，…)设为非选择状态时，不仅该栅极总线GLi1的第1栅极驱动器410侧的端部经由对应的单位主电路41m内的非活性化晶体管(相当于图3所示的晶体管T02)连接到低压电源线VSS，而且该第2栅极驱动器420侧的端部经由对应的单位副电路42s内的非活性化辅助晶体管连接到低压电源线VSS。其结果是，累积于该栅极总线GLi1(的配线电容)的电荷从其两端放电。
根据如上所述构成的栅极驱动器，输入到第1栅极驱动器410内的各单位副电路41s的非活性化辅助晶体管(T03)的栅极端子的信号由第1栅极驱动器410内的任意一个单位主电路41m(所包含的双稳态电路41bs)生成。因此，在第1栅极驱动器410内的各单位副电路41s的非活性化辅助晶体管的控制中，不需要在第2栅极驱动器420内生成的信号。根据同样的理由，在第2栅极驱动器420内的各单位副电路42s的非活性化辅助晶体管的控制中，不需要在第1栅极驱动器410内生成的信号。
＜2.3栅极驱动器的详细构成＞
图5是用于说明本实施方式的栅极驱动器的详细构成例的电路图，示出了与第n个栅极总线GLn相对应的单位主电路41m和单位副电路42s以及与第n+1个栅极总线GLn+1相对应的单位主电路42m和单位副电路41s的详细构成的一个例子(n为奇数)。与显示部500中的其它栅极总线GLi、GLi+1(i＝1，3，5，…，n－2，n+2，…)相对应的单位主电路41m、42m和单位副电路41s、42s具有与图5所示的构成同样的构成，因此，省略详细说明。此外，下面，在将与奇数编号的栅极总线GLi1相对应的单位主电路41m和单位副电路42s区别于其它单位主电路41m和其它单位副电路42s的情况下，分别使用附图标记“41m(i1)”、“42s(i1)”来代替附图标记“41m”、“42s”(i1为1≤i1≤N的奇数)，在将与偶数编号的栅极总线GLi2相对应的单位主电路42m和单位副电路41s区别于其它单位主电路42m和其它单位副电路41s的情况下，分别使用附图标记“42m(i2)”、“41s(i2)”来代替附图标记“42m”、“41s”(i2为1≤i2≤N的偶数)。
在图4和图5所示的构成例中，在第1栅极驱动器410中，晶体管M1、M2、M3、M4B、M5、M6、M8、M9、M10、M10B、M12、M12B、M13L、M13B、M14、M14B、M20以及电容器C1如图5所示连接起来，从而实现与第n个栅极总线GLn相对应的单位主电路41m(n)，在单位主电路41m(n)中，前级单位主电路41m(n－2)的输出信号Q(n－2)输入到单位主电路41m(n)的置位端子S，后级的单位主电路41m(n+2)的输出信号Q(n+2)输入到单位主电路41m(n)的复位端子R，栅极时钟信号GCKk1输入到单位主电路41m(n)的时钟端子CLK(k1为1、3、5中的任意一个，在此设为k1＝1)。晶体管M10相当于图3所示的活性化晶体管T01，晶体管M13L相当于图3所示的非活性化晶体管T02，扫描信号G(n)从晶体管M10与晶体管M13L的连接点(G)施加到第n个栅极总线GLn。此外，第1栅极起始脉冲信号GSP1输入到各单位主电路41m的SP端子，用于使移位寄存器初始化的清除信号输入到清除端子CLR，但关于这些，一方面其作用、动作对本领域技术人员来说很明显，另一方面与本实施方式也没有直接关系，因此，省略详细说明。
另外，在第2栅极驱动器420中，使用晶体管M13R来实现与第n个栅极总线GLn相对应的单位副电路42s(n)，该晶体管M13R的栅极端子连接到与第n+3个栅极总线GLn+3相对应的单位主电路42m(n+3)的输出端子Q(输出输出信号Q(n+3)的端子)，漏极端子连接到第n个栅极总线GLn，源极端子连接到低压电源线VSS。晶体管M13R相当于图3所示的非活性化辅助晶体管T03。
在第2栅极驱动器420中，如图5所示，与第n+1个栅极总线GLn+1相对应的单位主电路42m(n+1)也是通过与对应于第n个栅极总线GLn的上述的单位主电路41m(n)同样的构成来实现的。另外，在第1栅极驱动器410中，如图5所示，与第n+1个栅极总线GLn+1相对应的单位副电路41s(n+1)也是通过与对应于第n个栅极总线GLn的上述的单位副电路42s(n)同样的构成来实现的。但是，扫描信号G(n+1)从与第n+1个栅极总线GLn+1相对应的单位主电路42m(n+1)施加到该栅极总线GLn+1，与第n+1个栅极总线GLn+1相对应的单位副电路41s(n+1)中的晶体管M13R的栅极端子连接到与第n+4个栅极总线GLn+4相对应的单位主电路41m(n+4)的输出端子Q(输出输出信号Q(n+4)的端子)。此外，在单位主电路42m(n+1)中，前级单位主电路42m(n－1)的输出信号Q(n－1)输入到单位主电路42m(n+1)的置位端子S，后级的单位主电路42m(n+3)的输出信号Q(n+3)输入到单位主电路42m(n+1)的复位端子R，栅极时钟信号GCKk2输入到单位主电路42m(n+1)的时钟端子CLK(k2为2、4、6中的任意一个，在此设为k2＝2)。此外，本实施方式的单位主电路41m、42m的构成不限于图5所示的构成，也可以使用包含其它构成的RS触发器的单位主电路41m、42m。
＜2.4栅极驱动器的动作＞
接下来，说明在本实施方式中如图4和图5所示构成的栅极驱动器的动作。图6是用于说明该构成例的栅极驱动器的动作的信号波形图。在此，图6所示那样的包括占空比为50％的第1至第6栅极时钟信号GCK1～GCK6的6相时钟信号设为由显示控制电路200生成。如图4所示，该6相时钟信号中的第1、第3以及第5栅极时钟信号GCK1、GCK3、GCK5供应到第1栅极驱动器410中的移位寄存器，第2、第4以及第6栅极时钟信号GCK2、GCK4、GCK6供应到第2栅极驱动器420中的移位寄存器。如图4所示，第1栅极时钟信号GCK1被提供到构成第1栅极驱动器410的移位寄存器的单位主电路41m中的与第n个栅极总线GLn相对应的单位主电路41m(n)的时钟端子CLK，第2栅极时钟信号GCK2被提供到构成第2栅极驱动器420的移位寄存器的单位主电路42m中的与第n+1个栅极总线GLn+1相对应的单位主电路42m(n+1)的时钟端子CLK。
在显示装置的起动时处于H电平达规定期间的信号作为初始化信号被提供到各单位主电路41m、42m的CLR端子，第1栅极起始脉冲信号GSP1被提供到第1栅极驱动器410的各单位主电路41m的SP端子，第2栅极起始脉冲信号GSP2被提供到第2栅极驱动器420的各单位主电路42m的SP端子，第1栅极起始脉冲信号GSP1和第2栅极起始脉冲信号GSP2分别在各帧期间的开始时处于H电平达规定期间。从而，在各帧期间的开始时间点后第1栅极起始脉冲信号GSP1变为L电平的时间点，各单位主电路41m中的作为电荷保持节点的第1节点NA为低电平(L电平)，作为稳定节点的第2节点NB为高电平(H电平)。另外，在各帧期间的开始时间点后第2栅极起始脉冲信号GSP2变为L电平的时间点，各单位主电路42m中的作为电荷保持节点的第1节点NA为L电平，作为稳定节点的第2节点NB为H电平。
现在，关注于与第n个栅极总线GLn相对应的单位主电路41m(n)，考虑前级单位主电路41m(n－2)的输出信号Q(n－2)的脉冲输入到第1节点NA为L电平且第2节点NB为H电平的状态下的单位主电路41m(n)的置位端子S的情况下的动作。
如图6所示，输入到所关注的单位主电路41m(n)的置位端子S的前级单位主电路41m(n－2)的输出信号Q(n－2)在时刻t1从L电平变为H电平，由此，晶体管M1变为导通状态，电容器C1被充电。从而，由于第1节点NA的电位变为H电平，而晶体管M10和M10B变为导通状态。由于晶体管M10变为导通状态，从而，由第1高压电源线VDD1供应的选择电压VDD1从驱动用输出端子G作为扫描信号G(n)输出到栅极总线GLn。另外，由于晶体管M10B变为导通状态，从而，从时钟端子CLK输入的第1栅极时钟信号GCK1从输出端子Q作为输出信号Q(n)输出。第1栅极时钟信号GCK1在时刻t2从L电平变为H电平，从而，第1节点NA的电位经由电容器C1被推高而变为高于H电平的电位。其结果是，晶体管M10完全变为导通状态，输出到栅极总线GLn的扫描信号G(n)的电压完全变为H电平。
然后，在时刻t3，输入到单位主电路41m(n)的复位端子R的信号即后级的单位主电路41m(n+2)的输出信号Q(n+2)从L电平变为H电平。但是，在该时刻t3，由于晶体管M6为导通状态且第2节点NB的电位为L电平，因此晶体管M20为截止状态。因此，第1节点NA的电位、输出信号Q(n)、扫描信号G(n)不变。然后，在时刻t4，从时钟端子CLK输入的第1栅极时钟信号GCK1从H电平变为L电平，从而，第1节点NA的电位下降，晶体管M6从导通状态朝向截止状态变化。其结果是，第2节点NB的电位上升，晶体管M20从截止状态朝向导通状态变化，从而，晶体管M9从截止状态朝向导通状态变化，第1节点NA的电位进一步下降。这样一来，第1节点NA的电位完全变为L电平，从而，晶体管M13L完全变为导通状态。
这样一来，不是将输入到复位端子R后级的输出信号Q(n+2)直接提供到晶体管M13L的栅极端子，而是经由晶体管M20来提供，从而能调整晶体管M13L从截止状态变为导通状态的定时。这是为了使单位主电路41m(n)内的作为非活性化开关元件的晶体管M13L和单位副电路42s(n)内的作为非活性化辅助开关元件的晶体管M13R同时(在时刻t4)变为导通状态。即，晶体管M20与晶体管M5、M6、M10B以及电容器C1一起作为调整作为非活性化开关元件的晶体管M13L变为导通状态定时的定时调整电路发挥功能。该定时调整电路基于输入到时钟端子CLK的栅极时钟信号GCK1和输入到复位端子R后级的输出信号Q(n+2)(参照图6)生成晶体管M13L的控制信号，以使得分别连接到同一扫描信号线GLn的一端和另一端的晶体管M13L和晶体管M13R同时变为导通状态。此外，同样地，在单位主电路42m(n+1)中也是晶体管M20与晶体管M5、M6、M10B以及电容器C1一起作为定时调整电路发挥功能，该定时调整电路生成晶体管M13L的控制信号，以使得分别连接到同一扫描信号线GLn+1的一端和另一端的晶体管M13L和晶体管M13R同时变为导通状态。
通过上述动作，在时刻t4，从作为选择电压的第1高压电源电压VDD1(固定电压)经由晶体管M10作为扫描信号G(n)输出到栅极总线GLn的状态切换到作为非选择电压的低压电源电压VSS(固定电压)经由晶体管M13L作为扫描信号G(n)输出到栅极总线GLn的状态。即，在时刻t4，第n个栅极总线GLn的第1栅极驱动器410侧的端部经由晶体管M13L而接地(连接到低压电源线VSS)。
另一方面，在第2栅极驱动器420中，在时刻t4，输入到与第n个栅极总线GLn相对应的单位副电路42s(n)的晶体管M13R的栅极端子的信号、即与第n+3个栅极总线GLn+3相对应的单位主电路42m(n+3)的输出信号Q(n+3)从L电平变为H电平。从而，第n个栅极总线GLn的第2栅极驱动器420侧的端部经由晶体管M13R而接地(连接到低压电源线VSS)。
这样一来，在单位主电路41m(n)内的晶体管M10为导通状态时选择电压VDD1输出到栅极总线GLn，从而，该栅极总线GLn变为选择状态，电荷累积于该栅极总线GLn(的配线电容)。在时刻t4，由于单位主电路41m(n)内的晶体管M13L和单位副电路42s(n)内的晶体管M13R这两者变为导通状态，因此，该累积的电荷从该栅极总线GLn的两端放电，该栅极总线GLn变为非选择状态(参照后述的图10)。
与第n+1个栅极总线GLn+1相对应的单位主电路42m(n+1)和单位副电路41s(n+1)也分别进行与对应于第n个栅极总线GLn的单位主电路41m(n)和单位副电路42s(n)的上述动作同样的动作。从而，在与输入到单位主电路42m(n+1)的时钟端子CLK的第2栅极时钟信号GCK2相应的定时，作为选择电压的第1高压电源电压VDD1(固定电压)经由晶体管M10作为扫描信号G(n+1)输出到第n+1个栅极总线GLn+1，其结果是，该栅极总线GLn+1变为选择状态，电荷累积于该栅极总线GLn+1(的配线电容)。然后，由于单位主电路42m(n+1)内的晶体管M13L和单位副电路41s(n+1)内的晶体管M13R这两者变为导通状态，因此，该累积的电荷从该栅极总线GLn+1的两端放电，该栅极总线GLn+1变为非选择状态。
＜3.作用和效果＞
图7是示出通过包括第1至第6栅极时钟信号的6相时钟信号而进行动作的现有的栅极驱动器中的扫描信号G(n)的输出部的构成例的电路图。该构成例的输出部包含作为输出开关元件的晶体管M10和作为升压电容的电容器C1。晶体管M10的栅极端子连接到节点NA(与图5所示的单位主电路41m、42m中的第1节点NA等效的节点)，漏极端子连接到时钟端子CLK，源极端子连接到输出端子Q，电容器C1的一端连接到晶体管M10的栅极端子，另一端连接到晶体管M10的源极端子。栅极时钟信号GCKk(在n为奇数的情况下，k为1、3、5中的任意一个，在n为偶数的情况下，k为2、4、6中的任意一个)输入到时钟端子CLK，并被输入后级的单位主电路的输出信号Q(n+2)作为复位信号Reset。此外，在图7所示的构成中，在H电平和L电平之间变化的栅极时钟信号GCKk作为扫描信号G(n)输出，因此，下面，将图7所示的构成称为“AC缓冲方式”。
一般来说，在栅极驱动器中，对其内部的移位寄存器中的多级(1级相当于本实施方式的单位主电路41m、42m)供应同一栅极时钟信号GCKk。在采用图7所示那样的AC缓冲方式的现有的栅极驱动器中，如图8所示，不仅通过该栅极时钟信号GCKk进行的选择状态的栅极总线的充放电是经由与该栅极总线相对应的级的作为输出开关元件的晶体管M10来进行，而且，与非选择状态的栅极总线相对应的级的作为输出开关元件的晶体管M10的沟道电容的一半左右也是通过该栅极时钟信号GCKk来进行充放电(在图8中，与通过该栅极时钟信号GCKk进行的充放电相关的部分用粗线和斜线的影线表示)。为了在采用这种AC缓冲方式的栅极驱动器中降低功耗，可以考虑通增加时钟信号的相数来减少供应同一栅极时钟信号GCKk的级数(输出开关元件的个数)。但是，如果增加相数，用于供应栅极时钟信号的信号线的根数就会增加，栅极驱动器单片面板(GDM面板)的边框区域就会增大。
图9是示出图5所示的栅极驱动器中的单位主电路41m(n为奇数时)或单位主电路42m(n为偶数时)的输出信号Q(n)和扫描信号G(n)的输出部的构成的电路图。如图9所示，输出信号Q(n)的输出部包含作为输出开关元件的晶体管M10B和作为升压电容的电容器C1。晶体管M10B的栅极端子连接到第1节点NA，漏极端子连接到时钟端子CLK，源极端子连接到输出端子Q，电容器C1的一端连接到晶体管M10B的栅极端子，另一端连接到晶体管M10B的源极端子。另外，扫描信号G(n)的输出部包含作为活性化开关元件的晶体管M10和作为非活性化开关元件的晶体管M13L。晶体管M10的栅极端子连接到第1节点NA，漏极端子连接到第1高压电源线VDD1，源极端子连接到驱动用输出端子G(栅极总线GLn)，晶体管M13L的栅极端子连接到复位信号Reset的信号线(在图5的构成中，经由晶体管M20连接到复位端子R)，漏极端子连接到驱动用输出端子G(栅极总线GLn)，源极端子连接到低压电源线VSS。栅极时钟信号GCKk(在n为奇数的情况下，k为1、3、5中的任意一个，在n为偶数的情况下，k为2、4、6中的任意一个)输入到时钟端子CLK，并被输入后级的单位主电路的输出信号Q(n+2)作为复位信号Reset。此外，在图9所示的构成中，作为扫描信号G(n)输出的电压在作为固定电压的第1高压电源电压VDD1与作为固定电压的低压电源电压VSS之间切换，因此，下面，将图9所示的构成称为“DC缓冲方式”。
在采用图9所示那样的DC缓冲方式的本实施方式的栅极驱动器中，与图7所示的AC缓冲方式的构成不同，不是对连接到栅极总线GLn的作为开关元件的晶体管M10和M13L提供栅极时钟信号GCKk，而是分别对连接到栅极总线GLn的作为开关元件的晶体管M10和M13L提供作为固定电压的第1高压电源电压(选择电压)VDD1和低压电源电压(非选择电压)VSS，通过这些电压VDD1、VSS，仅对处于选择状态的栅极总线GLn进行充放电(更准确地说，在使该栅极总线GLn从非选择状态变为选择状态时进行充电，在使该栅极总线GLn从选择状态变为非选择状态时进行放电)。因此，根据本实施方式，无需增加用于栅极驱动器进行动作的时钟信号的相数，就能够降低功耗。
图10是示出本实施方式的图4和图5所示的栅极驱动器中的与第n个栅极总线GLn(n为奇数)相对应的单位主电路41m(n)中的扫描信号G(n)的输出部和单位副电路42s(n)的构成的电路图。如参照图9说明的那样，单位主电路41m(n)中的扫描信号G(n)的输出部包含作为活性化开关元件的晶体管M10和作为非活性化开关元件的晶体管M13L，具有图10所示那样的连接构成。晶体管M10与晶体管M13L的连接点(驱动用输出端子G)连接到栅极总线GLn的一端(第1栅极驱动器侧的端部)，该连接点的电压作为扫描信号G(n)提供到栅极总线GLn。另外，该输出部中的晶体管M13L的栅极端子经由作为开关元件的晶体管M20连接到复位端子R，晶体管M20的栅极端子连接到第2节点NB(参照图5)。对该复位端子R提供该单位主电路41m(n)后级的单位主电路41m(n+2)的输出信号Q(n+2)，通过晶体管M20后的输出信号Q(n+2)相当于图9所示的复位信号Reset。
与第n个栅极总线GLn相对应的单位副电路42s(n)包含作为非活性化辅助开关元件的晶体管M13R。该晶体管M13R的栅极端子连接到后级的单位主电路42m(n+3)的输出端子Q，漏极端子连接到栅极总线GLn的另一端(第2栅极驱动器侧的端部)，源极端子接地(连接到低压电源线VSS)。此外，晶体管M13R的栅极端子相当于单位副电路42s(n)的复位端子R2，对该复位端子R2提供单位主电路42m(n+3)的输出信号Q(n+3)。
在本实施方式的栅极驱动器中，在应当选择第n个栅极总线GLn时，在单位主电路41m(n)中，第1节点NA的电位变为H电平，晶体管M10为变为导通状态，从而，作为选择电压的第1高压电源电压VDD1输出到该栅极总线GLn，该栅极总线GLn(构成栅极负载6的配线电容)被第1高压电源电压VDD1充电。在该栅极总线GLn为选择状态的期间，晶体管M13L和M13R都为截止状态。然后，在应当使该栅极总线GLn从选择状态变为非选择状态时，晶体管M20变为导通状态，第1栅极驱动器410中的后级的H电平的输出信号Q(n+2)被提供到晶体管M13L的栅极端子，并且第2栅极驱动器420中的后级的输出信号Q(n+3)被提供到晶体管M13R的栅极端子(参照图6所示的时刻t4前后的信号波形)。从而，晶体管M13L和M13R变为导通状态，该栅极总线GLn的两端接地(该两端被提供低压电源电压VSS)，因此，如图10所示，累积于该栅极总线GLn的电荷从其两端放电。
以上，说明了与奇数编号的栅极总线GLn相对应的单位主电路41m(n)中的扫描信号G(n)的输出部和单位副电路42s(n)的构成和动作，与偶数编号的栅极总线GLn+1相对应的单位主电路42m(n+1)中的扫描信号G(n+1)的输出部和单位副电路41s(n+1)的构成和动作实质上也是与上述同样的。不过，关于偶数编号的栅极总线GLn+1，是在其第1栅极驱动器侧的端部连接单位副电路41s(n+1)，在其第2栅极驱动器侧的端部连接单位主电路42m(n+1)。
根据如上所述的构成，既能够抑制扫描信号G(1)～G(N)的下降波形的钝化，又能够实现液晶面板600的窄边框化。下面，参照图11～图14就这一点进行详细说明。
在栅极驱动器由隔着显示部相对的第1栅极驱动器和第2栅极驱动器构成的情况下，有以下两种方式：一种方式是，如图11的(A)所示，对于显示部中的各栅极总线，从其两端施加扫描信号(以下称为“两侧输入方式”)；另一种方式是，如图11的(B)所示，对于显示部中的栅极总线，从一端和另一端交替地施加扫描信号，例如，对于奇数编号的栅极总线，在它们的一端从第1栅极驱动器施加扫描信号，对于偶数编号的栅极总线，在它们的另一端从第2栅极驱动器施加扫描信号(以下称为“单侧输入方式”)。
在两侧输入方式中，单片栅极驱动器的间距(该驱动器中的与1根栅极总线相对应的电路部分在数据信号线的延伸方向的长度)为1个像素的量，GDM面板中的边框区域的面积变大(图11的(A))。
相对于此，在单侧输入方式中，若是对于奇数编号的栅极总线和偶数编号的栅极总线，将扫描信号交替地施加到它们的一端和另一端，则单片栅极驱动器的间距变为2个像素的量，能够减小GDM面板中的边框区域的面积(图11的(B))。
但是，在单侧输入方式中扫描信号的波形钝化比在两侧输入方式中大。即，如果将在将1根栅极总线视作RC电路的情况下的电阻值设为Rg并将容量值设为Cg，那么，在两侧输入方式中1根栅极总线的实质上的时间常数为(Rg/2)(Cg/2)＝Rg·Cg/4，而在单侧输入方式中1根栅极总线的时间常数为Rg·Cg。这样，单侧输入方式的情况下的1根栅极总线的时间常数实质上是两侧输入方式的情况下的4倍，因此，例如图12所示，单侧输入方式中的扫描信号的波形钝化比两侧输入方式中的大。若扫描信号的下降波形的钝化变大，则显示部中的栅极总线的扫描的高速化会变得困难，因此，一般来说，可以说单侧输入方式是不适于需要高速扫描的显示装置(帧频率高的显示装置或分辨率高的显示装置)的方式。
相对于此，如图5所示，本实施方式的栅极驱动器虽然采用了单侧输入方式，但对于各栅极总线GLi(i＝1～N)设置有单位主电路41m和单位副电路42s、或是单位主电路42m和单位副电路41s，如图10所示，在使选择状态的栅极总线GLi变为非选择状态时，作为非活性化开关元件的晶体管M13L和作为非活性化辅助开关元件的晶体管M13R这两者变为导通状态。从而，累积于选择状态的栅极总线GLi的电荷从该栅极总线GLi的两端放电。其结果是，扫描信号的下降波形的钝化得到抑制，下降时间缩短。
如上所述，在通常的单侧输入方式中，与两侧输入方式相比，扫描信号的波形钝化大且下降时间长，但在本实施方式中，在采用单侧输入方式的同时还设置有非活性化辅助开关元件，因此，与通常的单侧输入方式相比，扫描信号的下降时间缩短。即，如图13所示，单侧输入方式的情况下的栅极总线时间常数是两侧输入方式的情况下的栅极总线时间常数的4倍。从而，在单侧输入方式中不设置作为非活性化辅助开关元件的晶体管M13R的构成中，在扫描信号下降时该扫描信号的值从最大值变为其1/e倍所需的时间(以下称为“下降时间常数”)是两侧输入方式中的下降时间常数的2倍以上。但是，在本实施方式中，在采用单侧输入方式的同时还在各栅极总线GLi的另一端设置有作为非活性化辅助开关元件的晶体管M13R(参照图5、图10)，因此，下降时间常数与两侧输入方式的情况下大致相同。
图14是用于说明本实施方式的边框尺寸的减小效果的图，示出了13.3型的FHD(full high definition；全高清)的液晶面板的边框尺寸的验算结果。即，图14示出了电路A和电路B的边框尺寸，电路A是比较例的电路，是采用了AC缓冲方式和两侧输入方式的单片栅极驱动器的电路，电路B是与本实施方式相对应的电路，是采用了DC缓冲方式和单侧输入方式的单片栅极驱动器的电路(参照图4、图5)。此外，图14中的“GDM以外”是与单片栅极驱动器的电路无关的部分，包含干配线以及用于截断的余量，该GDM以外的尺寸在A电路和B电路中是相同的。图14中的“GDM”是相当于单片栅极驱动器的电路的部分，包含逻辑电路部及其所使用的干配线。
根据关于13.3型的FHD的液晶面板的图14所示的验算，通过采用本实施方式的构成，GDM的部分的尺寸降低45.4％，边框区域整体的尺寸降低25.2％。此外，还得到以下验算结果：通过应用本实施方式的构成，在GDM的部分，功耗也降低37.8％。
如上所述，根据本实施方式，由于栅极驱动器采用DC缓冲方式，因此，无需增加时钟信号的相数就能够降低功耗。即，既能够抑制功耗，又能够实现液晶面板的窄边框化。另外，由于在栅极驱动器中采用单侧输入方式的同时还在各栅极总线GLi的另一端设置有非活性化辅助开关元件(M13R)，因此，既能够抑制扫描信号的下降波形的钝化，又能够减小边框区域的面积。这样一来，根据本实施方式，通过将DC缓冲方式的采用与带有非活性化辅助开关元件的单侧输入方式的采用组合起来，能够在栅极驱动器中确保用于图像显示的高速扫描能力的同时降低功耗，并且能够实现液晶面板的窄边框化。
＜4.变形例＞
本发明不限于上述实施方式，能够在不脱离本发明的范围的情况下实施各种变形。
例如，第1栅极驱动器410和第2栅极驱动器420中的单位主电路41m、42m和单位副电路41s、42s的具体的构成不限于图4和图5所示的构成。只要是基于DC缓冲方式和带有非活性化辅助开关元件的单侧输入方式的构成即可，也可以是其它构成。另外，关于上述实施方式中的作为第1栅极驱动器410和第2栅极驱动器420以及像素形成部Ps的构成要素的晶体管，举出了使用N沟道型的薄膜晶体管的例子进行了说明，但不限于此，也可以使用P沟道型的薄膜晶体管。
另外，在上述实施方式中，作为用于使栅极驱动器(第1栅极驱动器410和第2栅极驱动器420)动作的时钟信号，使用包括占空比为50％的第1至第6栅极时钟信号GCK1～GCK6的6相时钟信号，但在本发明中，用于使栅极驱动器动作的时钟信号不限于这种6相时钟信号。例如也可以使用占空比为3/8的8相时钟信号来代替这种6相时钟信号。一般来说，作为用于使本发明中的栅极驱动器动作的时钟信号，能够使用满足下述条件(1)～(3)的占空比为x/y的y相时钟信号。
(1)y为6以上的偶数。
(2)x为3以上的奇数。
(3)x/y≤1/2。
在使用满足上述条件(1)～(3)的占空比为x/y的y相时钟信号的构成中，输入到第1栅极驱动器410的任意一个时钟信号的变化定时与输入到第2栅极驱动器420的任意一个时钟信号的变化定时一致(在图6所示的例子中，例如是第1栅极时钟信号GCK1的下降定时与第4栅极时钟信号GCK4的上升定时一致)。因此，能够在第1栅极驱动器410内生成该第1栅极驱动器410中的非活性化开关元件和非活性化辅助开关元件的控制信号，并且在第2栅极驱动器420内生成该第2栅极驱动器420中的非活性化开关元件和非活性化辅助开关元件的控制信号，以使得分别连接到各扫描信号线的一端和另一端的非活性化开关元件(晶体管M13L)和非活性化辅助开关元件(晶体管M13R)同时变为导通状态。
此外，以上，作为一个实施方式，以液晶显示装置为例进行了说明，但本发明不限于此，只要是矩阵型的显示装置即可，也能应用于有机EL(Electroluminescenece；电致发光)显示装置等其它种类的显示装置。

Claims (7)

1.一种扫描信号线驱动电路，选择性地驱动配设于显示装置的显示部的多个扫描信号线，
上述扫描信号线驱动电路的特征在于，具备：
第1扫描信号线驱动部，其配置在上述多个扫描信号线的一端侧；
第2扫描信号线驱动部，其配置在上述多个扫描信号线的另一端侧；
第1电源线，其供应应当提供到要设为选择状态的扫描信号线的固定电压；以及
第2电源线，其供应应当提供到要设为非选择状态的扫描信号线的固定电压，
上述第1扫描信号线驱动部包含：
第1活性化开关元件，其设置在上述多个扫描信号线中的每一个奇数编号的扫描信号线，在应当将该扫描信号线设为选择状态的期间为导通状态，在应当将该扫描信号线设为非选择状态的期间为截止状态；
第1非活性化开关元件，其设置在上述多个扫描信号线中的每一个奇数编号的扫描信号线，在应当将该扫描信号线设为选择状态的期间为截止状态，在应当将该扫描信号线设为非选择状态的期间为导通状态；以及
第1非活性化辅助开关元件，其设置在上述多个扫描信号线中的每一个偶数编号的扫描信号线，在应当将该扫描信号线设为选择状态的期间为截止状态，在应当将该扫描信号线设为非选择状态的期间为导通状态，
上述第2扫描信号线驱动部包含：
第2活性化开关元件，其设置在上述多个扫描信号线中的每一个偶数编号的扫描信号线，在应当将该扫描信号线设为选择状态的期间为导通状态，在应当将该扫描信号线设为非选择状态的期间为截止状态；
第2非活性化开关元件，其设置在上述多个扫描信号线中的每一个偶数编号的扫描信号线，在应当将该扫描信号线设为选择状态的期间为截止状态，在应当将该扫描信号线设为非选择状态的期间为导通状态；以及
第2非活性化辅助开关元件，其设置在上述多个扫描信号线中的每一个奇数编号的扫描信号线，在应当将该扫描信号线设为选择状态的期间为截止状态，在应当将该扫描信号线设为非选择状态的期间为导通状态，
上述多个扫描信号线中的每一个奇数编号的扫描信号线经由上述第1活性化开关元件连接到上述第1电源线，经由上述第1非活性化开关元件连接到上述第2电源线，并且经由上述第2非活性化辅助开关元件连接到上述第2电源线，
上述多个扫描信号线中的每一个偶数编号的扫描信号线经由上述第2活性化开关元件连接到上述第1电源线，经由上述第2非活性化开关元件连接到上述第2电源线，并且经由上述第1非活性化辅助开关元件连接到上述第2电源线。
2.根据权利要求1所述的扫描信号线驱动电路，
上述第1扫描信号线驱动部包含多个第1双稳态电路，上述多个第1双稳态电路相互级联连接，构成移位寄存器，并与上述多个扫描信号线中的奇数编号的扫描信号线一一对应，
上述第2扫描信号线驱动部包含多个第2双稳态电路，上述多个第2双稳态电路相互级联连接，构成移位寄存器，并与上述多个扫描信号线中的偶数编号的扫描信号线一一对应，
上述第1扫描信号线驱动部和上述第2扫描信号线驱动部接收多相时钟信号，在上述第1扫描信号线驱动部中通过作为移位寄存器进行动作的上述多个第1双稳态电路来控制上述第1活性化开关元件、上述第1非活性化开关元件以及上述第1非活性化辅助开关元件的导通/截止，在上述第2扫描信号线驱动部中通过作为移位寄存器进行动作的上述多个第2双稳态电路来控制上述第2活性化开关元件、上述第2非活性化开关元件以及上述第2非活性化辅助开关元件的导通/截止。
3.根据权利要求2所述的扫描信号线驱动电路，
在将上述多相时钟信号的相数设为y并将占空比设为x/y时，y为6以上的偶数，x为3以上的奇数，x/y为1/2以下。
4.根据权利要求3所述的扫描信号线驱动电路，
上述多相时钟信号是6相时钟信号，包括依次相位不同的第1至第6时钟信号，
上述第1扫描信号线驱动部通过利用上述第1时钟信号、第3时钟信号以及第5时钟信号使上述多个第1双稳态电路作为移位寄存器进行动作，从而，将上述多个扫描信号线中的奇数编号的扫描信号线依次按每规定期间设为选择状态，并且将被上述第2扫描信号线驱动部设为选择状态的偶数编号的扫描信号线依次设为非选择状态，
上述第2扫描信号线驱动部通过利用上述第2时钟信号、第4时钟信号以及第6时钟信号使上述多个第2双稳态电路作为移位寄存器进行动作，从而，将上述多个扫描信号线中的偶数编号的扫描信号线依次按每规定期间设为选择状态，并且将被上述第1扫描信号线驱动部设为选择状态的奇数编号的扫描信号线依次设为非选择状态。
5.根据权利要求3所述的扫描信号线驱动电路，
在上述第1扫描信号线驱动部中，各第1非活性化辅助开关元件的控制端子被提供与紧接着对应于该第1非活性化辅助开关元件的扫描信号线之后的扫描信号线相对应的第1双稳态电路后级的第1双稳态电路的输出信号，
在上述第2扫描信号线驱动部中，各第2非活性化辅助开关元件的控制端子被提供与紧接着对应于该第2非活性化辅助开关元件的扫描信号线之后的扫描信号线相对应的第2双稳态电路后级的第2双稳态电路的输出信号，
上述第1扫描信号线驱动部包含第1定时调整电路，上述第1定时调整电路针对上述多个扫描信号线中的每一个奇数编号的扫描信号线，基于对应的第1双稳态电路后级的第1双稳态电路的输出信号和输入到该对应的第1双稳态电路的时钟信号生成第1非活性化开关元件的控制信号，以使得与该扫描信号线相对应的该第1非活性化开关元件和第2非活性化辅助开关元件同时从截止状态变为导通状态，
上述第2扫描信号线驱动部包含第2定时调整电路，上述第2定时调整电路针对上述多个扫描信号线中的每一个偶数编号的扫描信号线，基于对应的第2双稳态电路后级的第2双稳态电路的输出信号和输入到该对应的第2双稳态电路的时钟信号生成第2非活性化开关元件的控制信号，以使得与该扫描信号线相对应的该第2非活性化开关元件和第1非活性化辅助开关元件同时从截止状态变为导通状态。
6.根据权利要求1至5中的任一项所述的扫描信号线驱动电路，
上述第1扫描信号线驱动部和上述第2扫描信号线驱动部中的开关元件是沟道层由氧化物半导体形成的薄膜晶体管。
7.一种显示装置，具有显示部，在上述显示部设置有：多个数据信号线；多个扫描信号线，其与该多个数据信号线交叉；以及多个像素形成部，其沿着该多个数据信号线和该多个扫描信号线配置成矩阵状，
上述显示装置的特征在于，具备：
数据信号线驱动电路，其驱动上述数据信号线；以及
权利要求1至5中的任一项所述的扫描信号线驱动电路，其驱动上述多个扫描信号线，使得上述多个扫描信号线依次变为选择状态，
上述扫描信号线驱动电路与上述显示部在同一基板上形成为一体。
CN201910161211.6A 2018-03-06 2019-03-04 扫描信号线驱动电路及驱动方法、具备其的显示装置 Active CN110232895B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018039421A JP2019152814A (ja) 2018-03-06 2018-03-06 走査信号線駆動回路、それを備えた表示装置、および、走査信号線の駆動方法
JP2018-039421 2018-03-06

Publications (2)

Publication Number Publication Date
CN110232895A CN110232895A (zh) 2019-09-13
CN110232895B true CN110232895B (zh) 2021-09-21

Family

ID=67842039

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910161211.6A Active CN110232895B (zh) 2018-03-06 2019-03-04 扫描信号线驱动电路及驱动方法、具备其的显示装置

Country Status (3)

Country Link
US (1) US10770018B2 (zh)
JP (1) JP2019152814A (zh)
CN (1) CN110232895B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112150953B (zh) * 2019-06-26 2022-04-15 京东方科技集团股份有限公司 一种显示装置及其显示方法
CN113906492B (zh) * 2020-03-27 2023-04-28 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、显示面板
JP2021170092A (ja) * 2020-04-17 2021-10-28 シャープ株式会社 走査信号線駆動回路、それを備えた表示装置、および、走査信号線の駆動方法
JP2021170093A (ja) * 2020-04-17 2021-10-28 シャープ株式会社 走査信号線駆動回路、それを備えた表示装置、および、走査信号線の駆動方法
KR20220164841A (ko) * 2021-06-04 2022-12-14 삼성디스플레이 주식회사 표시 장치
CN115171586A (zh) * 2022-07-26 2022-10-11 武汉华星光电半导体显示技术有限公司 数据驱动器及显示装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206634A (en) * 1990-10-01 1993-04-27 Sharp Kabushiki Kaisha Liquid crystal display apparatus
CN101499252A (zh) * 2008-01-29 2009-08-05 三星电子株式会社 栅极驱动电路及具有该栅极驱动电路的显示设备
CN103226981A (zh) * 2013-04-10 2013-07-31 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
WO2014061574A1 (ja) * 2012-10-19 2014-04-24 シャープ株式会社 表示装置およびその駆動方法
CN103915074A (zh) * 2014-03-31 2014-07-09 上海天马有机发光显示技术有限公司 一种移位寄存器单元、栅极驱动装置和显示面板
CN104134416A (zh) * 2013-04-30 2014-11-05 乐金显示有限公司 栅极移位寄存器及使用其的显示装置
CN104246862A (zh) * 2012-05-11 2014-12-24 夏普株式会社 扫描信号线驱动电路和具备它的显示装置
JP5819514B2 (ja) * 2012-03-12 2015-11-24 シャープ株式会社 シフトレジスタ、ドライバ回路、表示装置
CN106297681A (zh) * 2015-05-13 2017-01-04 南京瀚宇彩欣科技有限责任公司 栅极驱动电路和显示装置
CN205900070U (zh) * 2016-06-28 2017-01-18 华南理工大学 一种驱动电路单元及行栅极驱动集成电路
CN106875917A (zh) * 2017-04-27 2017-06-20 武汉华星光电技术有限公司 扫描驱动电路与阵列基板
US9767753B2 (en) * 2015-09-09 2017-09-19 Samsung Display Co., Ltd. Scan driver
CN206833892U (zh) * 2017-05-18 2018-01-02 华南理工大学 一种栅极驱动单元及行栅极扫描驱动器
CN107731195A (zh) * 2017-11-22 2018-02-23 武汉华星光电技术有限公司 一种nmos型goa电路及显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101710661B1 (ko) * 2010-04-29 2017-02-28 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
WO2011162057A1 (ja) 2010-06-25 2011-12-29 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置
JP2012161042A (ja) * 2011-02-02 2012-08-23 Canon Inc 通信システム、通信装置、通信方法及びプログラム
TWI450007B (zh) * 2011-09-15 2014-08-21 Au Optronics Corp 畫素結構
KR102001890B1 (ko) 2012-09-28 2019-07-22 엘지디스플레이 주식회사 액정표시장치
KR102306098B1 (ko) * 2014-03-10 2021-09-28 엘지디스플레이 주식회사 표시장치 및 그 구동방법

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206634A (en) * 1990-10-01 1993-04-27 Sharp Kabushiki Kaisha Liquid crystal display apparatus
CN101499252A (zh) * 2008-01-29 2009-08-05 三星电子株式会社 栅极驱动电路及具有该栅极驱动电路的显示设备
JP5819514B2 (ja) * 2012-03-12 2015-11-24 シャープ株式会社 シフトレジスタ、ドライバ回路、表示装置
CN104246862A (zh) * 2012-05-11 2014-12-24 夏普株式会社 扫描信号线驱动电路和具备它的显示装置
WO2014061574A1 (ja) * 2012-10-19 2014-04-24 シャープ株式会社 表示装置およびその駆動方法
CN103226981A (zh) * 2013-04-10 2013-07-31 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
CN104134416A (zh) * 2013-04-30 2014-11-05 乐金显示有限公司 栅极移位寄存器及使用其的显示装置
CN103915074A (zh) * 2014-03-31 2014-07-09 上海天马有机发光显示技术有限公司 一种移位寄存器单元、栅极驱动装置和显示面板
CN106297681A (zh) * 2015-05-13 2017-01-04 南京瀚宇彩欣科技有限责任公司 栅极驱动电路和显示装置
US9767753B2 (en) * 2015-09-09 2017-09-19 Samsung Display Co., Ltd. Scan driver
CN205900070U (zh) * 2016-06-28 2017-01-18 华南理工大学 一种驱动电路单元及行栅极驱动集成电路
CN106875917A (zh) * 2017-04-27 2017-06-20 武汉华星光电技术有限公司 扫描驱动电路与阵列基板
CN206833892U (zh) * 2017-05-18 2018-01-02 华南理工大学 一种栅极驱动单元及行栅极扫描驱动器
CN107731195A (zh) * 2017-11-22 2018-02-23 武汉华星光电技术有限公司 一种nmos型goa电路及显示面板

Also Published As

Publication number Publication date
US10770018B2 (en) 2020-09-08
US20190279589A1 (en) 2019-09-12
JP2019152814A (ja) 2019-09-12
CN110232895A (zh) 2019-09-13

Similar Documents

Publication Publication Date Title
CN110232895B (zh) 扫描信号线驱动电路及驱动方法、具备其的显示装置
JP5372268B2 (ja) 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法
JP5132818B2 (ja) 走査信号線駆動回路およびそれを備えた表示装置
KR101032945B1 (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
KR101443126B1 (ko) 게이트 드라이버 온 어레이, 시프팅 레지스터 및 디스플레이 스크린
TWI529682B (zh) A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line
CN111105762B (zh) 扫描信号线驱动电路、显示装置及扫描信号线的驱动方法
WO2013021930A1 (ja) 液晶表示装置およびその駆動方法
WO2011129126A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
WO2014092011A1 (ja) 表示装置およびその駆動方法
JP5972267B2 (ja) 液晶表示装置および補助容量線の駆動方法
US11151956B1 (en) Scanning signal line drive circuit, display device provided with same, and driving method of scanning signal line
WO2013018598A1 (ja) 表示装置および走査信号線の駆動方法
US10923064B2 (en) Scanning signal line drive circuit and display device equipped with same
KR20070073634A (ko) 시프트 레지스터 회로 및 그것을 구비한 화상표시장치
US10748465B2 (en) Gate drive circuit, display device and method for driving gate drive circuit
US20200394976A1 (en) Scanning signal line drive circuit and display device provided with same
US11328682B2 (en) Display device capable of high-speed charging/discharging and switching scanning order of gate bus lines
JP6316423B2 (ja) シフトレジスタおよびそれを備える表示装置
JP2019138923A (ja) 表示装置
US10796659B2 (en) Display device and method for driving the same
KR20140131448A (ko) 스캔 구동부 및 이를 이용한 표시장치
US20240194151A1 (en) Scanning signal line drive circuit and display device provided with same
JP2022149664A (ja) 表示装置
JP2022000833A (ja) シフトレジスタ、及び表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant