CN110226215A - 带剥离衬垫的掩模一体型表面保护带 - Google Patents

带剥离衬垫的掩模一体型表面保护带 Download PDF

Info

Publication number
CN110226215A
CN110226215A CN201880008728.5A CN201880008728A CN110226215A CN 110226215 A CN110226215 A CN 110226215A CN 201880008728 A CN201880008728 A CN 201880008728A CN 110226215 A CN110226215 A CN 110226215A
Authority
CN
China
Prior art keywords
mask
release liner
layer
surface protection
protection band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880008728.5A
Other languages
English (en)
Other versions
CN110226215B (zh
Inventor
松原侑弘
横井启时
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Publication of CN110226215A publication Critical patent/CN110226215A/zh
Application granted granted Critical
Publication of CN110226215B publication Critical patent/CN110226215B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F220/00—Copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical or a salt, anhydride ester, amide, imide or nitrile thereof
    • C08F220/02—Monocarboxylic acids having less than ten carbon atoms; Derivatives thereof
    • C08F220/10—Esters
    • C08F220/12—Esters of monohydric alcohols or phenols
    • C08F220/16—Esters of monohydric alcohols or phenols of phenols or of alcohols containing two or more carbon atoms
    • C08F220/18—Esters of monohydric alcohols or phenols of phenols or of alcohols containing two or more carbon atoms with acrylic or methacrylic acids
    • C08F220/1808—C8-(meth)acrylate, e.g. isooctyl (meth)acrylate or 2-ethylhexyl (meth)acrylate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/40—Adhesives in the form of films or foils characterised by release liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1476—Release layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2809—Web or sheet containing structurally defined element or component and having an adhesive outermost layer including irradiated or wave energy treated component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2848—Three or more layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2852—Adhesive compositions
    • Y10T428/2878—Adhesive compositions including addition polymer from unsaturated monomer
    • Y10T428/2891—Adhesive compositions including addition polymer from unsaturated monomer including addition polymer from alpha-beta unsaturated carboxylic acid [e.g., acrylic acid, methacrylic acid, etc.] Or derivative thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Adhesive Tapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明为一种带剥离衬垫的掩模一体型表面保护带，其依次具有基材膜、粘合剂层、剥离膜、掩模材料层和剥离衬垫，其中，上述剥离膜和上述剥离衬垫分别具有一个剥离处理面，该剥离膜和剥离衬垫分别在上述剥离处理面与上述掩模材料层接触，该剥离衬垫与该掩模材料层间的剥离力小于该剥离膜与该掩模材料层间的剥离力。

Description

带剥离衬垫的掩模一体型表面保护带
技术领域
本发明涉及带剥离衬垫的掩模一体型表面保护带。
背景技术
最近的半导体芯片向薄膜化和小芯片化的发展明显。特别是在存储卡、智能卡那样的内置有半导体IC芯片的IC卡中，要求薄膜化。另外，在LED和/或LCD驱动用器件等中，要求小芯片化。据认为今后随着IC卡、LED和/或LCD驱动用器件需求的增加，半导体芯片的薄膜化和小芯片化的需求会进一步提高。
对于半导体芯片，将半导体晶片在背面研磨工序、蚀刻工序等中薄膜化至规定厚度后，经由切割工序而分割成各个芯片，由此得到半导体芯片。在切割工序中，使用下述各种方式：通过划片刀进行切割的刀片切割方式、利用激光进行切割的激光切割方式、利用水压进行切割的水射流方式、利用激光在半导体晶片的厚度方向上形成改性层并进行扩展而分割、单片化的隐形切割方式、以及利用等离子体进行切割的等离子体切割方式(例如参见专利文献1)等。
其中，等离子体切割方式一直以来作为最适合芯片分割的工艺之一。等离子体切割方式是通过利用等离子体选择性地对未被掩模覆盖的部位进行蚀刻而对半导体晶片进行分割的方法。使用该切割方法时，能够选择性地进行芯片的分割，即使划线弯曲，也能够没有问题地进行分割。另外，刻蚀速率非常高。
现有技术文献
专利文献
专利文献1：日本特开2007-19385号公报
发明内容
发明所要解决的课题
在等离子体切割方式中，使用六氟化硫(SF6)、四氟化碳(CF4)等与半导体晶片的反应性非常高的氟系气体作为等离子体产生用气体，由于其较高的刻蚀速率，必须利用掩模保护不进行蚀刻的面，需要事先形成掩模。
对于该掩模形成而言，在专利文献1中也有记载，通常使用下述技术：在半导体晶片的表面涂布抗蚀剂后，利用光刻工艺将与切割道相当的部分除去而形成掩模。因此，为了进行等离子体切割，除了等离子体切割设备以外，还需要光刻工序设备，从而存在芯片成本上升的问题。另外，在等离子体蚀刻后处于掩模(抗蚀剂膜)残留的状态，因此为了除去掩模而需要使用大量的溶剂，即便如此，有时也无法将掩模完全除去，存在产生不良芯片的情况。另外，经过基于抗蚀剂的遮蔽工序，因此还存在整体的处理工艺变长的不良情况。
对于带剥离衬垫的掩模一体型表面保护带，重要的是在半导体晶片的背面磨削工序中，对半导体晶片的图案面进行保护，在之后的基于等离子体的单片化工序之前，从掩模一体型表面保护带选择性地使掩模材料层残留在半导体晶片。
另外，在各工序中选择性地使所需的层露出，因此需要适当地控制各层的剥离力的关系，各层的设计会受到大幅的限制。
本发明的课题在于提供带剥离衬垫的掩模一体型的表面保护带，其在使用等离子体切割方式的半导体芯片的制造中，不需要利用光刻工艺形成掩模。
本发明的课题还在于提供掩模一体型表面保护带，其能够控制各层间的剥离力的关系，使掩模材料层维持其表面状态而露出。
用于解决课题的手段
本发明的上述课题通过以下的手段解决。
(1)一种带剥离衬垫的掩模一体型表面保护带，其依次具有基材膜、粘合剂层、剥离膜、掩模材料层和剥离衬垫，其中，上述剥离膜和上述剥离衬垫分别具有一个剥离处理面，该剥离膜和剥离衬垫分别在上述剥离处理面与上述掩模材料层接触，该剥离衬垫与该掩模材料层间的剥离力小于该剥离膜与该掩模材料层间的剥离力。
(2)如(1)所述的带剥离衬垫的掩模一体型表面保护带，其中，上述掩模材料层的储能模量小于10万Pa。
(3)如(1)或(2)所述的带剥离衬垫的掩模一体型表面保护带，其中，上述剥离膜与上述掩模材料层间的剥离力为0.02N/25mm以上且小于1.0N/25mm。
(4)如(1)～(3)中任一项所述的带剥离衬垫的掩模一体型表面保护带，其中，从上述带剥离衬垫的掩模一体型表面保护带将上述剥离衬垫除去后的层积体的拉伸弹性模量为1GPa以上。
(5)如(1)～(4)中任一项所述的带剥离衬垫的掩模一体型表面保护带，其中，上述剥离膜的拉伸弹性模量为1.5GPa以上。
(6)如(1)～(5)中任一项所述的带剥离衬垫的掩模一体型表面保护带，其中，上述剥离膜的厚度为25μm～75μm。
(7)如(1)～(6)中任一项所述的带剥离衬垫的掩模一体型表面保护带，其中，上述基材膜的与上述粘合剂层相反侧的面的材质为低密度聚乙烯或乙烯-乙酸乙烯酯共聚物。
(8)如(1)～(7)中任一项所述的带剥离衬垫的掩模一体型表面保护带，其中，上述掩模材料层的掩模材料为紫外线固化型。
(9)如(1)～(8)中任一项所述的带剥离衬垫的掩模一体型表面保护带，其中，其用于包含下述工序(a)～(d)的半导体芯片的制造，
(a)在从上述带剥离衬垫的掩模一体型表面保护带将上述剥离衬垫剥离而贴合于半导体晶片的图案面侧的状态下，对该半导体晶片的背面进行磨削，在磨削后的半导体晶片的背面贴合晶片固定带，并利用环形框架进行支承固定的工序；
(b)从上述掩模一体型表面保护带将上述基材膜、上述粘合剂层和上述剥离膜一体地剥离而使掩模材料层在表面露出后，通过激光将该掩模材料层中的与半导体晶片的切割道相当的部分切断而使半导体晶片的切割道开口的工序；
(c)等离子体切割工序，通过SF6等离子体在上述切割道对半导体晶片进行分割而单片化成半导体芯片；以及
(d)灰化工序，通过O2等离子体将上述掩模材料层除去。
(10)如(9)所述的带剥离衬垫的掩模一体型表面保护带，其中，上述掩模材料层的厚度大于上述图案面的凹凸的最大高度。
(11)如(9)或(10)所述的带剥离衬垫的掩模一体型表面保护带，其中，上述图案面的凹凸的最大高度为50μm以上。
发明效果
本发明的带剥离衬垫的掩模一体型表面保护带在使用等离子体切割方式的半导体芯片的制造中不通过光刻工艺而能够形成掩模。另外，本发明的带剥离衬垫的掩模一体型表面保护带能够将剥离衬垫剥离而使掩模材料层在表面保护带表面露出。另外，本发明的带剥离衬垫的掩模一体型的表面保护带能够在上述薄膜化工序后使掩模材料层维持表面状态而在半导体晶片表面露出。
本发明的上述及其他特征和优点适当参照附图并根据下述的记载会更加明确。
附图说明
图1是本发明的带剥离衬垫的掩模一体型表面保护带的一个方式的示意性截面图。
图2是对使用本发明的带剥离衬垫的掩模一体型表面保护带的第1实施方式中的至向半导体晶片贴合掩模一体型表面保护带(将剥离衬垫从带剥离衬垫的掩模一体型表面保护带除去后的层积体)为止的工序进行说明的示意性截面图。分图2(a)示出半导体晶片，分图2(b)示出贴合掩模一体型表面保护带的情况，分图2(c)示出贴合有掩模一体型表面保护带的半导体晶片。
图3是对使用本发明的带剥离衬垫的掩模一体型表面保护带的第1实施方式中的至半导体晶片的薄膜化和固定为止的工序进行说明的示意性端面图。分图3(a)示出半导体晶片的薄膜化处理，分图3(b)示出贴合晶片固定带的情况，分图3(c)示出将半导体晶片固定于环形框架的状态。
图4是对使用本发明的带剥离衬垫的掩模一体型表面保护带的第1实施方式中的至掩模形成为止的工序进行说明的示意性端面图，分图4(a)示出从掩模一体型表面保护带使掩模材料层残留并将基材膜、粘合剂层和剥离膜的层积体剥离的情况，分图4(b)示出掩模一体型表面保护带的掩模材料层处于裸露的状态，分图4(c)示出利用激光将与切割道相当的掩模材料层切除的工序。
图5是对使用本发明的带剥离衬垫的掩模一体型表面保护带的第1实施方式中的等离子体切割和等离子体灰化的工序进行说明的示意性端面图，分图5(a)示出进行等离子体切割的情况，分图5(b)示出单片化成芯片的状态，分图5(c)示出进行等离子体灰化的情况。
图6是对使用本发明的带剥离衬垫的掩模一体型表面保护带的第1实施方式中的至拾取芯片为止的工序进行说明的示意性端面图，分图6(a)示出将掩模材料层除去后的状态，分图6(b)示出拾取芯片的情况。
图7是对使用本发明的带剥离衬垫的掩模一体型表面保护带的第2实施方式中的进行紫外线照射处理前后的状态进行说明的示意性端面图，分图7(a)示出半导体晶片的表里两面分别被掩模一体型表面保护带和晶片固定带包覆并固定的状态，分图7(b)示出照射紫外线的情况，分图7(c)示出从掩模一体型表面保护带使掩模材料层残留并将基材膜、粘合剂层和剥离膜的层积体剥离的情况。
具体实施方式
本发明的带剥离衬垫的掩模一体型表面保护带优选用于通过等离子体切割对半导体晶片进行分割、单片化而得到半导体芯片的方法。更详细而言，本发明的带剥离衬垫的掩模一体型表面保护带在半导体晶片的背面磨削时，为了对图案面(即表面，形成有电路、元件和/或凸块等的面)进行保护，优选与该图案面贴合而进行使用。
如以下所说明的那样，通过使用本发明的带剥离衬垫的掩模一体型表面保护带，无需等离子体切割工序之前的光刻工艺，从而能够大幅抑制半导体芯片或半导体制品的制造成本。
本发明的带剥离衬垫的掩模一体型表面保护带更优选用于至少包含下述工序(a)～(d)的半导体芯片的制造。
(a)在从本发明的带剥离衬垫的掩模一体型表面保护带将上述剥离衬垫剥离而贴合于半导体晶片的图案面侧的状态下，对该半导体晶片的背面进行磨削，在磨削后的半导体晶片的背面贴合晶片固定带，并利用环形框架进行支承固定的工序；
(b)从上述掩模一体型表面保护带将上述基材膜、上述粘合剂层和上述剥离膜剥离(即，从掩模一体型表面保护带将基材膜、粘合剂层和剥离膜的层积体剥离)而使掩模材料层在表面露出后，通过激光将该掩模材料层中的与半导体晶片的切割道相当的部分切断而使半导体晶片的切割道开口的工序；
(c)等离子体切割工序，通过SF6等离子体在上述切割道对半导体晶片进行分割而单片化成半导体芯片；以及
(d)灰化工序，通过O2等离子体将上述掩模材料层除去。
应用本发明的带剥离衬垫的掩模一体型表面保护带的上述半导体芯片的制造方法优选在上述工序(d)之后包含下述工序(e)。另外，包含下述工序(e)的情况下，优选在该工序(e)之后，进一步包含下述工序(f)。
(e)从晶片固定带拾取半导体芯片的工序；
(f)将所拾取的半导体芯片转移至粘晶工序的工序。
本发明的带剥离衬垫的掩模一体型表面保护带依次具有基材膜、粘合剂层、剥离膜、掩模材料层和剥离衬垫。
在本发明中，有时将上述基材膜、上述粘合剂层、上述剥离膜和上述掩模材料层的层积体称为“掩模一体型表面保护带”。
另外，有时将上述基材膜和上述粘合剂层的层积体称为“表面保护带”。即，本发明的带剥离衬垫的掩模一体型表面保护带是在表面保护带的粘合剂层上进一步设置有剥离膜、掩模材料层和剥离衬垫的层积结构的带。
在本发明的带剥离衬垫的掩模一体型表面保护带中，优选至少掩模材料为压敏型，更优选为压敏型且还为放射线固化型(即，具有通过放射线照射而发生固化的特性)，进一步优选掩模材料为放射线固化型、粘合剂为压敏型。粘合剂也可以为压敏型且放射线固化型。
掩模材料为放射线固化型的情况下，优选在上述工序(a)与上述工序(b)之间包含工序(ab)，对掩模一体型表面保护带照射放射线而使掩模材料固化。通过放射线照射使掩模材料固化而形成固化掩模材料层时，固化掩模材料层与剥离膜的层间剥离力降低，更容易将基材膜、粘合剂层和剥离膜的层积体从掩模材料层剥离。
在本发明中，粘合剂层是指粘合剂组合物的涂布层，粘合剂层中所含有的粘合剂处于发挥粘合力或凝聚力的状态。在粘合剂组合物中含有后述的交联剂的情况下，粘合剂组合物中的成分发生反应而处于发挥粘合力和凝聚力的状态。另外，粘合剂为放射线固化型的情况下，粘合剂层处于后述的放射线聚合性化合物或放射线固化型粘合剂未聚合固化的状态。将基于放射线照射的粘合剂聚合固化后的粘合剂层称为固化粘合剂层。
在本发明中，掩模材料层是指掩模材料组合物的涂布层，掩模材料层中所含有的粘合剂处于发挥粘合力或凝聚力的状态。在掩模材料组合物中含有后述的交联剂的情况下，掩模材料组合物中的成分发生反应而处于发挥粘合力和凝聚力的状态。另外，掩模材料为放射线固化型的情况下，掩模材料层处于后述的放射线聚合性化合物或放射线固化型粘合剂未发生聚合固化的状态。将基于放射线照射的掩模材料聚合固化后的粘合剂层称为固化掩模材料层。
对于使用本发明的带剥离衬垫的掩模一体型表面保护带的半导体芯片的制造方法(以下简称为“应用本发明的制造方法”)，以下参照附图对其优选实施方式进行说明，但对于本发明，除了本发明中规定的情况以外，并不限于下述实施方式。另外，各附图所示的方式是用于容易理解本发明的示意图，各部件的尺寸、厚度或相对的大小关系等有时为了便于说明而改变大小，并不直接表示实际的关系。另外，除了本发明中规定的事项以外，并不限于这些附图所示的外形、形状。
应用本发明的制造方法的优选实施方式可以分类为下述所示的第1和第2实施方式。
<第1实施方式[图1～图6]>
参照图1～图6，对应用本发明的制造方法的第1实施方式进行说明。
如图1所示，本发明的带剥离衬垫的掩模一体型表面保护带101具有：基材膜3aa、粘合剂层3ab、剥离膜3ac、掩模材料层3b和剥离衬垫3c。从带剥离衬垫的掩模一体型表面保护带101将剥离衬垫3c剥离而形成掩模一体型表面保护带3。此时，在带剥离衬垫的掩模一体型表面保护带101中，剥离衬垫3c与掩模材料层3b间的剥离力小于剥离膜3ac与掩模材料层3b间的剥离力。
半导体晶片1在其表面S具有形成半导体元件的电路或凸块等而具有凹凸的图案面2(参照图2(a))。在该图案面2贴合具有基材膜3aa、粘合剂层3ab、剥离膜3ac和掩模材料层3b的掩模一体型表面保护带3(参照图2(b))，得到图案面2被掩模一体型表面保护带3包覆的半导体晶片1(参照图2(c))。
在图案面2贴合掩模一体型表面保护带3时，将剥离衬垫3c从带剥离衬垫的掩模一体型表面保护带101剥离。此时，带剥离衬垫的掩模一体型表面保护带101具有后述的剥离力的关系，因此能够防止掩模材料层附着于剥离衬垫而从剥离膜剥离。另外，即使将剥离衬垫剥离，也不会在掩模材料层的表面残留剥离痕迹。由此，掩模材料层的表面变得平坦，如后所述，能够实现图案面2与掩模材料层的高密合性(图2(c))。该作用效果在如后所述由追随性优异的材料形成掩模材料层的情况下也同样地有效。
在本发明中，对于剥离衬垫的剥离方法没有特别限定，可以应用公知的方法。
接着，利用晶片磨削装置M1对半导体晶片1的背面B进行磨削，使半导体晶片1的厚度变薄(参照图3(a))。在该磨削后的背面B贴合晶片固定带4(参照图3(b))，并支承固定于环形框架F(参照图3(c))。
将掩模一体型表面保护带3的基材膜、粘合剂层和剥离膜的层积体3a从半导体晶片1剥离，并且将其掩模材料层3b残留在半导体晶片1(参照图4(a))，使掩模材料层3b露出(参照图4(b))。此时，在掩模一体型表面保护带3中，掩模材料层3b与剥离膜3ac间的剥离力小于掩模材料层3b与半导体晶片的图案面2间的剥离力。
掩模材料层的与基材膜相反侧的表面具有下述特性：在未使用时对于剥离衬垫的剥离力满足上述关系，但在贴合于半导体晶片之后对于表面S的剥离力满足相反的关系。
剥离膜3ac的与掩模材料层3b接触的表面如后述那样进行剥离处理，与此相对，图案面2未进行剥离处理。因此，与剥离膜3ac相比，掩模材料层以强大的密合力与图案面2密合，其结果满足上述的剥离力的关系。
如此，在本发明中，通过掩模材料层3b所接触的面的状态(有无剥离处理)等，控制与要剥离的部件的剥离力，能够将要剥离的部件适时选择性地且无损掩模材料层的形状或表面状态而剥离。
由此，能够进行上述两个剥离操作。
然后，从表面S侧对呈格子状等适当形成于图案面2的2个以上的切割道(未图示)照射CO2激光L，将掩模材料层3b的与切割道相当的部分除去，使半导体晶片的切割道开口(参照图4(c))。
接着，从表面S侧进行基于SF6气体的等离子体P1的处理，对在切割道部分裸露的半导体晶片1进行蚀刻(参照图5(a))，分割成各个芯片7而进行单片化(参照图5(b))，接着，通过O2气体的等离子体P2进行灰化(参照图5(c))，将残留在表面S的掩模材料层3b除去(参照图6(a))。并且，最后通过销M2将单片化的芯片7上推并通过弹性夹头M3进行吸附而拾取(参照图6(b))。
此处，使用SF6气体的半导体晶片的Si的蚀刻工艺也被称为BOSCH工艺，其使露出的Si与将SF6等离子体化而生成的氟原子反应，以四氟化硅(SiF4)的形式除去，也被称为反应离子蚀刻(RIE)。另一方面，基于O2等离子体的除去在半导体制造工艺中也是用作等离子体清洁剂的方法，也被称为灰化(ashing)，是有机物除去的方法之一。是为了清洁残留在半导体器件表面的有机物残渣而进行的。使等离子体化而生成的氧原子与掩模材料成分的碳原子反应，以二氧化碳气体(CO2)等的形式除去。需要说明的是，等离子体P1只要能够将掩模材料层除去，则也可以使用SF6的等离子体以外的等离子体(例如四氟化碳(CF4)的等离子体)。另外，P2只要能够进行上述灰化，则也可以使用O2的等离子体以外的等离子体。
<第2实施方式[图7]>
在本实施方式中，与第1实施方式的不同之处在于：在第1实施方式中的将基材膜、粘合剂层和剥离膜的层积体3a剥离的工序之前，包含对掩模一体型表面保护带3照射紫外线等放射线而使掩模材料层固化的工序(ab)。其他工序与第1实施方式相同。
即，在半导体晶片1的表面S侧贴合掩模一体型表面保护带3，在半导体晶片1的磨削后的背面B侧贴合晶片固定带4，并支承固定于环形框架F(参照图3(c)、图7(a))后，从表面S侧朝向掩模一体型表面保护带3照射紫外线UV(参照图7(b))。并且，使掩模一体型表面保护带3的掩模材料层3b固化后，将基材膜、粘合剂层和剥离膜的层积体3a除去(参照图7(c))而使掩模材料层3b裸露。然后，转移至通过激光L将与切割道相当的部分的掩模材料层3b切除的工序。
在本实施方式中，如上所述，除了剥离力的适时变更以外，在剥离层积体3a前，使掩模材料层形成为固化掩模材料层。由此，通过固化掩模材料层进一步降低剥离力，能够增强基于上述剥离力的选择性剥离性。由此，在第2实施方式中所用的本发明的带剥离衬垫的掩模一体型表面保护带能够以更高水准实现本发明的效果。
在本实施方式中所用的带剥离衬垫的掩模一体型表面保护带是在第1实施方式所示的带剥离衬垫的掩模一体型表面保护带101中将能够利用紫外线等放射线固化的材质用于掩模材料层3b。
通过利用紫外线等放射线使掩模材料层3b固化，能够以更良好的状态维持掩模材料层的表面状态，能够进行基材膜、粘合剂层和剥离膜的层积体3a与掩模材料层3b的剥离。
以下，一并对在上述第1实施方式和第2实施方式中所用的材料等进行说明。
需要说明的是，只要没有特别声明，在这些实施方式中所用的装置和材料等可以使用以往在半导体晶片的加工中所用的通常的装置和材料等，其使用条件也可以在通常的使用方法的范围内根据目的而适当设定、优化。另外，对于在各实施方式中通用的材质、结构、方法、效果等，省略了重复记载。
下述说明的材料是能够应用于本发明的所有带剥离衬垫的掩模一体型表面保护带的材料，并非限定于将带剥离衬垫的掩模一体型表面保护带用于上述方法的情况而应用的材料。
半导体晶片1是在单面具有图案面2的硅晶片等，图案面2是形成有半导体元件的电路等的面，俯视时具有切割道。
本发明的带剥离衬垫的掩模一体型表面保护带101具有下述构成：在基材膜3aa上设置有粘合剂层3ab，在粘合剂层3ab上设置有剥离膜3ac，在剥离膜3ac上设置有掩模材料层3b，进而在掩模材料层3b上设置有剥离衬垫3c，所述带剥离衬垫的掩模一体型表面保护带101具有保护图案面2的功能。即，在后续工序的工序(a)中的半导体晶片的背面的磨削工序(以下也称为晶片薄膜化工序)中，利用图案面2支承半导体晶片1而对半导体晶片的背面进行磨削，因此掩模一体型表面保护带3需要耐受该磨削时的负荷。因此，掩模一体型表面保护带3与简单的抗蚀剂膜等不同，其具有吸收图案面的凹凸的厚度，其挤压阻力低，并且能够与晶片表面密合的密合性高，以使得不发生磨削时的灰尘或磨削水等进入。
基材膜3aa由塑料或橡胶等构成，作为其材质可以举出例如：聚乙烯(包含低密度聚乙烯(LDPE))、聚丙烯、乙烯-丙烯共聚物等聚烯烃树脂、聚丁烯-1、聚-4-甲基戊烯-1、乙烯-乙酸乙烯酯共聚物(EVA)、乙烯-丙烯酸共聚物、离聚物等α-烯烃的均聚物或共聚物、或者这些物质的混合物、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚苯硫醚、聚醚酰亚胺、聚酰亚胺、聚碳酸酯、聚甲基丙烯酸甲酯、聚氨酯、苯乙烯-乙烯-丁烯-或者戊烯系共聚物等单体或者将2种以上混合而成的混合物、以及在这些物质中混配它们以外的树脂、填充材料、添加剂等而成的树脂组合物，可以根据要求特性任意选择。
基材膜3aa可以为单层结构，也可以为多层结构。
优选基材膜3aa具有由聚烯烃树脂构成的层。该情况下，基材膜3aa可以为由聚烯烃树脂层构成的单层，也可以为由聚烯烃树脂层和其他树脂层构成的2层或2层以上的多层结构。可以举出例如：由低密度聚乙烯构成的层与由乙烯-乙酸乙烯酯共聚物构成的层的层积体、由聚丙烯构成的层与由聚对苯二甲酸乙二醇酯构成的层的层积体。另外，聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯是优选的材质之一。
如后所述，在晶片薄膜化工序后，将基材膜、粘合剂层和剥离膜的层积体剥离，但此时通常通过加热层积将热封纸贴合于基材膜背面而进行剥离。从与热封纸的密合性的方面出发，基材膜的与粘合剂层相反侧的面的材质优选低密度聚乙烯或乙烯-乙酸乙烯酯共聚物。即，基材膜为单层结构的情况下，优选基材膜的材质为低密度聚乙烯或乙烯-乙酸乙烯酯共聚物，另外，基材膜3aa为多层结构的情况下，优选与粘合剂层接触的面的相反侧的层的材质为低密度聚乙烯或乙烯-乙酸乙烯酯共聚物。
从强度特性、伸长率特性以及放射线透过性的方面出发，基材膜3aa的厚度优选为20μm～200μm，更优选为50μm～170μm，特别优选为80μm～160μm。
这些基材膜3aa可以使用通常的挤出法进行制造。层积各种树脂而得到基材膜3aa的情况下，可利用共挤出法、层积法等进行制造。此时，可以如在通常的层积膜的制法中普通地进行那样在树脂与树脂之间设置粘接层。
为了使掩模一体型表面保护带耐受晶片薄膜化工序的负荷，优选粘合剂层3ab在晶片薄膜化工序中与剥离膜3ac和基材膜3aa的密合性高。另一方面，在晶片薄膜化工序后，为了将基材膜3aa和剥离膜3ac一起从掩模材料层剥离，优选粘合剂层3ab与基材膜3aa和剥离膜3ac的密合力高(优选剥离性低)。
对于粘合剂层3ab中所含有的粘合剂没有特别指定，但从污染性等的方面出发，优选丙烯酸系粘合剂。此处，丙烯酸系粘合剂是指(甲基)丙烯酸系聚合物、或者(甲基)丙烯酸系聚合物与交联剂的混合物。
(甲基)丙烯酸系聚合物是指具有(甲基)丙烯酸酯作为构成成分的聚合物或者共聚物、或者这些物质的混合物。这些聚合物或者共聚物的重均分子量通常为30万～100万左右。上述(甲基)丙烯酸系聚合物的全部单体成分中，(甲基)丙烯酸酯成分的比例优选为70摩尔％以上，更优选为80摩尔％以上，进一步优选为90摩尔％以上。另外，(甲基)丙烯酸系聚合物的全部单体成分中，(甲基)丙烯酸酯成分的比例不为100摩尔％的情况下，优选余部的单体成分是以将(甲基)丙烯酰基作为聚合性基团进行聚合的形态存在的单体成分((甲基)丙烯酸等)。另外，(甲基)丙烯酸系聚合物的全部单体成分中，具有与后述的交联剂反应的官能团(例如羟基)的(甲基)丙烯酸酯成分的比例优选为1摩尔％以上，更优选为2摩尔％以上，更优选5摩尔％以上，更优选为10摩尔％以上。另外，该(甲基)丙烯酸酯成分的比例优选为35摩尔％以下，更优选为25摩尔％以下。
上述(甲基)丙烯酸酯成分优选(甲基)丙烯酸烷基酯(也称为烷基(甲基)丙烯酸酯)。构成该(甲基)丙烯酸烷基酯的烷基的碳原子数优选为1～20，更优选为1～15，进一步优选为1～12。
粘合剂层3ab中的(甲基)丙烯酸系聚合物的含量(换算成与交联剂反应前的状态的含量)优选为80质量％以上，更优选为90质量％以上，更优选为95质量％～99.9质量％。
交联剂用于与(甲基)丙烯酸系聚合物所具有的官能团反应而发挥粘合力和凝聚力。可以举出例如：1,3-双(N,N-二缩水甘油基氨基甲基)环己烷、1,3-双(N,N-二缩水甘油基氨基甲基)甲苯、1,3-双(N,N-二缩水甘油基氨基甲基)苯、N,N,N,N’-四缩水甘油基-间苯二甲胺、乙二醇二缩水甘油醚、对苯二甲酸二缩水甘油酯丙烯酸酯等分子中具有2个以上的环氧基的环氧化合物(以下也称为“环氧系交联剂”)；2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、1,3-苯二亚甲基二异氰酸酯、1,4-二甲苯二异氰酸酯、二苯基甲烷-4,4’-二异氰酸酯、六亚甲基二异氰酸酯、异佛尔酮二异氰酸酯和这些物质的加成型等分子中具有2个以上的异氰酸酯基的异氰酸酯系化合物(以下也称为“异氰酸酯系交联剂”)；四羟甲基-三-β-氮丙啶基丙酸酯、三羟甲基-三-β-氮丙啶基丙酸酯、三羟甲基丙烷-三-β-氮丙啶基丙酸酯、三羟甲基丙烷-三-β-(2-甲基氮丙啶基)丙酸酯、三-2,4,6-(1-氮丙啶基)-1,3,5-三嗪、三[1-(2-甲基)-氮丙啶基]氧化膦、六[1-(2-甲基)-氮丙啶基]三膦三嗪等分子中具有2个以上的氮丙啶基的氮丙啶化合物(氮丙啶系交联剂)等。
交联剂的添加量只要根据所期望的粘合力进行设定即可，相对于(甲基)丙烯酸系聚合物100质量份，0.1质量份～5.0质量份是适当的。
在粘合剂层3ab中，适当地使用作为非放射线固化型的所谓压敏型的粘合剂。作为该压敏型的粘合剂，可以适当地使用上述的(甲基)丙烯酸系聚合物与交联剂的混合物。
上述粘合剂层3ab可以为由后述的放射线聚合性化合物构成的粘合剂、或者放射线固化型粘合剂(即，也可以为放射线固化型的粘合剂层)。
上述粘合剂层3ab也可以进一步含有现有公知的赋粘剂、软化剂、抗氧化剂等。
作为上述粘合剂层3ab，也优选采用日本特开2014-192204号公报的段落编号0036～0055记载的方式。
从进一步提高形成于图案面2的元件等的保护能的方面出发，粘合剂层3ab的厚度优选为5μm～100μm。
对于粘合剂层的形成方法没有特别限定，可以采用通常的方法。例如可以制备粘合剂组合物，将粘合剂组合物涂布和干燥(例如加热干燥)而形成粘合剂层。
粘合剂组合物可以在丙烯酸系粘合剂、由丙烯酸系粘合剂和放射线聚合性化合物构成的粘合剂、或者放射线固化型粘合剂中根据需要添加通常使用的溶剂等而制备。
对于剥离膜3ac的材质没有特别限定，可以使用聚对苯二甲酸乙二醇酯、聚丙烯等。
剥离膜3ac在单侧具有剥离处理面。作为剥离处理，通常将有机硅系或氟系防粘剂等涂布在膜上。此处，调整防粘剂的种类或涂布的厚度、涂布方式等时，能够使掩模材料层与剥离膜间的剥离力和掩模材料层与剥离衬垫间的剥离力的关系为规定的状态。
剥离膜3ac配置成在剥离处理面与掩模剂层接触。
剥离膜3ac的与剥离处理面相反侧的面优选进行密合处理。通过进行密合处理，粘合剂层与剥离膜间的密合性提高，有助于仅选择性地剥离掩模材料层。作为密合处理，可以举出电晕处理。
剥离膜的拉伸弹性模量优选为1.5GPa以上。拉伸弹性模量为1.5GPa以上时，能够抑制薄膜磨削后的半导体晶片本身的翘曲，进一步降低处理错误。拉伸弹性模量可以根据JIS K 7127以300mm/分钟的试验速度进行测定。上述拉伸弹性模量可以根据剥离膜的材料的选择、厚度的选择等适当地设定。
剥离膜的厚度优选为25μm～75μm。厚度在该范围内时，能够抑制半导体晶片本身的翘曲，另外能够抑制剥离膜的剥离力过大所导致的芯片破坏。
对于剥离膜的制造方法没有特别限定，可以采用通常的方法。例如可以通过涂布进行制造。另外，也可以使用市售品。
掩模材料层3b要求对于SF6等离子体具有耐性，通过激光切断、O2等离子体能够将掩模材料除去。另外，发挥吸收图案面的凹凸而提高与图案面的密合性、保护图案面的作用。为了维持掩模材料层的表面状态而将剥离衬垫从带剥离衬垫的掩模一体型表面保护带剥离，剥离膜与掩模材料层间的密合性大于剥离衬垫与掩模材料层间的密合性(剥离性低)。为了使掩模一体型表面保护带耐受晶片薄膜化工序的负荷，优选掩模材料层3b在晶片薄膜化工序中与剥离膜3ac的密合性高。另一方面，在晶片薄膜化工序后，为了使掩模材料层在晶片表面露出而将基材膜、粘合剂层和剥离膜的层积体剥离，优选掩模材料层与剥离膜的密合性低于掩模材料层与半导体晶片的密合性(优选剥离性高)。为了以更高的水平实现该特性，优选在掩模材料层3b中采用放射线固化型粘合剂等。通过使掩模材料层3b为放射线固化型粘合剂层等，通过放射线照射使掩模材料聚合固化而使粘合力降低，因此在晶片薄膜化工序后，通过对掩模材料层3b照射放射线，能够消除与剥离膜3ac的牢固的密合性而从剥离膜3ac简单地剥离(在后文对该具体的实施方式进行叙述)。
在本说明书中，“放射线”是用于包含紫外线那样的光线或电子射线那样的电离性放射线这二者的含义，在本发明中所用的放射线优选紫外线。
掩模材料层优选含有能够用于上述粘合剂层的丙烯酸系粘合剂、由能够用于上述粘合剂层的丙烯酸系粘合剂和后述放射线聚合性化合物构成的粘合剂、或者放射线固化型粘合剂，更优选含有由上述丙烯酸系粘合剂和后述放射线聚合性化合物构成的粘合剂、或者放射线固化型粘合剂。此处，掩模材料层3b含有(甲基)丙烯酸系粘合剂是指包含(甲基)丙烯酸系聚合物以与交联剂反应的状态存在的方式。
在掩模材料层中，优选使用作为非放射线固化型的所谓压敏型的粘合剂。作为该压敏型的粘合剂，可以优选使用能够用于上述粘合剂层的(甲基)丙烯酸系聚合物和交联剂的混合物。(甲基)丙烯酸系聚合物和交联剂的优选实例也相同。
另外，掩模材料层在第2实施方式的情况下优选为放射线固化型。作为放射线固化型的粘合剂，可以优选使用由上述丙烯酸系粘合剂和后述放射线聚合性化合物构成的粘合剂、或者放射线固化型粘合剂。
对由上述丙烯酸系粘合剂和放射线聚合性化合物构成的粘合剂进行说明。
用于掩模材料层的丙烯酸系粘合剂的优选范围等与能够用于上述粘合剂层的丙烯酸系粘合剂相同。
作为上述放射线聚合性化合物，广泛使用能够通过放射线的照射而聚合的、在分子内至少具有2个以上的光聚合性碳-碳双键的低分子量化合物。具体而言，可以广泛地使用：三羟甲基丙烷三丙烯酸酯、四羟甲基甲烷四丙烯酸酯、季戊四醇三丙烯酸酯、季戊四醇四丙烯酸酯、二季戊四醇单羟基五丙烯酸酯、二季戊四醇六丙烯酸酯、1,4-丁二醇二丙烯酸酯、1,6-己二醇二丙烯酸酯、聚乙二醇二丙烯酸酯、低聚酯丙烯酸酯等丙烯酸酯系化合物。
另外，除了上述丙烯酸酯系化合物以外，还可以使用氨基甲酸酯丙烯酸酯系低聚物。氨基甲酸酯丙烯酸酯系低聚物是使具有羟基的丙烯酸酯或者甲基丙烯酸酯(例如丙烯酸-2-羟乙酯、甲基丙烯酸-2-羟乙酯、丙烯酸-2-羟丙酯、甲基丙烯酸-2-羟丙酯、聚乙二醇丙烯酸酯、聚乙二醇甲基丙烯酸酯等)与末端异氰酸酯氨基甲酸酯预聚物(使聚酯型或聚醚型等的多元醇化合物与多元异氰酸酯化合物(例如2,4-苄撑二异氰酸酯、2,6-苄撑二异氰酸酯、1,3-苯二亚甲基二异氰酸酯、1,4-苯二亚甲基二异氰酸酯、二苯基甲烷4,4-二异氰酸酯等)反应而得到)反应而得到的。
作为由丙烯酸系粘合剂和放射线聚合性化合物构成的粘合剂中的丙烯酸系粘合剂和放射线聚合性化合物的混配比，优选相对于丙烯酸系粘合剂100质量份，在50质量份～200质量份、优选为50质量份～150质量份的范围混配放射线聚合性化合物。在该混配比的范围的情况下，能够在放射线照射后使掩模材料层的粘合力大幅降低。
对上述放射线固化型粘合剂进行说明。
作为放射线固化型粘合剂，也优选使用使上述(甲基)丙烯酸系聚合物本身为放射线聚合性的放射线聚合性(甲基)丙烯酸系聚合物。该情况下，放射线固化型粘合剂可以包含交联剂。作为交联剂，可以使用能够用于粘合剂层的交联剂。
放射线聚合性(甲基)丙烯酸系聚合物是在聚合物的分子中具有能够利用放射线、特别是紫外线照射而进行聚合反应的反应性的基团的聚合物。作为这样的反应性的基团，优选烯键式不饱和基、即具有碳-碳双键(烯键式不饱和键)的基团。作为该基团的例子，可以举出乙烯基、烯丙基、苯乙烯基、(甲基)丙烯酰氧基、(甲基)丙烯酰氨基等。
上述反应性基团向聚合物中的导入例如可以通过使具有羟基的聚合物与具有与羟基反应的基团(例如异氰酸酯基)且具有上述反应性基团的化合物[(典型地为2-(甲基)丙烯酰氧基乙基异氰酸酯]反应而进行。
在构成掩模材料层3b的构成在侧链中具有烯键式不饱和键的(甲基)丙烯酸系聚合物的单体成分中，优选包含醇部的碳原子数为8～12的(甲基)丙烯酸烷基酯成分。构成在侧链中具有烯键式不饱和键的(甲基)丙烯酸系聚合物的单体成分中，醇部的碳原子数为8～12的(甲基)丙烯酸烷基酯成分的比例优选为45摩尔％～85摩尔％，更优选为50摩尔％～80摩尔％。
此处，(甲基)丙烯酸烷基酯成分的“醇部”是指源自形成酯键的醇的结构(与此相对，将(甲基)丙烯酸烷基酯成分中的源自(甲基)丙烯酸的结构称为酸部)。例如在(甲基)丙烯酸烷基酯成分为丙烯酸-2-乙基己酯成分的情况下，醇部为源自2-乙基己醇的结构、酸部为源自丙烯酸的结构，醇部的碳原子数为8。另外，在(甲基)丙烯酸烷基酯成分为丙烯酸月桂酯成分的情况下，醇部为源自1-十二烷醇的结构，酸部为源自丙烯酸的结构，醇部的碳原子数为12。
另外，通过放射线使掩模材料层3b聚合固化的情况下，可以使用放射线聚合引发剂，例如异丙基苯偶姻醚、异丁基苯偶姻醚、二苯甲酮、米希勒酮、氯噻吨酮、苄基甲基缩酮、α-羟基环己基苯基酮、2-羟基甲基苯基丙烷等。通过将这些物质中的至少一种添加至掩模材料层，能够高效地进行聚合固化。
上述掩模材料层3b也可以进一步含有光敏剂、现有公知的赋粘剂、软化剂、抗氧化剂等。
作为上述掩模材料层3b，也优选采用日本特开2014-192204号公报的段落编号0036～0055所记载的方式。
另外，掩模材料层3b也优选含有氟系防粘剂。作为氟系防粘剂，可以举出例如MEGAFACE(商品名、DIC株式会社制造)。
掩模材料层在25℃的储能模量优选小于10万Pa，特别优选小于8万Pa。储能模量小于10万Pa时，掩模材料能够无间隙地与具有凹凸面的晶片密合，因此是优选的。
储能模量可以通过以下的方法进行测定。
对于储能模量，可以通过剪切方式的粘弹性装置(Rheometrics制造的ARES)在频率1Hz、25℃的条件下进行测定。试验片使用层积掩模剂层并形成为厚度约2mm、直径8mm的圆筒形的试验片。
储能模量可以通过粘合剂的种类、粘合剂中所含有的成分的种类、含量等进行设定。
另外，优选掩模材料层3b的厚度大于所贴合的半导体晶片的图案面的凹凸的高度。未充分追随半导体晶片时，空气会残留在掩模材料层与半导体晶片之间，有时在等离子体处理的真空工序时掩模会被破坏。另外，未充分追随半导体晶片时，有时半导体晶片被磨削水污染而导致成品率的降低。
对于掩模材料层的厚度没有特别限制，优选为半导体晶片的图案面的凹凸的最大高度+(0～50)μm，更优选为最大高度+(0～30)μm，进一步优选为最大高度+(0～10)μm。
对于图案面的凹凸的最大高度没有特别限制，优选为50μm以上。
在本发明的说明中，凹凸的最大高度是指从凸部中的最高部至晶片表面的距离以及从凹部中的最深部至半导体晶片表面的距离中的最大值。
从将基材膜、粘合剂层和剥离膜的层积体从掩模材料层维持表面状态而选择性地剥离的方面出发，掩模材料层的掩模材料优选放射线固化型，更优选紫外线固化型。
对于掩模材料层的形成方法没有特别限定，可以采用通常的方法。例如可以制备掩模材料组合物，将掩模材料组合物涂布和干燥(包含加热干燥)而形成。
掩模材料组合物可以在上述丙烯酸系粘合剂、由上述丙烯酸系粘合剂和放射线聚合性化合物构成的粘合剂、或者上述放射线固化型粘合剂中根据需要添加通常使用的溶剂等而进行制备。
对于剥离衬垫的材质没有特别限定，可以使用聚对苯二甲酸乙二醇酯、聚丙烯等。
剥离衬垫在单面具有剥离处理面。作为剥离处理，可以举出与上述的剥离膜同样的处理。剥离衬垫配置成在剥离处理面与掩模剂层接触。此处，调整脱模的种类、涂布的厚度、涂布方式等时，能够使掩模材料层与剥离衬垫间的剥离力和掩模材料层与剥离膜间的剥离力的关系为规定的状态。
剥离衬垫的厚度优选为25μm～50μm。
对于剥离衬垫的制造方法没有特别限定，可以采用通常的方法。例如可以通过涂布来形成。另外，也可以使用市售品。
对本发明的带剥离衬垫的掩模一体型表面保护带的各层间的剥离力进行说明。
(剥离衬垫剥离前)
在本发明的带剥离衬垫的掩模一体型表面保护带中，剥离衬垫3c与掩模材料层3b间的剥离力(P2)小于剥离膜3ac与掩模材料层3b间的剥离力(P1)(P1>P2)。通过使它们的剥离力为上述关系，能够维持掩模材料层3b的表面状态而将剥离衬垫3c从带剥离衬垫的掩模一体型表面保护带剥离。
对于剥离膜3ac与掩模材料层3b间的剥离力(P1)和剥离衬垫3c与掩模材料层3b间的剥离力(P2)之差(P1-P2)，在将剥离衬垫3c剥离时，只要能够使掩模材料层表面维持其表面状态而露出，则对其没有特别限定。上述剥离力之差优选为0.01N/25mm以上。
剥离力在23℃、50％RH的条件下以剥离角度90度、剥离速度50mm/分钟进行测定。其他条件可以参照JIS Z 0237。
掩模材料层3b与剥离膜3ac间的剥离力(P1)优选为0.02N/25mm以上且小于1.0N/25mm。若剥离力(P1)为0.02N/25mm以上，则在将剥离衬垫3c剥离时，在剥离衬垫3c与掩模材料层3b间容易选择性地剥离。另外，若小于1.0N/25mm，则在将后述的基材膜、粘合剂层和剥离膜的层积体剥离时，能够维持掩模材料层的表面状态而使掩模材料层3b残留在半导体晶片。
(基材膜、粘合剂层和剥离膜的层积体的剥离时)
掩模材料层3b与剥离膜3ac间的剥离力(P1)小于掩模材料层3b与半导体晶片的图案面2间的剥离力(P3)(P1<P3)。
通过形成这样的关系，能够在工序(b)中按照维持掩模材料层3b的表面状态而使掩模材料层3b露出的方式将基材膜、粘合剂层和剥离膜的层积体从掩模一体型表面保护带剥离。
剥离力可以利用上述方法进行测定。
(在第2实施方式中掩模材料为放射线固化型的情况)
本发明的带剥离衬垫的掩模一体型表面保护带在掩模材料层3b中使用放射线固化型粘合剂等，在晶片薄膜化工序后通过照射放射线使掩模材料层3b固化的情况下，在基于放射线照射的固化前，掩模材料层3b与剥离膜3ac间的剥离力(P1)和掩模材料层3b与半导体晶片的图案面2间的剥离力(P3)的关系可以与第1实施方式不同。例如在基于放射线照射的固化前，优选掩模材料层3b与半导体晶片的图案面2间的剥离力(P3)以及掩模材料层3b与剥离膜3ac间的剥离力(P1)为0.2N/25mm以上。并且，在基于放射线照射的掩模材料层3b的固化后，掩模材料层3b与剥离膜3ac间的剥离力(P1)和掩模材料层3b与半导体晶片的图案面2间的剥离力(P3)的关系成为第1实施方式中的关系。例如优选固化掩模材料层与剥离膜3ac间的剥离力低于固化掩模材料层与半导体晶片的图案面2间的剥离力。
此处，在上述剥离力的测定中，以照射紫外线的情况为例时，紫外线照射条件是指以紫外线为累积照射量500mJ/cm2的方式从该带的基材膜侧对掩模一体型表面保护带整体进行照射。紫外线照射使用高压汞灯。
剥离力可以利用上述方法进行测定。
掩模一体型表面保护带(将剥离衬垫从带剥离衬垫的掩模一体型表面保护带除去后的层积体)的拉伸弹性模量优选为1GPa以上。拉伸弹性模量为1GPa以上时，在晶片薄膜化工序后能够抑制半导体晶片本身的翘曲，进一步降低处理错误。
拉伸弹性模量可以通过JIS K 7127将试验速度设为300mm/分钟来进行测定。
本发明的带剥离衬垫的掩模一体型表面保护带可以用于带凸块的半导体晶片。能够实现上述剥离力的适时变更，进而在可采用固化掩模材料层的本发明中，能够在无损这些作用功能的情况下由柔软的材料(储能模量低的材料)形成掩模材料层。该情况下，优选带剥离衬垫的掩模一体型表面保护带具有以下的特征。
从应对带凸块的半导体晶片的方面出发，优选掩模材料层3b的厚度比凸块高度厚。在带凸块的半导体晶片中具有最大高度为250μm的凸块，另外也存在凸块密度高的情况。通过使储能模量小于10万Pa，与图案面密合而能够在晶片薄膜化工序中防止空气或磨削水的进入，并且在等离子体切割时能够使掩模材料层维持表面状态露出而制成掩模。
晶片固定带4对半导体晶片1进行保持，需要即使暴露于等离子体切割工序中也能够耐受该等离子体切割工序的等离子体耐性。另外，在拾取工序中要求良好的拾取性或根据情况还要求扩展性等。另外，可以使用通常被称为切晶带的现有的等离子体切割方式中利用的公知的切晶带。另外，为了使向拾取后的粘晶工序的转移容易，也可以使用在粘合剂层与基材膜之间层积有粘晶用粘接剂的切晶-粘晶带。
在将掩模材料层3b切断的激光照射中可以使用照射紫外线或红外线激光的激光照射装置。该激光照射装置沿着半导体晶片1的切割道移动自如地配设有激光照射部，能够照射为了将掩模材料层3b除去而适当控制的输出功率的激光。其中，CO2激光能够获得数W～数十W的大输出功率，可以优选用于本发明。
为了进行用于切断晶片的等离子体切割和用于除去掩模材料层的等离子体灰化，可以使用通常的等离子体蚀刻装置。等离子体蚀刻装置是能够对半导体晶片1进行干式蚀刻的装置，优选在真空腔室内形成密闭处理空间，在高频侧电极载置半导体晶片1，从与该高频侧电极对置而设置的气体供给电极侧供给等离子体产生用气体。若对高频侧电极施加高频电压，则在气体供给电极与高频侧电极之间产生等离子体，因此利用该等离子体。优选使制冷剂在放热的高频侧电极内循环而防止由于等离子体的热所导致的半导体晶片1的升温。
根据本发明的带剥离衬垫的掩模一体型表面保护带，具有等离子体切割中的掩模赋予功能，因此不需要现有的等离子体切割工艺中所用的用于设置抗蚀剂的光刻工序等。另外，在掩模的形成中，无需印刷或转印等要求高度对位的技术，能够简单地贴合于半导体晶片表面，能够通过激光装置简单地形成掩模。
另外，能够通过等离子体灰化将掩模材料层3b除去，因此能够利用与进行等离子体切割的装置相同的装置将掩模部分除去。除此之外，从图案面2侧(表面S侧)进行等离子体切割，因此在拾取作业前无需使芯片的上下反转。由于这些原因，能够使设备简易化，能够大幅抑制工艺成本。
另外，调整各层的剥离力的关系，能够根据需要使掩模材料层没有糊料残留而露出，能够提高作业效率。
另外，本发明的带剥离衬垫的掩模一体型表面保护带也能够应用于使用带凸块的半导体晶片的半导体芯片的制造中。并且，能够使本发明的带剥离衬垫的掩模一体型表面保护带的掩模材料层为良好地追随包含凸块的图案面的构成，因此能够抑制带凸块的半导体晶片的破裂、半导体晶片的厚度精度的劣化等，并且能够高效地进行晶片薄膜化工序。
上述各实施方式是本发明的一例，并不限于这样的方式，在不违反本发明的主旨的限度内，能够进行各工艺中的公知的工艺的添加、删除、变更等。
实施例
以下，根据实施例对本发明进行更加详细的说明，但本发明并不限于此。
[实施例1]带剥离衬垫的掩模一体型表面保护带的制作、半导体芯片的制造
<带剥离衬垫的掩模一体型表面保护带的制作>
通过下述的过程，制造图1所示的带剥离衬垫的掩模一体型表面保护带。
1)粘合剂组合物A的制作
将甲基丙烯酸1.0mol％、丙烯酸-2-乙基己酯78mol％、丙烯酸-2-羟乙酯21mol％混合，在溶液中进行聚合，由此得到重均分子量为70万的(甲基)丙烯酸系聚合物溶液。
在该(甲基)丙烯酸系聚合物溶液中相对于该聚合物100质量份混配2.0质量份作为交联剂的CORONET L(日本聚氨酯工业株式会社制造、异氰酸酯系交联剂)，得到粘合剂组合物A。
2)掩模材料组合物A的制作
将甲基丙烯酸1.0mol％、丙烯酸-2-乙基己酯78mol％、丙烯酸-2-羟乙酯21mol％混合，在溶液中进行聚合，由此得到重均分子量为70万的(甲基)丙烯酸系聚合物溶液。
在所得到的(甲基)丙烯酸系聚合物溶液中添加2-甲基丙烯酰氧基乙基异氰酸酯(商品名：karenzMOI、昭和电工株式会社制造)，与(甲基)丙烯酸系聚合物反应，由此得到以下物性的放射线聚合性(甲基)丙烯酸系聚合物溶液。(重均分子量：70万、双键量：0.90meq/g、羟值：33.5mgKOH/g、酸值：5.5mgKOH/g、Tg：-68℃)
在所得到的放射线聚合性(甲基)丙烯酸系聚合物溶液中相对于该聚合物100质量份混配0.25质量份作为交联剂的CORONET L、5.0质量份作为放射线聚合引发剂的Irgacure184(BASF公司制造)，得到掩模材料组合物A。
3)带剥离衬垫的掩模一体型表面保护带的制作
按照干燥后的厚度为30μm的方式将上述粘合剂组合物A涂布在剥离衬垫(商品名：E7006、厚度：25μm、东洋纺株式会社制造、在单面具有剥离处理面)的剥离处理面上，将所形成的粘合剂层贴合于厚度为100μm的LDPE(低密度聚乙烯)基材膜上，在室温(25℃)下放置，得到厚度为155μm的带剥离衬垫的表面保护带。
在上述中，所形成的粘合剂层处于(甲基)丙烯酸系聚合物与交联剂进行了反应的状态。
另外，按照干燥后的厚度为60μm的方式将掩模材料组合物A涂布在剥离膜(商品名：E7002、厚度25μm、东洋纺株式会社制造、在单面具有剥离处理面)的剥离处理面上。将所得到的掩模材料层贴合于剥离衬垫(商品名：E7006、厚度：25μm、东洋纺株式会社制造、在单面具有剥离处理面)的剥离处理面上，在室温(25℃)下放置，由此得到厚度为110μm的剥离衬垫、掩模材料层和剥离膜一体物。需要说明的是，对于上述剥离膜，事前对未经剥离处理的面实施了电晕处理。
在上述中，所形成的掩模材料层处于放射线聚合性(甲基)丙烯酸系聚合物与交联剂进行了反应的状态，且处于未进行基于放射线照射的固化的状态。
然后，将带剥离衬垫的表面保护带的剥离衬垫剥离，在剥离衬垫、掩模材料层和剥离膜一体物的实施了电晕处理的剥离膜面上贴合粘合剂层，由此得到总厚度为240μm的带剥离衬垫的掩模一体型表面保护带。
<半导体芯片的制造>
使用层压机DR8500III(商品名：日东精机(株式会社)公司制造)，在带划线(切割道)的硅晶片(直径8英寸、厚度350μm)表面贴合掩模一体型表面保护带，该掩模一体型表面保护带是从上述得到的带剥离衬垫的掩模一体型表面保护带仅将剥离衬垫剥离而形成的。此处，能够残留掩模材料层而仅将剥离衬垫剥离，因此可知剥离膜与掩模材料层间的剥离力和剥离衬垫与掩模材料层间的剥离力满足规定的剥离力的关系。
然后，使用全自动研磨机/抛光机装置DGP8760(商品名：迪思科(株式会社)公司制造)，将与贴合上述掩模一体型表面保护带的面相反的面(硅晶片的背面)磨削至硅晶片的厚度为50μm。使用晶片贴片机RAD-2700F(商品名：Lintec(株式会社)公司制造)，将磨削后的硅晶片从硅晶片背面侧安装于切晶带上，并利用环形框架进行支承固定。另外，使用高压汞灯从掩模一体型带侧照射500mJ/cm2的紫外线，由此使掩模材料层与剥离膜间的剥离力减小，将基材膜、粘合剂层和剥离膜的层积体剥离，在硅晶片上残留有固化掩模材料层。此处，能够残留固化掩模材料层而仅将基材膜、粘合剂层和剥离膜的层积体剥离，因此可知在紫外线照射后，掩模材料层与剥离膜间的剥离力和掩模材料层与晶片间的剥离力满足规定的剥离力的关系。
接着，利用CO2激光将划线上的掩模材料除去，使划线开口。
然后，使用SF6气体作为等离子体产生用气体，以15μm/分钟的蚀刻速度从掩模材料层侧对硅晶片进行5分钟等离子体照射。通过该等离子体切割将硅晶片切断而分割成各个芯片。接着，使用O2气体作为等离子体产生用气体，以1.5μm/分钟的蚀刻速度进行10分钟灰化，将掩模材料除去。然后，从切晶带侧照射紫外线(照射量200mJ/cm2)，使切晶带的粘合力降低，拾取芯片。
[实施例2]带剥离衬垫的掩模一体型表面保护带的制作、半导体芯片的制造
在实施例1的带剥离衬垫的掩模一体型表面保护带的制作中，使剥离膜为其他剥离膜(商品名：E7004、厚度：25μm、东洋纺株式会社制造、在单面具有剥离处理面)，除此以外，与实施例1同样地进行，得到实施例2的带剥离衬垫的掩模一体型表面保护带。
使用该带剥离衬垫的掩模一体型表面保护带，除此以外，与实施例1同样地进行半导体芯片的制造。
[比较例1]基于光刻工艺的掩模形成、表面保护带的制作、半导体芯片的制造
<带掩模的晶片的制作>
使用激光，制作芯片尺寸10mm×10mm、划线宽度70μm的8英寸带划线的硅晶片(厚度：350μm)。将正型感光性材料涂布在上述带划线的硅晶片上，形成厚度为10μm的抗蚀剂掩模材料层。使用光掩模而仅在划线上照射紫外线，使用碱性的显影液将划线上的抗蚀剂掩模材料层除去，制作带掩模的晶片。
<带剥离衬垫的压敏型表面保护带的制作>
相对于KP-1909B(商品名、日本碳化物公司制造)100质量份，混配0.5质量份作为交联剂的CORONET L(商品名、日本聚氨酯工业株式会社制造)，得到粘合剂组合物。
按照厚度为30μm的方式将该粘合剂组合物涂布在剥离衬垫上，贴合于厚度为100μm的LDPE(低密度聚乙烯)膜的电晕处理面，得到厚度为130μm的带剥离衬垫的压敏型表面保护带。
<半导体芯片的制造>
使用层压机DR8500III(商品名：日东精机(株式会社)公司制造)，在上述制备的带掩模的硅晶片的掩模上贴合压敏型表面保护带，该压敏型表面保护带是从上述制备的带剥离衬垫的压敏型表面保护带将剥离衬垫剥离而得到的。
然后，使用DGP8760(商品名：迪思科(株式会社)公司制造)，将上述带掩模的硅晶片的背面磨削至晶片的厚度为50μm。使用RAD-2700F(商品名：Lintec(株式会社)公司制造)将磨削后的上述带掩模的硅晶片从晶片背面侧安装于切晶带上，并利用环形框架进行支承固定。然后，将压敏型表面保护带剥离。
然后，与实施例1同样地通过等离子体切割将晶片分割成芯片，接着与实施例1同样地通过灰化将掩模除去，进而与实施例1同样地拾取芯片。
[试验例1]剥离衬垫的剥离性
在上述各实施例的<半导体芯片的制造>中，通过下述评价基准对将剥离衬垫剥离时所需的力(剥离性)进行评价。需要说明的是，剥离衬垫的剥离在23℃、50％RH的条件下以剥离角度90度、剥离速度50mm/分钟进行，对剥离力进行测定。另外，剥离膜与掩模材料层间的剥离力也同样地进行测定。将结果列于下表1。
【表1】
在上述中，能够无损掩模材料层而仅将剥离衬垫剥离，因此将该结果在表2中表示为“○”。
[试验例2]基材膜、粘合剂层和剥离膜的层积体的剥离性评价
在上述各实施例和比较例的<半导体芯片的制造>中，对是否能够将基材膜、粘合剂层和剥离膜的层积体或压敏型表面保护带剥离进行评价。需要说明的是，基材膜、粘合剂层和剥离膜的层积体或压敏型表面保护带的剥离使用RAD-2700F(商品名：Lintec(株式会社)公司制造)来进行。将结果列于下表2。
-基材膜、粘合剂层和剥离膜的层积体的剥离性的评价基准-
○：能够将基材膜、粘合剂层和剥离膜的层积体或压敏型表面保护带剥离。
×：无法将粘合剂层和剥离膜的层积体或压敏型表面保护带剥离。或者，掩模材料层的一部分也被剥离。
[试验例3]基于O2等离子体灰化的掩模材料层的除去性评价
在上述各实施例和比较例的<半导体芯片的制造>中，使用激光显微镜研究了O2等离子体灰化(以1.5μm/分钟的蚀刻速度进行10分钟灰化)后有无掩模材料的残留。将结果列于下表2。
-掩模材料层的除去性的评价基准-
○：无掩模材料层的残留。
×：有掩模材料层的残留。
[试验例4]对环境的负荷
酸性溶液和碱性溶液的废弃处理繁杂，对环境的负荷大。调查在加工工序中是否使用酸性溶液和碱性溶液。将结果列于下表2。
-对环境的负荷的评价基准-
○：未使用酸性溶液和碱性溶液。
×：使用了酸性溶液和碱性溶液。
[试验例5]作业负荷(综合评价)
进而，根据上述试验例2～4的评价结果，基于下述评价基准对作业负荷进行综合评价。将结果列于下表2。
-作业负荷的评价基准-
○：试验例2～4全部合格
×：试验例2～4中的任意一个不合格
【表2】
本发明的带剥离衬垫的掩模一体型表面保护带能够将剥离衬垫剥离而形成掩模一体型表面保护带，另外，如上所述，在贴合于半导体晶片后，能够维持掩模材料层的表面而露出在半导体晶片表面。
另外，由上述各试验例的结果可知，在对半导体晶片进行加工而制造半导体芯片时，通过使用本发明的带剥离衬垫的掩模一体型表面保护带，将掩模一体型表面保护带粘贴于半导体晶片的图案面，仅通过将基材膜、粘合剂层和剥离膜的层积体从该带剥离，能够不产生糊料残留而简单地形成掩模，另外该掩模能够通过O2等离子体更可靠地除去，能够降低对环境的负荷和作业负荷。
将本发明与其实施方式一起进行了说明，但只要本发明人等未特别指定，则并不想在说明的任何细节部分限定本发明，认为应该在不违反随附的权利要求所示的发明的精神和范围的情况下广泛地解释。
本申请基于2017年3月31日在日本提出申请的日本特愿2017-071253主张优先权，在此对其进行参照而将其内容作为本说明书的记载的一部分并入。
符号说明
101 带剥离衬垫的掩模一体型表面保护带
1 半导体晶片
2 图案面
3 掩模一体型表面保护带
3a 基材膜、粘合剂层和剥离膜的层积体
3aa 基材膜
3ab 粘合剂层
3ac 剥离膜
3b 掩模材料层
3c 剥离衬垫
4 晶片固定带
7 芯片
S 表面
B 背面
M1 晶片磨削装置
M2 销
M3 弹性夹头
F 环形框架
L 激光(CO2激光)
P1 SF6气体的等离子体
P2 O2气体的等离子体

Claims (11)

1.一种带剥离衬垫的掩模一体型表面保护带，其依次具有基材膜、粘合剂层、剥离膜、掩模材料层和剥离衬垫，其中，
所述剥离膜和所述剥离衬垫分别具有一个剥离处理面，该剥离膜和剥离衬垫分别在所述剥离处理面与所述掩模材料层接触，该剥离衬垫与该掩模材料层间的剥离力小于该剥离膜与该掩模材料层间的剥离力。
2.如权利要求1所述的带剥离衬垫的掩模一体型表面保护带，其中，
所述掩模材料层的储能模量小于10万Pa。
3.如权利要求1或2所述的带剥离衬垫的掩模一体型表面保护带，其中，
所述剥离膜与所述掩模材料层间的剥离力为0.02N/25mm以上且小于1.0N/25mm。
4.如权利要求1～3中任一项所述的带剥离衬垫的掩模一体型表面保护带，其中，
从所述带剥离衬垫的掩模一体型表面保护带将所述剥离衬垫除去后的层积体的拉伸弹性模量为1GPa以上。
5.如权利要求1～4中任一项所述的带剥离衬垫的掩模一体型表面保护带，其中，
所述剥离膜的拉伸弹性模量为1.5GPa以上。
6.如权利要求1～5中任一项所述的带剥离衬垫的掩模一体型表面保护带，其中，
所述剥离膜的厚度为25μm～75μm。
7.如权利要求1～6中任一项所述的带剥离衬垫的掩模一体型表面保护带，其中，
所述基材膜的与所述粘合剂层相反侧的面的材质为低密度聚乙烯或乙烯-乙酸乙烯酯共聚物。
8.如权利要求1～7中任一项所述的带剥离衬垫的掩模一体型表面保护带，其中，
所述掩模材料层的掩模材料为紫外线固化型。
9.如权利要求1～8中任一项所述的带剥离衬垫的掩模一体型表面保护带，其中，其用于包含下述工序(a)～(d)的半导体芯片的制造，
(a)在从所述带剥离衬垫的掩模一体型表面保护带将所述剥离衬垫剥离而贴合于半导体晶片的图案面侧的状态下，对该半导体晶片的背面进行磨削，在磨削后的半导体晶片的背面贴合晶片固定带，并利用环形框架进行支承固定的工序；
(b)从所述掩模一体型表面保护带将所述基材膜、所述粘合剂层和所述剥离膜一体地剥离而使掩模材料层在表面露出后，通过激光将该掩模材料层中的与半导体晶片的切割道相当的部分切断而使半导体晶片的切割道开口的工序；
(c)等离子体切割工序，通过SF6等离子体在所述切割道对半导体晶片进行分割而单片化成半导体芯片；以及
(d)灰化工序，通过O2等离子体将所述掩模材料层除去。
10.如权利要求9所述的带剥离衬垫的掩模一体型表面保护带，其中，
所述掩模材料层的厚度大于所述图案面的凹凸的最大高度。
11.如权利要求9或10所述的带剥离衬垫的掩模一体型表面保护带，其中，
所述图案面的凹凸的最大高度为50μm以上。
CN201880008728.5A 2017-03-31 2018-03-28 带剥离衬垫的掩模一体型表面保护带 Active CN110226215B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-071253 2017-03-31
JP2017071253A JP6582013B2 (ja) 2017-03-31 2017-03-31 剥離ライナー付マスク一体型表面保護テープ
PCT/JP2018/012764 WO2018181475A1 (ja) 2017-03-31 2018-03-28 剥離ライナー付マスク一体型表面保護テープ

Publications (2)

Publication Number Publication Date
CN110226215A true CN110226215A (zh) 2019-09-10
CN110226215B CN110226215B (zh) 2023-09-19

Family

ID=63676266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880008728.5A Active CN110226215B (zh) 2017-03-31 2018-03-28 带剥离衬垫的掩模一体型表面保护带

Country Status (8)

Country Link
US (1) US11282736B2 (zh)
EP (1) EP3605586A4 (zh)
JP (1) JP6582013B2 (zh)
KR (1) KR102306372B1 (zh)
CN (1) CN110226215B (zh)
SG (1) SG11201908764WA (zh)
TW (1) TWI686853B (zh)
WO (1) WO2018181475A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7475923B2 (ja) 2020-03-27 2024-04-30 リンテック株式会社 半導体装置製造用シート及び半導体装置製造用シートの製造方法。
WO2023058577A1 (ja) * 2021-10-05 2023-04-13 日東電工株式会社 保護シート、電子部品の製造方法、及び、表示装置の表示面を構成するガラス片の製造方法
JP7323734B1 (ja) 2022-01-12 2023-08-08 リンテック株式会社 第１保護膜形成用シート、半導体装置の製造方法、及びシートの使用

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6007920A (en) * 1996-01-22 1999-12-28 Texas Instruments Japan, Ltd. Wafer dicing/bonding sheet and process for producing semiconductor device
JP2002201442A (ja) * 2000-12-28 2002-07-19 Nitto Denko Corp 半導体ウエハ加工用保護シートおよび半導体ウエハの加工方法
CN1993809A (zh) * 2004-08-03 2007-07-04 古河电气工业株式会社 半导体器件制造方法及晶片加工带
CN101877323A (zh) * 2009-05-01 2010-11-03 日东电工株式会社 设置模片粘贴膜的切割带和生产半导体器件的方法
CN103237858A (zh) * 2011-01-20 2013-08-07 日东电工株式会社 半导体部件的表面保护用粘合带
CN104040696A (zh) * 2011-12-26 2014-09-10 琳得科株式会社 带有保护膜形成层的切割片及芯片的制造方法
CN105074878A (zh) * 2013-03-27 2015-11-18 琳得科株式会社 保护膜形成用复合片
WO2016148025A1 (ja) * 2015-03-13 2016-09-22 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
JP2016171263A (ja) * 2015-03-13 2016-09-23 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
TW201701340A (zh) * 2015-03-06 2017-01-01 Furukawa Electric Co Ltd 半導體晶圓表面保護用黏著帶

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3901490B2 (ja) * 2001-10-23 2007-04-04 日東電工株式会社 剥離ライナー及びそれを用いた感圧性接着テープ又はシート
KR100885099B1 (ko) * 2003-12-15 2009-02-20 후루카와 덴키 고교 가부시키가이샤 웨이퍼 가공용 테이프 및 그 제조방법
TWI333672B (en) * 2005-03-29 2010-11-21 Furukawa Electric Co Ltd Wafer-dicing adhesive tape and method of producing chips using the same
JP4333649B2 (ja) 2005-07-11 2009-09-16 パナソニック株式会社 半導体チップの製造方法
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP2014192204A (ja) 2013-03-26 2014-10-06 Furukawa Electric Co Ltd:The 半導体ウエハ表面保護用粘着テープ及び半導体ウエハの加工方法
KR20170004301A (ko) 2015-07-02 2017-01-11 김대엽 고분자 폴리에스터 흡음재 패널 및 그 제조 방법
JP6500230B2 (ja) * 2015-09-03 2019-04-17 パナソニックＩｐマネジメント株式会社 マスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法
JP6507978B2 (ja) 2015-10-06 2019-05-08 トヨタ自動車株式会社 電池パックの固定構造
JP6469854B2 (ja) * 2015-11-09 2019-02-13 古河電気工業株式会社 半導体チップの製造方法及びこれに用いるマスク一体型表面保護テープ
WO2017082211A1 (ja) * 2015-11-09 2017-05-18 古河電気工業株式会社 マスク一体型表面保護フィルム
JP6647267B2 (ja) * 2017-11-09 2020-02-14 古河電気工業株式会社 半導体チップの製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6007920A (en) * 1996-01-22 1999-12-28 Texas Instruments Japan, Ltd. Wafer dicing/bonding sheet and process for producing semiconductor device
JP2002201442A (ja) * 2000-12-28 2002-07-19 Nitto Denko Corp 半導体ウエハ加工用保護シートおよび半導体ウエハの加工方法
CN1993809A (zh) * 2004-08-03 2007-07-04 古河电气工业株式会社 半导体器件制造方法及晶片加工带
CN101877323A (zh) * 2009-05-01 2010-11-03 日东电工株式会社 设置模片粘贴膜的切割带和生产半导体器件的方法
CN103237858A (zh) * 2011-01-20 2013-08-07 日东电工株式会社 半导体部件的表面保护用粘合带
CN104040696A (zh) * 2011-12-26 2014-09-10 琳得科株式会社 带有保护膜形成层的切割片及芯片的制造方法
CN105074878A (zh) * 2013-03-27 2015-11-18 琳得科株式会社 保护膜形成用复合片
TW201701340A (zh) * 2015-03-06 2017-01-01 Furukawa Electric Co Ltd 半導體晶圓表面保護用黏著帶
WO2016148025A1 (ja) * 2015-03-13 2016-09-22 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
JP2016171263A (ja) * 2015-03-13 2016-09-23 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。

Also Published As

Publication number Publication date
JP6582013B2 (ja) 2019-09-25
EP3605586A1 (en) 2020-02-05
US11282736B2 (en) 2022-03-22
TWI686853B (zh) 2020-03-01
KR102306372B1 (ko) 2021-09-30
TW201842560A (zh) 2018-12-01
WO2018181475A1 (ja) 2018-10-04
EP3605586A4 (en) 2020-11-18
SG11201908764WA (en) 2019-10-30
US20200017728A1 (en) 2020-01-16
CN110226215B (zh) 2023-09-19
JP2018174220A (ja) 2018-11-08
KR20190098247A (ko) 2019-08-21

Similar Documents

Publication Publication Date Title
TWI680879B (zh) 遮罩一體型表面保護帶及使用其之半導體晶片的製造方法
KR102070031B1 (ko) 반도체 웨이퍼의 처리 방법, 반도체 칩 및 표면 보호 테이프
KR102149775B1 (ko) 마스크 일체형 표면 보호 필름
KR102042538B1 (ko) 마스크 일체형 표면 보호 테이프
KR102282587B1 (ko) 반도체 칩의 제조 방법
CN108713240B (zh) 掩模一体型表面保护带
CN110226215A (zh) 带剥离衬垫的掩模一体型表面保护带
CN109937469A (zh) 等离子体切割用掩模材料、掩模一体型表面保护带和半导体芯片的制造方法
WO2008069088A1 (ja) レーザーダイシングシートおよびチップ体の製造方法
KR102294737B1 (ko) 반도체 칩의 제조 방법
CN109716502A (zh) 掩模一体型表面保护带

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant