KR20190098247A - 박리 라이너 부착 마스크 일체형 표면 보호 테이프 - Google Patents

박리 라이너 부착 마스크 일체형 표면 보호 테이프 Download PDF

Info

Publication number
KR20190098247A
KR20190098247A KR1020197022149A KR20197022149A KR20190098247A KR 20190098247 A KR20190098247 A KR 20190098247A KR 1020197022149 A KR1020197022149 A KR 1020197022149A KR 20197022149 A KR20197022149 A KR 20197022149A KR 20190098247 A KR20190098247 A KR 20190098247A
Authority
KR
South Korea
Prior art keywords
peeling
mask
material layer
liner
protection tape
Prior art date
Application number
KR1020197022149A
Other languages
English (en)
Other versions
KR102306372B1 (ko
Inventor
유키히로 마쓰바라
히로토키 요코이
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20190098247A publication Critical patent/KR20190098247A/ko
Application granted granted Critical
Publication of KR102306372B1 publication Critical patent/KR102306372B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F220/00—Copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical or a salt, anhydride ester, amide, imide or nitrile thereof
    • C08F220/02—Monocarboxylic acids having less than ten carbon atoms; Derivatives thereof
    • C08F220/10—Esters
    • C08F220/12—Esters of monohydric alcohols or phenols
    • C08F220/16—Esters of monohydric alcohols or phenols of phenols or of alcohols containing two or more carbon atoms
    • C08F220/18—Esters of monohydric alcohols or phenols of phenols or of alcohols containing two or more carbon atoms with acrylic or methacrylic acids
    • C08F220/1808—C8-(meth)acrylate, e.g. isooctyl (meth)acrylate or 2-ethylhexyl (meth)acrylate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/40—Adhesives in the form of films or foils characterised by release liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1476—Release layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2809—Web or sheet containing structurally defined element or component and having an adhesive outermost layer including irradiated or wave energy treated component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2848—Three or more layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2852—Adhesive compositions
    • Y10T428/2878—Adhesive compositions including addition polymer from unsaturated monomer
    • Y10T428/2891—Adhesive compositions including addition polymer from unsaturated monomer including addition polymer from alpha-beta unsaturated carboxylic acid [e.g., acrylic acid, methacrylic acid, etc.] Or derivative thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Adhesive Tapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Laminated Bodies (AREA)

Abstract

기재 필름과, 점착제 층과, 박리 필름과, 마스크재 층과, 박리 라이너를, 이 순으로 가지는 박리 라이너 부착 마스크 일체형 표면 보호 테이프로서, 상기 박리 필름 및 상기 박리 라이너는 각각 1개의 박리 처리면을 가지고, 해당 박리 필름 및 박리 라이너는 각각 상기 박리 처리면에서 상기 마스크재 층과 접해 있고, 해당 박리 필름과 해당 마스크재 층 사이의 박리력보다 해당 박리 라이너와 해당 마스크재 층 사이의 박리력이 작은, 박리 라이너 부착 마스크 일체형 표면 보호 테이프.

Description

박리 라이너 부착 마스크 일체형 표면 보호 테이프
본 발명은, 박리 라이너 부착 마스크 일체형 표면 보호 테이프에 관한 것이다.
최근의 반도체 칩의 박막화 및 소칩화로의 진화는 눈부시다. 특히, 메모리 카드나 스마트 카드와 같은 반도체 IC 칩이 내장된 IC 카드에서는 박막화가 요구되고 있다. 또, LED 및/또는 LCD 구동용 디바이스 등에서는 소칩화가 요구되고 있다. 향후 IC 카드나 LED 및/또는 LCD 구동용 디바이스의 수요가 늘어남에 따라 반도체 칩의 박막화 및 소칩화의 요구는 한층 더 높아질 것으로 생각된다.
반도체 칩은, 반도체 웨이퍼를 백 그라인드 공정이나 에칭 공정 등에 있어서 소정 두께로 박막화한 후, 다이싱 공정을 거쳐 개개의 칩으로 분할하는 것에 의해 얻어진다. 다이싱 공정에 있어서는, 다이싱을 다이싱 블레이드에 의해 행하는 블레이드 다이싱 방식, 다이싱을 레이저로 행하는 레이저 다이싱 방식, 다이싱을 수압으로 행하는 워터 제트 방식, 반도체 웨이퍼의 두께 방향으로 레이저로 개질층을 형성하고, 익스팬드(expand)하여 분단하고 개편화하는 스텔스(Stealth) 다이싱 방식, 및 다이싱을 플라즈마로 행하는 플라즈마 다이싱 방식(예를 들면, 특허 문헌 1 참조) 등, 여러가지 방식이 이용되고 있다.
그 중에서도, 플라즈마 다이싱 방식은 칩의 분단에 최적인 프로세스의 하나로 여겨져 왔다. 플라즈마 다이싱 방식은, 마스크로 덮여 있지 않은 개소를 플라즈마로 선택적으로 에칭함으로써, 반도체 웨이퍼를 분할하는 방법이다. 이 다이싱 방법을 이용하면, 선택적으로 칩의 분단이 가능하고, 스크라이브 라인이 구부러져 있어도 문제없이 분단할 수 있다. 또, 에칭 레이트가 매우 높다.
일본공개특허공보 특개2007－19385호
플라즈마 다이싱 방식에서는, 육불화 황(SF6)이나 사불화 탄소(CF4) 등, 반도체 웨이퍼와의 반응성이 매우 높은 불소계의 가스를 플라즈마 발생용 가스로서 이용하고 있고, 그 높은 에칭 레이트로 인해, 에칭하지 않는 면에 대해 마스크에 의한 보호가 필수이며, 사전에 마스크 형성이 필요하게 된다.
이 마스크 형성에는, 특허 문헌 1에도 기재가 있는 바와 같이, 반도체 웨이퍼의 표면에 레지스트를 도포한 후, 스트리트에 상당하는 부분을 포토리소그래피 프로세스로 제거하여 마스크로 하는 기술이 일반적으로 이용된다. 그 때문에, 플라즈마 다이싱을 행하기 위하여는, 플라즈마 다이싱 설비에 더하여 포토리소 공정 설비가 필요하여, 칩 코스트가 상승한다고 하는 문제가 있다. 또, 플라즈마 에칭 후에 마스크(레지스트막)가 남은 상태이기 때문에, 마스크 제거를 위하여 대량의 용제를 이용할 필요가 있고, 그것으로도 마스크를 완전히 제거할 수 없는 경우도 있고, 불량 칩이 생기는 경우가 있었다. 또, 레지스트에 의한 마스킹 공정을 거치기 때문에, 전체의 처리 프로세스가 길어진다고 하는 부적당함도 있었다.
박리 라이너 부착 마스크 일체형 표면 보호 테이프는, 반도체 웨이퍼의 이면연삭 공정에 있어서는 반도체 웨이퍼의 패턴면을 보호하고, 그 후의 플라즈마에 의한 개별화 공정 전에는, 마스크 일체형 표면 보호 테이프로부터, 마스크재 층을 선택적으로 반도체 웨이퍼에 남기는 것이 중요하다.
또, 각 공정에 있어서 선택적으로 필요한 층을 노출시키기 위해, 각 층의 박리력의 관계가 적절히 제어되고 있을 필요가 있고, 각 층의 설계에 대폭적인 제한이 가해져 버린다.
본 발명은, 플라즈마 다이싱 방식을 이용한 반도체 칩의 제조에 있어서의 포토리소그래피 프로세스에 의한 마스크 형성을 불필요하게 하는 박리 라이너 부착 마스크 일체형의 표면 보호 테이프를 제공하는 것을 과제로 한다.
본 발명은, 또. 각 층사이의 박리력의 관계가 제어되고, 마스크재 층을 그의 표면 상태를 유지하여 노출시킬 수 있는, 마스크 일체형 표면 보호 테이프를 제공하는 것도 과제로 한다.
본 발명의 상기 과제는 이하의 수단에 의하여 해결된다.
(1) 기재(基材) 필름과, 점착제 층과, 박리 필름과, 마스크재 층과, 박리 라이너를, 이 순으로 가지는 박리 라이너 부착 마스크 일체형 표면 보호 테이프로서, 상기 박리 필름 및 상기 박리 라이너는 각각 1개의 박리 처리면을 가지고, 해당 박리 필름 및 박리 라이너는 각각 상기 박리 처리면에서 상기 마스크재 층과 접해 있고, 해당 박리 필름과 해당 마스크재 층사이의 박리력보다 해당 박리 라이너와 해당 마스크재 층사이의 박리력이 작은, 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
(2) 상기 마스크재 층의 저장 탄성률이, 10만 Pa 미만인 (1)에 기재된 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
(3) 상기 박리 필름과 상기 마스크재 층사이의 박리력이, 0.02N/25㎜ 이상, 1.0N/25㎜ 미만인 (1) 또는 (2)에 기재된 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
(4) 상기 박리 라이너 부착 마스크 일체형 표면 보호 테이프로부터 상기 박리 라이너를 제거한 적층체의 인장 탄성률이 1GPa 이상인 (1) 내지 (3) 중 어느 하나에 기재된 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
(5) 상기 박리 필름의 인장 탄성률이, 1.5GPa 이상인 (1) 내지 (4) 중 어느 하나에 기재된 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
(6) 상기 박리 필름의 두께가 25∼75㎛인 (1) 내지 (5) 중 어느 하나에 기재된 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
(7) 상기 기재 필름의, 상기 점착제 층과는 반대측 면의 재질이 저밀도 폴리에틸렌 또는 에틸렌－초산 비닐 공중합체인 (1) 내지 (6) 중 어느 하나에 기재된 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
(8) 상기 마스크재 층의 마스크재가 자외선 경화형인 (1) 내지 (7) 중 어느 하나에 기재된 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
(9) 하기 공정(a)∼(d)를 포함하는 반도체 칩의 제조에 이용되는, (1) 내지 (8)중 어느 하나에 기재된 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
(a) 상기 박리 라이너 부착 마스크 일체형 표면 보호 테이프로부터 상기 박리 라이너를 박리하여 반도체 웨이퍼의 패턴면측에 첩합(貼合)한 상태에서, 해당 반도체 웨이퍼의 이면을 연삭하고, 연삭한 반도체 웨이퍼의 이면에 웨이퍼 고정 테이프를 첩합하고, 링 프레임으로 지지 고정하는 공정,
(b) 상기 마스크 일체형 표면 보호 테이프로부터 상기 기재 필름과 상기 점착제 층과 상기 박리 필름을 일체로 박리하여 마스크재 층을 표면에 노출시킨 후, 해당 마스크재 층중 반도체 웨이퍼의 스트리트에 상당하는 부분을 레이저에 의해 절단하여 반도체 웨이퍼의 스트리트를 개구하는 공정,
(c) SF6 플라즈마에 의해 반도체 웨이퍼를 상기 스트리트에서 분단하여 반도체 칩으로 개편화하는 플라즈마 다이싱 공정, 및,
(d) O2 플라즈마에 의해 상기 마스크재 층을 제거하는 애싱 공정.
(10) 상기 마스크재 층의 두께가, 상기 패턴면의 요철의 최대 높이보다 큰 (9)에 기재된 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
(11) 상기 패턴면의 요철의 최대 높이가 50㎛ 이상인 (9) 또는 (10)에 기재된 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프는, 플라즈마 다이싱 방식을 이용한 반도체 칩의 제조에 있어서, 포토리소그래피 프로세스에 의하지 않고 마스크 형성할 수가 있다. 또, 본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프는, 박리 라이너를 박리하여, 마스크재 층을 표면 보호 테이프 표면에 노출시킬 수가 있다. 또, 본 발명의 박리 라이너 부착 마스크 일체형의 표면 보호 테이프는, 상기 박막화 공정 후에 있어서 마스크재 층을 반도체 웨이퍼 표면에 표면 상태를 유지하여 노출시킬 수가 있다.
본 발명의 상기 및 다른 특징 및 이점은, 첨부 도면을 적당히 참조하여, 하기의 기재로부터 보다 명확해질 것이다.
도 1은, 본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프의 한 양태의 모식적인 단면도이다.
도 2는, 본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프를 사용하는 제1 실시형태에 있어서, 반도체 웨이퍼에의 마스크 일체형 표면 보호 테이프(박리 라이너 부착 마스크 일체형 표면 보호 테이프로부터 박리 라이너를 제거한 적층체) 첩합까지의 공정을 설명하는 개략 단면도이다. 분도(分圖) 2a는 반도체 웨이퍼를 도시하고, 분도 2b는 마스크 일체형 표면 보호 테이프를 첩합하는 모습을 도시하고, 분도 2c는 마스크 일체형 표면 보호 테이프를 첩합한 반도체 웨이퍼를 도시한다.
도 3은, 본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프를 사용하는 제1 실시형태에 있어서, 반도체 웨이퍼의 박막화와 고정까지의 공정을 설명하는 개략 단면도이다. 분도 3a는 반도체 웨이퍼의 박막화 처리를 도시하고, 분도 3b는 웨이퍼 고정 테이프를 첩합하는 모습을 도시하고, 분도 3c는 반도체 웨이퍼를 링 프레임에 고정한 상태를 도시한다.
도 4는, 본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프를 사용하는 제1 실시형태에 있어서의 마스크 형성까지의 공정을 설명하는 개략 단면도이고, 분도 4a는 마스크 일체형 표면 보호 테이프로부터 마스크재 층을 남기고 기재 필름, 점착제 층 및 박리 필름의 적층체를 떼어내는 모습을 도시하고, 분도 4b는 마스크 일체형 표면 보호 테이프의 마스크재 층이 드러나게 된 상태를 도시하고, 분도 4c는 레이저로 스트리트에 상당하는 마스크재 층을 절제하는 공정을 도시한다.
도 5는, 본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프를 사용하는 제1 실시형태에 있어서의 플라즈마 다이싱과 플라즈마 애싱의 공정을 설명하는 개략 단면도이고, 분도 5a는 플라즈마 다이싱을 행하는 모습을 도시하고, 분도 5b는 칩으로 개편화된 상태를 도시하고, 분도 5c는 플라즈마 애싱을 행하는 모습을 도시한다.
도 6은, 본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프를 사용하는 제1 실시형태에 있어서의 칩을 픽업할 때까지의 공정을 설명하는 개략 단면도이고, 분도 6a는 마스크재 층이 제거된 상태를 도시하고, 분도 6b는 칩을 픽업하는 모습을 도시한다.
도 7은, 본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프를 사용하는 제2 실시형태에 있어서의 자외선 조사 처리를 행하는 전후 상태를 설명하는 개략 단면도이고, 분도 7a는 반도체 웨이퍼의 표리 양면을 각각 마스크 일체형 표면 보호 테이프와 웨이퍼 고정 테이프로 피복하고 고정한 상태를 도시하고, 분도 7b는 자외선이 조사되는 모습을 도시하고, 분도 7c는 마스크 일체형 표면 보호 테이프로부터 마스크재 층을 남기고 기재 필름, 점착제 층 및 박리 필름의 적층체를 떼어내는 모습을 도시한다.
본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프는, 바람직하게는, 반도체 웨이퍼를 플라즈마 다이싱에 의해 분할, 개별화하여 반도체 칩을 얻는 방법에 이용된다. 보다 상세하게는, 본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프는, 반도체 웨이퍼의 이면 연삭시에, 패턴면(표면으로서, 회로, 소자, 및/또는 범프 등이 형성된 면)을 보호하기 위하여, 당해 패턴면에 첩합하여 이용하는 것이 바람직하다.
이하에 설명하는 바와 같이, 본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프를 이용하는 것에 의해, 플라즈마 다이싱 공정에 앞서는 포토리소그래피 프로세스가 불필요해지고, 반도체 칩 내지는 반도체 제품의 제조 코스트를 대폭 억제할 수가 있다.
본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프는, 더욱더 바람직하게는, 적어도 하기 공정(a)∼(d)를 포함하는 반도체 칩의 제조에 이용된다.
(a) 본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프로부터 상기 박리 라이너를 박리하여 반도체 웨이퍼의 패턴면측에 첩합한 상태에서, 해당 반도체 웨이퍼의 이면을 연삭하고, 연삭한 반도체 웨이퍼의 이면에 웨이퍼 고정 테이프를 첩합하고, 링 프레임으로 지지 고정하는 공정,
(b) 상기 마스크 일체형 표면 보호 테이프로부터 상기 기재 필름과 상기 점착제 층과 상기 박리 필름을 박리하여(즉 마스크 일체형 표면 보호 테이프로부터 기재 필름, 점착제 층 및 박리 필름의 적층체를 박리하여) 마스크재 층을 표면에 노출시킨 후, 해당 마스크재 층중 반도체 웨이퍼의 스트리트에 상당하는 부분을 레이저에 의해 절단하여 반도체 웨이퍼의 스트리트를 개구하는 공정,
(c) SF6 플라즈마에 의해 반도체 웨이퍼를 상기 스트리트에서 분단하여 반도체 칩으로 개편화하는 플라즈마 다이싱 공정, 및,
(d) O2 플라즈마에 의해 상기 마스크재 층을 제거하는 애싱 공정.
본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프가 적용되는 상기 반도체 칩의 제조 방법은, 상기 공정(d) 후, 하기 공정(e)를 포함하는 것이 바람직하다. 또 하기 공정(e)를 포함하는 경우, 당해 공정(e) 후, 하기 공정(f)를 더 포함하는 것이 바람직하다.
(e) 웨이퍼 고정 테이프로부터 반도체 칩을 픽업하는 공정
(f) 픽업한 반도체 칩을 다이본딩 공정으로 이행하는 공정
본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프는, 기재 필름과, 점착제 층과, 박리 필름과, 마스크재 층과, 박리 라이너를, 이 순으로 가진다.
본 발명에 있어서, 상기 기재 필름과, 상기 점착제 층과, 상기 박리 필름과 상기 마스크재 층과의 적층체를 「마스크 일체형 표면 보호 테이프」라고 하는 일이 있다.
또, 상기 기재 필름과 상기 점착제 층과의 적층체를 「표면 보호 테이프」라고 하는 일이 있다. 즉, 본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프는, 표면 보호 테이프의 점착제 층 상에, 박리 필름, 마스크재 층, 및 박리 라이너가 더 마련된 적층 구조의 테이프이다.
본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프에 있어서, 적어도 마스크재가 감압형인 것이 바람직하고, 감압형으로서 또 방사선 경화형(즉, 방사선 조사에 의해 경화하는 특성을 가지는 것)인 것이 보다 바람직하고, 마스크재가 방사선 경화형이고, 점착제가 감압형인 것이 더욱더 바람직하다. 점착제는, 감압형 또한 방사선 경화형이더라도 좋다.
마스크재가 방사선 경화형인 경우, 상기 공정(a)와 상기 공정(b) 사이에, 마스크 일체형 표면 보호 테이프에 방사선을 조사하여, 마스크재를 경화시키는 공정(ab)를 포함하는 것이 바람직하다. 마스크재를 방사선 조사에 의해 경화시켜 경화 마스크재 층으로 하면, 경화 마스크재 층과 박리 필름과의 층간 박리력이 저하하고, 기재 필름, 점착제 층 및 박리 필름의 적층체를 마스크재 층으로부터 보다 박리하기 쉬워진다.
본 발명에 있어서, 점착제 층은, 점착제 조성물의 도공층을 의미하고, 점착제 층에 함유되는 점착제가 점착력 또는 응집력을 발휘하고 있는 상태에 있다. 점착제 조성물에 후술하는 가교제가 함유되어 있는 경우에는, 점착제 조성물중의 성분이 반응하여, 점착력 및 응집력을 발휘한 상태에 있다. 또, 점착제가 방사선 경화형인 경우, 점착제 층은, 후술하는 방사선 중합성 화합물 또는 방사선 경화형 점착제의 중합 경화하고 있지 않는 상태에 있다. 방사선 조사에 의한 점착제 중합 경화 후의 점착제 층을, 경화 점착제 층이라고 한다.
본 발명에 있어서, 마스크재 층은, 마스크재 조성물의 도공층을 의미하고, 마스크재 층에 함유되는 점착제가 점착력 또는 응집력을 발휘하고 있는 상태에 있다. 마스크재 조성물에 후술하는 가교제가 함유되어 있는 경우에는, 마스크재 조성물중의 성분이 반응하여, 점착력 및 응집력을 발휘한 상태에 있다. 또, 마스크재가, 방사선 경화형인 경우에는, 마스크재 층은, 후술하는 방사선 중합성 화합물 또는 방사선 경화형 점착제의 중합 경화하고 있지 않은 상태에 있다. 방사선 조사에 의한 마스크재 중합 경화 후의 점착제 층을, 경화 마스크재 층이라고 한다.
본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프를 이용한 반도체 칩의 제조 방법(이하, 단지 「본 발명이 적용되는 제조 방법」이라고 한다.)에 대하여, 그 바람직한 실시형태를, 도면을 참조하여 이하에 설명하겠지만, 본 발명은, 본 발명에서 규정되는 것 이외는 하기 실시형태에 한정되는 것은 아니다. 또, 각 도면에 도시되는 형태는, 본 발명의 이해를 용이하게 하기 위한 모식도이고, 각부재의 사이즈, 두께, 내지는 상대적인 대소 관계 등은 설명의 편의상 대소를 바꾸고 있는 경우가 있고, 실제 관계를 그대로 도시하는 것은 아니다. 또, 본 발명에서 규정하는 사항 이외는 이들 도면에 도시된 외형, 형상에 한정되는 것도 아니다.
본 발명이 적용되는 제조 방법의 바람직한 실시형태는, 하기에 나타내는 제1 및 제2 실시형태로 분류할 수가 있다.
＜제1 실시형태[도 1∼도 6]＞
본 발명이 적용되는 제조 방법의 제1 실시형태를 도 1∼도 6을 참조하여 설명한다.
도 1에 도시하는 바와 같이, 본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프(101)는, 기재 필름(3aa), 점착제 층(3ab), 박리 필름(3ac), 마스크재 층(3b), 및 박리 라이너(3c)를 가진다. 박리 라이너 부착 마스크 일체형 표면 보호 테이프(101)로부터, 박리 라이너(3c)를 박리하여 마스크 일체형 표면 보호 테이프(3)로 한다. 이 때, 박리 라이너 부착 마스크 일체형 표면 보호 테이프(101)에 있어서, 박리 필름(3ac)과 마스크재 층(3b) 사이의 박리력보다 박리 라이너(3c)와 마스크재 층(3b) 사이의 박리력이 작다.
반도체 웨이퍼(1)는, 그의 표면(S)에 반도체 소자의 회로 또는 범프 등이 형성되고 요철을 가지는 패턴면(2)을 가지고 있다(도 2a 참조). 이 패턴면(2)에, 기재 필름(3aa), 점착제 층(3ab), 박리 필름(3ac) 및 마스크재 층(3b)을 가지는 마스크 일체형 표면 보호 테이프(3)를 첩합하고(도 2b 참조), 패턴면(2)이 마스크 일체형 표면 보호 테이프(3)로 피복된 반도체 웨이퍼(1)를 얻는다(도 2c 참조).
패턴면(2)에 마스크 일체형 표면 보호 테이프(3)를 첩합할 때에, 박리 라이너 부착 마스크 일체형 표면 보호 테이프(101)로부터 박리 라이너(3c)를 박리한다. 이 때, 박리 라이너 부착 마스크 일체형 표면 보호 테이프(101)는, 후술하는 박리력의 관계를 가지고 있기 때문에, 마스크재 층이 박리 라이너에 부착하여 박리 필름으로부터 박리되는 것을 방지할 수 있다. 또, 박리 라이너를 박리해도, 마스크재 층의 표면에 박리 자국(跡)이 잔존하지 않는다. 따라서, 마스크재 층의 표면은 평탄하게 되어 있고, 후술하는 바와 같이, 패턴면(2)과 마스크재 층과의 높은 밀착성을 실현할 수 있다(도 2c). 이 작용 효과는, 후술하는 바와 같이, 추종성(追從性)이 우수한 재료로 마스크재 층을 형성한 경우에도, 마찬가지로 얻어진다.
본 발명에 있어서, 박리 라이너의 박리 방법은, 특별히 한정되지 않고, 공지의 방법을 적용할 수 있다.
다음에, 반도체 웨이퍼(1)의 이면(B)을 웨이퍼 연삭 장치(M1)로 연삭하여, 반도체 웨이퍼(1)의 두께를 얇게 한다(도 3a 참조). 그 연삭한 이면(B)에는 웨이퍼 고정 테이프(4)를 첩합하여(도 3b 참조), 링 프레임(F)에 지지 고정한다(도 3c 참조).
반도체 웨이퍼(1)로부터 마스크 일체형 표면 보호 테이프(3)의 기재 필름, 점착제 층 및 박리 필름의 적층체(3a)를 박리함과 동시에 그 마스크재 층(3b)은 반도체 웨이퍼(1)에 남기고(도 4a 참조), 마스크재 층(3b)을 노출시킨다(도 4b 참조). 이 때, 마스크 일체형 표면 보호 테이프(3)에 있어서, 마스크재 층(3b)과 박리 필름(3ac) 사이의 박리력은, 마스크재 층(3b)과 반도체 웨이퍼의 패턴면(2) 사이의 박리력보다도 작다.
마스크재 층의, 기재 필름과 반대측 표면은, 미사용시에는 박리 라이너에 대한 박리력은 상기 관계를 만족시키고 있지만, 반도체 웨이퍼에 첩합 후에는 표면(S)에 대한 박리력은 역(逆)의 관계를 만족시키는 특성을 가진다.
박리 필름(3ac)의, 마스크재 층(3b)과 접촉하는 표면은 후술하는 바와 같이 박리 처리가 되어 있는데 반해, 패턴면(2)은 박리 처리되어 있지 않다. 따라서, 마스크재 층은, 박리 필름(3ac)보다도 패턴면(2)과 강대(强大)한 밀착력으로 밀착되어 있고, 그 결과, 상술한 박리력의 관계를 만족시키게 된다.
이와 같이, 본 발명에서는, 마스크재 층(3b)이 접하는 면의 상태(박리 처리의 유무) 등에 따라, 박리하는 부재와의 박리력을 제어하고, 박리하는 부재를 적시에 선택적으로 또한 마스크재 층의 형상 또는 표면 상태를 해치는 일없이, 박리할 수가 있다.
이것에 의해, 상기 2개의 박리 조작이 가능하게 된다.
그리고, 표면(S) 측으로부터 패턴면(2)에 격자모양 등으로 적당히 형성된 복수의 스트리트(도시하지 않음)에 대하여 CO2 레이저(L)를 조사하여, 마스크재 층(3b)의 스트리트에 상당하는 부분을 제거하고, 반도체 웨이퍼의 스트리트를 개구한다(도 4c 참조).
다음에, 표면(S) 측으로부터 SF6 가스의 플라즈마(P1)에 의한 처리를 행하여 스트리트 부분에서 드러나게 된 반도체 웨이퍼(1)를 에칭하고(도 5a 참조), 개개의 칩(7)으로 분할하여 개편화한다(도 5b 참조), 그 다음에 O2 가스의 플라즈마(P2)에 의하여 애싱을 행하여(도 5c 참조), 표면(S)에 남은 마스크재 층(3b)을 없앤다(도 6a 참조). 그리고 마지막으로 개편화된 칩(7)을 핀(M2)에 의해 밀어 올리고 콜릿(M3)에 의해 흡착하여 픽업한다(도 6b 참조).
여기서, SF6 가스를 이용한 반도체 웨이퍼의 Si의 에칭 프로세스는 BOSCH 프로세스라고도 불리고, 노출된 Si와, SF6을 플라즈마화하여 생성한 불소 원자를 반응시키고, 사불화 규소(SiF4)로서 제거하는 것이고, 리액티브 이온 에칭(RIE)이라고도 불린다. 한편, O2 플라즈마에 의한 제거는, 반도체 제조 프로세스 중에서는 플라즈마 클리너로서도 이용되는 방법으로 애싱(회화(灰化))이라고도 불리고, 유기물 제거의 방법의 하나이다. 반도체 디바이스 표면에 남은 유기물 잔재를 클리닝하기 위하여 행해진다. 플라즈마화하여 생성한 산소 원자와 마스크재 성분의 탄소 원자를 반응시키고, 이산화 탄소 가스(CO2) 등으로서 제거하는 것이다. 또한, 플라즈마(P1)는 마스크재 층을 제거할 수 있다면, SF6의 플라즈마 이외의 플라즈마(예를 들면, 사불화 탄소(CF4)의 플라즈마)를 사용할 수도 있다. 또, P2는 상기 애싱이 가능하면, O2의 플라즈마 이외의 플라즈마를 사용할 수도 있다.
＜제2 실시형태[도 7]＞
본 실시형태에서는 제1 실시형태에 있어서의 기재 필름, 점착제 층 및 박리 필름의 적층체(3a)를 박리하는 공정 전에, 마스크 일체형 표면 보호 테이프(3)에 자외선 등의 방사선을 조사하여 마스크재 층을 경화시키는 공정(ab)을 포함하는 점에서 제1 실시형태와 다르다. 그 밖의 공정은 제1 실시형태와 동일하다.
즉, 반도체 웨이퍼(1)의 표면(S) 측에는 마스크 일체형 표면 보호 테이프(3)를 첩합하고, 반도체 웨이퍼(1)의 연삭한 이면(B) 측에는 웨이퍼 고정 테이프(4)를 첩합하고, 링 프레임(F)에 지지 고정한(도 3c, 도 7a 참조) 후, 표면(S) 측으로부터 마스크 일체형 표면 보호 테이프(3)를 향해 자외선(UV)을 조사한다(도 7b 참조). 그리고, 마스크 일체형 표면 보호 테이프(3)의 마스크재 층(3b)을 경화시킨 후, 기재 필름, 점착제 층 및 박리 필름의 적층체(3a)를 없애서(도 7c 참조) 마스크재 층(3b)을 드러나게 한다. 그리고 레이저(L)에 의해 스트리트에 상당하는 부분의 마스크재 층(3b)을 절제하는 공정으로 옮긴다.
본 실시형태에 있어서는, 상술한 바와 같이, 박리력의 적시 변경에 더하여, 적층체(3a)를 박리하기 전에, 마스크재 층을 경화 마스크재 층으로 한다. 이것에 의해, 경화 마스크재 층에 의해 박리력을 더욱더 저하시키고, 상술한 박리력에 의한 선택적 박리성을 보강할 수가 있다. 따라서, 제2 실시형태에 이용하는, 본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프는, 본 발명의 효과를 더욱더 높은 수준으로 실현할 수 있다.
본 실시형태에서 이용하는 박리 라이너 부착 마스크 일체형 표면 보호 테이프는, 제1 실시형태에서 나타낸 박리 라이너 부착 마스크 일체형 표면 보호 테이프(101) 중에서도 자외선 등의 방사선으로 경화 가능한 재질을 마스크재 층(3b)에 이용한 것이다.
마스크재 층(3b)을 자외선 등의 방사선으로 경화시키는 것에 의해, 마스크재 층의 표면 상태를 보다 좋은 상태로 유지하여, 기재 필름, 점착제 층 및 박리 필름의 적층체(3a)와 마스크재 층(3b)과의 박리가 가능하다.
이하, 상기 제1 실시형태 및 제2 실시형태에 이용하는 재료 등에 대하여 아울러 설명한다.
또한, 이들 실시형태에 이용하는 장치 및 재료 등은, 특별히 언급이 없는 한, 종래부터 반도체 웨이퍼의 가공에 이용되고 있는 통상의 장치 및 재료 등을 사용할 수 있고, 그 사용 조건도 통상의 사용 방법의 범위 내에서 목적에 따라 적당히 설정, 호적화할 수가 있다. 또, 각 실시형태에서 공통된 재질, 구조, 방법, 효과 등에 대하여는 중복 기재를 생략한다.
하기에서 설명하는 재료는, 본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프 모두에 적용 가능한 재료이고, 박리 라이너 부착 마스크 일체형 표면 보호 테이프를 상기 방법에 이용하는 경우에 한정하여 적용되는 재료는 아니다.
반도체 웨이퍼(1)는, 한면(片面)에 패턴면(2)을 가지는 실리콘 웨이퍼 등이고, 패턴면(2)은, 반도체 소자의 회로 등이 형성된 면으로서, 평면시(平面視)에 있어서 스트리트를 가진다.
본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프(101)는, 기재 필름(3aa) 상에 점착제 층(3ab)이 마련되고, 점착제 층(3ab) 상에 박리 필름(3ac)이 마련되고, 박리 필름(3ac) 상에 마스크재 층(3b)이 마련되고, 또 마스크재 층(3b) 상에 박리 라이너(3c)가 마련된 구성을 가지고, 패턴면(2)을 보호하는 기능을 가진다. 즉, 후공정인 공정(a)에서의 반도체 웨이퍼의 이면의 연삭 공정(이하, 웨이퍼 박막화 공정이라고도 한다)에서는 패턴면(2)으로 반도체 웨이퍼(1)를 지지하여 반도체 웨이퍼의 이면이 연삭되기 때문에, 마스크 일체형 표면 보호 테이프(3)는 이 연삭시의 부하에 견딜 필요가 있다. 그 때문에, 마스크 일체형 표면 보호 테이프(3)는 단순한 레지스트 막 등과는 달리, 패턴면의 요철을 흡수할 만큼의 두께가 있어, 그 압압 저항은 낮고, 또 연삭시의 더스트나 연삭수 등의 침입이 일어나지 않도록 웨이퍼 표면에 밀착 가능한 만큼의 밀착성이 높은 것이다.
기재 필름(3aa)은, 플라스틱이나 고무 등으로 이루어지고, 예를 들면 폴리에틸렌(저밀도 폴리에틸렌(LDPE)을 포함한다), 폴리프로필렌, 에틸렌－프로필렌 공중합체 등의 폴리올레핀 수지, 폴리부텐－1, 폴리－4－메틸펜텐－1, 에틸렌－초산 비닐 공중합체(EVA), 에틸렌－아크릴산 공중합체, 아이오노머 등의 α－올레핀의 단독 중합체 또는 공중합체, 혹은 이들의 혼합물, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트, 폴리페닐렌 설파이드, 폴리에테르 이미드, 폴리이미드, 폴리카보네이트, 폴리메틸 메타크릴레이트, 폴리우레탄, 스티렌－에틸렌－부텐－ 혹은 펜텐계 공중합체 등의 단체(單體) 혹은 2종 이상을 혼합시킨 것, 또 이들에 이들 이외의 수지나 충전재, 첨가제 등이 배합된 수지 조성물을 그 재질로서 들 수 있고, 요구 특성에 따라 임의로 선택할 수가 있다.
기재 필름(3aa)은, 단층 구조이더라도 복층 구조이더라도 좋다.
기재 필름(3aa)은, 폴리올레핀 수지로 이루어지는 층을 가지는 것이 바람직하다. 이 경우에 있어서, 기재 필름(3aa)은 폴리올레핀 수지층으로 이루어지는 단층이라도 좋고, 폴리올레핀 수지층과 다른 수지층으로 이루어지는 2층 또는 그 이상의 복층 구조이더라도 좋다. 예를 들면, 저밀도 폴리에틸렌으로 이루어지는 층과 에틸렌－초산 비닐 공중합체로 이루어지는 층의 적층체나, 폴리프로필렌으로 이루어지는 층과 폴리에틸렌 테레프탈레이트로 이루어지는 층의 적층체를 들 수 있다. 또, 폴리에틸렌 테레프탈레이트 및 폴리에틸렌 나프탈레이트는 호적한 재질의 하나이다.
후술하는 바와 같이, 웨이퍼 박막화 공정 후에, 기재 필름, 점착제 층 및 박리 필름의 적층체를 박리하지만, 이 때, 히트 실(heat seal)을 기재 필름 배면에 가열 라미네이트에 의해 첩부(貼付)하여 떼어내는 것이 일반적이다. 히트 실과의 밀착성의 관점으로부터, 기재 필름의, 점착제 층과는 반대측 면의 재질은, 저밀도 폴리에틸렌 또는 에틸렌－초산 비닐 공중합체인 것이 바람직하다. 즉, 기재 필름이, 단층 구조인 경우에는, 기재 필름의 재질이, 저밀도 폴리에틸렌 또는 에틸렌－초산 비닐 공중합체인 것이 바람직하고, 또, 기재 필름(3aa)이 복층 구조인 경우에는, 점착제 층에 접하는 면의 반대측 층의 재질이 저밀도 폴리에틸렌 또는 에틸렌－초산 비닐 공중합체인 것이 바람직하다.
기재 필름(3aa)의 두께는, 강도 특성, 신도 특성, 및 방사선 투과성의 관점으로부터 20∼200㎛가 바람직하고, 50∼170㎛가 보다 바람직하고, 80∼160㎛가 특히 바람직하다.
이들 기재 필름(3aa)은, 일반적인 압출법을 이용하여 제조할 수 있다. 기재 필름(3aa)을 여러 가지 수지를 적층하여 얻는 경우에는, 공압출법, 라미네이트법 등으로 제조된다. 이 때, 통상의 라미네이트 필름의 제법(製法)에 있어서 보통으로 행해지고 있는 바와 같이, 수지와 수지 사이에 접착층을 마련해도 좋다.
마스크 일체형 표면 보호 테이프를 웨이퍼 박막화 공정의 부하에 견디는 것으로 하기 위하여, 점착제 층(3ab)은, 웨이퍼 박막화 공정에 있어서는 박리 필름(3ac) 및 기재 필름(3aa)과의 밀착성이 높은 것이 바람직하다. 한편, 웨이퍼 박막화 공정 후에 있어서는, 기재 필름(3aa)과 박리 필름(3ac)과 함께 마스크재 층과 박리되기 때문에, 점착제 층(3ab)은, 기재 필름(3aa) 및 박리 필름(3ac)과의 밀착력이 높은 것이 바람직하다(박리성이 낮은 것이 바람직하다).
점착제 층(3ab)에 함유되는 점착제에 대하여, 특별히 지정은 없지만, 오염성 등의 관점으로부터 아크릴계 점착제가 바람직하다. 여기서, 아크릴계 점착제란, (메타)아크릴계 중합체, 혹은 (메타)아크릴계 중합체와 가교제와의 혼합물을 의미한다.
(메타)아크릴계 중합체란, (메타)아크릴산 에스테르를 구성 성분으로서 가지는 중합체 혹은 공중합체, 혹은 이들의 혼합물을 의미한다. 이들 중합체 혹은 공중합체의 질량 평균 분자량은, 통상은 30만∼100만 정도이다. 상기 (메타)아크릴계 중합체의 전(全)모노머 성분 중, (메타)아크릴산 에스테르 성분의 비율은 70몰% 이상이 바람직하고, 80몰% 이상이 보다 바람직하고, 90몰% 이상이 더욱더 바람직하다. 또, (메타)아크릴계 중합체의 전모노머 성분 중, (메타)아크릴산 에스테르 성분의 비율이 100몰%가 아닌 경우, 잔부(殘部)의 모노머 성분은 (메타)아크릴로일기를 중합성기로 하여 중합한 형태로 존재하는 모노머 성분((메타)아크릴산 등)인 것이 바람직하다. 또, (메타)아크릴계 중합체의 전모노머 성분 중, 후술하는 가교제와 반응하는 관능기(예를 들면 히드록시기)를 가지는 (메타)아크릴산 에스테르 성분의 비율은, 1몰% 이상이 바람직하고, 2몰% 이상이 보다 바람직하고, 5몰% 이상이 보다 더 바람직하고, 10몰% 이상이 더욱 바람직하다. 또 당해 (메타)아크릴산 에스테르 성분의 비율은 35몰% 이하가 바람직하고, 25몰% 이하가 보다 바람직하다.
상기 (메타)아크릴산 에스테르 성분은, (메타)아크릴산 알킬 에스테르(알킬(메타)아크릴레이트라고도 한다)인 것이 바람직하다. 이 (메타)아크릴산 알킬 에스테르를 구성하는 알킬기의 탄소수는, 1∼20이 바람직하고, 1∼15가 보다 바람직하고, 1∼12가 더욱더 바람직하다.
점착제 층(3ab) 중의 (메타)아크릴계 중합체의 함유량(가교제와 반응하기 전의 상태로 환산한 함유량)은 80질량% 이상이 바람직하고, 90질량% 이상이 보다 바람직하고, 95∼99.9질량%가 더욱더 바람직하다.
가교제는, (메타)아크릴계 중합체가 가지는 관능기와 반응시켜 점착력 및 응집력을 발휘시키기 위하여 이용된다. 예를 들면, 1, 3－비스(N, N－디글리시딜 아미노메틸)시클로헥산, 1, 3－비스(N, N－디글리시딜 아미노메틸)톨루엔, 1, 3－비스(N, N－디글리시딜 아미노메틸)벤젠, N, N, N, N＇－테트라글리시딜－m－크실렌디아민, 에틸렌글리콜 디글리시딜에테르, 테레프탈산 디글리시딜에스테르 아크릴레이트 등의 분자중에 2개 이상의 에폭시기를 가지는 에폭시 화합물(이하, 「에폭시계 가교제」라고도 한다.), 2, 4－톨릴렌 디이소시아네이트, 2, 6－톨릴렌 디이소시아네이트, 1, 3－크실릴렌 디이소시아네이트, 1, 4－크실릴렌 디이소시아네이트, 디페닐 메탄－4, 4＇－디이소시아네이트, 헥사메틸렌 디이소시아네이트, 이소포론 디이소시아네이트 및 이들의 어덕트 타입 등의 분자중에 2개 이상의 이소시아네이트기를 가지는 이소시아네이트 화합물(이하, 「이소시아네이트계 가교제」라고도 한다.), 테트라메틸올－트리－β－아지리디닐 프로피오네이트, 트리메틸올－트리－β－아지리디닐 프로피오네이트, 트리메틸올 프로판－트리－β－아지리디닐 프로피오네이트, 트리메틸올 프로판－트리－β－(2－메틸아지리딘)프로피오네이트, 트리스－2, 4, 6－(1－아지리디닐)－1, 3, 5－트리아진, 트리스〔1－(2－메틸)－아지리디닐〕포스핀옥시드, 헥사〔1－(2－메틸)－아지리디닐〕트리포스퍼 트리아진 등의 분자중에 2개 이상의 아지리디닐기를 가지는 아지리딘 화합물(아지리딘계 가교제) 등을 들 수 있다.
가교제의 첨가량은, 원하는 점착력에 따라 설정하면 좋고, (메타)아크릴계 중합체 100질량부에 대하여 0.1∼5.0질량부가 적당하다.
점착제 층(3ab)에는, 비방사선 경화형인, 이른바 감압형의 점착제가 호적하게 이용된다. 이 감압형의 점착제로서는, 상술한, (메타)아크릴계 중합체와 가교제와의 혼합물을 호적하게 이용할 수가 있다.
상기 점착제 층(3ab)은, 후술하는 방사선 중합성 화합물로 이루어지는 점착제, 또는 방사선 경화형 점착제이더라도 좋다(즉, 방사선 경화형의 점착제 층으로 해도 좋다).
상기 점착제 층(3ab)은, 종래 공지의 점착 부여제, 연화제, 산화 방지제 등을 더 함유하고 있어도 좋다.
상기 점착제 층(3ab)으로서, 일본공개특허공보 특개2014－192204호의 단락 번호 0036∼0055에 기재되어 있는 형태를 채용하는 것도 바람직하다.
점착제 층(3ab)의 두께는, 패턴면(2)에 형성된 소자 등의 보호능을 보다 높이는 관점으로부터, 5∼100㎛가 바람직하다.
점착제 층의 형성 방법은, 특별히 한정되지 않고, 통상의 방법을 채용할 수 있다. 예를 들면, 점착제 조성물을 조제하고, 점착제 조성물을 도포 및 건조(예를 들면, 가열 건조)하여 형성할 수가 있다.
점착제 조성물은, 아크릴계 점착제, 아크릴계 점착제와 방사선 중합성 화합물로 이루어지는 점착제, 또는 방사선 경화형 점착제에, 필요에 따라 통상 이용되는 용제 등을 더하여 조제할 수가 있다.
박리 필름(3ac)의 재질은 특별히 한정되지 않고, 폴리에틸렌 테레프탈레이트, 폴리프로필렌 등을 이용할 수가 있다.
박리 필름(3ac)은, 한쪽측에 박리 처리면을 가진다. 박리 처리로서는, 실리콘계나 불소계 이형제 등을 필름모양으로 도포하는 것이 일반적이다. 여기서, 이형제의 종류나 도포하는 두께, 도포 방식 등을 조정하면, 마스크재 층과 박리 필름 사이의 박리력과 마스크재 층과 박리 라이너 사이의 박리력의 관계를 소정 상태로 할 수가 있다.
박리 필름(3ac)은, 박리 처리면에서 마스크재 층과 접하도록 배치된다.
박리 필름(3ac)의, 박리 처리면과 반대측 면은, 밀착 처리되어 있는 것이 바람직하다. 밀착 처리됨으로써, 점착제 층과 박리 필름 사이의 밀착성이 향상하여, 마스크재 층만이 선택적으로 박리되는 데 도움이 된다. 밀착 처리로서는, 코로나 처리를 들 수 있다.
박리 필름의 인장 탄성률은, 1.5GPa 이상이 바람직하다. 인장 탄성률이 1.5GPa 이상이면, 박막 연삭 후의 반도체 웨이퍼 자체의 휨을 억제하여, 핸들링 에러를 보다 저감할 수 있다. 인장 탄성률은, JIS　K　7127에 의해, 시험 속도 300㎜/min으로 측정할 수가 있다. 상기 인장 탄성률은, 박리 필름의 재료의 선택, 두께의 선택 등에 의해 적당히 설정할 수가 있다.
박리 필름의 두께는, 25∼75㎛가 바람직하다. 두께가 이 범위 내에 있으면, 반도체 웨이퍼 자체의 휨을 억제할 수 있고, 또 박리 필름의 박리력이 너무 커지는 것에 의한 칩 파괴를 억제할 수 있다.
박리 필름의 제조 방법은, 특별히 한정되지 않고, 통상의 방법을 채용할 수 있다. 예를 들면, 도포에 의해 제조할 수가 있다. 또, 시판품을 사용할 수도 있다.
마스크재 층(3b)은, SF6 플라즈마에 대하여 내성이 있고, 레이저 절단, O2 플라즈마에 의해 마스크재를 제거할 수 있는 것이 요구된다. 또, 패턴면의 요철을 흡수하여 패턴면과의 밀착성을 높이고, 패턴면을 보호하는 역할을 담당한다. 박리 라이너 부착 마스크 일체형 표면 보호 테이프로부터, 마스크재 층의 표면 상태를 유지하여 박리 라이너를 박리하기 위하여, 박리 필름과 마스크재 층 사이의 밀착성은 박리 라이너와 마스크재 층 사이의 밀착성보다 크다(박리성이 낮다). 마스크 일체형 표면 보호 테이프를 웨이퍼 박막화 공정의 부하에 견디는 것으로 하기 위하여, 마스크재 층(3b)은, 웨이퍼 박막화 공정에 있어서는 박리 필름(3ac)과의 밀착성이 높은 것이 바람직하다. 한편, 웨이퍼 박막화 공정 후에 있어서는, 웨이퍼 표면에 마스크재 층을 노출시켜 기재 필름, 점착제 층 및 박리 필름의 적층체를 박리하기 위하여, 마스크재 층과 박리 필름과의 밀착성은, 마스크재 층과 반도체 웨이퍼와의 밀착성에 대하여 낮은 것이 바람직하다(박리성이 높은 것이 바람직하다). 이러한 특성을 보다 높은 레벨로 실현하기 위하여, 마스크재 층(3b)에는 방사선 경화형 점착제 등을 채용하는 것이 바람직하다. 마스크재 층(3b)을 방사선 경화형 점착제 층 등으로 하는 것에 의해, 방사선 조사에 의하여 마스크재가 중합 경화하여 점착력이 저하하기 때문에, 웨이퍼 박막화 공정 후에 마스크재 층(3b)에 방사선을 조사하는 것에 의해 박리 필름(3ac)과의 강고한 밀착성이 해제되어 박리 필름(3ac)으로부터 간단하게 박리하는 것이 가능해진다(이 구체적 실시형태는 후술한다).
본 명세서에 있어서 「방사선」이란 자외선과 같은 광선이나 전자선과 같은 전리성 방사선의 쌍방을 포함하는 의미로 이용한다 . 본 발명에 이용하는 방사선은 자외선이 바람직하다.
마스크재 층은, 상술한 점착제 층에 이용할 수 있는 아크릴계 점착제, 상술한 점착제 층에 이용할 수 있는 아크릴계 점착제와 후술하는 방사선 중합성 화합물로 이루어지는 점착제, 또는 방사선 경화형 점착제를 함유하는 것이 바람직하고, 상술한 아크릴계 점착제와 후술하는 방사선 중합성 화합물로 이루어지는 점착제, 또는 방사선 경화형 점착제를 함유하는 것이 보다 바람직하다. 여기서, 마스크재 층(3b)이 (메타)아크릴계 점착제를 함유한다는 것은, (메타)아크릴계 중합체가 가교제와 반응한 상태로 존재하는 형태를 포함하는 의미이다.
마스크재 층에는, 비방사선 경화형인, 이른바 감압형의 점착제가 호적하게 이용된다. 이 감압형의 점착제로서는, 상술한 점착제 층에 이용할 수 있는 (메타)아크릴계 중합체와 가교제와의 혼합물을 호적하게 이용할 수가 있다. (메타)아크릴계 중합체와 가교제의 바람직한 예도 마찬가지이다.
또, 마스크재 층은, 제2 실시형태의 경우는, 방사선 경화형인 것이 바람직하다. 방사선 경화형인 점착제로서는, 상술한 아크릴계 점착제와 후술하는 방사선 중합성 화합물로 이루어지는 점착제, 또는 방사선 경화형 점착제를 호적하게 이용할 수가 있다.
상술한, 아크릴계 점착제와 방사선 중합성 화합물로 이루어지는 점착제에 대하여 설명한다.
마스크재 층에 이용하는 아크릴계 점착제의 바람직한 범위 등은, 상술한 점착제 층에 이용할 수 있는 아크릴계 점착제와 동일하다.
상기 방사선 중합성 화합물로서는, 방사선의 조사에 의하여 중합할 수 있는, 분자내에 광중합성 탄소－탄소 이중 결합을 적어도 2개 이상 가지는 저분자량 화합물이 널리 이용된다. 구체적으로는, 트리메틸올프로판 트리아크릴레이트, 테트라 메틸올메탄 테트라아크릴레이트, 펜타에리트리톨 트리아크릴레이트, 펜타에리트리톨 테트라아크릴레이트, 디펜타에리트리톨모노히드록시 펜타아크릴레이트, 디펜타에리트리톨 헥사아크릴레이트, 1, 4－부틸렌글리콜 디아크릴레이트, 1, 6－헥산디올 디아크릴레이트, 폴리에틸렌글리콜 디아크릴레이트나, 올리고에스테르 아크릴레이트 등의 아크릴레이트계 화합물을 널리 적용 가능하다.
또, 상기 아크릴레이트계 화합물 외에, 우레탄 아크릴레이트계 올리고머를 이용할 수도 있다. 우레탄 아크릴레이트계 올리고머는, 폴리에스테르형 또는 폴리에테르형 등의 폴리올 화합물과, 다가 이소시아네이트 화합물(예를 들면, 2, 4－톨릴렌 디이소시아네이트, 2, 6－톨릴렌 디이소시아네이트, 1, 3－크실릴렌 디이소시아네이트, 1, 4－크실릴렌 디이소시아네이트, 디페닐 메탄 4, 4－디이소시아네이트 등)을 반응시켜 얻어지는 말단 이소시아네이트 우레탄 프레폴리머에, 히드록시기를 가지는 아크릴레이트 혹은 메타크릴레이트(예를 들면, 2－히드록시에틸 아크릴레이트, 2－히드록시에틸 메타크릴레이트, 2－히드록시프로필 아크릴레이트, 2－히드록시프로필 메타크릴레이트, 폴리에틸렌글리콜 아크릴레이트, 폴리에틸렌글리콜 메타크릴레이트 등)를 반응시켜 얻어진다.
아크릴계 점착제와 방사선 중합성 화합물로 이루어지는 점착제중의 아크릴계 점착제와 방사선 중합성 화합물과의 배합비로서는, 아크릴계 점착제 100질량부에 대하여 방사선 중합성 화합물을 50∼200질량부, 바람직하게는 50∼150질량부의 범위에서 배합되는 것이 바람직하다. 이 배합비의 범위인 경우, 방사선 조사 후에 마스크재 층의 점착력을 크게 저하시키는 것이 가능해진다.
상술한 방사선 경화형 점착제에 대하여 설명한다.
방사선 경화형 점착제로서, 상기 (메타)아크릴계 중합체 자체를 방사선 중합성으로 한, 방사선 중합성 (메타)아크릴계 중합체를 이용하는 것도 바람직하다. 이 경우에 있어서, 방사선 경화형 점착제는 가교제를 포함하고 있어도 좋다. 가교제로서는, 점착제 층에 이용할 수 있는 가교제를 사용할 수가 있다.
방사선 중합성 (메타)아크릴계 중합체는, 중합체의 분자중에, 방사선, 특히 자외선 조사로 중합 반응하는 것이 가능한 반응성 기를 가지는 중합체이다. 이와 같은 반응성 기로서는, 에틸렌성 불포화기 즉, 탄소－탄소 이중 결합(에틸렌성 불포화 결합)을 가지는 기가 바람직하다. 이러한 기의 예로서, 비닐기, 알릴기, 스티릴기, (메타)아크릴로일 옥시기, (메타)아크릴로일 아미노기 등을 들 수 있다.
상기 반응성 기의 중합체중으로의 도입은, 예를 들면, 히드록시기를 가지는 중합체와, 히드록시기와 반응하는 기(예를 들면, 이소시아네이트기)를 가지고, 또한 상기 반응성 기를 가지는 화합물〔(대표적으로는, 2－(메타)아크릴로일 옥시에틸 이소시아네이트〕를 반응시키는 것에 의해 행할 수가 있다.
마스크재 층(3b)을 구성하는, 측쇄에 에틸렌성 불포화 결합을 가지는 (메타)아크릴계 중합체를 구성하는 모노머 성분 중에는, 알콜부의 탄소수가 8∼12인 (메타)아크릴산 알킬 에스테르 성분이 포함되는 것이 바람직하다. 측쇄에 에틸렌성 불포화 결합을 가지는 (메타)아크릴계 중합체를 구성하는 모노머 성분 중, 알콜부의 탄소수가 8∼12인 (메타)아크릴산 알킬 에스테르 성분의 비율은, 45∼85몰%가 바람직하고, 50∼80몰%가 보다 바람직하다.
여기서, (메타)아크릴산 알킬 에스테르 성분의 「알콜부」란, 에스테르 결합을 형성하고 있는 알콜에서 유래하는 구조를 의미한다(이것에 반해, (메타)아크릴산 알킬 에스테르 성분 중, (메타)아크릴산 유래의 구조를 산부라고 부른다). 예를 들면, (메타)아크릴산 알킬 에스테르 성분이 2－에틸헥실 아크릴레이트 성분인 경우, 알콜부는 2－에틸헥산올 유래의 구조, 산부는 아크릴산 유래의 구조이고, 알콜부의 탄소수는 8로 된다. 또, (메타)아크릴산 알킬 에스테르 성분이 라우릴 아크릴레이트 성분인 경우, 알콜부는 1－도데칸올 유래의 구조, 산부는 아크릴산 유래의 구조이고, 알콜부의 탄소수는 12로 된다.
또, 방사선에 의해 마스크재 층(3b)을 중합 경화시키는 경우에는, 방사선 중합 개시제, 예를 들면 이소프로필 벤조인에테르, 이소부틸 벤조인에테르, 벤조페논, 미힐러케톤(Michler's ketone), 클로로티오크산톤, 벤질 메틸 케탈, α－히드록시 시클로헥실 페닐 케톤, 2－히드록시메틸 페닐 프로판 등을 이용할 수가 있다. 이들중 적어도 1종류를 마스크재 층에 첨가하는 것에 의해, 효율좋게 중합 경화를 진행시킬 수가 있다.
상기 마스크재 층(3b)은, 광 증감제, 종래 공지의 점착 부여제, 연화제, 산화 방지제 등을 더 함유하고 있어도 좋다.
상기 마스크재 층(3b)으로서, 일본공개특허공보 특개2014－192204호의 단락 번호 0036∼0055에 기재되어 있는 형태를 채용하는 것도 바람직하다.
또, 마스크재 층(3b)은 불소계 이형제를 함유하는 것도 바람직하다. 불소계 이형제로서는, 예를 들면, 메가팩(MEGAFACE)(상품명, DIC 주식회사제)을 들 수가 있다.
마스크재 층의 25℃에 있어서의 저장 탄성률은, 10만 Pa 미만이 바람직하고, 8만 Pa 미만이 특히 바람직하다. 저장 탄성률이, 10만 Pa 미만이면, 요철면이 있는 웨이퍼에 대하여, 틈새 없이 마스크재가 밀착 가능하게 되므로 바람직하다.
저장 탄성률은, 이하의 방법에 의해 측정할 수가 있다.
저장 탄성률에 대하여는, 전단(shear) 방식의 점탄성 장치(레오메트릭스제, ARES)에 의해, 주파수 1㎐, 25℃의 조건에서 측정할 수가 있다. 시험편은, 마스크 제 층을 적층하여, 두께 약 2㎜, 직경 8㎜의 원통형으로 한 것을 이용한다.
저장 탄성률은, 점착제의 종류, 점착제에 함유하는 성분의 종류, 함유량 등으로 설정할 수 있다.
또, 마스크재 층(3b)의 두께는, 첩합하는 반도체 웨이퍼의 패턴면의 요철의 높이보다 큰 것이 바람직하다. 반도체 웨이퍼에 충분히 추종하지 않으면, 공기가 마스크재 층과 반도체 웨이퍼 사이에 남아 버려, 플라즈마 처리의 진공 공정시에 마스크가 파괴되는 일이 있다. 또, 반도체 웨이퍼에 충분히 추종하지 않으면, 반도체 웨이퍼가 연삭수에 의해 오염되어, 양품률의 저하로 이어지는 일이 있다.
마스크재 층의 두께는, 특별히 제한되지 않지만, 반도체 웨이퍼의 패턴면의 요철의 최대 높이＋(0∼50)㎛가 바람직하고, 최대 높이＋(0∼30)㎛가 보다 바람직하고, 최대 높이＋(0∼10)㎛가 더욱더 바람직하다.
패턴면의 요철의 최대 높이는 특별히 제한되지 않지만, 50㎛ 이상이 바람직하다.
본 발명의 설명에 있어서, 요철의 최대 높이란, 볼록부 중의 최고부로부터 웨이퍼 표면까지의 거리, 및 오목부 중의 최심부(最深部)로부터 반도체 웨이퍼 표면까지의 거리 중의, 최대치를 의미한다.
마스크재 층의 마스크재는, 기재 필름, 점착제 층 및 박리 필름의 적층체를 마스크재 층으로부터 표면 상태를 유지하여 선택적으로 박리하는 관점으로부터, 방사선 경화형이 바람직하고, 자외선 경화형이 보다 바람직하다.
마스크재 층의 형성 방법은, 특별히 한정되지 않고, 통상의 방법을 채용할 수 있다. 예를 들면, 마스크재 조성물을 조제하고, 마스크재 조성물을 도포 및 건조(가열 건조를 포함한다)하여 형성할 수가 있다.
마스크재 조성물은, 상기의 아크릴계 점착제, 상술한 아크릴계 점착제와 방사선 중합성 화합물로 이루어지는 점착제, 또는 상술한 방사선 경화형 점착제에, 필요에 따라 통상 이용되는 용제 등을 더하여 조제할 수가 있다.
박리 라이너의 재질은 특별히 한정되지 않고, 폴리에틸렌 테레프탈레이트, 폴리프로필렌 등을 이용할 수가 있다.
박리 라이너는, 한면에 박리 처리면을 가진다. 박리 처리로서는, 상술한 박리 필름과 마찬가지의 처리를 들 수 있다. 박리 라이너는, 박리 처리면에서 마스크재 층과 접하도록 배치된다. 여기서, 이형의 종류나 도포하는 두께, 도포 방식 등을 조정하면, 마스크재 층과 박리 라이너 사이의 박리력과 마스크재 층과 박리 필름 사이의 박리력의 관계를 소정 상태로 할 수가 있다.
박리 라이너의 두께는, 25∼50㎛가 바람직하다.
박리 라이너의 제조 방법은, 특별히 한정되지 않고, 통상의 방법을 채용할 수 있다. 예를 들면, 도포에 의해 형성할 수가 있다. 또, 시판품을 사용할 수도 있다.
본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프의 각 층 사이의 박리력에 대하여 설명한다.
(박리 라이너 박리 전)
본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프에 있어서, 박리 필름(3ac)과 마스크재 층(3b) 사이의 박리력(P1)보다 박리 라이너(3c)와 마스크재 층(3b) 사이의 박리력(P2)이 작다(P1＞P2). 이들 박리력을 상기 관계로 하는 것에 의해, 박리 라이너 부착 마스크 일체형 표면 보호 테이프로부터, 마스크재 층(3b)의 표면 상태를 유지하여, 박리 라이너(3c)를 박리할 수가 있다.
박리 필름(3ac)과 마스크재 층(3b) 사이의 박리력(P1)과 박리 라이너(3c)와 마스크재 층(3b) 사이의 박리력(P2)의 차(P1－P2)는, 박리 라이너(3c)를 박리했을 때에, 마스크재 층 표면을 그 표면 상태를 유지하여 노출시킬 수 있으면 특별히 한정되지 않는다. 상기 박리력의 차는, 0.01N/25㎜ 이상이 바람직하다.
박리력은, 23℃, 50%RH의 조건하, 박리 각도 90도, 박리 속도 50㎜/min로 측정한다. 그 밖의 조건은, JIS　Z　0237을 참조할 수가 있다.
마스크재 층(3b)과 박리 필름(3ac) 사이의 박리력(P1)은, 0.02N/25㎜ 이상, 1.0N/25㎜ 미만이 바람직하다. 박리력(P1)이, 0.02N/25㎜ 이상이면, 박리 라이너(3c)를 박리할 때, 박리 라이너(3c)와 마스크재 층(3b) 사이에서 선택적으로 박리하기 쉽다. 또, 1.0N/25㎜ 미만이면, 후술하는 기재 필름, 점착제 층 및 박리 필름의 적층체를 박리할 때, 마스크재 층의 표면 상태를 유지하여 마스크재 층(3b)을 반도체 웨이퍼에 남길 수가 있다.
(기재 필름, 점착제 층 및 박리 필름의 적층체의 박리시)
마스크재 층(3b)과 박리 필름(3ac) 사이의 박리력(P1)은, 마스크재 층(3b)과 반도체 웨이퍼의 패턴면(2) 사이의 박리력(P3)보다도 작다(P1＜P3).
이와 같은 관계로 함으로써, 공정(b)에 있어서 마스크 일체형 표면 보호 테이프로부터, 마스크재 층(3b)의 표면 상태를 유지하여 노출시켜, 기재 필름, 점착제 층 및 박리 필름의 적층체를 박리할 수가 있다.
박리력은, 상술한 방법으로 측정할 수가 있다.
(제2 실시형태에 있어서 마스크재가 방사선 경화형인 경우)
본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프가, 마스크재 층(3b)에 방사선 경화형 점착제 등을 이용하고 있고, 웨이퍼 박막화 공정 후, 방사선 조사에 의해 마스크재 층(3b)을 경화시키는 경우에는, 방사선 조사에 의한 경화 전에는, 마스크재 층(3b)과 박리 필름(3ac) 사이의 박리력(P1)과 마스크재 층(3b)과 반도체 웨이퍼의 패턴면(2) 사이의 박리력(P3)의 관계는 제1 실시형태와 다르게 되어 있어도 좋다. 예를 들면, 방사선 조사에 의한 경화 전에 있어서, 마스크재 층(3b)과 반도체 웨이퍼의 패턴면(2) 사이의 박리력(P3), 및, 마스크재 층(3b)과 박리 필름(3ac) 사이의 박리력(P1)이 0.2N/25㎜ 이상인 것이 바람직하다. 그리고, 방사선 조사에 의한 마스크재 층(3b)의 경화 후에 있어서는, 마스크재 층(3b)과 박리 필름(3ac) 사이의 박리력(P1)과 마스크재 층(3b)과 반도체 웨이퍼의 패턴면(2) 사이의 박리력(P3)의 관계는 제1 실시형태에 있어서의 관계로 된다. 예를 들면, 경화 마스크재 층과 박리 필름(3ac) 사이의 박리력이, 경화 마스크재 층과 반도체 웨이퍼의 패턴면(2) 사이의 박리력보다도 낮게 되는 것이 바람직하다.
여기서, 상기 박리력의 측정에 있어서, 자외선을 조사한 경우를 예로 들면, 자외선 조사 조건은, 자외선을 적산 조사량 500mJ/㎠로 되도록, 마스크 일체형 표면 보호 테이프 전체에, 당해 테이프의 기재 필름 측으로부터 조사하는 것을 말한다. 자외선 조사에는 고압 수은등을 이용한다.
박리력은, 상술한 방법으로 측정할 수가 있다.
마스크 일체형 표면 보호 테이프(박리 라이너 부착 마스크 일체형 표면 보호 테이프로부터 박리 라이너를 제거한 적층체)의 인장 탄성률은, 1GPa 이상이 바람직하다. 인장 탄성률이 1GPa 이상이면, 웨이퍼 박막화 공정 후에 반도체 웨이퍼 자체의 휨을 억제하여, 핸들링 에러를 보다 저감할 수 있다.
인장 탄성률은, JIS　K　7127에 의해, 시험 속도를 300㎜/min으로 하여 측정할 수가 있다.
본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프는, 범프 달린 반도체 웨이퍼에 이용할 수가 있다. 상기 박리력의 적시 변경이 가능해지고, 나아가서는 경화 마스크재 층이 채용 가능한 본 발명에 있어서는, 이들의 작용 기능을 해치는 일없이, 마스크재 층을 부드러운 재료(저장 탄성률이 낮은 재료)로 형성할 수가 있다. 이 경우에는, 박리 라이너 부착 마스크 일체형 표면 보호 테이프는 이하의 특징을 가지는 것이 바람직하다.
범프 달린 반도체 웨이퍼에의 대응 관점으로부터는, 마스크재 층(3b)의 두께는, 범프 높이보다 두꺼운 것이 바람직하다. 범프 달린 반도체 웨이퍼에는, 최대 높이 250㎛라고 하는 범프를 가지는 것도 있고, 또 범프 밀도가 높은 것도 있다. 저장 탄성률을 10만 Pa 미만으로 하는 것에 의해, 패턴면에 밀착하여 웨이퍼 박막화 공정에 있어서 공기나 연삭수의 침입을 방지하고, 또, 플라즈마 다이싱시에는 마스크재 층을, 표면 상태를 유지하여 노출시켜 마스크로 할 수가 있다.
웨이퍼 고정 테이프(4)는, 반도체 웨이퍼(1)를 보유지지(保持)하고, 플라즈마 다이싱 공정에 노출되어도 견딜 수 있는 플라즈마 내성이 필요하다. 또 픽업 공정에 있어서는 양호한 픽업성이나 경우에 따라 익스팬드성 등도 요구되는 것이다. 또 일반적으로 다이싱 테이프라고 칭해지는 종래의 플라즈마 다이싱 방식에서 이용되는 공지의 다이싱 테이프를 이용할 수가 있다. 또, 픽업 후의 다이본딩 공정으로의 이행을 용이하게 하기 위하여, 점착제 층과 기재 필름 사이에 다이본딩용 접착제를 적층한 다이싱 다이본딩 테이프를 이용할 수도 있다.
마스크재 층(3b)을 절단하는 레이저 조사에는, 자외선 또는 적외선의 레이저광을 조사하는 레이저 조사 장치를 이용할 수가 있다. 이 레이저 조사 장치는, 반도체 웨이퍼(1)의 스트리트를 따라 이동 자유롭게(自在) 레이저 조사부가 배치되어 있고, 마스크재 층(3b)을 제거하기 위하여 적절히 제어된 출력의 레이저를 조사할 수 있다. 그 중에서도 CO2 레이저는 수 W∼수십 W의 대출력을 얻는 것이 가능하고, 본 발명에 호적하게 이용할 수 있다.
웨이퍼의 절단을 위한 플라즈마 다이싱 및 마스크재 층 제거를 위한 플라즈마 애싱을 행하려면, 통상의 플라즈마 에칭 장치를 이용할 수가 있다. 플라즈마 에칭 장치는, 반도체 웨이퍼(1)에 대하여 드라이 에칭을 행할 수 있는 장치로서, 진공 챔버 내에 밀폐 처리 공간을 만들고, 고주파측 전극에 반도체 웨이퍼(1)가 탑재되고, 그 고주파측 전극에 대향하여 마련된 가스 공급 전극측으로부터 플라즈마 발생용 가스가 공급되는 것이 바람직하다. 고주파측 전극에 고주파 전압이 인가되면 가스 공급 전극과 고주파측 전극 사이에 플라즈마가 발생하기 때문에, 이 플라즈마를 이용한다. 발열하는 고주파측 전극 내에는 냉매를 순환시켜, 플라즈마의 열에 의한 반도체 웨이퍼(1)의 승온을 방지하는 것이 바람직하다.
본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프에 따르면, 플라즈마 다이싱에 있어서의 마스크 부여 기능을 가지기 때문에, 종래의 플라즈마 다이싱 프로세스에서 이용되고 있던 레지스트를 마련하기 위한 포토리소그래피 공정 등이 불필요해진다. 또, 마스크의 형성에, 인쇄나 전사 등의 고도의 위치맞춤이 요구되는 기술이 불필요하여 간단하게 반도체 웨이퍼 표면에 첩합할 수 있고, 레이저 장치에 의해 간단하게 마스크를 형성할 수 있다.
또, 마스크재 층(3b)을 플라즈마 애싱에 의해 제거할 수 있기 때문에, 플라즈마 다이싱을 행하는 장치와 동일한 장치로 마스크 부분의 제거를 할 수 있다. 이에 더하여, 패턴면(2)측(표면(S)측)으로부터 플라즈마 다이싱을 행하기 위해, 피킹 작업 전에 칩의 상하를 반전시킬 필요가 없다. 이들의 이유로 인해 설비를 간이화할 수 있고, 프로세스 코스트를 대폭 억제할 수가 있다.
또, 각 층의 박리력의 관계가 조정되고 있고, 마스크재 층을 필요에 따라 점착물질 잔존(糊殘)없이 노출시킬 수 있어, 작업 효율을 높일 수가 있다.
또, 본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프는, 범프 달린 반도체 웨이퍼를 이용하는 반도체 칩의 제조에도 적용할 수 있다. 게다가, 본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프의 마스크재 층을 범프를 포함하는 패턴면에 잘 추종하는 구성으로 할 수 있으므로, 범프 달린 반도체 웨이퍼의 균열, 반도체 웨이퍼의 두께 정밀도의 악화 등을 억제하면서 웨이퍼 박막화 공정을 효율좋게 행할 수가 있다.
상기 각 실시형태는 본 발명의 1예이고, 이러한 형태에 한정되는 것은 아니고, 본 발명의 취지에 반하지 않는 한도에 있어서, 각 프로세스에 있어서의 공지의 프로세스의 부가나 삭제, 변경 등을 할 수 있는 것이다.
[실시예]
이하, 실시예에 기초하여 본 발명을 더욱더 상세하게 설명하겠지만, 본 발명은 이것에 한정되는 것은 아니다.
[실시예 1]　박리 라이너 부착 마스크 일체형 표면 보호 테이프의 제작, 반도체 칩의 제조
＜박리 라이너 부착 마스크 일체형 표면 보호 테이프의 제작＞
하기의 순서에 따라, 도 1에 도시되는 박리 라이너 부착 마스크 일체형 표면 보호 테이프를 제조했다.
1) 점착제 조성물 A의 작성
메타크릴산 1.0mol%, 2－에틸헥실 아크릴레이트 78mol%, 2－히드록시에틸 아크릴레이트 21mol%를 혼합하고, 용액중에서 중합하는 것에 의해 질량 평균 분자량 70만의 (메타)아크릴계 중합체 용액을 얻었다.
이 (메타)아크릴계 중합체 용액에 해당 중합체 100질량부에 대하여, 가교제로서 콜로네이트 L(닛폰(日本) 폴리우레탄 코교(工業) 주식회사제, 이소시아네이트계 가교제)를 2.0질량부 배합하여 점착제 조성물 A를 얻었다.
2) 마스크재 조성물 A의 작성
메타크릴산 1.0mol%, 2－에틸헥실 아크릴레이트 78mol%, 2－히드록시에틸 아크릴레이트 21mol%를 혼합하고, 용액중에서 중합하는 것에 의해 질량 평균 분자량 70만의 (메타)아크릴계 중합체 용액을 얻었다.
얻어진 (메타)아크릴계 중합체 용액에 2－메타크릴로일옥시에틸 이소시아네이트(상품명：카렌즈 MOI, 쇼와 덴코(昭和電工) 주식회사제)를 첨가하여, (메타)아크릴계 중합체와 반응시킴으로써 이하의 물성의 방사선 중합성 (메타)아크릴계 중합체 용액을 얻었다. (질량 평균 분자량：70만, 이중 결합량：0.90meq/g, 수산기가：33.5mgKOH/g, 산가：5.5mgKOH/g, Tg：－68℃)
얻어진 방사선 중합성 (메타)아크릴계 중합체 용액에 해당 중합체 100질량부에 대하여, 가교제로서 콜로네이트 L을 0.25질량부, 방사선 중합 개시제로서 이르가큐아 184(BASF사제)를 5.0질량부 배합하여, 마스크재 조성물 A를 얻었다.
3) 박리 라이너 부착 마스크 일체형 표면 보호 테이프의 제작
상기 점착제 조성물 A를 박리 라이너(상품명：E7006, 두께：25㎛, 토요보(東洋紡) 주식회사제, 한면에 박리 처리면을 가진다)의 박리 처리면 상에 건조 후의 두께가 30㎛로 되도록 도공하고, 형성된 점착제 층을 두께 100㎛의 LDPE(저밀도 폴리에틸렌) 기재 필름에 첩합하고, 실온(25℃)에서 방치하고, 두께 155㎛의, 박리 라이너 부착 표면 보호 테이프를 얻었다.
상기에 있어서, 형성된 점착제 층은, (메타)아크릴계 중합체와 가교제가 반응한 상태에 있다.
별도로, 마스크재 조성물 A를 박리 필름(상품명：E7002, 두께 25㎛, 토요보 주식회사제, 한면에 박리 처리면을 가진다)의 박리 처리면 상에 건조 후의 두께가 60㎛로 되도록 도공했다. 얻어진 마스크재 층을, 박리 라이너(상품명：E7006, 두께：25㎛, 토요보 주식회사제, 한면에 박리 처리면을 가진다)의 박리 처리면에 붙여맞추고(張合), 실온(25℃)에서 방치함으로써, 두께 110㎛의 박리 라이너, 마스크재 층 및 박리 필름 일체물을 얻었다. 또한, 상기 박리 필름에 대하여는, 사전에, 박리 처리되어 있지 않은 면에 코로나 처리를 실시했다.
상기에 있어서, 형성된 마스크재 층은, 방사선 중합성 (메타)아크릴계 중합체와 가교제가 반응한 상태이고, 또한 방사선 조사에 의한 경화를 하고 있지 않은 상태에 있다.
그 후, 박리 라이너 부착 표면 보호 테이프의 박리 라이너를 벗기고, 박리 라이너, 마스크재 층 및 박리 필름 일체물의 코로나 처리가 실시된 박리 필름면에, 점착제 층을 붙임으로써, 총두께 240㎛의 박리 라이너 부착 마스크 일체형 표면 보호 테이프를 얻었다.
＜반도체 칩의 제조＞
라미네이터　DR8500Ⅲ(상품명：닛토 세이키(日東精機)(주)사제)를 이용하여, 스크라이브 라인(스트리트) 달린 실리콘 웨이퍼(직경 8인치, 두께 350㎛) 표면에, 상기에서 얻어진 박리 라이너 부착 마스크 일체형 표면 보호 테이프로부터, 박리 라이너만을 벗겨서 마스크 일체형 표면 보호 테이프로 하고, 첩합했다. 여기서, 마스크재 층을 남기고 박리 라이너만을 박리할 수 있는 것으로 인해, 박리 필름과 마스크재 층 사이의 박리력과 박리 라이너와 마스크재 층 사이의 박리력은 규정의 박리력 관계를 만족시키고 있는 것을 알 수 있었다.
그 후, 전자동 그라인더/폴리셔 장치　DGP8760(상품명：디스코(주)사제)를 이용하여, 상기 마스크 일체형 표면 보호 테이프를 첩합한 면과는 반대 면(실리콘 웨이퍼의 이면)을, 실리콘 웨이퍼의 두께가 50㎛로 될 때까지 연삭했다. 연삭 후의 실리콘 웨이퍼를, 웨이퍼 마운터　RAD－2700F(상품명：린텍(주)사제)을 이용하여, 실리콘 웨이퍼 이면측으로부터 다이싱 테이프 상에 마운트하고, 링 프레임으로 지지 고정했다. 또 마스크 일체형 테이프측으로부터 고압 수은 램프를 이용하여 500mJ/㎠의 자외선을 조사함으로써 마스크재 층과 박리 필름 사이의 박리력을 작게 하고, 기재 필름, 점착제 층 및 박리 필름의 적층체를 박리하고, 실리콘 웨이퍼 상에 경화 마스크재 층을 남겼다. 여기서, 경화 마스크재 층을 남기고 기재 필름, 점착제 층 및 박리 필름의 적층체만을 박리할 수 있는 것으로 인해, 자외선 조사 후에 있어서, 마스크재 층과 박리 필름 사이의 박리력과 마스크재 층과 웨이퍼 사이의 박리력이 규정의 박리력 관계를 만족시키는 것을 알 수 있었다.
다음에 CO2 레이저로 스크라이브 라인 상의 마스크재를 제거하고, 스크라이브 라인을 개구했다.
그 후, 플라즈마 발생용 가스로서 SF6 가스를 이용하고, 실리콘 웨이퍼를 15㎛/분의 에칭 속도로 5분간, 마스크재 층측으로부터 플라즈마 조사했다. 이 플라즈마 다이싱에 의해 실리콘 웨이퍼를 절단하여 개개의 칩으로 분할했다. 그 다음에 플라즈마 발생용 가스로서 O2 가스를 이용하고, 1.5㎛/분의 에칭 속도로 10분간 애싱을 행하여, 마스크재를 제거했다. 그 후, 다이싱 테이프측으로부터 자외선을 조사하고(조사량 200mJ/㎠), 다이싱 테이프의 점착력을 저감시켜, 칩을 픽업했다.
[실시예 2]　박리 라이너 부착 마스크 일체형 표면 보호 테이프의 제작, 반도체 칩의 제조
실시예 1의 박리 라이너 부착 마스크 일체형 표면 보호 테이프의 제작에 있어서, 박리 필름을 다른 박리 필름(상품명：E7004, 두께：25㎛, 토요보 주식회사제, 한면에 박리 처리면을 가진다)으로 한 것 이외는, 실시예 1과 마찬가지로 하여 실시예 2의 박리 라이너 부착 마스크 일체형 표면 보호 테이프를 얻었다.
이 박리 라이너 부착 마스크 일체형 표면 보호 테이프를 이용한 것 이외는, 실시예 1과 마찬가지로 하여, 반도체 칩의 제조를 행했다.
[비교예 1]　포토리소그래피 프로세스에 의한 마스크 형성, 표면 보호 테이프의 제작, 반도체 칩의 제조
＜마스크 달린 웨이퍼의 제작＞
레이저를 이용하여 칩 사이즈 10㎜×10㎜, 스크라이브 라인폭 70㎛의 8인치스크라이브 라인이 부가된 실리콘 웨이퍼(두께：350㎛)를 작성했다. 포지티브형 감광성 재료를 상기 스크라이브 라인이 부가된 실리콘 웨이퍼 상에 도포하고, 두께 10㎛의 레지스트 마스크재 층을 형성했다. 포토마스크를 이용하여 스크라이브 라인 상에만 자외선을 조사하고, 알칼리성의 현상액을 이용하여 스크라이브 라인 상의 레지스트 마스크재 층을 제거하고, 마스크 달린 웨이퍼를 제작했다.
＜박리 라이너 부착 감압형 표면 보호 테이프의 제작＞
KP－1909B(상품명, 닛폰(日本) 카바이드사제) 100질량부에 대하여, 가교제로서 콜로네이트 L(상품명, 닛폰 폴리우레탄 코교 주식회사제) 0.5질량부를 배합하여, 점착제 조성물을 얻었다.
이 점착제 조성물을 두께가 30㎛로 되도록 박리 라이너 상에 도공하고, 두께 100㎛ 두께의 LDPE(저밀도 폴리에틸렌) 필름의 코로나 처리면에 첩합하고, 두께 130㎛의 박리 라이너 부착 감압형 표면 보호 테이프를 얻었다.
＜반도체 칩의 제조＞
라미네이터 DR8500Ⅲ(상품명：닛토 세이키(주)사제)를 이용하여, 상기에서 조제한 마스크 달린 실리콘 웨이퍼의 마스크 상에 상기에서 조제한 박리 라이너 부착 감압형 표면 보호 테이프로부터, 박리 라이너를 벗겨서, 감압형 표면 보호 테이프를 첩합했다.
그 후, DGP8760(상품명：디스코(주)사제)를 이용하여, 상기 마스크 달린 실리콘 웨이퍼의 이면을, 웨이퍼의 두께가 50㎛로 될 때까지 연삭했다. 연삭 후의 상기 마스크 달린 실리콘 웨이퍼를 RAD－2700F(상품명：린텍(주)사제)를 이용하여, 웨이퍼 이면측으로부터 다이싱 테이프 상에 마운트하고, 링 프레임으로 지지 고정했다. 그 후, 감압형 표면 보호 테이프를 박리했다.
그 후, 실시예 1과 마찬가지로 하여 플라즈마 다이싱에 의해 웨이퍼를 칩으로 분할하고, 그 다음에 실시예 1과 마찬가지로 하여 애싱에 의해 마스크를 제거하고, 또, 실시예 1과 마찬가지로 하여 칩을 픽업했다.
[시험예 1]　박리 라이너의 박리성
상기 각 실시예의 ＜반도체 칩의 제조＞에 있어서, 박리 라이너를 박리했을 때에 소요한 힘(박리성)을 하기 평가 기준에 의해 평가했다. 또한, 박리 라이너의 박리는, 23℃, 50%RH의 조건하, 박리 각도 90도, 박리 속도 50㎜/min으로 행하고, 박리력을 측정했다. 또, 박리 필름과 마스크재 층 사이의 박리력도 마찬가지로 하여 측정했다. 결과를 하기 표 1에 나타낸다.
Figure pct00001
상기에 있어서, 마스크재 층을 손상시키는 일없이 박리 라이너만을 박리할 수 있었기 때문에, 이 결과를 표 2에 「○」로서 나타낸다.
[시험예 2]　기재 필름, 점착제 층 및 박리 필름의 적층체의 박리성 평가
상기 각 실시예 및 비교예의 ＜반도체 칩의 제조＞에 있어서, 기재 필름, 점착제 층 및 박리 필름의 적층체 또는 감압형 표면 보호 테이프를 박리 가능한지를 평가했다. 또한, 기재 필름, 점착제 층 및 박리 필름의 적층체 또는 감압형 표면 보호 테이프의 박리는 RAD－2700F(상품명：린텍(주)사제)를 이용하여 행했다. 결과를 하기 표 2에 나타낸다.
－기재 필름, 점착제 층 및 박리 필름의 적층체의 박리성의 평가 기준－
○：기재 필름, 점착제 층 및 박리 필름의 적층체, 또는 감압형 표면 보호 테이프를 박리할 수 있었다.
×：점착제 층 및 박리 필름의 적층체, 또는 감압형 표면 보호 테이프를 박리할 수 없었다. 또는, 마스크재 층의 일부가 박리되어 버렸다.
[시험예 3]　O2 플라즈마 애싱에 의한 마스크재 층의 제거성 평가
상기 각 실시예 및 비교예의 ＜반도체 칩의 제조＞에 있어서, O2 플라즈마 애싱(1.5㎛/분의 에칭 속도로 10분간 애싱) 후의 마스크재의 잔류 유무를, 레이저 현미경을 이용하여 조사했다. 결과를 하기 표 2에 나타낸다.
－마스크재 층의 제거성의 평가 기준－
○：마스크재 층의 잔류가 없다.
×：마스크재 층의 잔류가 있다.
[시험예 4]　환경에 대한 부하
산성 용액 및 알칼리성 용액은, 폐기 처리가 번잡하고, 환경에 대한 부하가 많다. 가공 공정에서, 산성 용액 및 알칼리성 용액을 사용하고 있는지 조사했다. 결과를 하기 표 2에 나타낸다.
－환경에 대한 부하의 평가 기준－
○：산성 용액 및 알칼리성 용액을 사용하고 있지 않다.
×：산성 용액 및 알칼리성 용액을 사용하고 있다.
[시험예 5]　작업 부하(종합 평가)
또, 상기 시험예 2∼4의 평가 결과에 기초하여, 하기 평가 기준에 기초하여 작업 부하를 종합 평가했다. 결과를 하기 표 2에 나타낸다.
－작업 부하의 평가 기준－
○：　시험예 2∼4 모두에 합격
×：　시험예 2∼4의 어느 1개에 불합격
Figure pct00002
본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프는, 박리 라이너를 벗겨서 마스크 일체형 표면 보호 테이프로 할 수 있고, 또, 상술한 대로, 반도체 웨이퍼에의 첩부 후에는, 마스크재 층의 표면을 유지하여 반도체 웨이퍼 표면에 노출시킬 수 있었다.
또, 상기 각 시험예의 결과로부터, 반도체 웨이퍼를 가공하여 반도체 칩을 제조할 때에, 본 발명의 박리 라이너 부착 마스크 일체형 표면 보호 테이프를 이용하는 것에 의해, 반도체 웨이퍼의 패턴면에 마스크 일체형 표면 보호 테이프를 첩부하고, 당해 테이프로부터 기재 필름, 점착제 층 및 박리 필름의 적층체를 박리하는 것만으로, 점착물질 잔존을 일으키지 않고 간단하게 마스크를 형성할 수 있고, 또, 당해 마스크는 O2 플라즈마에 의하여 보다 확실하게 제거할 수 있고, 환경에 대한 부하 및 작업 부하를 저감할 수 있는 것을 알 수 있었다.
본 발명을 그 실시형태와 함께 설명했지만, 우리는 특별히 지정하지 않는 한 우리의 발명을 설명의 어느 세부에 있어서도 한정하려고 하는 것은 아니고, 첨부하는 청구범위에 나타낸 발명의 정신과 범위에 반하는 일없이 폭넓게 해석되어야 할 것이라 생각한다.
본원은, 2017년 3월 31일에 일본에서 특허 출원된 특원2017－071253에 기초하는 우선권을 주장하는 것이고, 이것은 여기에 참조하여 그 내용을 본 명세서의 기재의 일부로서 포함시킨다.
101: 박리 라이너 부착 마스크 일체형 표면 보호 테이프
1: 반도체 웨이퍼
2: 패턴면
3: 마스크 일체형 표면 보호 테이프
3a: 기재 필름, 점착제 층 및 박리 필름의 적층체
3aa: 기재 필름
3ab: 점착제 층
3ac: 박리 필름
3b: 마스크재 층
3c: 박리 라이너
4: 웨이퍼 고정 테이프
7: 칩
S: 표면
B: 이면
M1: 웨이퍼 연삭 장치
M2: 핀
M3: 콜릿
F: 링 프레임
L: 레이저(CO2 레이저)
P1: SF6 가스의 플라즈마
P2: O2 가스의 플라즈마

Claims (11)

  1. 기재 필름과, 점착제 층과, 박리 필름과, 마스크재 층과, 박리 라이너를, 이 순으로 가지는 박리 라이너 부착 마스크 일체형 표면 보호 테이프로서, 상기 박리 필름 및 상기 박리 라이너는 각각 1개의 박리 처리면을 가지고, 해당 박리 필름 및 박리 라이너는 각각 상기 박리 처리면에서 상기 마스크재 층과 접해 있고, 해당 박리 필름과 해당 마스크재 층 사이의 박리력보다 해당 박리 라이너와 해당 마스크재 층 사이의 박리력이 작은, 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
  2. 제 1 항에 있어서,
    상기 마스크재 층의 저장 탄성률이, 10만 Pa 미만인, 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 박리 필름과 상기 마스크재 층 사이의 박리력이, 0.02N/25㎜ 이상, 1.0N/25㎜ 미만인, 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 박리 라이너 부착 마스크 일체형 표면 보호 테이프로부터 상기 박리 라이너를 제거한 적층체의 인장 탄성률이 1GPa 이상인, 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 박리 필름의 인장 탄성률이, 1.5GPa 이상인, 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 박리 필름의 두께가 25∼75㎛인, 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 기재 필름의, 상기 점착제 층과는 반대측 면의 재질이 저밀도 폴리에틸렌 또는 에틸렌－초산 비닐 공중합체인, 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 마스크재 층의 마스크재가 자외선 경화형인, 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
  9. 하기 공정(a)∼(d)를 포함하는 반도체 칩의 제조에 이용되는, 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
    (a) 상기 박리 라이너 부착 마스크 일체형 표면 보호 테이프로부터 상기 박리 라이너를 박리하여 반도체 웨이퍼의 패턴면측에 첩합한 상태에서, 해당 반도체 웨이퍼의 이면을 연삭하고, 연삭한 반도체 웨이퍼의 이면에 웨이퍼 고정 테이프를 첩합하고, 링 프레임으로 지지 고정하는 공정,
    (b) 상기 마스크 일체형 표면 보호 테이프로부터 상기 기재 필름과 상기 점착제 층과 상기 박리 필름을 일체로 박리하여 마스크재 층을 표면에 노출시킨 후, 해당 마스크재 층중 반도체 웨이퍼의 스트리트에 상당하는 부분을 레이저에 의해 절단하여 반도체 웨이퍼의 스트리트를 개구하는 공정,
    (c) SF6 플라즈마에 의해 반도체 웨이퍼를 상기 스트리트에서 분단하여 반도체 칩으로 개편화하는 플라즈마 다이싱 공정, 및,
    (d) O2 플라즈마에 의해 상기 마스크재 층을 제거하는 애싱 공정.
  10. 제 9 항에 있어서,
    상기 마스크재 층의 두께가, 상기 패턴면의 요철의 최대 높이보다 큰, 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 패턴면의 요철의 최대 높이가 50㎛ 이상인, 박리 라이너 부착 마스크 일체형 표면 보호 테이프.
KR1020197022149A 2017-03-31 2018-03-28 박리 라이너 부착 마스크 일체형 표면 보호 테이프 KR102306372B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-071253 2017-03-31
JP2017071253A JP6582013B2 (ja) 2017-03-31 2017-03-31 剥離ライナー付マスク一体型表面保護テープ
PCT/JP2018/012764 WO2018181475A1 (ja) 2017-03-31 2018-03-28 剥離ライナー付マスク一体型表面保護テープ

Publications (2)

Publication Number Publication Date
KR20190098247A true KR20190098247A (ko) 2019-08-21
KR102306372B1 KR102306372B1 (ko) 2021-09-30

Family

ID=63676266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197022149A KR102306372B1 (ko) 2017-03-31 2018-03-28 박리 라이너 부착 마스크 일체형 표면 보호 테이프

Country Status (8)

Country Link
US (1) US11282736B2 (ko)
EP (1) EP3605586A4 (ko)
JP (1) JP6582013B2 (ko)
KR (1) KR102306372B1 (ko)
CN (1) CN110226215B (ko)
SG (1) SG11201908764WA (ko)
TW (1) TWI686853B (ko)
WO (1) WO2018181475A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7475923B2 (ja) 2020-03-27 2024-04-30 リンテック株式会社 半導体装置製造用シート及び半導体装置製造用シートの製造方法。
KR20240065241A (ko) * 2021-10-05 2024-05-14 닛토덴코 가부시키가이샤 보호 시트, 전자부품의 제조 방법, 및 표시 장치의 표시면을 구성하는 유리편의 제조 방법
JP7323734B1 (ja) 2022-01-12 2023-08-08 リンテック株式会社 第１保護膜形成用シート、半導体装置の製造方法、及びシートの使用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019385A (ja) 2005-07-11 2007-01-25 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
KR20070033046A (ko) * 2004-08-03 2007-03-23 후루카와 덴끼고교 가부시키가이샤 반도체장치 제조방법 및 웨이퍼 가공용 테이프
US20100279491A1 (en) * 2009-05-01 2010-11-04 Nitto Denko Corporation Die attach film-provided dicing tape and production process of semiconductor device
JP2016164953A (ja) * 2015-03-06 2016-09-08 古河電気工業株式会社 半導体ウエハ表面保護用粘着テープ
JP2016171263A (ja) * 2015-03-13 2016-09-23 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
KR20170094301A (ko) * 2015-03-13 2017-08-17 후루카와 덴키 고교 가부시키가이샤 반도체 웨이퍼의 처리 방법, 반도체 칩 및 표면 보호 테이프

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6007920A (en) * 1996-01-22 1999-12-28 Texas Instruments Japan, Ltd. Wafer dicing/bonding sheet and process for producing semiconductor device
JP4804625B2 (ja) * 2000-12-28 2011-11-02 日東電工株式会社 半導体ウエハ加工用保護シートおよび半導体ウエハの加工方法
JP3901490B2 (ja) * 2001-10-23 2007-04-04 日東電工株式会社 剥離ライナー及びそれを用いた感圧性接着テープ又はシート
KR100885099B1 (ko) * 2003-12-15 2009-02-20 후루카와 덴키 고교 가부시키가이샤 웨이퍼 가공용 테이프 및 그 제조방법
TWI333672B (en) * 2005-03-29 2010-11-21 Furukawa Electric Co Ltd Wafer-dicing adhesive tape and method of producing chips using the same
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP5759729B2 (ja) * 2011-01-20 2015-08-05 日東電工株式会社 半導体部品の表面保護用粘着テープ
KR101919547B1 (ko) * 2011-12-26 2018-11-16 린텍 코포레이션 보호막 형성층을 갖는 다이싱 시트 및 칩의 제조 방법
JP2014192204A (ja) 2013-03-26 2014-10-06 Furukawa Electric Co Ltd:The 半導体ウエハ表面保護用粘着テープ及び半導体ウエハの加工方法
CN105074878B (zh) * 2013-03-27 2017-08-04 琳得科株式会社 保护膜形成用复合片
KR20170004301A (ko) 2015-07-02 2017-01-11 김대엽 고분자 폴리에스터 흡음재 패널 및 그 제조 방법
JP6500230B2 (ja) * 2015-09-03 2019-04-17 パナソニックＩｐマネジメント株式会社 マスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法
JP6507978B2 (ja) 2015-10-06 2019-05-08 トヨタ自動車株式会社 電池パックの固定構造
KR20170122185A (ko) * 2015-11-09 2017-11-03 후루카와 덴키 고교 가부시키가이샤 반도체 칩의 제조방법 및 이것에 이용하는 마스크 일체형 표면 보호 테이프
WO2017082211A1 (ja) * 2015-11-09 2017-05-18 古河電気工業株式会社 マスク一体型表面保護フィルム
JP6647267B2 (ja) * 2017-11-09 2020-02-14 古河電気工業株式会社 半導体チップの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070033046A (ko) * 2004-08-03 2007-03-23 후루카와 덴끼고교 가부시키가이샤 반도체장치 제조방법 및 웨이퍼 가공용 테이프
JP2007019385A (ja) 2005-07-11 2007-01-25 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
US20100279491A1 (en) * 2009-05-01 2010-11-04 Nitto Denko Corporation Die attach film-provided dicing tape and production process of semiconductor device
JP2016164953A (ja) * 2015-03-06 2016-09-08 古河電気工業株式会社 半導体ウエハ表面保護用粘着テープ
JP2016171263A (ja) * 2015-03-13 2016-09-23 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
KR20170094301A (ko) * 2015-03-13 2017-08-17 후루카와 덴키 고교 가부시키가이샤 반도체 웨이퍼의 처리 방법, 반도체 칩 및 표면 보호 테이프

Also Published As

Publication number Publication date
SG11201908764WA (en) 2019-10-30
EP3605586A1 (en) 2020-02-05
CN110226215A (zh) 2019-09-10
WO2018181475A1 (ja) 2018-10-04
EP3605586A4 (en) 2020-11-18
JP6582013B2 (ja) 2019-09-25
US11282736B2 (en) 2022-03-22
TW201842560A (zh) 2018-12-01
CN110226215B (zh) 2023-09-19
TWI686853B (zh) 2020-03-01
KR102306372B1 (ko) 2021-09-30
US20200017728A1 (en) 2020-01-16
JP2018174220A (ja) 2018-11-08

Similar Documents

Publication Publication Date Title
KR102070031B1 (ko) 반도체 웨이퍼의 처리 방법, 반도체 칩 및 표면 보호 테이프
TWI618594B (zh) 半導體晶片之製造方法及用於其之遮罩一體型表面保護帶
US7351645B2 (en) Pressure sensitive adhesive sheet for use in semiconductor working and method for producing semiconductor chip
KR102042538B1 (ko) 마스크 일체형 표면 보호 테이프
JP6845135B2 (ja) マスク一体型表面保護フィルム
US11171032B2 (en) Semiconductor chip production method and surface protection tape
JP2016171263A (ja) 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
KR102282587B1 (ko) 반도체 칩의 제조 방법
JP6800213B2 (ja) マスク一体型表面保護テープ
JP2015056446A (ja) 半導体ウエハ表面保護用粘着テープおよび半導体ウエハの加工方法
KR102306372B1 (ko) 박리 라이너 부착 마스크 일체형 표면 보호 테이프
KR102188284B1 (ko) 마스크 일체형 표면 보호 테이프
JP2001127029A (ja) ウエハ裏面研削時の表面保護シートおよび半導体チップの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)