CN110199396A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN110199396A
CN110199396A CN201780084106.6A CN201780084106A CN110199396A CN 110199396 A CN110199396 A CN 110199396A CN 201780084106 A CN201780084106 A CN 201780084106A CN 110199396 A CN110199396 A CN 110199396A
Authority
CN
China
Prior art keywords
film
unit cell
insulating film
cell portion
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780084106.6A
Other languages
English (en)
Other versions
CN110199396B (zh
Inventor
村上刚史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN110199396A publication Critical patent/CN110199396A/zh
Application granted granted Critical
Publication of CN110199396B publication Critical patent/CN110199396B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Abstract

在形成栅极接触区域时，抑制单位单元部的被层间绝缘膜覆盖的栅极导电膜露出。在半导体装置的制造方法中，在单位单元部(11)形成与栅极氧化膜接触的栅极导电膜(2a)，在终端区域(12)形成与栅极氧化膜接触的栅极配线(3a)，在终端区域的栅极配线的上表面形成第1绝缘膜(103d)，将第1绝缘膜作为掩模对单位单元部的栅极导电膜的上表面进行热氧化，由此，在栅极导电膜的上表面形成热氧化膜(102d)，形成覆盖第1绝缘膜以及热氧化膜的第2绝缘膜(102b、103b)。

Description

半导体装置的制造方法
技术领域
本申请说明书所公开的技术例如涉及具有用于对栅极-源极间的泄漏故障进行抑制的构造的SiC-MOSFET。
背景技术
下面说明使用碳化硅作为半导体的情况下的SiC-金属-氧化膜-半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，即MOSFET)的制作工序。
首先，在单位单元(unit cell)部，在p型的阱注入区域的表层形成n型的源极注入区域。然后，至少在被n型的源极注入区域和n型的外延层所夹着的p型的阱注入区域的上表面形成栅极氧化膜。
另一方面，在终端区域，在p型的阱注入区域的上表面形成场氧化膜。然后，在场氧化膜的上表面形成栅极氧化膜。
然后，在单位单元部，在栅极氧化膜的上表面通过图案化形成多晶硅等栅极导电膜。另外，在终端区域，通过图案化在栅极氧化膜的上表面形成用于与晶体管的单位单元部的栅极导电膜以及后述的表面电极取得接触的栅极配线。
之后，在单位单元部，通过对栅极导电膜的整个上表面进行覆盖氧化(capoxidation)而形成热氧化膜。然后，形成覆盖热氧化膜的上表面以及栅极导电膜的侧面的、通过化学气相沉积(chemical vapor deposition，即，CVD)法形成的CVD氧化膜。
另一方面，在终端区域，通过对栅极配线的上表面进行氧化，从而形成热氧化膜。然后，形成覆盖热氧化膜的上表面以及栅极配线的侧面的CVD氧化膜。
这里，在单位单元部，将覆盖栅极导电膜而形成的热氧化膜和覆盖热氧化膜的上表面以及栅极导电膜的侧面的CVD氧化膜合起来而称为单位单元部的层间绝缘膜。单位单元部的层间绝缘膜的在栅极导电膜的上表面处的膜厚是将热氧化膜的膜厚和CVD氧化膜的膜厚加起来的厚度。
另外，在终端区域，将覆盖栅极配线而形成的热氧化膜和覆盖热氧化膜的上表面以及栅极配线的侧面的CVD氧化膜合起来而称为终端区域的层间绝缘膜。终端区域的层间绝缘膜的在栅极配线的上表面处的膜厚是将热氧化膜的膜厚和CVD氧化膜的膜厚加起来的厚度。
接下来，在单位单元部，在CVD氧化膜开设源极接触部。然后，为了降低接触电阻，在源极接触区域形成硅化物。另外，在终端区域，在层间绝缘膜开设栅极接触部。
接下来，形成覆盖源极接触区域以及栅极接触区域的表面电极。
这里，为了通过Ni和SiC的硅化物即NiSi取得欧姆接触，需要在将Ni进行了成膜之后进行大约1000℃的高温退火。
但是，如果以在终端区域形成了栅极接触区域的状态，在单位单元部在源极接触区域形成硅化物，则终端区域的由多晶硅等构成的栅极配线有时会由于在大约1000℃的高温下与Ni反应而异常生长。在那种情况下，终端区域的栅极配线的多晶硅消失。
因此，在源极接触区域形成硅化物时，需要不形成栅极接触区域而是将终端区域的层间绝缘膜残留下来，以使得不在栅极接触区域形成硅化物。
因此，在SiC-MOSFET的制作工序中，例如如专利文献1所例示这样，首先，在单位单元部仅开设源极接触区域，在该区域形成了硅化物之后，形成栅极接触区域。
专利文献1：日本特开2014-150279号公报
发明内容
在上述的SiC-MOSFET的构造中，单位单元部的层间绝缘膜的膜厚和终端区域的层间绝缘膜的膜厚相等。因此，例如，如果由于在单位单元部的层间绝缘膜的上表面存在因异物等引起的缺陷、或者由于在单位单元部的层间绝缘膜的下表面存在因异物等引起的缺陷，而在单位单元部的层间绝缘膜局部地产生膨胀，则在使用抗蚀层对栅极接触区域进行图案化时，不能通过抗蚀层正常地覆盖单位单元部的层间绝缘膜的产生了膨胀的部位。
这样，在通过蚀刻形成栅极接触区域时，没有被抗蚀层覆盖的单位单元部的层间绝缘膜有时也被蚀刻。然后，如果由于单位单元部的层间绝缘膜被蚀刻而使栅极导电膜在意料外的部位露出，则有时会产生栅极-源极间的泄漏故障。
本申请说明书所公开的技术就是为了解决以上所记载的问题而提出的，涉及下述技术，即，即使在单位单元部的层间绝缘膜局部地产生膨胀的情况下，在形成栅极接触区域时，也会抑制单位单元部的被层间绝缘膜覆盖的栅极导电膜露出。
本申请说明书所公开的技术的第1方式是，在半导体层的上表面形成栅极氧化膜，在单位单元部形成与所述栅极氧化膜接触的栅极导电膜，在俯视时包围所述单位单元部而设置的终端区域形成与所述栅极氧化膜接触的栅极配线，在所述终端区域的所述栅极配线的上表面形成第1绝缘膜，将所述第1绝缘膜作为掩模对所述单位单元部的所述栅极导电膜的上表面进行热氧化，由此，在所述栅极导电膜的上表面形成热氧化膜，形成覆盖所述第1绝缘膜以及所述热氧化膜的第2绝缘膜。
发明的效果
本申请说明书所公开的技术的第1方式是，在半导体层的上表面形成栅极氧化膜，在单位单元部形成与所述栅极氧化膜接触的栅极导电膜，在俯视时包围所述单位单元部而设置的终端区域形成与所述栅极氧化膜接触的栅极配线，在所述终端区域的所述栅极配线的上表面形成第1绝缘膜，将所述第1绝缘膜作为掩模对所述单位单元部的所述栅极导电膜的上表面进行热氧化，由此，在所述栅极导电膜的上表面形成热氧化膜，形成覆盖所述第1绝缘膜以及所述热氧化膜的第2绝缘膜。根据这样的结构，即使在单位单元部的层间绝缘膜局部地产生膨胀的情况下，在形成栅极接触区域时，也能够抑制单位单元部的被层间绝缘膜覆盖的栅极导电膜露出。
与在本申请说明书中公开的技术相关的目的、特征、方案、优点，通过下面所示的详细的说明和附图而变得更加明确。
附图说明
图1是概略地例示实施方式涉及的金属-氧化膜-半导体场效应晶体管的构造的俯视图。
图2是概略地例示实施方式涉及的晶体管的单位单元部的剖面构造的剖面图。
图3是概略地例示实施方式涉及的终端区域的剖面构造的剖面图。
图4是概略地例示实施方式涉及的单位单元部的剖面构造的剖面图。
图5是概略地例示实施方式涉及的终端区域的剖面构造的剖面图。
图6是概略地例示实施方式涉及的终端区域的剖面构造的剖面图。
图7是概略地例示实施方式涉及的单位单元部的剖面构造的剖面图。
图8是概略地例示实施方式涉及的终端区域的剖面构造的剖面图。
图9是概略地例示实施方式涉及的单位单元部的剖面构造的剖面图。
图10是概略地例示实施方式涉及的单位单元部的剖面构造的剖面图。
图11是概略地例示实施方式涉及的终端区域的剖面构造的剖面图。
具体实施方式
下面，一边参照附图一边说明实施方式。
此外，附图是概略地示出的，为了便于说明，适当地进行了结构的省略或者结构的简化。另外，在不同的附图中分别示出的结构等的大小以及位置的相互关系不一定是准确地记载的，可以适当地变更。
另外，在下面示出的说明中，对于相同的构成要素标注相同的标号进行图示，它们的名称和功能也相同。因此，有时为了避免重复而省略关于它们的详细说明。
另外，在以下所记载的说明中，即使有时会使用“上”、“下”、“左”、“右”“侧”、“底”、“表”或者“背”等表示特定的位置和方向的术语，这些术语也只是为了使实施方式的内容易于理解，出于方便起见而使用的，与实际实施时的方向没有关系。
另外，在以下记载的发明中，即使有时会使用“第1”或者“第2”等序数，这些术语也只是为了使实施方式的内容易于理解，出于方便起见而使用的，并不限定于因这些序数而可能产生的顺序等。
＜实施方式＞
下面，说明本实施方式涉及的半导体装置的制造方法。为了便于说明，首先说明MOSFET的构造。
图1是概略地例示具有单位单元部11以及终端区域12的金属-氧化膜-半导体场效应晶体管的构造的俯视图。另外，图2是概略地例示晶体管的单位单元部11的剖面构造的剖面图。另外，图3是概略地例示在俯视时包围单位单元部11而形成的终端区域12的剖面构造的剖面图。
下面，参照图1、图2以及图3说明图1、图2以及图3所例示的晶体管是使用碳化硅作为半导体的SiC-MOSFET的情况下的制作工序。
首先，在单位单元部11以及终端区域12，在n型的SiC半导体基板26的上表面使n型的外延层25外延生长。接下来，在外延层25的表层形成p型的阱注入区域24。
接下来，在单位单元部11，在p型的阱注入区域24的表层形成n型的源极注入区域23。然后，至少在被n型的源极注入区域23和n型的外延层25所夹着的p型的阱注入区域24的上表面形成栅极氧化膜21。
另一方面，在终端区域12，在p型的阱注入区域24的上表面形成场氧化膜29。然后，在场氧化膜29的上表面形成栅极氧化膜21。
然后，在单位单元部11，在栅极氧化膜21的上表面通过图案化形成多晶硅等的栅极导电膜2a。另外，在终端区域12，通过图案化在栅极氧化膜21的上表面形成用于与晶体管的单位单元部11的栅极导电膜2a以及后述的表面电极28取得接触的栅极配线3a。
此外，在n型的SiC半导体基板26的下表面形成背面电极27。
然后，在单位单元部11，通过对栅极导电膜2a的整个上表面进行覆盖氧化，从而形成热氧化膜2d。然后，形成覆盖热氧化膜2d的上表面以及栅极导电膜2a的侧面的CVD氧化膜2b。
另一方面，在终端区域12，在上述工序中，通过对栅极配线3a的上表面进行氧化，从而形成热氧化膜3d。然后，形成覆盖热氧化膜3d的上表面以及栅极配线3a的侧面的CVD氧化膜3b。
这里，在单位单元部11，将覆盖栅极导电膜2a而形成的热氧化膜2d和覆盖热氧化膜2d的上表面以及栅极导电膜2a的侧面的CVD氧化膜2b合起来而称为层间绝缘膜200。层间绝缘膜200的在栅极导电膜2a的上表面处的膜厚是将热氧化膜2d的膜厚和CVD氧化膜2b的膜厚加起来的厚度。
另外，在终端区域12，将覆盖栅极配线3a而形成的热氧化膜3d和覆盖热氧化膜3d的上表面以及栅极配线3a的侧面的CVD氧化膜3b合起来而称为层间绝缘膜300。层间绝缘膜300的在栅极配线3a的上表面处的膜厚是将热氧化膜3d的膜厚和CVD氧化膜3b的膜厚加起来的厚度。
接下来，在单位单元部11，在CVD氧化膜2b开设源极接触部。具体而言，通过对CVD氧化膜2b以及栅极氧化膜21进行蚀刻，从而形成源极接触区域100。然后，为了降低接触电阻，在源极接触区域100形成硅化物22。此外，在图2中公开了以上述方式形成源极接触区域100，然后在源极接触区域100形成了硅化物22的状态。
另外，在终端区域12，在层间绝缘膜300开设栅极接触部。具体而言，通过对CVD氧化膜3b以及热氧化膜3d进行蚀刻，从而形成栅极接触区域3c。此外，在图3公开了以上述方式形成了栅极接触区域3c的状态。
接下来，形成覆盖源极接触区域100以及栅极接触区域3c的表面电极28。
这里，为了通过Ni和SiC的硅化物即NiSi取得欧姆接触，需要在将Ni进行了成膜之后进行大约1000℃的高温退火。
但是，如果以在终端区域12形成了栅极接触区域3c的状态，在单位单元部11在源极接触区域100形成硅化物22，则终端区域12的由多晶硅等构成的栅极配线3a有时由于在大约1000℃的高温下与Ni反应而异常生长。在那种情况下，栅极配线3a的多晶硅消失。
因此，在源极接触区域100形成硅化物22时，需要不形成栅极接触区域3c而是将层间绝缘膜300残留下来，以使得在栅极接触区域3c不形成硅化物。
这里，在上述的SiC-MOSFET的构造中，层间绝缘膜200的膜厚和层间绝缘膜300的膜厚相等。因此，例如，如果由于在层间绝缘膜200的上表面存在因异物等引起的缺陷、或者由于在层间绝缘膜200的下表面存在因异物等引起的缺陷，从而在层间绝缘膜200局部地产生膨胀，则在使用抗蚀层对栅极接触区域3c进行图案化时，不能通过抗蚀层正常地覆盖层间绝缘膜200的产生了膨胀的部位。
由此，在通过蚀刻形成栅极接触区域3c时，没有被抗蚀层覆盖的单位单元部11的层间绝缘膜200有时也被蚀刻。而且，如果由于层间绝缘膜200被蚀刻而使栅极导电膜2a在意料外的部位露出，则有时会产生栅极-源极间的泄漏故障。
＜关于半导体装置的制造方法的制造工序＞
下面，说明本实施方式涉及的SiC-MOSFET的制造方法。这里，图4是概略地例示本实施方式涉及的单位单元部的剖面构造的剖面图。另外，图5是概略地例示本实施方式涉及的终端区域的剖面构造的剖面图。
首先，在n型的SiC半导体基板26的上表面使n型的外延层25外延生长。接下来，在外延层25的表层形成p型的阱注入区域24。
接下来，在单位单元部11，在p型的阱注入区域24的表层形成n型的源极注入区域23。然后，至少在被n型的源极注入区域23和n型的外延层25所夹着的p型的阱注入区域24的上表面形成栅极氧化膜21。
另一方面，在终端区域12，在p型的阱注入区域24的上表面形成场氧化膜29。然后，在场氧化膜29的上表面形成栅极氧化膜21。
然后，在单位单元部11，在栅极氧化膜21的上表面通过图案化形成多晶硅等的栅极导电膜2a。另外，在终端区域12，通过图案化在栅极氧化膜21的上表面形成用于与晶体管的单位单元部11的栅极导电膜2a以及后述的表面电极28取得接触的栅极配线3a。
此外，在n型的SiC半导体基板26的下表面形成背面电极27。
接下来，在单位单元部11以及终端区域12，例如，形成作为氮化硅膜的绝缘膜。然后，通过蚀刻以使得仅在终端区域12的栅极配线3a的上表面残留有该绝缘膜的方式，形成绝缘膜103d。
这里，图6是概略地例示本实施方式涉及的终端区域的剖面构造的剖面图。在图6中，仅在栅极配线3a的上表面形成绝缘膜103d。
接下来，将在终端区域12形成的绝缘膜103d作为保护膜即掩模，在单位单元部11对栅极导电膜2a的上表面进行覆盖氧化，即热氧化。由此，在栅极导电膜2a的上表面形成热氧化膜102d。在这种情况下，由于在终端区域12，绝缘膜103d作为覆盖氧化的保护膜起作用，所以终端区域12的栅极配线3a的多晶硅不被氧化。
这里，图7是概略地例示本实施方式涉及的单位单元部的剖面构造的剖面图。在图7中，在栅极导电膜2a的上表面形成热氧化膜102d。
接下来，在单位单元部11以及终端区域12形成CVD氧化膜。具体而言，在单位单元部11形成覆盖热氧化膜102d的上表面以及栅极导电膜2a的侧面的CVD氧化膜102b。此外，该氧化膜也可以是通过其他方法形成的氧化膜。
另外，在终端区域12形成覆盖绝缘膜103d的上表面以及栅极配线3a的侧面的CVD氧化膜103b。此外，该氧化膜也可以是通过其他方法形成的氧化膜。
这里，图8是概略地例示本实施方式涉及的终端区域的剖面构造的剖面图。在图8中，形成覆盖绝缘膜103d的上表面以及栅极配线3a的侧面的CVD氧化膜103b。
这里，在单位单元部11，将覆盖栅极导电膜2a而形成的热氧化膜102d和覆盖热氧化膜102d的上表面以及栅极导电膜2a的侧面的CVD氧化膜102b合起来而称为层间绝缘膜200A。层间绝缘膜200A的在栅极导电膜2a的上表面处的膜厚是将热氧化膜102d的膜厚和CVD氧化膜102b的膜厚加起来的厚度。
另外，在终端区域12，将覆盖栅极配线3a而形成的绝缘膜103d、以及覆盖绝缘膜103d的上表面以及栅极配线3a的侧面的CVD氧化膜103b合起来而称为层间绝缘膜300A。层间绝缘膜300A的在栅极配线3a的上表面处的膜厚是将绝缘膜103d的膜厚和CVD氧化膜103b的膜厚加起来的厚度。
如上所述，绝缘膜103d和热氧化膜102d在不同的工序中形成。因此，通过调整各自的形成条件、例如形成时间等，从而能够使单位单元部11的热氧化膜102d的膜厚相比于终端区域12的绝缘膜103d的膜厚变厚。
接下来，在单位单元部11，通过对CVD氧化膜102b以及栅极氧化膜21进行蚀刻，从而形成源极接触区域100。源极接触区域100使源极注入区域23露出。这里，图9是概略地例示本实施方式涉及的单位单元部的剖面构造的剖面图。在图9中，在CVD氧化膜102b形成源极接触区域100。
然后，为了降低接触电阻，在源极接触区域100形成硅化物22。这里，图10是概略地例示本实施方式涉及的单位单元部的剖面构造的剖面图。在图10中，在源极接触区域100形成硅化物22。此时，由于终端区域12的栅极接触部尚未开设，因此由多晶硅等构成的栅极配线3a不会在高温下与Ni反应。
接下来，在终端区域12，在层间绝缘膜300A开设栅极接触部。具体而言，使用抗蚀掩模对CVD氧化膜103b进行蚀刻，然后，使用相同的抗蚀掩模对绝缘膜103d进行蚀刻，由此形成栅极接触区域3c。栅极接触区域3c使栅极配线3a露出。
这里，绝缘膜103d由与CVD氧化膜102b、热氧化膜102d以及CVD氧化膜103b不同种类的材料形成。因此，在通过通常的蚀刻，即，反应性离子蚀刻(reactive ion etching，即，RIE)工序对绝缘膜103d进行蚀刻时，CVD氧化膜102b以及热氧化膜102d不会被蚀刻。
另外，由于热氧化膜102d的膜厚比绝缘膜103d的膜厚要厚，所以单位单元部11的层间绝缘膜200A的膜厚相比于终端区域12的层间绝缘膜300A的膜厚变厚。
因此，即使在单位单元部11的层间绝缘膜200A产生局部的膨胀而不能通过抗蚀层正常覆盖该部位的情况下，也能够抑制由于蚀刻使栅极导电膜2a从层间绝缘膜200A露出。因此，抑制因栅极导电膜2a露出而引起的栅极-源极间的泄漏故障的产生。
此外，由于在进行通常的蚀刻即RIE时以包含过蚀刻的方式进行蚀刻，作为蚀刻时间或蚀刻量，相对于实际的CVD氧化膜103b的膜厚而进行大约1.5倍的蚀刻。
因此，在考虑包含过蚀刻的蚀刻处理的情况下，通过单位单元部11的栅极导电膜2a的热氧化即覆盖氧化而形成的热氧化膜102d的膜厚优选是大于或等于CVD氧化膜103b的膜厚的0.5倍。
图11是概略地例示本实施方式涉及的终端区域的剖面构造的剖面图。在图11中，在层间绝缘膜300A形成栅极接触区域3c。
接下来，形成覆盖源极接触区域100以及栅极接触区域3c的表面电极28。
＜关于通过以上记载的实施方式而产生的效果＞
接下来，例示通过以上记载的实施方式而产生的效果。此外，在下面的说明中，是基于以上记载的实施方式所例示的具体结构而记载该效果，但在产生同样的效果的范围，也可以与在本申请说明书中例示的其他具体结构进行置换。
根据以上记载的实施方式，在半导体装置的制造方法中，在半导体层的上表面形成栅极氧化膜21。然后，在单位单元部11形成与栅极氧化膜21接触的栅极导电膜2a。然后，在终端区域12形成与栅极氧化膜21接触的栅极配线3a。然后，在终端区域12的栅极配线3a的上表面形成第1绝缘膜。然后，通过将第1绝缘膜作为掩模而对单位单元部11的栅极导电膜2a的上表面进行热氧化，从而在栅极导电膜2a的上表面形成热氧化膜102d。然后，形成覆盖第1绝缘膜以及热氧化膜102d的第2绝缘膜。这里，半导体层例如与n型的外延层25对应。另外，第1绝缘膜例如与绝缘膜103d对应。另外，覆盖第1绝缘膜的第2绝缘膜例如与CVD氧化膜103b对应。另外，覆盖热氧化膜102d的第2绝缘膜例如与CVD氧化膜102b对应。
根据这样的结构，即使在单位单元部11的层间绝缘膜200A局部地产生膨胀的情况下，在形成栅极接触区域3c时，也能够抑制单位单元部11的被层间绝缘膜200A覆盖的栅极导电膜2a露出。具体而言，在形成了绝缘膜103d之后，通过将绝缘膜103d作为掩模对单位单元部11的栅极导电膜2a的上表面进行热氧化，从而在栅极导电膜2a的上表面形成热氧化膜102d，因此，能够通过调整形成热氧化膜102d时的形成条件，从而使热氧化膜102d的膜厚相比于绝缘膜103d的膜厚变厚。即，能够使包含热氧化膜102d的层间绝缘膜200A的膜厚相比于包含绝缘膜103d的层间绝缘膜300A的膜厚变厚。因此，即使在形成栅极接触区域3c时单位单元部11的层间绝缘膜200A被蚀刻的情况下，也能够抑制被层间绝缘膜200A覆盖的栅极导电膜2a露出。另外，将在之前的工序中形成的绝缘膜103d作为掩模而形成热氧化膜102d，因此，为了形成热氧化膜102d，不需要另外准备掩模。
此外，除了这些结构以外的本申请说明书所例示的其他结构可以适当省略。即，只要至少具备这些结构，就能够产生以上记载的效果。
但是，即使在将本申请说明书中例示的其他结构中的至少1个适当追加至以上记载的结构的情况下，即，在将没有作为以上记载的结构而记载的本申请说明书中例示的其他结构追加至以上记载的结构的情况下，也能够同样地产生以上记载的效果。
另外，只要没有特别限制，则可以变更进行各个处理的顺序。
另外，根据以上记载的实施方式，将第1绝缘膜作为掩模对单位单元部11的栅极导电膜2a的上表面进行热氧化，由此，在栅极导电膜2a的上表面形成比第1绝缘膜厚的热氧化膜102d。这里，第1绝缘膜例如与绝缘膜103d对应。根据这样的结构，即使在形成栅极接触区域3c时单位单元部11的层间绝缘膜200A被蚀刻的情况下，也能够抑制被层间绝缘膜200A覆盖的栅极导电膜2a露出。
另外，根据以上记载的实施方式，第2绝缘膜是氧化膜。这里，覆盖第1绝缘膜的第2绝缘膜例如与CVD氧化膜103b对应。另外，覆盖热氧化膜102d的第2绝缘膜例如与CVD氧化膜102b对应。根据这样的结构，即使在形成栅极接触区域3c时单位单元部11的层间绝缘膜200A被蚀刻的情况下，也能够抑制被层间绝缘膜200A覆盖的栅极导电膜2a露出。
另外，根据以上记载的实施方式，热氧化膜102d的膜厚大于或等于第2绝缘膜的膜厚的0.5倍。这里，覆盖第1绝缘膜的第2绝缘膜例如与CVD氧化膜103b对应。另外，覆盖热氧化膜102d的第2绝缘膜例如与CVD氧化膜102b对应。根据这样的结构，即使在形成栅极接触区域3c时对CVD氧化膜103b进行包含过蚀刻的蚀刻处理，也能够有效地抑制被层间绝缘膜200A覆盖的栅极导电膜2a露出。
另外，根据以上记载的实施方式，在单位单元部11形成使源极注入区域23露出的源极接触区域100。然后，在源极接触区域100形成硅化物22。根据这样的结构，在形成硅化物22时栅极接触部尚未开设，因此，由多晶硅等构成的栅极配线3a不会在高温下与Ni反应。
另外，根据以上记载的实施方式，在单位单元部11形成了硅化物22之后，在终端区域12形成使栅极配线3a露出的栅极接触区域3c。根据这样的结构，在形成硅化物22时栅极接触部尚未开设，因此，由多晶硅等构成的栅极配线3a不会在高温下与Ni反应。
另外，根据以上记载的实施方式，半导体层由SiC构成。这里，半导体层例如与n型的外延层25对应。根据这样的结构，即使在形成栅极接触区域3c时单位单元部11的层间绝缘膜200A被蚀刻的情况下，也能够抑制被层间绝缘膜200A覆盖的栅极导电膜2a露出。
另外，根据以上记载的实施方式，形成覆盖第1绝缘膜的上表面以及栅极配线3a的侧面、热氧化膜102d的上表面以及栅极导电膜2a的侧面的第2绝缘膜。这里，第1绝缘膜例如与绝缘膜103d对应。另外，覆盖第1绝缘膜的上表面以及栅极配线3a的侧面的第2绝缘膜例如与CVD氧化膜103b对应。另外，覆盖热氧化膜102d的上表面以及栅极导电膜2a的侧面的第2绝缘膜例如与CVD氧化膜102b对应。根据这样的结构，即使在形成栅极接触区域3c时单位单元部11的层间绝缘膜200A被蚀刻的情况下，也能够抑制被层间绝缘膜200A覆盖的栅极导电膜2a露出。
另外，根据以上记载的实施方式，在终端区域12的半导体层的上表面形成场氧化膜29。然后，在终端区域12，在场氧化膜29的上表面形成栅极氧化膜21。这里，半导体层例如与n型的外延层25对应。根据这样的结构，即使在形成栅极接触区域3c时单位单元部11的层间绝缘膜200A被蚀刻的情况下，也能够抑制被层间绝缘膜200A覆盖的栅极导电膜2a露出。
＜关于以上记载的实施方式的变形例＞
在以上记载的实施方式中，虽然有时也对各个构成要素的材质、材料、尺寸、形状、相对配置关系或实施条件等进行了记载，但这些在所有方面都是例示，并不局限于本申请说明书的记载内容。
因此，能够在本申请说明书所公开的技术的范围内想到没有例示的无数的变形例以及等同物。例如，包含对至少1个构成要素进行变形的情况、进行追加的情况或进行省略的情况。
另外，只要不产生矛盾，在以上记载的实施方式中作为具备“1个”而记载的构成要素，也可以具备“大于或等于1个”。
并且，以上记载的实施方式中的各个构成要素是概念性的单位，在本申请说明书所公开的技术的范围内，包含以下情况：一个构成要素由多个构造物构成的情况、一个结构要素与某构造物的一部分对应的情况、以及一个构造物具备多个构成要素的情况。
另外，就以上记载的实施方式中的各个结构要素而言，只要发挥同一功能，则包含具有其他构造或形状的构造物。
另外，本申请说明书中的说明是为了与本技术相关的全部目的而进行参照的，均未承认是现有技术。
另外，在以上记载的实施方式中，在记载了材料名等但没有特别指定的情况下，只要不产生矛盾，则包括该材料含有其他添加物的例如合金等。
另外，在以上记载的实施方式中，虽然半导体基板是n型，但也可以是p型。即，在以上记载的实施方式中，作为碳化硅半导体装置的例子说明了MOSFET，但也可以想到碳化硅半导体装置的例子是绝缘栅型双极晶体管(insulated gate bipolar transistor，即，IGBT)的情况。
此外，在碳化硅半导体装置的例子是IGBT的情况下，源极电极与发射极电极对应，并且，漏极电极与集电极(collector)电极(electrode)对应。另外，在碳化硅半导体装置的例子是IGBT的情况下，与漂移层相反的导电性的层位于漂移层的下表面，但位于漂移层下表面的层可以是在漂移层的下表面新形成的层，也可以如以上记载的实施方式的情况那样是用于形成漂移层的半导体基板。
另外，在以上记载的实施方式中，热氧化膜102d形成于栅极导电膜2a的上表面，但热氧化膜102d也可以是除了形成于栅极导电膜2a的上表面，还形成于栅极导电膜2a的侧面。另外，绝缘膜103d形成于栅极配线3a的上表面，但绝缘膜103d也可以是除了形成于栅极配线3a的上表面，还形成于栅极配线3a的侧面。
另外，在以上记载的实施方式中说明了所谓的纵型的MOSFET，但也可以想到应用于横型的MOSFET的情况。
另外，在以上记载的实施方式中，说明了平面型的MOSFET，但也可以想到应用于在漂移层的上表面形成了沟槽的沟槽型的MOSFET的情况。在沟槽型的MOSFET的情况下，在漂移层的上表面形成槽部即沟槽，在该槽部内的漂移层的上表面即沟槽的底面之上隔着栅极绝缘膜埋入栅极电极。
标号的说明
2a栅极导电膜，2b、3b、102b、103b CVD氧化膜，2d、3d、102d热氧化膜，3a栅极配线，3c栅极接触区域，11单位单元部，12终端区域，21栅极氧化膜，22硅化物，23源极注入区域，24阱注入区域，25外延层，26 SiC半导体基板，27背面电极，28表面电极，29场氧化膜，100源极接触区域，103d绝缘膜，200、200A、300、300A层间绝缘膜。

Claims (9)

1.一种半导体装置的制造方法，其中，
在半导体层(25)的上表面形成栅极氧化膜(21)，
在单位单元部(11)形成与所述栅极氧化膜(21)接触的栅极导电膜(2a)，
在俯视时包围所述单位单元部(11)而设置的终端区域(12)形成与所述栅极氧化膜(21)接触的栅极配线(3a)，
在所述终端区域(12)的所述栅极配线(3a)的上表面形成第1绝缘膜(103d)，
将所述第1绝缘膜(103d)作为掩模对所述单位单元部(11)的所述栅极导电膜(2a)的上表面进行热氧化，由此，在所述栅极导电膜(2a)的上表面形成热氧化膜(102d)，
形成覆盖所述第1绝缘膜(103d)以及所述热氧化膜(102d)的第2绝缘膜(102b、103b)。
2.根据权利要求1所述的半导体装置的制造方法，其中，
所述第2绝缘膜(102b、103b)是氧化膜。
3.根据权利要求1或2所述的半导体装置的制造方法，其中，
所述热氧化膜(102d)的膜厚大于或等于所述第2绝缘膜(102b、103b)的膜厚的0.5倍。
4.根据权利要求1至3中任一项所述的半导体装置的制造方法，其中，
在所述单位单元部(11)形成源极接触区域(100)，
在所述源极接触区域(100)形成硅化物(22)。
5.根据权利要求4所述的半导体装置的制造方法，其中，
在所述单位单元部(11)形成了所述硅化物(22)之后，在所述终端区域(12)形成栅极接触区域(3c)。
6.根据权利要求1至5中任一项所述的半导体装置的制造方法，其中，
所述半导体层(25)由SiC构成。
7.根据权利要求1至6中任一项所述的半导体装置的制造方法，其中，
形成覆盖所述第1绝缘膜(103d)的上表面以及所述栅极配线(3a)的侧面、所述热氧化膜(102d)的上表面以及所述栅极导电膜(2a)的侧面的所述第2绝缘膜(102b、103b)。
8.根据权利要求1至7中任一项所述的半导体装置的制造方法，其中，
在所述终端区域(12)的所述半导体层(25)的上表面形成场氧化膜(29)，
在所述终端区域(12)，在所述场氧化膜(29)的上表面形成所述栅极氧化膜(21)。
9.根据权利要求1所述的半导体装置的制造方法，其中，
所述热氧化膜(102d)除了形成于所述栅极导电膜(2a)的上表面，也形成于所述栅极导电膜(2a)的侧面。
CN201780084106.6A 2017-01-26 2017-01-26 半导体装置的制造方法 Active CN110199396B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/002623 WO2018138817A1 (ja) 2017-01-26 2017-01-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN110199396A true CN110199396A (zh) 2019-09-03
CN110199396B CN110199396B (zh) 2022-06-24

Family

ID=62978176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780084106.6A Active CN110199396B (zh) 2017-01-26 2017-01-26 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US10770296B2 (zh)
JP (1) JP6723384B2 (zh)
CN (1) CN110199396B (zh)
DE (1) DE112017006927B4 (zh)
WO (1) WO2018138817A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058480A (ja) * 1998-08-07 2000-02-25 Mitsubishi Electric Corp 半導体装置の製造方法
JP2003069016A (ja) * 2001-08-29 2003-03-07 Denso Corp 半導体装置及びその製造方法
US20030107041A1 (en) * 2001-12-11 2003-06-12 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and its manufacturing method
US20060249785A1 (en) * 2005-05-09 2006-11-09 Alpha And Omega Semiconductor, Ltd Power MOSFET device structure for high frequency applications
JP2012094555A (ja) * 2009-02-18 2012-05-17 Mitsubishi Electric Corp 半導体装置の製造方法
CN102576728A (zh) * 2009-10-14 2012-07-11 三菱电机株式会社 功率用半导体装置
WO2016052261A1 (ja) * 2014-10-01 2016-04-07 三菱電機株式会社 半導体装置
WO2016181903A1 (ja) * 2015-05-14 2016-11-17 三菱電機株式会社 炭化珪素半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202185A (ja) * 1993-12-28 1995-08-04 Sharp Corp 縦型ｍｏｓトランジスタの製造方法
JP4564362B2 (ja) * 2004-01-23 2010-10-20 株式会社東芝 半導体装置
JP5528424B2 (ja) 2009-02-24 2014-06-25 三菱電機株式会社 炭化珪素半導体装置
US10361266B2 (en) * 2014-06-09 2019-07-23 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
JP6052481B2 (ja) * 2014-12-25 2016-12-27 富士電機株式会社 半導体装置
JP6786824B2 (ja) * 2016-03-14 2020-11-18 富士電機株式会社 半導体装置及びその製造方法
JP6887244B2 (ja) * 2016-12-09 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6719090B2 (ja) * 2016-12-19 2020-07-08 パナソニックＩｐマネジメント株式会社 半導体素子
DE102017105548A1 (de) * 2017-03-15 2018-09-20 Infineon Technologies Dresden Gmbh Halbleitervorrichtung, die eine gatekontaktstruktur enthält

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058480A (ja) * 1998-08-07 2000-02-25 Mitsubishi Electric Corp 半導体装置の製造方法
US6165878A (en) * 1998-08-07 2000-12-26 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
JP2003069016A (ja) * 2001-08-29 2003-03-07 Denso Corp 半導体装置及びその製造方法
US20030107041A1 (en) * 2001-12-11 2003-06-12 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and its manufacturing method
US20060249785A1 (en) * 2005-05-09 2006-11-09 Alpha And Omega Semiconductor, Ltd Power MOSFET device structure for high frequency applications
CN101542738A (zh) * 2005-05-09 2009-09-23 万国半导体股份有限公司 可应用于高频的功率金氧半场效晶体管组件结构
JP2012094555A (ja) * 2009-02-18 2012-05-17 Mitsubishi Electric Corp 半導体装置の製造方法
CN102576728A (zh) * 2009-10-14 2012-07-11 三菱电机株式会社 功率用半导体装置
WO2016052261A1 (ja) * 2014-10-01 2016-04-07 三菱電機株式会社 半導体装置
WO2016181903A1 (ja) * 2015-05-14 2016-11-17 三菱電機株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP6723384B2 (ja) 2020-07-15
CN110199396B (zh) 2022-06-24
US10770296B2 (en) 2020-09-08
DE112017006927T5 (de) 2019-10-02
DE112017006927B4 (de) 2022-07-07
US20200098566A1 (en) 2020-03-26
WO2018138817A1 (ja) 2018-08-02
JPWO2018138817A1 (ja) 2019-06-27

Similar Documents

Publication Publication Date Title
JP4858791B2 (ja) 半導体装置およびその製造方法
JP5996671B2 (ja) 炭化珪素半導体装置及びその製造方法
JP7381643B2 (ja) 半導体装置の製造方法
CN104718624A (zh) 碳化硅半导体装置及其制造方法
US9954096B2 (en) Switching device and method of manufacturing the same
CN105940498A (zh) 碳化硅半导体装置的制造方法及碳化硅半导体装置
US20170077285A1 (en) Semiconductor device
JP5397289B2 (ja) 電界効果トランジスタ
US9178055B2 (en) Semiconductor device
JP6125420B2 (ja) 半導体装置
JP5797266B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
US9324860B2 (en) Semiconductor device
JP2015061018A (ja) 半導体装置およびその製造方法
JP2006179870A (ja) ｎ型ショットキー障壁貫通トランジスタ素子及びその製造方法
JP2006108217A (ja) 炭化珪素半導体装置
JP2009123944A (ja) 半導体装置及びその製造方法
US10032894B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP4277381B2 (ja) 炭化珪素半導体装置及びその製造方法
CN110199396A (zh) 半导体装置的制造方法
JP6610781B2 (ja) 半導体装置
JP2020035867A (ja) 半導体装置の製造方法および半導体装置
US9048103B2 (en) Method for producing semiconductor device
JP6337725B2 (ja) 半導体装置
JP2017168680A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN107204369A (zh) 半导体装置和半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant