CN110190040A - 半导体封装，半导体模块，电子组件以及制造半导体封装和半导体模块的方法 - Google Patents

半导体封装，半导体模块，电子组件以及制造半导体封装和半导体模块的方法 Download PDF

Info

Publication number
CN110190040A
CN110190040A CN201910131937.5A CN201910131937A CN110190040A CN 110190040 A CN110190040 A CN 110190040A CN 201910131937 A CN201910131937 A CN 201910131937A CN 110190040 A CN110190040 A CN 110190040A
Authority
CN
China
Prior art keywords
electronic device
layer
epoxy resin
conductive
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910131937.5A
Other languages
English (en)
Inventor
T.法伊尔
D.克拉韦特
P.加尼切尔
M.珀尔兹尔
C.冯科布林斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN110190040A publication Critical patent/CN110190040A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H01L2224/06182—On opposite sides of the body with specially adapted redistribution layers [RDL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08137—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73227—Wire and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了半导体封装，半导体模块，电子组件以及制造半导体封装和半导体模块的方法。在实施例中，模块包括第一器件区域中的第一电子器件和第二器件区域中的第二电子器件。第一电子器件被可操作地耦合到第二电子器件以形成电路。第一电子器件的侧面和第二电子器件的侧面嵌入在第一环氧树脂层中并且与第一环氧树脂层直接接触。

Description

半导体封装，半导体模块，电子组件以及制造半导体封装和半 导体模块的方法
背景技术。
在诸如功率转换的一些电路中，电路要求被电耦合在一起以提供对应的电路或对应的电路的部分的两个或更多个半导体器件。例如，在马达驱动器、直流-直流转换器和整流器中，电路可能要求晶体管器件的组合，所述晶体管器件被用作为在包括低侧开关和高侧开关的半桥配置中的开关。在半桥配置中，提供低侧开关的晶体管器件的漏极被电耦合到提供高侧开关的晶体管的源极。
在一些实施例中，每个半导体器件（例如晶体管器件）被容纳在封装内，并且各封装被借助于位于封装外部的导电再分配结构电耦合在一起。例如，各封装可以被安装在包括导电再分配结构的电路板上，该导电再分配结构将各封装电耦合以形成电路或电路的部分。然而，对于某些应用而言这样的布置可能占据不合期望地大的横向区。
US 2013/0140673A1公开了一种包括一个半导体管芯的半导体器件，其中第一场效应晶体管和第二场效应晶体管被单片地集成并且形成半桥配置。
占据更小的横向区的用于功率转换电路的半导体器件以及用于制备这样的半导体器件的方法是合期望的。
发明内容
在实施例中，半导体封装包括：第一晶体管器件，其包括第一表面和与第一表面相对的第二表面；布置在第一表面上的第一功率电极和控制电极以及布置在第二表面上的第二功率电极；布置在第一表面上的第一金属化结构，第一金属化结构包括多个外部接触焊盘，外部接触焊盘包括焊料的保护层，焊料为Ag或Sn；布置在第二表面上的第二金属化结构；导电连接，其从第一表面延伸到第二表面并且将第二功率电极电连接到第一金属化结构的外部接触焊盘；以及第一环氧树脂层，其被布置在晶体管器件的侧面上并且被布置在晶体管器件的第一表面上。第一环氧树脂层包括限定外部接触焊盘和封装占位的横向大小的开口。
在实施例中，一种方法包括：在半导体晶片的在器件区域中的第一表面中形成至少一个第一沟槽，其中半导体晶片包括被布置在半导体晶片的组件位置之间的分离区域，组件位置包括器件区域，器件区域包括电子器件；形成被布置在组件位置中的第一表面上的第一金属化结构，第一金属化结构包括形成封装占位的多个外部接触焊盘；以及将导电材料插入到第一沟槽中；在半导体晶片的在分离区域中的第一表面中形成至少一个第二沟槽；将第一环氧树脂层施加到半导体晶片的第一表面以使得第二沟槽和组件位置的边缘区域被利用第一环氧树脂层覆盖；去除半导体晶片的第二表面的部分，第二表面与第一表面相对；以及露出分离区域中的第一环氧树脂层的部分和第一沟槽中的导电材料并且产生经加工的第二表面；将第二金属化层施加到经加工的第二表面并且将第二金属化层可操作地耦合到导电材料和第一主表面上的外部接触焊盘；以及切穿分离区域中的第一环氧树脂层以形成多个分离的半导体封装。
在实施例中，一种方法包括：在半导体晶片的第一表面上形成第一金属化结构，其中半导体晶片包括被布置在组件位置之间的分离区域，组件位置包括器件区域，器件区域包括电子器件，第一金属化结构被布置在组件位置上并且包括形成封装占位的多个外部接触；在半导体晶片的在分离区域中的第一表面中形成至少一个第二沟槽；将第一环氧树脂层施加到半导体晶片的第一表面以使得第二沟槽和组件位置的边缘区域被利用第一环氧树脂层覆盖；去除半导体晶片的第二表面的部分，第二表面与第一表面相对；以及露出在分离区域中的第一环氧树脂层的部分；在半导体晶片的在组件位置的器件区域中的经加工的第二表面中形成至少一个第一沟槽；将导电材料插入到第一沟槽中；将第二金属化层施加到经加工的第二表面并且将第二金属化层可操作地耦合到导电材料和第一主表面上的外部接触焊盘；以及切穿分离区域中的第一环氧树脂层以形成多个分离的半导体封装。
在实施例中，一种模块包括在第一器件区域中的第一电子器件和在第二器件区域中的第二电子器件，其中第一电子器件被可操作地耦合到第二电子器件以形成电路。模块进一步包括：第一主表面，其包括至少一个接触焊盘；第二主表面，其包括至少一个接触焊盘，第二主表面与第一主表面相对；布置在第一主表面上的第一环氧树脂层，其让第一接触焊盘的至少部分暴露。第一电子器件的侧面和第二电子器件的侧面嵌入在第一环氧树脂层中并且与第一环氧树脂层直接接触。模块进一步包括导电再分配结构，其将第一电子器件与第二电子器件电耦合以形成电路。导电再分配结构包括：从第一主表面延伸到第二主表面的导电通孔；以及导电层，其被布置在导电通孔上并且被布置在第一器件区域和第二器件区域中的至少一个上。
在实施例中，电子组件包括根据在此描述的实施例中的任何一个的模块、多个引线和塑料壳体组成部。模块的第一接触焊盘被耦合到多个引线中的第一引线并且模块的第二接触焊盘被耦合到多个引线中的第二引线。塑料壳体组成部覆盖第一环氧树脂层。
在实施例中，一种用于制造半导体模块的方法包括：在半导体晶片的第一表面的非器件区域中形成至少一个沟槽；以及在半导体晶片的第一表面的非电路区域中形成至少一个沟槽。非器件区域被布置在组件位置之间并且组件位置包括用于形成电路的至少两个半导体器件。非电路区域被布置在包括第一电子器件的第一器件区域和包括第二电子器件的第二器件区域之间，第一金属化层被布置在第一器件区域中和第二器件区域中的第一表面上。方法进一步包括：将第一聚合物层施加到半导体晶片的第一表面以使得沟槽、组件位置的边缘区域、第一器件区域的边缘区域和第二器件区域的边缘区域被利用第一聚合物覆盖层；去除半导体晶片的第二表面的部分，第二表面与第一表面相对；露出非器件区域中和非电路区域中的第一聚合物层的部分并且产生经加工的第二表面。方法进一步包括：将第二金属化层施加到经加工的第二表面并且将第一电子器件可操作地耦合到第二电子器件以形成电路；以及通过非器件区域中的第一聚合物层插入分离线以形成包括电路的多个分离的半导体管芯。
当阅读以下的详细描述并且查看随附附图时，本领域技术人员将认识到附加的特征和优点。
附图说明
附图的元件不一定相对于彼此成比例。同样的参考标号指明对应的类似部分。各种所说明的实施例的特征可以被组合，除非它们彼此排斥。在附图中描绘了示例性实施例并且在以下的描述中详述了示例性实施例。
图1图示用于制备半导体模块的方法的流程图。
图2图示半导体模块的示意性横截面视图。
图3A图示包括两个聚合物层的半导体模块的横截面视图。
图3B图示包括两个聚合物层的半导体模块的横截面视图。
图4图示半导体模块的横截面视图。
图5图示图4的半导体模块的导电通孔的放大顶视图和放大侧视图。
图6图示容纳在封装内的图3的半导体模块的示意性顶视图。
图7A图示半导体晶片的横截面视图。
图7B图示在晶片的第一主表面中形成第一沟槽和第二沟槽之后的晶片。
图7C图示在施加第一聚合物层之后的晶片。
图7D图示在施加载体之后的晶片。
图7E图示去除晶片的第二主表面的部分。
图7F图示将第二金属化结构施加到晶片的经加工的第二表面。
图7G图示第二金属化结构的构造。
图7H图示第二金属化结构的构造。
图7I图示施加第二聚合物层以及分离半导体模块。
图8图示半导体模块的横截面视图。
图9图示半导体模块的横截面视图。
包括图10a至10f的图10图示根据实施例的制备半导体封装的方法。
包括图11a至11d的图11图示根据实施例的制备半导体封装的方法。
图12图示用于半导体封装或半导体模块的导电通孔的放大视图。
包括图13a和13b的图13图示两个封装占位。
图14图示根据实施例的制备半导体封装的方法的流程图。
图15图示根据实施例的制备半导体封装的方法的流程图。
具体实施方式
在以下的详细描述中，参照形成本文的一部分的随附附图，并且在附图中通过图示的方式示出其中可以实践本发明的具体实施例。在这方面，参照正被描述的（多个）图的定向来使用诸如“顶部”，“底部”，“前”，“后”，“在前”，“在后”等的方向术语。因为实施例的组件可以被定位在许多不同的定向上，所以方向术语是为了说明的目的而使用的并且绝不是进行限制。要理解的是，在不脱离本发明的范围的情况下，可以利用其它实施例并且可以作出结构或逻辑上的改变。不应在限制的意义上看待对本发明的以下详细描述，并且本发明的范围由所附权利要求限定。
下面将解释许多示例性实施例。在这种情况下，相同的结构特征在各图中由相同或相似的参照符号标识。在本描述的上下文中，“横向”或“横向方向”应当被理解为意味着大体上平行于半导体材料或半导体载体的横向范围行进的方向或范围。因此横向方向大体上平行于这些表面或侧而延伸。与此相对，术语“竖向”或“竖向方向”被理解为意味着大体上垂直于这些表面或侧而行进的方向，并且因此垂直于横向方向行进。因此竖向方向在半导体材料或半导体载体的厚度方向上行进。
如在本说明书中所采用的那样，当诸如层、区域或衬底的元件被提及为在另一元件“上”或者延伸到另一元件“之上”时，其可以直接在其它元件上或者直接延伸到其它元件之上，或者也可以存在中间元件。相反，当元件被提及为“直接在另一元件上”或者“直接延伸到另一元件之上”时，没有中间元件存在。
如在本说明书中所采用的那样，当元件被提及为“连接”或“耦合”到另一元件时，其可以被直接连接或耦合到其它元件或者可以存在中间元件。相反，当元件被提及为“直接连接”或“直接耦合”到另一元件时，没有中间元件存在。
在功率转换应用中，对应的电路通常要求诸如场效应晶体管（FET）的晶体管的组合来形成要被尽可能靠近地定位的例如降压转换器的高侧和低侧。单独地放置芯片要求最小间隔距离，这限制了封装的可能的缩小。更宽的间隔还可能使影响封装的性能的杂散电感增加。
在此描述的一些实施例提供具有单个半导体管芯的半导体封装，该单个半导体管芯包括单个半导体器件，特别是用于功率转换的单个半导体器件。在一些实施例中，单个半导体器件是晶体管器件，诸如竖向MOSFET（金属氧化物半导体场效应晶体管）或竖向IGBT（绝缘栅双极晶体管）。半导体封装具有更小的封装占位并且占据更小的横向区，因为封装的漏极外部接触以及源极外部接触和栅极外部接触被定位在提供晶体管器件的半导体管芯上并且在该半导体管芯的横向区内。
所描述的一些实施例提供/包括多芯片或多器件单管芯模块，所述单管芯模块使得在模块内的芯片的更靠近的间隔成为可能并且同时允许在两个器件（例如竖向晶体管器件）的源极和漏极之间的借助于通孔（例如贯通的硅通孔（TSV））的直接电连接。模块可以被封装在标准塑料封装中或者准备好用于芯片嵌入，或者可以被用作为最终封装而不用进一步进行封装。
图1图示用于制备包括被耦合以形成电路的第一电子器件和第二电子器件的半导体模块的方法的流程图20。在框21中，在半导体晶片的第一表面的分离区域中形成至少一个沟槽。在框22中，在半导体晶片的第一表面的非器件区域中形成至少一个沟槽。分离区域被布置在半导体晶片的组件位置之间。组件位置的每个可以包括用于形成电路的至少两个电子器件以及被布置在包括第一电子器件的第一器件区域和包括第二电子器件的第二器件区域之间的非器件区域。第一金属化结构被布置在半导体晶片的在第一器件区域和第二器件区域中的第一表面上。
在框23中，将第一聚合物层施加到半导体晶片的第一表面以使得在分离区域和非器件区域这两者中的沟槽、组件位置的边缘区域、第一器件区域的边缘区域和第二器件区域的边缘区域被利用第一聚合物层覆盖。聚合物层可以包括诸如热固性聚合物树脂的可固化聚合物组成部，并且可以包括环氧树脂。
在框24中，去除半导体晶片的第二表面的部分，第二表面与第一表面相对，并且使第一聚合物层的位于分离区域中以及位于非器件区域中的部分暴露，并且产生经加工的第二表面。
使半导体晶片的厚度减小并且可以将半导体晶片的厚度减小到预定厚度。在这些实施例中，分离区域中以及非器件区域中的沟槽的深度可以被选择为大于半导体晶片的想要的最终厚度，以使得布置在形成于分离区域和非器件区域中的沟槽中的第一聚合物层的部分在半导体晶片的厚度已经被减小到预定的想要的厚度之后被暴露。
在框25中，将第二金属化层施加到经加工的第二表面。第一电子器件可操作地耦合到第二电子器件以形成想要的电路。
在框26中，通过位于分离区域中的第一聚合物层插入分离线以形成多个分离的半导体模块，每个半导体模块包括电路。每个半导体模块包括被可操作地耦合以形成电路的第一电子器件和第二电子器件。例如，可以通过机械锯切或激光切割来插入分离线。
半导体模块包括两个器件区域，所述两个器件区域包括半导体材料。例如，半导体材料可以是硅。每个半导体模块包括两个或更多个电子器件，所述两个或更多个电子器件被通过第一聚合物层的布置在非器件区域中的部分彼此横向地分离开，所述非器件区域横向地定位在包括第一电子器件的第一器件区域和包括第二电子器件的第二器件区域之间。模块的侧壁和形成在侧壁与器件区域的第一表面和第二表面之间的边缘可以被覆盖并且与第一聚合物层直接接触。第一聚合物层可以被用于保护侧面和边缘。该布置可以被用于使用自动化设备来简化模块的处置。
随后可以封装模块，并且第一金属化层和第二金属化层的暴露的部分提供接触焊盘，所述接触焊盘可以被通过内部导电再分配结构电耦合到封装的外部接触焊盘。在一些实施例中，模块可以在没有被进一步封装的情况下使用于电路或应用中。
作为示例，第一电子器件可以包括晶体管器件，例如诸如MOSFET的场效应晶体管器件或绝缘栅双极晶体管（IGBT）。第二电子器件还可以包括晶体管器件，例如诸如MOSFET的场效应晶体管器件或绝缘栅双极晶体管（IGBT），或者可以包括诸如栅极驱动器器件的驱动器器件或诸如下拉FET（场效应晶体管）的栅极驱动器器件的部分，或者可以包括诸如电感器、电容器或电阻器的无源器件。如果提供了两个晶体管器件，则模块可以为半桥电路提供在两个晶体管器件之间的适当的电连接。
在一些实施例中，每个组件位置可以包括用于形成特定电路的多于两个的电子器件。作为示例，在第一电子器件和第二电子器件这两者是晶体管的情况下电路可以是半桥配置，并且组件位置可以进一步包括驱动器器件或耦合到两个晶体管器件的栅极的诸如下拉FET的驱动器器件的部分。
非器件区域不包括任何器件结构并且可以横向地围绕第一器件区域和第二器件区域。位于紧接地相邻的组件位置之间的分离区域典型地也没有器件结构。在一些实施例中，组件位置被布置成行和列的规则阵列以使得形成在分离区域中的沟槽在平面视图中具有方形或矩形网格的形状。
每个组件位置中的器件区域可以具有不同的横向布置。在一些实施例中，每个电子组件位置内的器件区域被布置成横向地彼此相邻，以使得形成在非器件区域中的沟槽实质上彼此平行地延伸。在一些实施例中，每个电子组件位置内的器件区域被横向地布置以使得一个器件区域是通过两个实质上垂直的非器件区域而与另一个器件区域分离开的并且使得形成在非器件区域中的沟槽实质上彼此垂直地延伸。例如，一个器件区域可以被布置于在横向上为方形或矩形的组件位置的角部中，以使得其是由两个实质上垂直的分离区域以及由两个实质上垂直的非器件区域界定的。另一个器件区域可以具有L形状。在一些实施例中，一个器件区域在所有侧上被进一步的器件区域横向地围绕以使得具有连续的环形形状的非器件区域围绕内部器件区域。例如，内部器件区域可以实质上是方形或矩形的，并且由实质上方形或矩形的连续的非器件区域横向地围绕，该非器件区域进而由方形或矩形的环形形状的进一步的器件区域横向地围绕。内部器件区域和外部器件区域可以是相对于彼此同心或非同心地布置的。
在一些实施例中，在框25中，施加第二金属化层以使得其将第一电子器件可操作地耦合（例如电连接）到第二电子器件以形成电路。在其它实施例中，第一电子器件和第二电子器件可以通过第一金属化结构电连接，并且去除半导体晶片的第二表面的部分造成两个电子器件的半导体主体彼此电绝缘。在这些实施例中，第二金属化层可以提供接地平面。
在一些实施例中，方法进一步包括形成在晶片的第一表面和第二表面之间延伸的竖向导电连接。竖向导电连接可以被用于电耦合第一电子器件和第二电子器件。例如，如果电子器件中的一个或多个是具有竖向漂移路径的竖向器件，则可以使用竖向导电连接。
在一些实施例中，方法进一步包括将一个或多个通孔或过孔插入第一器件区域或第二器件区域中，将导电材料插入到通孔中并且将通孔内的导电材料电耦合到第一电子器件和第二电子器件。在一些实施例中，可以将通孔插入到第一器件区域和第二器件区域这两者中。在一些实施例中，可以将两个或更多个通孔插入到第一器件区域和第二器件区域中的至少一个中。可以取决于要被形成的电路、第一电子器件和第二电子器件的结构以及取决于由通孔结构所要求的电流承载能力来选择通孔的数量和位置。
可以将通孔插入到半导体晶片的第一表面中，并且然后将第一金属化结构和第一聚合物层施加到第一表面，并且随后去除半导体晶片的第二表面的部分以形成经加工的第二表面。替换地，可以在施加第一金属化结构之前将通孔插入到半导体晶片的第一表面中。
可以在将导电材料插入到通孔中之前将绝缘材料插入到形成在第一器件区域或第二器件区域中的一个或多个通孔或过孔中。绝缘材料可以衬连通孔或过孔的侧壁并且使得包含对于周围的器件主体的绝缘。
在一些实施例中，将进一步的导电层施加到第一金属化结构，以例如增加用来提供接触焊盘的区域的厚度。可以在施加进一步的导电层之前将导电材料插入到通孔中以使得该进一步的导电层将通孔内的导电材料电耦合到第一金属化结构。替换地，可以将导电材料插入到通孔中并且在同一沉积处理中将进一步的导电层施加主表面中的一个或者两个主表面。
在一些实施例中，将通孔插入到半导体晶片的经加工的第二表面中。在这些实施例中，可以插入通孔以使得通孔的底部由第一金属化结构的一部分或者位于半导体晶片的第一表面上的进一步的导电层形成。将导电材料插入到通孔中以使得通孔与第一金属化结构进行接触并且电连接到第一金属化结构。导电材料可以通过衬连通孔的侧壁的绝缘材料而与周围的器件主体电绝缘。
可以将第二金属化层施加到经加工的第二表面和通孔内的导电材料，以便将布置在第一器件区域中的第一电子器件电耦合到导电通孔并且电耦合到位于第二器件区域中的第二电子器件。第二金属化层可以从第一器件区域起经包括在经加工的第二表面中暴露的第一聚合物层的非器件区域延伸到第二器件区域上并且延伸到位于通孔内的导电材料上。还可以对第二金属化层进行构造以便在半导体晶片的经加工的第二表面上形成一个或多个接触区，所述一个或多个接触区与进一步的导电区（例如将第一电子器件电耦合到导电通孔的导电区）电分离。
在这些实施例中，形成模块的再分配结构的竖向部分，该竖向部分或者位于半导体晶片的半导体材料内或者位于第一器件区域内或位于第二器件区域内。
在其它实施例中，再分配结构的该竖向部分可以位于第一器件区域和第二器件区域之间并且可以位于非器件区域中。在一些实施例中，方法进一步包括将导电材料插入到形成在非器件区域中的沟槽中，以及将位于该沟槽内的导电材料电耦合到第一电子器件和第二电子器件。通孔内的导电材料可以通过布置在第一表面上的第一金属化层的部分以及通过布置在第二表面上的第二金属化层的部分而被电耦合到第一电子器件和第二电子器件。
通过将一个或多个绝缘层施加到沟槽的侧壁，可以使布置在非器件区域中的沟槽中的导电材料与第一器件区域和第二器件区域的半导体材料电绝缘。在一些实施例中，在将第一聚合物层插入到形成在非器件区域中的沟槽中之后，在非器件区域中的第一聚合物层中形成通孔。通孔可以具有小于沟槽的宽度的宽度以使得界定通孔的第一器件区域和第二器件区域的侧面被利用第一聚合物层覆盖。将导电材料施加到通孔中的第一聚合物层。第一聚合物层因此被用于使导电材料与第一器件区域和第二器件区域的侧面电绝缘。
在一些实施例中，随后去除晶片的第二表面的部分，不仅暴露被布置在非器件区域中的第一聚合物层而且还暴露被布置在经加工的第二表面中的非器件区域内的导电材料，以使得导电材料从布置在第二器件区域的第一表面上的第一金属化表面结构延伸到经加工的第二表面。
可以将第二金属化层施加到布置在非器件区域中的通孔内的导电材料，以将第一电子器件电耦合到第二电子器件。可以施加第二金属化层以使得其从第一器件区域起经非器件区域延伸到第二器件区域。在通孔位于非器件区域中的情况下，第二金属化层到第一器件区域和第二器件区域这两者上的横向延伸可以被用于协助结构的机械稳定性。
在一些实施例中，从半导体晶片的第一表面到半导体晶片的经加工的第二表面的导电通孔由第一器件区域或第二器件区域的导电部分形成。导电部分从半导体晶片的第一表面延伸到半导体晶片的经加工的第二表面。导电部分可以通过绝缘层（例如氧化物或氮化物）和/或通过第一聚合物层与第一器件区域和第二器件区域的半导体材料的其余部分绝缘。导电部分可以通过第一金属化层和第二金属化层的一部分耦合到第一电子器件和第二电子器件，以便电耦合第一电子器件和第二电子器件并且形成电路。
可以将第一聚合物层施加到半导体晶片的第一表面以使得第一金属化结构的至少一部分未被第一聚合物层覆盖。在一些实施例中，可以选择性地施加第一聚合物层，以使得其被施加到沟槽、组件位置的边缘区域以及第一器件区域和第二器件区域的边缘区域，或者可以作为封闭的层来施加，并且第一聚合物层的部分被去除以暴露第一金属化结构的至少一部分。
在一些实施例中，第一聚合物层被横向地布置以使得第一金属化结构的外周部分被第一聚合物层覆盖并且界定第一金属化结构的暴露部分，例如界定和限定一个或多个接触焊盘。在这些实施例中，第一聚合物层可以起到控制施加到接触焊盘的焊料的横向范围的作用。
在一些实施例中，方法进一步包括将载体施加到布置在第一表面上的第一聚合物层，第一聚合物层被构造以使得第一金属化结构的至少第一部分被由第一聚合物层暴露。可以在由第一聚合物层界定的载体和第一金属化结构之间形成腔体。然后去除半导体晶片的第二表面的部分，并且使分离区域和非器件区域中的第一聚合物层的部分露出，同时将载体施加到第一聚合物层。载体不与半导体晶片的第一金属化结构直接接触。
例如锯齿状线的分离线可以具有小于分离区域中的沟槽的宽度的宽度。分离线于是可以被插入到分离区域中以使得多个分离的半导体模块的侧面的至少部分包括第一聚合物层的一部分。
在一些实施例中，将第二聚合物层施加到在分离区域和非器件区域中的经加工的第二表面，分离的半导体模块的侧面也可以包括第二聚合物层以及第一聚合物层的一部分。整个侧面以及组件位置的边缘可以被第一聚合物层和第二聚合物层覆盖。
第二聚合物层例如还可以包括可固化聚合物组成部，例如热固性树脂，例如第二环氧树脂层。可以将第二聚合物层施加到经加工的第二表面以使得其至少覆盖布置在分离区域上的第一聚合物层。第二聚合物层还可以覆盖第二金属化层的至少部分。在一些实施例中，第二聚合物层覆盖第二金属化层的分散开的部分的外周区域，并且限定可以被通过焊料连接到进一步的导电表面的一个或多个接触焊盘。
在一些实施例中，第二金属化层包括从第一器件区域延伸到第二器件区域并且经可以包括第一聚合物层的非器件区域延伸的部分。在一些实施例中，第二聚合物层可以毗邻第二金属化层的该器件连接部分或者可以覆盖第二金属化层的该部分的外周边缘区域，并且限定从第二聚合物层暴露的接触焊盘。在其它实施例中，第二金属化层的该器件连接部分可以完全被提供金属化层的该部分的电绝缘的第二聚合物层覆盖。如果不要求对于第二金属化层的该部分的直接电接触或者是在其中想要或者要求层和电路的该部分的电绝缘的实施例中，则可以使用这种布置。
在一些实施例中，可以通过如下来施加第二金属化层：将导电种晶层施加到经加工的第二表面；将第二聚合物层施加到种晶层以使得种晶层的至少部分被从第二聚合物层暴露；以及将导电层施加到种晶层的暴露的部分。可以使用诸如溅射或化学气相沉积的真空沉积技术来施加种晶层。可以使用诸如无电沉积或流电沉积的电沉积技术来将导电层施加到种晶层。
可以将导电种晶层施加到经加工的第二表面，以使得布置在分离区域和非器件区域中的第一聚合物层以及第一器件区域和第二器件区域的半导体材料被种晶层覆盖。可以将第二环氧树脂层施加到种晶层，以使得分离区域被第二聚合物层覆盖并且使得经加工的第二表面的包括半导体材料的区域和第一聚合物层的被布置在非器件区域中的区域未被第二聚合物层覆盖。然后将导电层施加到各部分中的未被第二聚合物层覆盖的种晶层，以便形成第二金属化层。
至少两个器件被制备在晶片上以使得芯片之间的距离可以被减小并且仅受分离处理限制，例如对于机械半切割切分或者等离子体半切割切分而言为10到50 μm。多芯片管芯被包封在环氧树脂中并且仅对应的连接部是开放的金属表面，例如铜表面。在通孔的帮助下，不同的芯片的前侧1（源极1）和背侧2（漏极2）之间的直接连接是可能的。由于多芯片管芯的包封性质，其可以被直接拾取并且放置在标准封装（如QFN）中或者是采用芯片嵌入方法拾取并且放置的。
在硅晶片上不同类型的器件可以是被挨着彼此地处理的。一旦已经完成对芯片的前侧的处理，就执行半切割处理步骤。在此，各个芯片或器件彼此隔离。与此同时，还对用于各个多芯片管芯或多器件模块之间的分离的线进行半切割。在环氧树脂研磨前切分处理之后，利用环氧树脂覆盖并填充芯片和半切割线（半切割深度〜晶片目标厚度+10 μm）。然后在光刻步骤中利用对应的环氧树脂特性来使前侧上的铜焊盘开放。在把晶片安装在玻璃载体上之后，将晶片薄化到其想要的厚度，例如15〜20 μm。在薄化处理中，环氧树脂填充的半切割部暴露在背侧上。现在沉积铜背侧。这可以是通过被经由铜的电沉积引入到最终厚度的溅射的Ti/Cu种晶层实现的。取决于厚度，仅进行溅射也是可能的。之后，以多芯片管芯被连接以形成所意图的电路的方式构造铜背侧。
由此可以在半切割切分之前从前侧形成硅通过通孔或者在沉积种晶层之前从背侧形成硅通过通孔。在进行铜背侧构造之后，再次利用环氧树脂覆盖完整的背侧并且在利用对应的环氧树脂特性的光刻步骤中使所意图的铜焊盘开放。在环氧树脂固化之后，对晶片进行框卸除并且通过激光切穿环氧树脂来分离多芯片管芯。现在多芯片管芯可以被以标准方式从切分箔拾取以被放置在标准封装中。
替换地，铜前侧接触和铜背侧接触这两者和硅通过通孔可以是通过在被预结构化的种晶层上使用对应的前侧环氧树脂和背侧环氧树脂作为图案化电镀掩模而形成的。这是在利用无电电镀的帮助下实现的。以这种方式，硅通过通孔可以是在先前存在的处理流程中集成的。
本构思可以被直接无阻碍地应用于集成如电容器或电感器的无源组件，如果它们被挨着对应的连接芯片形成在晶片的部分上的话。这些无源组件被如同附加的芯片那样处理或者被处理为多芯片系统之一的一部分。在集成解决方案中这些无源组件的集成可能是受关注的，因为其允许使环路电感和杂散无源组件的贡献最小化。这直接改善了解决方案的性能并且允许对过冲行为的更好的控制。
图2图示半导体模块30的示意性横截面视图。半导体模块30包括第一器件区域32中的第一电子器件31和第二器件区域34中的第二电子器件33。第一电子器件31可操作地耦合到第二电子器件33以形成电路。在所图示的实施例中，第一电子器件31是晶体管器件，特别是竖向晶体管器件，其在第一表面37上具有栅极焊盘35和源极焊盘36并且在与第一表面37相对的第二表面39上具有漏极焊盘38。第二电子器件33也是晶体管器件，特别是竖向晶体管器件，其在第一表面42上具有栅极焊盘40和源极焊盘41并且在与第一表面42相对的第二表面44上具有漏极焊盘43。第二电子组件33的第一表面42与第一电子组件31的第一表面37实质上共面，并且第二电子组件33的第二表面44与第一电子组件31的第二表面39实质上共面。
模块30具有包括至少一个接触焊盘的第一主表面45。在图2中图示的实施例中，第一主表面45包括四个接触焊盘，其被耦合到第一电子器件31的源极焊盘36和栅极焊盘35并且被耦合到第二电子器件33的栅极焊盘40和源极焊盘41。半导体模块30还包括与第一主表面45相对的第二主表面46。半导体模块30包括第一聚合物层47，特别是第一环氧树脂层，其被布置在第一主表面45上并且其让接触焊盘35，36，40，41的至少部分暴露。
第一聚合物层47可以被布置在接触焊盘35，36，40，41的外周区域上。第一聚合物层47覆盖第一电子器件31和第二电子器件33的侧面48以使得第一电子器件和第二电子器件33可以被认为是嵌入在第一聚合物层47中。半导体模块30还包括导电再分配结构49，其将第一电子器件31电耦合到第二电子器件33。
在该实施例中，导电再分配结构49包括导电通孔50，其从半导体模块30的第一主表面45延伸到第二主表面46。导电通孔50可以被定位在第一器件区域32中或者被定位在第二器件区域34中，并且可以被称为通过硅通孔。导电通孔50可以通过绝缘层55与电子器件的半导体材料电绝缘。通孔50提供从模块的第一主表面45到第二主表面46的导电连接以及从第二电子器件33的第一表面42到第一电子器件32的第二表面39的导电连接。再分配结构49进一步包括导电层51，该导电层51在模块的第二主表面46上横向地延伸并且被布置在形成于第二电子器件33中的通孔50上。
导电层51被布置在导电通孔50上并且被布置在第一聚合物层47的形成第二主表面46的部分的部分上。导电层51从第一电子器件31的漏极焊盘38延伸到导电通孔50，并且不仅位于第一电子器件31上并且位于第一聚合物层47的一部分上，而且还位于第二电子组件33的第二主表面44的一部分上。
导电通孔50可以在源极焊盘41和第二电子组件33的第二表面44之间延伸并且被电耦合到源极焊盘41。与导电通孔50组合的导电层51提供从第二电子器件33的源极焊盘41到第一电子器件31的漏极焊盘38的再分配结构49。在该特定实施例中，该布置可以被用于形成半桥配置，其中第一电子组件31是半桥配置的低侧开关，并且第二电子器件33是半桥配置的高侧开关。
进一步的导电层56可以被布置在第二电子器件33的漏极焊盘43上以使得进一步的导电层51，56的外表面实质上共面。
从第一电子器件31的第二表面39延伸到第二电子器件33的第二表面44上的导电层51与被布置在第二电子器件33的第二表面44上的进一步的导电部分（诸如接触焊盘56）电绝缘，并且通过绝缘层55与第二电子器件33的主体绝缘。绝缘层55衬连通孔50的侧壁并且经相邻于通孔50的区域中的第二电子器件33的第二表面44延伸并且被直接布置在该第二表面44上。绝缘层55具有横向范围以使得其被定位在第二表面44和导电层51之间，并且使导电层51与第二表面44和第二电子器件33的第二表面44与第一电子器件31的第二表面39电绝缘。
模块30可以是使用图1中图示的方法制备的，由此第一电子组件31是从半导体晶片的第一器件区域形成的并且第二电子组件33是从半导体晶片的第二器件区域形成的。第一电子组件31和第二电子组件33的邻接的侧面48之间的区域是半导体晶片的组件位置的非器件区域。半导体模块30的最外表面53是由第一聚合物层47的如下部分形成的：所述部分通过将分离线插入在半导体晶片的分离区域中而形成。
半导体模块30是通过如下而从半导体晶片形成的：插入沟槽并且利用第一聚合物层填充沟槽，该第一聚合物层被布置以便至少使电子器件31，33的侧面嵌入在第一聚合物层47中。第一聚合物层47提供将电子器件31，33保持在一起的机械矩阵。用以形成想要的电路（在图2中图示的实施例中，半桥配置）的电子器件31，33之间的导电连接可以是通过在半导体模块30的第一主表面45和第二主表面46上沉积导电层形成的，并且在一个或多个竖向器件的情况下是通过提供在半导体模块30的主表面45和主表面46之间延伸的一个或多个导电通孔50形成的。
通孔50可以被布置在器件区域中。在图2中图示的实施例中，通孔50被布置在第二电子组件33中并且在第二电子组件33的第一表面42和第二表面44之间延伸。
图3图示半导体模块30'的横截面视图，除了在图2中图示的特征之外半导体模块30'还进一步包括布置在半导体模块30'的第二主表面46上的第二聚合物层54。第二聚合物层54也可以是可固化聚合物（诸如热固性聚合物组成部）并且在一些实施例中包括环氧树脂制品。
在诸如图3A中图示的实施例的一些实施例中，第二聚合物层54可以被布置在半导体模块30'的外周边缘处并且被布置成与第一聚合物层47的被相邻于第一电子组件31和第二电子组件33的侧面48布置的部分接触。第二聚合物层54也可以被布置在半导体模块30'的第二主表面46的导电区域之间。例如，在图3A中图示的实施例中，第二聚合物层被布置在进一步的层51和漏极焊盘43之间。在一些实施例中，第二环氧树脂层54可以覆盖漏极焊盘43的外周区域和导电层51。
在诸如图3B中图示的实施例的一些实施例中，导电层51被第二聚合物层54完全覆盖并且漏极焊盘43的至少一部分保持未被第二聚合物层54覆盖。
在图2和图3中图示的实施例中，第一电子器件31和第二电子器件33是晶体管器件并且所形成的电路是半桥电路。然而，被布置在半导体模块的第一器件区域和第二器件区域中的电子器件的类型不限制于晶体管器件。例如，电子器件中的一个可以是晶体管器件而电子器件中的另一个可以是驱动器器件，例如栅极驱动器器件，或者是诸如下拉FET的栅极驱动器器件的部分以用于驱动晶体管器件的栅极，或者是二极管或诸如电感器、电容器或电阻器的无源器件。更进一步地，模块不限制于只包括两个电子器件并且可以包括三个或更多个电子器件。例如，模块可以包括被耦合以形成半桥电路的两个晶体管器件，以及还有驱动器器件，或者诸如下拉FET的栅极驱动器器件的部分以用于驱动两个晶体管器件的栅极。
如上面提到那样，在其中模块包括具有在模块的第一主表面和第二主表面之间延伸的竖向部分的再分配结构的实施例中，竖向部分可以由被定位在电子器件中的一个或多个中的一个或多个导电通孔来提供。在这些实施例中，通孔的侧壁由电子器件的半导体材料（例如硅）形成。在其它实施例中，再分配结构的竖向部分可以被定位为在横向上相邻于电子器件。
图4图示模块60，其包括第一电子器件61和第二电子器件62，第一电子器件61和第二电子器件62在横向上彼此相邻地布置并且嵌入在第一聚合物层63中，该第一聚合物层63覆盖第一电子器件61和第一电子器件62这两者的侧面64的至少一部分。在一些实施例中，第一聚合物层63可以覆盖第一电子器件61的第一主表面65以及第二电子器件62的第一主表面66的外周区域和边缘，第二电子器件62的第一主表面66被定位为在横向上相邻于第一电子器件61的第一主表面65并且可以与第一电子组件61的第一主表面65实质上共面。第一聚合物层63的被布置在第一电子器件61和第二电子器件62之间的部分可以被描述为非器件区域67，其中第一电子器件61被布置在第一器件区域68中并且第二电子器件62被布置在第二器件区域69中。
在该实施例中，导电通孔70被布置在非器件区域67中。导电通孔70具有由第一聚合物层63的材料形成的侧壁71。导电通孔在平面视图中可以具有细长形状。导电通孔70可以包括导电材料，诸如例如铜的金属。在一些实施例中，在第一聚合物层63中限定通孔72的侧壁71可以衬连有可以被用于改善对第一聚合物层63的材料的粘附的一个或多个金属层以及具有适合于承载特定应用所要求的电流的厚度的一个或多个导电层。在一些实施例中，通孔72可以实质上被填充有导电材料。
半导体模块60还包括被布置在模块60的第一主表面74处的第一金属化结构73。第一金属化层73可以包括两个或更多个导电部分，其中一个或多个导电部分被布置在第一半导体器件61的第一主表面65和第二半导体器件62的第一主表面66上。类似地，半导体模块60可以包括被布置在模块60的第二主表面76处的第二金属化层75，其被构造为分别在第一电子器件61的第二表面77和第二电子器件62的第二表面78上提供一个或多个部分。导电通孔70可以被电耦合到第一金属化结构73的一部分，该部分从电子器件之一（例如第二电子器件62）延伸到导电通孔70。导电通孔70可以通过被布置在模块76的相对侧上的第二金属化层75的一部分耦合到电子器件中的另一个（例如第一电子器件61），第二金属化层75的所述一部分在第一电子器件61和导电通孔70之间延伸。
在第一电子器件61和第二电子器件62是晶体管器件并且想要的电路是半桥配置的情况下，第二金属化结构75的一部分可以从位于第一电子器件61的第二表面77处的漏极焊盘延伸到导电通孔70，并且第一金属化层73的一部分可以从导电通孔70延伸到被布置在第二电子器件62的第一主表面66处的源极焊盘。
第二金属化结构75的从第一电子器件61的第二表面77延伸到第二电子器件62的第二表面78上的部分与第二金属化结构75的被布置在第二电子器件62的第二表面78上的进一步的部分（诸如接触焊盘82）电绝缘。该电绝缘可以是由绝缘层63提供的，该绝缘层63衬连通孔70的侧壁并且经相邻于通孔70的区域中的第二电子组件62的第二表面78延伸并且被直接布置在第二电子组件62的第二表面78上。第二金属化结构75的被定位在第二电子器件62的第二表面78上的部分被布置在该绝缘层63上。绝缘层55还用来使第二电子器件62的第二表面78与第一电子器件61的第二表面77电绝缘。
在其它实施例中，导电层75具有横向范围以使得其不延伸到第一电子器件61的半导体主体上而是仅延伸到通孔70中的导电材料。
图5图示半导体模块60中的导电通孔70的放大顶视图和放大侧视图。第一电子组件61在其第一主表面65上包括接触焊盘79，例如，如果第一电子组件是晶体管器件，则接触焊盘79可以是源极焊盘，并且第一电子组件61在其第二主表面77上包括第二接触焊盘80，其例如可以是漏极焊盘。第二电子组件62还包括在其第一主表面66上的接触焊盘81和在其第二主表面78上的接触焊盘82。如果第二电子组件是晶体管器件，则接触焊盘81可以是源极焊盘并且接触焊盘82可以是漏极焊盘。每个晶体管器件还可以包括在图5的视图中未能看到的栅极焊盘。第一电子器件61的形成在第一主表面65和侧面64之间的边缘区域83被第一聚合物层63的部分84覆盖。第一电子组件61的整个侧面64可以被第一聚合物层63覆盖。类似地，第二电子器件62的形成在第一主表面66和侧面64之间的边缘区域85可以被第一聚合物层63覆盖。第一聚合物层63可以毗邻于被分别布置在第一电子器件61的第一主表面65上以及第二电子器件62的第一主表面66上的接触焊盘79，81。
用于将接触焊盘80与被布置在模块60的相对侧上的接触焊盘81耦合的再分配结构86可以由导电路径形成，该导电路径从接触焊盘80通过通孔72延伸到接触焊盘81以将第一电子器件61的漏极电耦合到第二电子器件62的源极。再分配结构86包括形成在第一聚合物层64中的通孔72，该通孔72实质上平行于第一电子器件61和第二电子器件62的侧面64延伸。通孔72可以具有被粗糙化的侧壁71以改善对定位在通孔72内的导电材料的粘附。通孔72的侧壁71也可以衬连有一个或多个粘附层。再分配结构86可以是使用若干个部分形成的。例如，延伸通过第一聚合物层63的导电通孔72可以被填充有导电材料和被施加到通孔70的上表面的横向层87，该横向层87从通孔70延伸到接触焊盘81。第二横向层88可以被施加到模块60的相对的后侧，第二横向层88从接触焊盘80延伸到导电通孔70的下表面。在其它实施例中，可以施加从接触焊盘81延伸到通孔72中的导电层，并且凭借从接触焊盘80延伸到通孔71中的层，使得这两个导电层在通孔72中与侧面64相邻的位置处接合并且产生连续的导电路径。
根据在此描述的任何一个实施例的半导体模块可以被用于通过将模块安装到包括再分配结构的更高级基底（例如诸如印刷电路板的电路板）上来形成电路。在其它实施例中，半导体模块可以被封装。封装半导体模块使得模块能够被以具有标准占位和标准轮廓的封装的形式提供，这可以有助于在特定应用中简化模块的使用。
图6图示容纳在封装90内的图3B的半导体模块30'的示意性顶视图。在所图示的实施例中，封装90包括管芯焊盘91、五个引线92至96和塑料壳体97。管芯焊盘91和引线92至96的内部部分位于塑料壳体97内。引线92至96的部分延伸到塑料壳体97的外部，并且为封装90提供外部接触接触。在该实施例中，引线92至96被定位为相邻于管芯焊盘91的单个侧，其中五个引线中的在中间的一个，即引线94与管芯焊盘91集成在一起。模块30'被安装在管芯焊盘91的上表面98上。
因为第二电子器件33的漏极焊盘43被暴露在半导体模块30'的第二主表面46处，并且电子器件61的漏极焊盘38处、进一步的导电层51和导电通孔50是通过将模块30'的第二主表面46安装到管芯焊盘90的上表面98而被第二聚合物层54覆盖的，所以第二电子器件33的漏极焊盘43可以被电耦合到管芯焊盘91并且因此被电耦合到中间引线94。布置在模块30'的第一主表面45处的焊盘35，36，40，41面朝上方并且可以被电耦合到引线92，93，95，96，引线92，93，95，96被通过导电连接（诸如一个或多个接合布线、导电肋或接触夹）而与管芯焊盘91间隔开。源极焊盘36可以被耦合到第一引线92，栅极焊盘35可以被耦合到引线93，第二电子器件33的源极焊盘41和栅极焊盘40可以分别被耦合到引线95，96。
还在图6的顶视图中图示的是模块30'的非器件区域100。器件区域32，34由虚线指示。导电通孔50位于源极焊盘41下方并且也由虚线指示。
封装不限制于具有图6中图示的管芯焊盘、引线、连接和壳体的布置的封装。例如，封装可以是表面安装器件，诸如Super SO8封装或QFN（Quad Flat No Lead，方形扁平无引脚）封装。例如，可以使用接触夹来代替用于功率连接（例如除了对于栅极的连接之外的连接）的接合布线。
现在将参照图7描述根据一些实施例的用于制备半导体模块的方法。
图7A图示包括第一主表面111和与第一主表面111相对的第二主表面112的半导体晶片110的横截面视图。半导体晶片110包括多个组件位置，其中的两个组件位置113，113'被图示于图7中。相邻的组件位置被通过分离区域114彼此间隔开。半导体晶片110可以包括硅，并且可以是硅单晶晶片，或者是在顶部上包括其中形成有半导体器件的外延硅层的硅单晶晶片，由此外延层提供第一主表面111并且硅单晶晶片提供第二主表面112。
组件位置113典型地被成行并且成列地布置以形成规则网格，以使得分离区域114提供具有在平面视图中的实质上正交的条带的形状。每个组件位置113包括被不包括任何器件结构的非器件区域117分离开的两个或更多个器件区域115，116。晶片110还包括在其第一主表面111上的第一金属化结构118。第一金属化结构118可以被构造从而其仅位于器件区域115，116中并且使得非器件区域117不含第一金属化结构118。
组件位置113的器件位置之一（例如器件区域116）包括从第一金属化结构118延伸到晶片110中至一定深度的一个或多个导电通孔134。导电通孔134可以具有盲通孔135的形式，盲通孔135具有定位在距第一主表面111一定深度处的底部，该深度大于如图7B中图示的电子组件的预定最终厚度。盲通孔135可以包括至少覆盖盲通孔135的侧壁的绝缘材料（在图中未看到）和被布置在绝缘材料上的导电材料。导电材料可以包括衬连盲通孔的侧壁的一个或多个衬垫层和在衬垫层上的一个或多个进一步的导电材料。导电材料可以填充盲通孔135的其余部分。导电材料可以包括一种或多种金属或合金和/或多晶硅。
图7B图示在形成第一沟槽119之后并且在形成第二沟槽120之后的晶片110，第一沟槽119已经被插入到分离区域114中的第一主表面111中，第二沟槽120已经被插入到非器件区域117中的第一主表面111中。沟槽119，120可以具有略微大于电子组件的预定最终厚度tf并且小于晶片110的初始厚度ti的深度d。.
图7C图示在第一聚合物层121（其在该实施例中包括环氧树脂）已经被插入到第一沟槽119和第二沟槽120中之后的晶片110。在该实施例中，第一聚合物层121也经第一金属化层118的分散开的部分的外周区域延伸，并且因此具有最上方外表面122，其位于第一金属化结构118的外表面123上方的平面中。在其它实施例中，第一聚合物层可以毗邻第一金属化层的部分并且形成实质上共面的表面。
图7D图示在载体124已经被施加到第一聚合物层121的外表面122之后的晶片110。因为第一聚合物层121的外表面122被布置在第一金属化层118的外表面123上方的平面处，所以腔体125被形成在载体124和第一金属化结构118之间。
图7E图示去除半导体晶片110的第二主表面112的部分，从而晶片110的初始厚度ti被减小到最终的想要的厚度tf并且使得第一聚合物层121的被布置在分离区域114和非器件区域117中的部分被暴露在经加工的第二表面126中，并且被布置在第二器件位置116中的盲通孔134中的导电材料被暴露在经加工的第二表面处，以产生贯通接触或贯通的硅通孔（TSV）。在图7E中通过箭头127示意性地指示晶片110的部分的去除。例如，可以通过研磨和/或化学机械抛光来去除半导体晶片110的第二表面112的部分。
图7F图示将第二金属化结构128施加到经加工的第二表面126。在一些实施例中，可以将一个或多个绝缘层（例如氧化物层）施加到经加工的第二表面126并且在将第二金属化结构128施加到经加工的第二表面之前对所述一个或多个绝缘层进行构造。第二金属化层128可以包括种晶层129和施加到种晶层129的进一步的导电层130。可以施加第二金属化层128以使得其形成经第一聚合物层121的暴露部分、器件区域115，116的经加工的第二表面131和在经加工的第二表面126处暴露的通孔134中的导电材料的部分延伸的封闭层。导电层130可以被如图7G图示的那样构造从而分离区域114不含导电层。可以执行对第二金属化层128的构造，以使得形成在每个组件位置113内的第一器件区115和第二器件区116之间的电连接。取决于用于电路的想要的电连接，还可以在一个或这两个组件位置113内形成一个或多个进一步的分散开的导电区域。
导电通孔134可以被电耦合到第二金属化层128的被结构化的部分136，该被结构化的部分136经非器件区域117延伸到其它器件上，例如在图7G中图示的实施例中从第二器件区116延伸到第一器件区115。可以在第一器件区115和/或第二器件区116上形成与被结构化的部分136分离的一个或多个进一步的分散开的被结构化的部分137。包括通孔的器件区可以包括分散开的部分和延伸到邻近的器件区上的部分。
在一些实施例中，第二聚合物层131可以被施加到经加工的第二表面126处的分离区域114和非器件区域117。在诸如图7H中图示的实施例的一些实施例中，第二金属化层128可以被构造以使得导电层130和种晶层129这两者以及被布置在分离区域114中的经加工的第二表面126处的第一聚合物层121的一些部分被去除。第二聚合物层131可以被施加在分离区域114中，以使得其与第一聚合物层121接触并且重叠于形成在组件位置113中的第二金属化层128的外周区域。第一聚合物层和第二聚合物层131之间的界面可以被定位为相邻于器件区域115，116的侧壁。然后可以通过插入分离线133，例如通过沿着分离区域114进行锯切来使半导体模块132从晶片单体化。分离线的宽度可以小于分离区域114的宽度以使得各个模块132的最外侧面被第一环氧树脂层121和第二环氧树脂层131覆盖。
在一些实施例中，半导体模块132包括再分配结构，该再分配结构包括竖向部分，该竖向部分实质上垂直于第一横向主表面和第二横向主表面延伸。如上面讨论那样，该竖向部分可以是通过导电通孔134提供的，导电通孔134可以位于器件区域115，116中的一个或多个内并且因此具有由电子器件的半导体材料形成的侧壁。通孔的侧壁可以衬连有绝缘材料，以便使通孔内的导电材料与电子器件的半导体材料电绝缘。导电材料可以包括一种或多种金属。
在其它实施例中，导电通孔可以位于非器件区域117中并且是通过在非器件区域117中的聚合物材料中插入进一步的沟槽形成的。这样的导电通孔实质上平行于相邻的器件区域115，116的侧面延伸。通孔内的导电材料通过聚合物材料而与器件区域115，116的半导体材料电绝缘。导电通孔的侧壁由聚合物材料形成。该实施例可以被用于制造在图4和图5中图示的半导体模块60。
在一些实施例中，再分配结构的竖向部分可以由半导体材料形成，并且可以由位于器件区域内的半导体材料的一部分或岛状部形成。
图8图示模块140的横截面视图，模块140如在图2中图示的实施例中那样包括被布置在第一器件区域32中的第一电子器件31和形成在第二器件区域34中的第二电子器件33。半导体模块140在第一电子器件31的第二表面39上的漏极焊盘38和被布置在第二电子器件33的第一表面42上的源极焊盘41之间的再分配结构的竖向部分的形状上不同。在该实施例中，第二器件区域34包括半导体材料的岛状部141，其通过绝缘材料143而与第二电子器件33的进一步的半导体材料142电绝缘。绝缘层143从第一表面42延伸到第二表面44以使岛状部141与第二电子器件33的其余部分隔离。
在图8中图示的实施例中，岛状部141被形成在第二电子组件33的外周处并且在至少一侧上由聚合物材料第一聚合物层47的一部分界定，第一聚合物层47被布置在第一电子器件31和第二电子器件33的侧面48之间。
岛状部141可以包括具有高于电子器件的半导体材料142的电导率的电导率的半导体材料。与电子器件的半导体材料相比岛状部141可以是更高度地掺杂的。在其中电子器件31，33由在衬底上包括外延层的半导体晶片形成的实施例中，外延层可以被处理以在第一表面37，42处形成晶体管器件结构。衬底可以是高度地掺杂的并且具有足够的电导率以用于形成漏极区域和再分配结构的一部分。在这些实施例中，上部外延层可以被从岛状部141上部部分处的衬底去除并且被具有更高电导率的材料替代，以便形成从第一表面42到相对的第二表面44的竖向导电连接。替换地，可以通过增加掺杂水平（例如通过注入）来在岛状部141中局部地增加外延层的电导率，可以使用延伸通过上部外延层直到下方衬底的接触或者可以使用延伸通过上部外延层的接触和局部地增加的掺杂水平的组合。
导电岛状部141可以通过在岛状部141和源极焊盘41之间延伸的导电层144而被电耦合到布置在第二电子组件33的第一表面42上的源极焊盘41。导电岛状部141可以通过在岛状部141的相对侧上的从漏极焊盘38延伸到岛状部141的导电层51而被电耦合到布置在第一电子组件31的第二表面39上的漏极焊盘38。导电层51具有横向范围以使得其外周被布置在绝缘材料143上并且在接近第二电子器件33的半导体主体处停止从而其不被布置在电子器件33的后侧44上。
在其它实施例中，岛状部可以被形成在器件区域的半导体材料内以使得其在所有侧面上被绝缘材料143围绕。
第二聚合物层54可以被布置在进一步的导电层51和漏极焊盘38之间的第一电子器件31的第二表面39和第二电子器件33的第二表面44上并且在模块的外周处。第二聚合物层54也可以完全覆盖进一步的导电层51。
图9图示半导体模块150，其包括如在图2中图示的实施例中的被布置在第一器件区域32中的第一电子器件31和形成在第二器件区域34中的第二电子器件33。半导体模块150进一步包括采用如在图8中图示的实施例中的半导体材料的导电岛状部141的形式的在第一电子器件31的第二表面39上的漏极焊盘38与被布置在第二电子器件33的第一表面42上的源极焊盘41之间的重新分配结构。导电岛状部141通过绝缘材料143而与第二电子器件33的进一步的半导体材料142电绝缘。
半导体模块150与图8的半导体模块140的不同之处在于，形成在模块150的器件区域32，34的最外面的相向的侧面48之间的分离区域151和在侧面48之间延伸的非器件区域152包括与第一聚合物层47和第二聚合物层54分离的绝缘材料153。绝缘材料153可以与使提供竖向再分配结构的导电岛状部141与第二半导体器件33的主体电绝缘的绝缘材料143相同或不同。绝缘材料153例如可以包括氧化物或氮化物，诸如SiO2。
绝缘材料153具有对应于第一电子器件31和第二电子器件33的厚度的厚度，并且从第一电子器件31的第一表面37延伸到第二表面并且从第二电子器件33的第一表面42延伸到第二表面44。第一聚合物层47被布置在分离区域151中和非器件区域152中的绝缘材料153上。第二聚合物层54被布置在分离区域151中的绝缘材料153上。
导电层51从漏极焊盘38经第一电子器件31的第二主表面37并且经非器件区域151中的绝缘材料153延伸。导电层51具有横向范围以使得其外周被布置在使岛状部141与第二电子器件33的半导体主体绝缘的绝缘材料143上并且在接近第二电子器件33的半导体主体处停止从而其不被布置在电子器件33的后侧44上或者不与电子器件33的后侧44电耦合。
如在图3B中图示的实施例中，进一步的导电层51可以如在图9中图示那样完全被第二聚合物层54覆盖，或者如在图8中图示的实施例中那样毗邻进一步的导电层51。
总之，在此描述的实施例组合了多芯片管芯（诸如更靠近的芯片距离）、多芯片管芯的单个拾取以及栅极和感测焊盘的前侧接触的优点，并且可以被用于成本有效地并且高效地提供具有想要的电路的模块和电子组件。
在诸如在图2、图3和图7中图示的那些实施例的一些实施例中，半导体模块30，30'；132的半导体器件33中的至少一个包括：导电通孔50；134，其包括位于通孔或过孔中的从半导体器件的半导体主体的前表面延伸到后表面的导电材料。导电通孔50；134可以是如在图7a中图示的实施例中那样通过将通孔插入到半导体晶片110的前表面111中来制造的。在其它实施例中，导电通孔50；134可以是通过将通孔插入到半导体晶片110的相对的后表面112中而形成的。
现在将参照图10至图15针对包括单个半导体器件的半导体封装描述用于形成导电通孔的实施例。然而，这些实施例还可以被用于在包括两个或更多个半导体器件的半导体模块（例如参照图1至图9描述的模块）中制备导电通孔，由此模块的半导体器件中的一个、两个或全部可以包括导电通孔。
图10a图示半导体晶片160的横截面视图，该半导体晶片160包括第一主表面161和与第一主表面161相对的第二主表面162。半导体晶片160可以包括硅并且可以是硅单晶晶片，或者是在顶部上包括其中形成有半导体器件的外延硅层的硅单晶晶片，由此外延层提供第一主表面161并且硅单晶晶片提供第二主表面162。
半导体晶片160包括多个组件位置163，其中的两个被图示在图10中。将参考单个组件位置163来描述方法。然而，实际上方法是在晶片160中的所有组件位置上执行的。相邻的组件位置163被通过分离区域164彼此间隔开。组件位置163典型地被成行并且成列地布置以形成规则的网格，以使得分离区域164提供具有在平面视图中的实质上正交的条带的形状。每个组件位置163包括单个器件区域165，该单个器件区域165在该实施例中包括单个半导体器件167。器件区域165可以包括功率器件167，诸如晶体管器件，特别是通常被称为竖向晶体管器件的具有竖向漂移路径的晶体管器件。例如，竖向晶体管器件可以是MOSFET器件或IGBT。
竖向晶体管器件可以具有位于第一表面上的第一功率电极和控制电极以及位于相对的第二表面上的第二功率电极。第一功率电极可以是MOSFET器件的源极或IGBT器件的发射极，第二功率电极可以是MOSFET器件的漏极或IGBT器件的集电极，并且控制电极可以是MOSFET器件的栅极或IGBT器件的栅极。
在半导体晶片160的在组件位置163的器件区域165中的第一表面161中形成至少一个第一沟槽166。第一沟槽166在平面视图中可以具有细长的形状或者在平面视图中可以具有实质上圆形或方形的形状。在一些实施例中，可以在每个组件位置163中形成多个第一沟槽。第一沟槽166具有底部171和侧壁170，并且可以具有小于半导体晶片160的厚度的深度。第一沟槽166的深度也可以略微大于半导体管芯的所意图的最终厚度，例如比所意图的最终厚度深约10％。可以通过蚀刻形成第一沟槽166。
在一些实施例中，第一沟槽166具有0.5：1.0至1.5：1.0（例如约1：1）的宽度对深度的比率。该比率可以被用于协助可靠地将导电材料沉积到第一沟槽166中，例如通过电沉积。
参照图10b，第一金属化结构168被形成在第一主表面161上并且导电材料169被插入到第一沟槽166中。导电材料169可以包括一个或多个子层并且可以填充第一沟槽166。在未图示的实施例中，导电材料169衬连第一沟槽的侧壁170和底部171，在中央留出间隙。导电材料169可以包括多个子层。
第一金属化层168可以包括多个子层。图12图示可以被用于第一金属化结构168的结构的放大视图并且图示了各子层。位于第一沟槽166中的导电材料169可以包括与第一金属化层相同的结构。
图12中图示的子层的结构也可以被用于形成包括被电连接在一起以形成电路（诸如半桥配置）的两个或更多个器件的半导体模块的第一金属化层。图12中图示的子层的结构也可以被用于形成如在图1至图9中图示的半导体模块的第一金属化层。
位于在图12中图示的第一沟槽166中的子层的结构也可以被用于半导体模块中的导电通孔，由此导电通孔可以如在图2、图3和7中图示的实施例中那样位于半导体管芯中，或者如在图4和图5中图示的实施例中那样位于在半导体管芯之间。
在图12中图示的实施例中，第一金属化层168包括以如下各项的顺序布置在第一表面161上的所述各项的子层：钛(Ti)、氮化钛(TiN)、钨(W)、铝铜合金(AlCu)和铜(Cu)。在其它实施例中，第一金属化层168的结构可以包括钛硅合金(TiSi)的子层，由此硅与钛一起沉积到第一表面161、氮化钛(TiN)、钨(W)、铝铜合金(AlCu)和铜(Cu)上。铜层可以是通过物理气相沉积(PVD)技术和流电技术（诸如电镀或无电镀）的组合沉积的。在图10B中指示了第一金属化结构168的两个铜层172，173。通过PVD沉积的铜层172可以具有大约5μm的厚度，并且通过流电技术沉积的铜层173可以具有大约10μm的厚度。
在一些实施例中，第一沟槽166中的导电材料169可以包括以如下各项的顺序布置在第一沟槽166的侧壁170和底部171上的所述各项的子层：钛(Ti)、钛钨(TiW)和铜(Cu)，或者以如下各项的顺序布置在第一沟槽166的侧壁170和底部171上的所述各项的子层：钛(Ti)和铜(Cu)。可以使用两种或更多种不同的处理将导电材料169插入到第一沟槽166中。例如，钛子层和钛钨子层可以是通过（诸如溅射）的物理气相沉积(PVD)沉积的，并且铜可以是使用流电技术沉积的。铜层可以是通过物理气相沉积技术和流电技术的组合沉积的。在沉积导电材料169之前，还可以利用绝缘层来衬连第一沟槽166。
第一金属化层168提供最终的半导体封装的形成封装占位175的外部接触174。在一些实施例中，进一步的保护层176位于第一金属化层168的铜的最外表面上。
保护层176可以包括用以保护下方的第一金属化层168免遭氧化或腐蚀的材料，因为金属化层168提供了最终的半导体封装的外部接触。保护层176可以包括金属或合金，例如在第一金属化层168的铜外层的情况下为Sn或Ag，并且还可以存在于形成在最终的半导体封装的外部接触和更高级别的电路板之间的焊料连接中。保护层176也可以由软焊料形成。
如在图10c中图示那样，将第二沟槽177插入到半导体晶片160的在分离区域164中的第一表面161中。第二沟槽177具有位于半导体晶片160的半导体材料内并且由半导体晶片160的半导体材料形成的底部。第二沟槽177可以具有略微大于半导体管芯的想要的厚度的深度。第二沟槽177可以具有与第一沟槽166近似相同的深度。
如在图10d中图示那样，将第一聚合物层178施加到第一主表面161，以使得第二沟槽177和组件位置163的邻接分离区域164的边缘区域被利用第一聚合物层178覆盖。第一聚合物层178可以包括环氧树脂制品。在一些实施例中，第一金属化层168的边缘区域也被利用第一聚合物层178覆盖，以使得保护层176的中心区域保持从第一聚合物层178暴露。在这些实施例中，第一聚合物层178被用于限定外部接触174和封装占位175。
方法然后通过如下继续：去除半导体晶片160的第二表面162的部分（如在图10d中由箭头179示意性指示的）以露出分离区域164中的第一聚合物层178的部分和第一沟槽166中的导电材料169的部分并且产生经加工的第二表面162'。半导体晶片160的第一侧161可以被安装到诸如玻璃的载体上，并且第二表面162被通过研磨和/或化学机械抛光去除以将半导体晶片160的厚度减小到想要的厚度。想要的最终厚度可以在5μm至60μm的范围内，例如，15μm至30μm。
如在图10e中图示那样，将第二金属化层180施加到经加工的第二表面162'。因为第二金属化层180与第一沟槽166中的导电材料169直接接触，所以第二金属化层180被可操作地耦合到第一沟槽166中的导电材料169并且被可操作地耦合到第一主表面161上的外部接触焊盘174。第二金属化层180还可以包括多个子层，诸如钛和铜。可以使用两种不同的技术沉积铜，例如物理气相沉积技术可以被用于沉积可以充当种晶层的第一铜层，并且通过流电技术将进一步的铜层沉积到第一铜层上。保护层也可以位于铜层上。保护层可以例如是银或锡。在一些实施例中，施加到第二金属化层180的保护层可以由于第二金属化层180不在最终的半导体封装中提供外部接触而是电绝缘的。
在其中器件167是竖向晶体管器件的实施例中，第二金属化层180被耦合到晶体管器件的漏极区域，并且第一沟槽166内的导电材料169提供从漏极区域到提供半导体封装的漏极外部接触186的接触焊盘174的竖向导电路径或通孔182。
通过切穿位于分离区域164上的第一聚合物层178并且特别是切穿位于第二沟槽177中的第一聚合物层178来使半导体封装183从晶片160分离。在其中插入到第二沟槽177中的切口的宽度小于第二沟槽177的宽度的实施例中，最终的第二半导体封装183的侧面184可以被第一聚合物层178的第一剩余部分覆盖。在图10f中图示所得到的半导体封装183。
在图10e和图10f中，图示了半导体晶片160的横截面视图，其中可以看到半导体封装183的漏极外部接触186、栅极外部接触187和源极外部接触188。布置在组件位置163和晶体管器件167的第一表面161上的源极电极193和栅极电极194以及布置在组件位置163和晶体管器件167的第二表面上的漏极电极195也被图示在图10e和图10f的横截面视图中。
在一些实施例中，如参照图7I有关于半导体模块的制备所描述的那样，在形成第二金属化层180之后并且在使封装183从晶片160单体化之前，将可以包括诸如环氧树脂制品的聚合物的第二绝缘层施加到经加工的第二表面162'。
在一些实施例中，将焊料185施加到外部接触174的外表面。可以在使半导体封装183与半导体晶片160分离之前施加焊料185。在一些实施例中，第一金属化层168的保护层176可以被省略并且焊料185可以充当保护层。
半导体封装183可以是通过激光切穿第一聚合物层178而从晶片160单体化或者从晶片160分离的，并且然后被由拾取和放置机器从切分带移除并且被放置到载体实体中以用于递送给客户。可以在单体化之前执行封装183的电测试。
因此，在一些实施例中，形成包括第一晶体管器件167的半导体封装183。第一半导体器件163包括：第一表面161和与第一表面161相对的第二表面162'；第一功率电极，例如源极电极；以及布置在第一表面161上的控制电极，例如栅极电极；以及布置在第二表面162'上的第二功率电极，例如漏极电极。半导体封装183包括布置在第一表面上的第一金属化结构168，第一金属化结构168包括多个外部接触焊盘186，187，188，外部接触焊盘186，187，188包括焊料（Ag或Sn）的保护层176。半导体封装183进一步包括：布置在第二表面162'上的第二金属化结构180；导电连接169，其从第一表面161延伸到第二表面162'并且将第二功率电极电连接到第一金属化结构168的外部接触焊盘186。第一环氧树脂层178被布置在晶体管器件163的侧面184上以及被布置在晶体管器件163的第一表面161上，第一环氧树脂层178包括限定外部接触焊盘186，187，188和封装占位175的横向大小的开口。
在一些实施例中，半导体封装进一步包括在第二表面162'上的第二环氧树脂层，其中第二环氧树脂层覆盖第二表面162'的边缘区域并且让第二金属化层180的区域暴露，或者第二环氧树脂层完全覆盖第二金属化层180。
在参照图10图示的方法中，用于制备导电通孔182的第一沟槽166和用于将半导体封装183与晶片160分离的第二沟槽177这两者是从第一侧161引入到晶片160中的。在替换的实施例中，第二沟槽177被插入到半导体晶片160的第一主表面161中，并且第一沟槽166被从半导体晶片160的第二侧162引入到半导体晶片160中。在完成第一侧的处理之后并且在已经将半导体晶片160薄化之后将第一沟槽166引入到半导体晶片160中，已经形成了经加工的第二表面162'并且位于第二沟槽177中的聚合物层178已经被暴露在经加工的第二表面162'中。将参照图11描述该实施例。
图11a图示包括第一主表面161和与第一主表面161相对的第二主表面162的半导体晶片160。晶片160包括由分离区域164分离的组件位置163，其中半导体器件167位于组件位置163的器件区域165中。
第一金属化结构168形成在半导体晶片160的在组件位置163上的第一表面161上，并且被构造以产生形成封装占位175的多个外部接触174。第一金属化结构168可以具有在图12中图示的结构。然后在半导体晶片160的在分离区域164中的第一表面161中形成第二沟槽177，并且将包括环氧树脂的第一绝缘层178施加到第一表面161以使得其填充第二沟槽177。第一聚合物层178可以进一步经组件位置163的外周边缘区域延伸，并且在一些实施例中还可以经第一金属化层168的外周区域延伸，并且因此经第一金属化层168提供的封装占位175的外部接触174的外周区域延伸。
如在图11b中图示那样，然后去除半导体晶片的第二表面162的部分，露出第一聚合物层178的位于分离区域164的第二沟槽177中的部分。包括第一聚合物层178的第一表面可以被安装在诸如玻璃载体的载体上，并且通过研磨和/或化学机械抛光去除第二表面162，以将半导体晶片160的厚度减小到想要的最终厚度，该厚度可以处在5μm到60μm的范围内，并且产生经加工的第二表面162'。
如在图11c中图示那样，将第一沟槽166插入到组件位置163的器件区域165中的经加工的第二表面162'中。该第一沟槽166被用于在半导体晶片160的经加工的第二表面162'和第一表面161之间形成竖向导电连接。第一沟槽166具有一定的深度以使得其具有由第一金属化层168形成的底部170。第一沟槽166延伸通过经薄化的半导体晶片160的整个厚度。
如在图11D中图示那样，将导电材料169从经加工的第二表面162'插入到第一沟槽166中。导电材料169可以包括两个或更多个子层。在图12中图示如下的实施例：其中导电材料169包括以如下各项的顺序的在侧壁171上的所述各项的子层：钛、钛钨和铜，或者以包括以如下各项的顺序的在侧壁171上的所述各项的子层：钛和铜。可以使用两种或更多种不同的方法沉积铜，例如使用诸如溅射的物理气相沉积来沉积第一铜层，并且使用流电沉积来沉积进一步的铜层并且增加填充第二沟槽166的厚度。
可以通过蚀刻经加工的第二表面162'来将第一沟槽166插入到经加工的第二表面162'中。第一金属化层的子层可以被用作为蚀刻停止部。在一些实施例中，例如对于具有图12中图示的结构的第一金属化层168而言，钨子层可以被用作为蚀刻停止部。导电材料169的钛子层可以与第一金属化层168的钨层直接接触。
如在图11d中图示那样，然后将第二金属化层180施加到经加工的第二表面162'，以使得其与位于第一沟槽166中的导电材料169接触并且使得其可操作地连接到半导体晶片160的第一表面161上的外部接触。然后如在图11d中由箭头189示意性地指示那样，通过切穿分离区域164并且特别是切穿位于第二沟槽177中的第一聚合物层178来使半导体封装183与晶片160单体化，以产生如在图10f中图示那样的半导体封装183。
如上面讨论那样，半导体晶片160的第一主表面161上的第一金属化结构168为半导体封装183提供外部接触174。半导体封装183被通过布置在半导体封装183的第一表面161上的外部接触174安装到更高级别电路板上。可以使用焊接连接，焊接连接可以被施加到外部接触174，如在图10f中图示那样。
外部接触174的每个具有在半导体封装183的下表面的外部轮廓（其被称为封装占位175）内的横向大小和布置。外部接触174可以具有不同的布置并且提供不同的封装占位。
图13图示封装占位的两个示例，封装占位可以是由封装183的第一金属化层168提供的。封装183包括诸如竖向MOSFET器件或竖向IGBT器件的功率晶体管器件167并且包括占位175，占位175包括漏极外部接触186、栅极外部接触187和源极外部接触188。
在图13a中图示的实施例中，漏极外部接触186具有U字形状并且沿着封装占位183的三个侧延伸。源极接触188和栅极接触187位于U字的臂之间，其中栅极接触187是与U字形状的漏极接触186的底部相对地定位的。外部接触186，187，188被由包括环氧树脂的第一聚合物层178的区域彼此间隔开。
图13b图示根据另一实施例的用于半导体封装183的封装占位190的透视图。封装183包括诸如竖向MOSFET器件或竖向IGBT器件的功率晶体管器件167，并且包括占位200，占位200包括漏极外部接触186、栅极外部接触187和源极外部接触188。在封装占位190中，源极外部接触188具有如在封装占位175中那样的大体上矩形的形状。漏极外部接触186包括被布置成两行的多个漏极接触焊盘191。这些行被布置在半导体封装183的第一表面161的两个相对的侧上，其中源极焊盘188被布置在这两行之间。栅极外部接触187包括两个栅极接触焊盘192，这两个栅极接触焊盘192定位为相邻于源极焊盘188并且在两行漏极接触焊盘191（四个漏极接触焊盘一行）之间。漏极接触焊盘191和栅极接触焊盘192的每个可以具有圆形形状。然而可以使用其它形状（诸如伸长的方形）。
图14图示用于制备半导体封装的方法的流程图200。在框201中，在半导体晶片的在器件区域中的第一表面中形成至少一个第一沟槽，其中半导体晶片包括布置在半导体晶片的组件位置之间的分离区域，组件位置包括器件区域，所述器件区域包括电子器件。在框202中，在组件位置中的第一表面上形成第一金属化结构，第一金属化结构包括形成封装占位的多个外部接触焊盘，并且导电材料被插入到第一沟槽中。在框203中，在半导体晶片的在分离区域中的第一表面中形成至少一个第二沟槽。在框204中，将第一环氧树脂层施加到半导体晶片的第一表面，以使得第二沟槽和组件位置的边缘区域被利用第一环氧树脂层覆盖。在框205中，去除半导体晶片的第二表面的部分，第二表面与第一表面相对，并且露出分离区域中的第一环氧树脂层的部分和第一沟槽中的导电材料并且产生经加工的第二表面。在框206中，将第二金属化层施加到经加工的第二表面并且将第二金属化层可操作地耦合到导电材料和第一主表面上的外部接触焊盘。在框207中，在分离区域中切穿第一环氧树脂层以形成多个分离的半导体封装。
在本实施例中，采用第一沟槽的形式的通孔被插入到晶片的第一表面中并且导电材料被从第一表面插入到通孔中。第一沟槽可以是盲通孔并且盲通孔中的导电材料被通过去除第二表面的部分而暴露在后表面处。
图15图示用于制备半导体封装的方法的流程图210。在框211中，在半导体晶片的第一表面上形成第一金属化结构，其中半导体晶片包括被布置在组件位置之间的分离区域，组件位置包括器件区域，所述器件区域包括电子器件，第一金属化结构被布置在组件位置上并且包括形成封装占位的多个外部接触。在框212中，在半导体晶片的在分离区域中的第一表面中形成至少一个第二沟槽。在框213中，将第一环氧树脂层施加到半导体晶片的第一表面，以使得第二沟槽和组件位置的边缘区域被利用第一环氧树脂层覆盖。在框214中，去除半导体晶片的第二表面的部分，第二表面与第一表面相对，并且露出分离区域中的第一环氧树脂层的部分。在框215中，在半导体晶片的在组件位置的器件区域中的经加工的第二表面中形成至少一个第一沟槽。在框216中，将导电材料插入到第一沟槽中。在框217中，将第二金属化层施加到经加工的第二表面，并且将第二金属化层可操作地耦合到导电材料和第一主表面上的外部接触焊盘。在框218中，在分离区域中切穿第一环氧树脂层以形成多个分离的半导体封装。
在本实施例中，采用第一沟槽的形式的通孔被插入到晶片的经加工的第二表面中并且导电材料被从经加工的第二表面插入到通孔中。通孔被插入到经加工的第二表面中，以使得其延伸通过半导体晶片的整个厚度并且使得第一沟槽的底部由第一金属化结构的一部分形成。第一沟槽中的导电材料直接沉积到在第一沟槽的底部处暴露的第一金属化层的部分上。将第二金属化层施加到第一沟槽中的被布置在经加工的第二表面处的导电材料。
半导体封装包括形成在提供半导体器件的半导体材料上方的外部接触。例如，对于竖向晶体管器件而言，形成封装占位的漏极外部接触、源极外部接触和栅极外部接触被布置在半导体器件的第一主表面上，其中在半导体器件的相对的第二主表面上的漏极区域被通过使用位于半导体器件中的导电通孔（或贯通的硅通孔）而电耦合到部署在相对的第一主表面上的漏极外部接触。第一主表面的布置在外部接触之间的侧面和部分被利用绝缘层覆盖，所述绝缘层典型地是诸如环氧树脂制品的聚合物层。这些结构是在晶片水平上形成的从而未使用单独的封装步骤（例如模制步骤或将半导体器件安装在金属外壳中）。
示例
示例1. 一种方法，包括：
在半导体晶片的在器件区域中的第一表面中形成至少一个第一沟槽，其中半导体晶片包括被布置在半导体晶片的组件位置之间的分离区域，组件位置包括器件区域，器件区域包括电子器件；
形成被布置在组件位置中的第一表面上的第一金属化结构，第一金属化结构包括形成封装占位的多个外部接触焊盘，以及将导电材料插入到第一沟槽中；
在半导体晶片的在分离区域中的第一表面中形成至少一个第二沟槽；
将第一环氧树脂层施加到半导体晶片的第一表面以使得第二沟槽和组件位置的边缘区域被利用第一环氧树脂层覆盖；
去除半导体晶片的第二表面的部分，第二表面与第一表面相对，以及露出分离区域中的第一环氧树脂层的部分和第一沟槽中的导电材料并且产生经加工的第二表面；
将第二金属化层施加到经加工的第二表面并且将第二金属化层可操作地耦合到导电材料和第一主表面上的外部接触焊盘；
切穿分离区域中的第一环氧树脂层以形成多个分离的半导体封装。
示例2. 一种方法，包括：
在半导体晶片的第一表面上形成第一金属化结构，其中半导体晶片包括被布置在组件位置之间的分离区域，组件位置包括器件区域，器件区域包括电子器件，第一金属化结构被布置在组件位置上并且包括形成封装占位的多个外部接触；
在半导体晶片的在分离区域中的第一表面中形成至少一个第二沟槽；
将第一环氧树脂层施加到半导体晶片的第一表面以使得第二沟槽和组件位置的边缘区域被利用第一环氧树脂层覆盖；
去除半导体晶片的第二表面的部分，第二表面与第一表面相对，以及露出在分离区域中的第一环氧树脂层的部分；
在半导体晶片的在组件位置的器件区域中的经加工的第二表面中形成至少一个第一沟槽；
将导电材料插入到第一沟槽中；
将第二金属化层施加到经加工的第二表面并且将第二金属化层可操作地耦合到导电材料和第一主表面上的外部接触焊盘；
切穿分离区域中的第一环氧树脂层以形成多个分离的半导体封装。
示例3. 根据示例1或示例2所述的方法，其中切穿第一环氧树脂包括：形成具有小于第二沟槽的宽度的宽度的切口，从而多个分离的半导体封装的侧面的至少部分包括第一环氧树脂层的一部分。
示例4. 根据示例1至3中的任何一项所述的方法，其中第一环氧树脂层进一步覆盖第一金属化结构的边缘区域。
示例5. 根据示例4所述的方法，其中第一环氧树脂层中的开口限定外部接触焊盘和封装占位的横向大小。
示例6. 根据示例1至5中的任何一项所述的方法，进一步包括将保护层施加到外部接触焊盘，其中保护层包括焊料或Ag或Sn。
示例7. 根据示例1至6中的任何一项所述的方法，其中第一沟槽具有1：1的宽度对于深度的比率并且导电材料是通过电沉积插入的。
示例8. 根据示例1至7中的任何一项所述的方法，其中通过如下来形成第一金属化层：以如下各项的顺序施加所述各项：含Ti层、W层、含Al层和Cu层。
示例9. 根据示例8所述的方法，进一步包括在含Ti层和W层之间施加TiN层。
示例10. 根据示例1至9中的任何一项所述的方法，其中通过施加含Ti层和Cu层来形成第二金属化层。
示例11. 根据示例10所述的方法，进一步包括在含Ti层和Cu层之间施加TiW层。
示例12. 根据示例2至11之一所述的方法，其中通过蚀刻来将第一沟槽插入到半导体晶片的经加工的第二表面中，并且布置在半导体晶片的第一表面上的第一金属化结构的W层充当蚀刻停止部。
示例13. 根据示例1至12中的任何一项所述的方法，进一步包括将第二环氧树脂层施加到经加工的第二表面，以使得第二环氧树脂层覆盖组件位置的边缘区域，并且可选地覆盖第二金属化层的边缘区域，或者使得第二环氧树脂层完全覆盖第二金属化层。
示例14. 根据示例1至12中的任何一项所述的方法，其中半导体晶片的组件位置进一步包括进一步的电子器件，进一步的器件区域被通过非器件区域与器件区域在横向上分离。
示例15. 根据示例14所述的方法，其中第一沟槽被定位在非器件区域中。
示例16. 根据示例14或示例15所述的方法，其中，将第二金属化层进一步施加到进一步的电子器件，并且将进一步的电子器件可操作地耦合到导电材料和第一主表面上的外部接触焊盘和电子器件。
示例17. 一种半导体封装，包括：
第一晶体管器件，其包括：
第一表面和与第一表面相对的第二表面；布置在第一表面上的第一功率电极和控制电极以及布置在第二表面上的第二功率电极；
布置在第一表面上的第一金属化结构，第一金属化结构包括多个外部接触焊盘，外部接触焊盘包括焊料的保护层，焊料为Ag或Sn；
布置在第二表面上的第二金属化结构；
导电连接，其从第一表面延伸到第二表面并且将第二功率电极电连接到第一金属化结构的外部接触焊盘；以及
第一环氧树脂层，其被布置在晶体管器件的侧面上并且被布置在晶体管器件的第一表面上，第一环氧树脂层包括限定外部接触焊盘和封装占位的横向大小的开口。
示例18. 根据示例17所述的半导体封装，进一步包括在第二表面上的第二环氧树脂层，其中第二环氧树脂层覆盖第二表面的边缘区域并且让第二金属化层的区域暴露，或者第二环氧树脂层完全覆盖第二金属化层。
示例19. 根据示例17或示例18所述的半导体封装，进一步包括第二器件，其中第一导电连接形成导电再分配结构的部分，导电再分配结构将第一晶体管器件与第二器件电耦合以形成电路，其中导电再分配结构进一步包括导电层，该导电层被布置在导电连接上并且被布置在第一晶体管器件和第二器件的第二表面中的至少一个上。
示例20. 根据权利要求19所述的半导体封装，其中，
第二电子器件是晶体管器件并且电路是半桥电路，或者
第二电子器件是驱动器器件，或者
第二电子器件是电感器或电容器或电阻器。
示例21. 一种方法，包括：
在半导体晶片的第一表面的分离区域中形成至少一个沟槽；
在半导体晶片的第一表面的非器件区域中形成至少一个沟槽，其中分离区域被布置在半导体晶片的组件位置之间，组件位置包括用于形成电路的至少两个电子器件，非器件区域被布置在包括第一电子器件的第一器件区域和包括第二电子器件的第二器件区域之间，并且第一金属化结构被布置在第一器件区域中和第二器件区域中的第一表面上；
将第一环氧树脂层施加到半导体晶片的第一表面，以使得沟槽、组件位置的边缘区域、第一器件区域的边缘区域和第二器件区域的边缘区域被利用第一环氧树脂层覆盖；
去除半导体晶片的第二表面的部分，第二表面与第一表面相对，露出分离区域中和非器件区域中的第一环氧树脂层的部分并且产生经加工的第二表面；
将第二金属化层施加到经加工的第二表面并且将第一电子器件可操作地耦合到第二电子器件以形成电路；
通过分离区域中的第一环氧树脂层插入分离线以形成包括电路的多个分离的半导体模块。
示例22. 根据示例21所述的方法，进一步包括：
将通孔插入到第二器件区域中；
将导电材料插入到通孔中；以及
将导电材料电耦合到第一电子器件和第二电子器件。
示例23. 根据示例22所述的方法，其中
将通孔插入到半导体晶片的第一表面中并且之后插入到第一金属化结构中，并且将第一环氧树脂层施加到第一表面并且去除半导体晶片的第二表面的部分，或者
将通孔插入到半导体晶片的经加工的第二表面中。
示例24. 根据示例21所述的方法，进一步包括：
将导电材料插入到形成在非器件区域中的沟槽中，和
将导电材料电耦合到第一电子器件和第二电子器件。
示例25. 根据示例24所述的方法，其中将第一环氧树脂层插入到形成在非器件区域中的沟槽中，在非器件区域中的第一环氧树脂层中形成通孔，以使得界定通孔的第一器件区域的侧面和第二器件区域的侧面被利用第一环氧树脂层覆盖，并且将导电材料施加到通孔中的第一环氧树脂层，导电材料从第二器件区域中的第一金属化结构延伸到经加工的第二表面。
示例26. 根据示例21所述的方法，其中从半导体晶片的第一表面到半导体晶片的经加工的第二表面的导电通孔是由第一器件区域或第二器件区域的导电部分形成的，导电部分从半导体晶片的第一表面延伸到半导体晶片的经加工的第二表面。
示例27. 根据示例21至26中的任何一项所述的方法，其中将第二金属化层施加到通孔内的导电材料以将第一电子器件可操作地耦合到第二电子器件。
示例28. 根据示例21至27中的任何一项所述的方法，其中施加第二金属化层以使得其从第一器件区域经非器件区域延伸到第二器件区域。
示例29. 根据示例21至28中的任何一项所述的方法，其中分离线具有小于分离区域中的沟槽的宽度的宽度以使得多个分离的半导体模块的侧面的至少部分包括第一环氧树脂层的一部分。
示例30. 根据示例21至29中的任何一项所述的方法，其中第一环氧树脂层进一步覆盖第一金属化结构的边缘区域。
示例31. 根据示例21至30中的任何一项所述的方法，进一步包括将第二环氧树脂层施加到经加工的第二表面，第二环氧树脂层至少覆盖布置在分离区域中的第一环氧树脂层。
示例32. 根据示例21所述的方法，其中，第二环氧树脂层覆盖布置在第一器件区域上的第二金属化层并且暴露布置在第二器件区域上的第二金属化层。
示例33. 一种模块，包括：
在第一器件区域中的第一电子器件，
在第二器件区域中的第二电子器件，
其中第一电子器件被可操作地耦合到第二电子器件以形成电路，
第一主表面，其包括至少一个接触焊盘，
第二主表面，其包括至少一个接触焊盘，第二主表面与第一主表面相对，
布置在第一主表面上的第一环氧树脂层，其让第一接触焊盘的至少部分暴露，
其中第一电子器件的侧面和第二电子器件的侧面嵌入在第一环氧树脂层中并且与第一环氧树脂层直接接触，以及
导电再分配结构，其将第一电子器件与第二电子器件电耦合以形成电路，其中导电再分配结构包括：从第一主表面延伸到第二主表面的导电通孔；以及导电层，其被布置在导电通孔上并且被布置在第一器件区域和第二器件区域中的至少一个上。
示例34. 根据示例33所述的模块，其中
第一电子器件是晶体管器件，第二电子器件是晶体管器件并且电路是半桥电路，或者
第一电子器件是晶体管器件并且第二电子器件是驱动器器件，或者
第一电子器件是晶体管器件并且第二电子器件是电感器或电容器或电阻器。
示例35. 一种电子组件，包括：
示例33或示例34的模块；
多个引线，其中第一接触焊盘被耦合到多个引线中的第一引线，并且第二接触焊盘被耦合到多个引线中的第二引线，以及
塑料壳体组成部，其中塑料壳体组成部覆盖第一环氧树脂层、第二环氧树脂层和多个引线的部分。
为了容易描述而使用了诸如“之上”，“之下”，“下面”，“在…上方”和“上面”等的空间上相对的术语以解释一个元件相对于第二元件的定位。除了与各图中描绘的那些不同的定向之外这些术语还意图涵盖器件的各种不同的定向。进一步地，诸如“第一”和“第二”等的术语还被用于描述各种元件、区域、区段等并且也不意图进行限制。贯穿于描述同样的术语指代同样的元件。
如在此使用的那样，术语“具有”、“包含”、“包括”和“含有”等是开放式的术语，其指示所声明的元件或特征的存在但是不排除附件的元件或特征。除非上下文另外清楚地指示，否则量词和指代词“一”、“一个”和“该”意图包括复数和单数。要理解的是，除非另外特别指明，否则在此描述的各种实施例的特征可以被彼此组合。
虽然已经在此图示并描述了特定的实施例，但是本领域普通技术人员将领会的是，在不脱离本发明的范围的情况下，各种各样的替换的和/或等同的实现可以代替所示出并描述的特定的实施例。本申请意图覆盖对在此讨论的特定实施例的任何适配或变化。因此意图的是本发明仅由权利要求及其等同物限制。

Claims (20)

1.一种模块(30)，包括：
在第一器件区域(32)中的第一电子器件(31)；
在第二器件区域(34)中的第二电子器件(33)，其中第一电子器件(31)被可操作地耦合到第二电子器件(33)以形成电路；
第一主表面(42)，其包括至少一个接触焊盘(35，36，40，41)；
第二主表面(44)，其包括至少一个接触焊盘(56)，第二主表面(44)与第一主表面(42)相对；
布置在第一主表面(42)上的第一环氧树脂层(63)，其让第一接触焊盘(35)的至少部分暴露；
其中，第一电子器件(31)的侧面(48)和第二电子器件(33)的侧面(48)嵌入在第一环氧树脂层(47)中并且与第一环氧树脂层(47)直接接触，以及
导电再分配结构(49)，其将第一电子器件(31)与第二电子器件(33)电耦合以形成电路，其中导电再分配结构(49)包括：从第一主表面(42) 延伸到第二主表面(44)的导电通孔(50)；以及导电层(51)，其被布置在导电通孔(50)上并且被布置在第一器件区域(32)和第二器件区域(34)中的至少一个上。
2.根据权利要求1所述的模块，其中
第一电子器件(31)是晶体管器件，第二电子器件(32)是晶体管器件，并且电路是半桥电路，或者
第一电子器件是晶体管器件并且第二电子器件是驱动器器件，或者
第一电子器件是晶体管器件并且第二电子器件是电感器或电容器或电阻器。
3.根据权利要求1所述的模块，导电通孔(50)位于第一电子器件(31)中或者位于第二电子器件(33)中。
4.根据权利要求1所述的模块，导电通孔(50)位于所述第一电子器件(31)的侧面与第二电子器件(33)的侧面之间并且与第一环氧树脂层(63)接触，其中导电通孔(50)从位于第二器件区域(62)中的第一主表面上的第一金属化结构(73)延伸到第二主表面(78)。
5.根据权利要求4所述的模块，进一步包括第二金属化层（75），第二金属化层（75）被定位在第二主表面上并且被定位在导电通孔（50）上。
6.根据权利要求1所述的模块，其中导电通孔包括第一器件区域(115)的导电部分或第二器件区域(116)的导电部分。
7.根据权利要求1所述的模块，其中导电层被布置在第二主表面上并且被布置在导电通孔(135)上，并且将第一电子器件可操作地耦合到第二电子器件。
8.根据权利要求1所述的模块，其中导电层(51)从第一器件区域(32)经非器件区域延伸到第二器件区域(34)。
9.根据权利要求1所述的模块，其中第一环氧树脂层(63)进一步覆盖接触焊盘(35，36，40，41)的边缘区域。
10.根据权利要求1所述的模块，进一步包括位于第二主表面(44)上的第二环氧树脂层(54)，第二环氧树脂层(54)至少覆盖布置在第一电子器件(31)的侧面(48)和第二电子器件(33)的侧面(48)上的第一环氧树脂层(63)。
11.根据权利要求10所述的模块，其中第二环氧树脂层(54)覆盖导电层(51)的被布置在第一器件区域(32)上的第一区域，并且暴露导电层的被布置在第二器件区域(34)上的第二区域。
12.一种电子组件(90)，包括：
权利要求1所述的模块；
多个引线(92，93，94，95，96)，其中第一接触焊盘(36)被耦合到所述多个引线中的第一引线(92)，并且第二接触焊盘(56)被耦合到所述多个引线中的第二引线(94)，和
塑料壳体组成部(97)，其中，塑料壳体组成部(97)覆盖第一环氧树脂层(47)和所述多个引线(92，93，94，95，96)的部分。
13.一种半导体封装(183)，包括：
第一晶体管器件(167)，其包括：
第一表面(161)和与第一表面(161)相对的第二表面(162')；布置在第一表面(161)上的第一功率电极(193)和控制电极(194)以及布置在第二表面(162')上的第二功率电极(195)；
布置在第一表面(161)上的第一金属化结构(168)，第一金属化结构(168)包括多个外部接触焊盘(186，187，188)，外部接触焊盘(186，187，188)包括焊料的保护层(176)，焊料为Ag或Sn；
布置在第二表面(162')上的第二金属化结构(180)；
导电连接(182)，从第一表面(161)延伸到第二表面(162')，并且将第二功率电极电连接到第一金属化结构(168)的外部接触焊盘(186)，以及
第一环氧树脂层(178)，其被布置在晶体管器件(167)的侧面(184)上并且被布置在晶体管器件(167)的第一表面上，第一环氧树脂层(178)包括限定外部接触焊盘(186，187，188)和封装占位(175)的横向大小的开口。
14.根据权利要求13所述的半导体封装，进一步包括在第二表面(162')上的第二环氧树脂层，其中第二环氧树脂层覆盖第二表面(162')的边缘区域并且让第二金属化层(180)的区域暴露，或者第二环氧树脂层完全覆盖第二金属化层(180)。
15.根据权利要求13所述的半导体封装，进一步包括第二器件，其中第一导电连接形成导电再分配结构的部分，导电再分配结构将第一晶体管器件与第二器件电耦合以形成电路，其中导电再分配结构进一步包括导电层，该导电层被布置在导电连接上并且被布置在第一晶体管器件的第二表面和第二器件中的至少一个上。
16.一种方法，包括：
在半导体晶片(110)的第一表面(111)的分离区域(114)中形成至少一个沟槽(119)；
在半导体晶片(110)的第一表面(111)的非器件区域(117)中形成至少一个沟槽(120)，其中分离区域(114)被布置在半导体晶片(110)的组件位置(113)之间，组件位置(113)包括用于形成电路的至少两个电子器件(115，116)，非器件区域(117)被布置在包括第一电子器件的第一器件区域(115)和包括第二电子器件的第二器件区域(116)之间，并且第一金属化结构(118)被布置在第一器件区域(115)中和第二器件区域(116)中的第一表面(111)上；
将第一环氧树脂层(121)施加到半导体晶片(110)的第一表面(111)，以使得沟槽(119，120)、组件位置(113)的边缘区域、第一器件区域(115)的边缘区域和第二器件区域(116)的边缘区域被利用第一环氧树脂层(121)覆盖；
去除半导体晶片(110)的第二表面(112)的部分，第二表面(112)与第一表面(111)相对，露出分离区域(114)中和非器件区域(117)中的第一环氧树脂层(121)的部分并且产生经加工的第二表面(126)；
将第二金属化层(128)施加到经加工的第二表面(126)并且将第一电子器件可操作地耦合到第二电子器件以形成电路；
在分离区域(114)中通过第一环氧树脂层(121)插入分离切口，以形成包括电路的多个分离的半导体模块(132)。
17.根据权利要求16所述的方法，进一步包括：
将通孔(135)插入到第二器件区域(116)中；
将导电材料(134)插入到通孔(135)中；以及
将导电材料(134)电耦合到第一电子器件和第二电子器件，
其中，将通孔(135)插入到半导体晶片(110)的第一表面(111)中，并且之后插入到第一金属化结构(118)中，并且将第一环氧树脂层(121)施加到第一表面(111)并且去除半导体晶片(110)的第二表面(112)的部分，或者
将通孔(135)插入到半导体晶片(110)的经加工的第二表面(126)中。
18.根据权利要求16所述的方法，进一步包括：
将导电材料(134)插入到形成在非器件区域(117)中的沟槽(120)中，以及
将导电材料电耦合到第一电子器件和第二电子器件。
19.一种方法，包括：
在半导体晶片(160)的在器件区域(165)中的第一表面(161)中形成至少一个第一沟槽(166)，其中半导体晶片(160)包括被布置在半导体晶片(160)的组件位置(163)之间的分离区域(164)，组件位置(163)包括器件区域(165)，器件区域(165)包括电子器件(167)；
形成在组件位置(163)中的第一表面(161)上的第一金属化结构(168)，第一金属化结构(168)包括形成封装占位(175)的多个外部接触焊盘(186，187，188)，以及将导电材料(169)插入到第一沟槽(166)中；
在半导体晶片(160)的在分离区域(164)中的第一表面(161)中形成至少一个第二沟槽(177)；
将第一环氧树脂层(178)施加到半导体晶片(160)的第一表面(161)以使得第二沟槽(177)和组件位置(163)的边缘区域被利用第一环氧树脂层(178)覆盖；
去除半导体晶片(160)的第二表面(162)的部分，第二表面(162)与第一表面(161)相对，以及露出分离区域(164)中的第一环氧树脂层(178)的部分和第一沟槽(166)中的导电材料(169)并且产生经加工的第二表面(162')；
将第二金属化层(180)施加到经加工的第二表面(162')并且将第二金属化层(180)可操作地耦合到导电材料(169)和第一主表面(181)上的外部接触焊盘(186)；
切穿分离区域(164)中的第一环氧树脂层(178)以形成多个分离的半导体封装(183)。
20.一种方法，包括：
在半导体晶片(160)的第一表面(161)上形成第一金属化结构(168)，其中半导体晶片(160)包括被布置在组件位置(163)之间的分离区域(164)，组件位置(163)包括器件区域(165)，器件区域(165)包括电子器件(167)，第一金属化结构(168)被布置在组件位置(163)上并且包括形成封装占位(175)的多个外部接触(186，187，188)；
在半导体晶片(160)的在分离区域(164)中的第一表面(161)中形成至少一个第二沟槽(177)；
将第一环氧树脂层(178)施加到半导体晶片(160)的第一表面(161)以使得第二沟槽(177)和组件位置(163)的边缘区域被利用第一环氧树脂层(178)覆盖；
去除半导体晶片(160)的第二表面(162)的部分，第二表面(162)与第一表面(161)相对，形成经加工的第二表面(162')以及露出在分离区域(164)中的第一环氧树脂层(178)的部分；
在半导体晶片(160)的在组件位置(163)的器件区域(165)中的经加工的第二表面(162')中形成至少一个第一沟槽(166)；
将导电材料(169)插入到第一沟槽(166)中；
将第二金属化层(180)施加到经加工的第二表面(162')并且将第二金属化层(180)可操作地耦合到导电材料(169)和第一主表面(161)上的外部接触焊盘(186)；
切穿分离区域(164)中的第一环氧树脂层(178)以形成多个分离的半导体封装(183)。
CN201910131937.5A 2018-02-23 2019-02-22 半导体封装，半导体模块，电子组件以及制造半导体封装和半导体模块的方法 Pending CN110190040A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18158473.1 2018-02-23
EP18158473.1A EP3531446B1 (en) 2018-02-23 2018-02-23 Semiconductor module, electronic component and method of manufacturing a semiconductor module

Publications (1)

Publication Number Publication Date
CN110190040A true CN110190040A (zh) 2019-08-30

Family

ID=61283017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910131937.5A Pending CN110190040A (zh) 2018-02-23 2019-02-22 半导体封装，半导体模块，电子组件以及制造半导体封装和半导体模块的方法

Country Status (4)

Country Link
US (3) US11081457B2 (zh)
EP (2) EP3531446B1 (zh)
KR (1) KR102646486B1 (zh)
CN (1) CN110190040A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
EP3531446B1 (en) * 2018-02-23 2024-04-03 Infineon Technologies Austria AG Semiconductor module, electronic component and method of manufacturing a semiconductor module
CN109346415B (zh) * 2018-09-20 2020-04-28 江苏长电科技股份有限公司 封装结构选择性包封的封装方法及封装设备
EP3799112B1 (en) * 2019-09-30 2024-02-21 IMEC vzw Method for dicing a semiconductor substrate into a plurality of dies
US11837527B2 (en) * 2020-07-23 2023-12-05 Advanced Micro Devices, Inc. Semiconductor chip stack with locking through vias
CN114582803A (zh) * 2020-12-02 2022-06-03 联华电子股份有限公司 半导体管芯以及半导体装置的制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US8193559B2 (en) 2009-01-27 2012-06-05 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing
KR20120034410A (ko) * 2010-10-01 2012-04-12 삼성전자주식회사 반도체 장치 및 제조 방법
US8643148B2 (en) * 2011-11-30 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-Wafer structures and methods for forming the same
WO2014068887A1 (ja) 2012-10-29 2014-05-08 パナソニック株式会社 発電装置及びコジェネレーションシステム
US20150221523A1 (en) * 2013-10-01 2015-08-06 Infineon Technologies Ag Arrangement and method for manufacturing the same
KR102258743B1 (ko) * 2014-04-30 2021-06-02 삼성전자주식회사 반도체 패키지의 제조 방법, 이에 의해 형성된 반도체 패키지 및 이를 포함하는 반도체 장치
US9666559B2 (en) 2014-09-05 2017-05-30 Invensas Corporation Multichip modules and methods of fabrication
US9553051B2 (en) * 2015-02-02 2017-01-24 Infineon Technologies Austria Ag Electronic component
US9741620B2 (en) * 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
EP3531446B1 (en) 2018-02-23 2024-04-03 Infineon Technologies Austria AG Semiconductor module, electronic component and method of manufacturing a semiconductor module

Also Published As

Publication number Publication date
US20190267343A1 (en) 2019-08-29
EP3531447A3 (en) 2020-01-15
EP3531447A2 (en) 2019-08-28
EP3531446A1 (en) 2019-08-28
US11069639B2 (en) 2021-07-20
US20210335739A1 (en) 2021-10-28
EP3531446B1 (en) 2024-04-03
US20190267362A1 (en) 2019-08-29
KR20190101899A (ko) 2019-09-02
US11081457B2 (en) 2021-08-03
KR102646486B1 (ko) 2024-03-12

Similar Documents

Publication Publication Date Title
CN110190040A (zh) 半导体封装，半导体模块，电子组件以及制造半导体封装和半导体模块的方法
US7511379B1 (en) Surface mountable direct chip attach device and method including integral integrated circuit
US7800217B2 (en) Power semiconductor device connected in distinct layers of plastic
US9130024B2 (en) Three-dimensional semiconductor device
US9824949B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
CN104217997B (zh) 3d封装件及其形成方法
US8466060B2 (en) Stackable power MOSFET, power MOSFET stack, and process of manufacture
KR100851931B1 (ko) 반도체 패키지용의 개선된 상호접속 구조
CN105655313B (zh) 半导体器件、功率半导体器件及加工半导体器件的方法
CN107644848A (zh) 封装结构及其制造方法
TW200901411A (en) Wafer level integration package
CN110085523A (zh) 半导体器件以及其制造方法
JP2012253392A (ja) モールド再構成ウェハーを利用したスタックパッケージ及びその製造方法
CN101465346A (zh) 半导体器件及其制造方法
CN103367245A (zh) 形成半导体器件的方法
TW200929408A (en) Wafer level chip scale packaging
CN110010553A (zh) 形成超高密度嵌入式半导体管芯封装的半导体器件和方法
US10770576B2 (en) Power MOSFET device and manufacturing process thereof
EP2973691A1 (en) Insulated top side bump connection for a power device, for example for gate, source and drain contacts of a power field effect transistor
JP2022523671A (ja) 露出したクリップを備える電子デバイスフリップチップパッケージ
CN109817530B (zh) 封装组件制造方法
CN104037138B (zh) 形成超高密度嵌入式半导体管芯封装的半导体器件和方法
CN108987352B (zh) 具有连接在载体层级处的部件的封装
CN108807197B (zh) 具有侧壁金属化部的芯片封装
CN103594387B (zh) 焊盘侧壁间隔和制造焊盘侧壁间隔的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination