CN110010168A - 半导体存储器件 - Google Patents

半导体存储器件 Download PDF

Info

Publication number
CN110010168A
CN110010168A CN201811300277.0A CN201811300277A CN110010168A CN 110010168 A CN110010168 A CN 110010168A CN 201811300277 A CN201811300277 A CN 201811300277A CN 110010168 A CN110010168 A CN 110010168A
Authority
CN
China
Prior art keywords
voltage
voltage supply
signal
storage unit
semiconductor storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811300277.0A
Other languages
English (en)
Other versions
CN110010168B (zh
Inventor
元炯植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110010168A publication Critical patent/CN110010168A/zh
Application granted granted Critical
Publication of CN110010168B publication Critical patent/CN110010168B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

本发明提供一种半导体存储器件，其包括感测放大器、电压供应电路和电压供应控制电路。感测放大器可以通过从第一至第三电压供应线接收驱动电压而被激活，以检测和放大数据线和取反数据线的电压电平。电压供应电路可以响应于第一至第三电压供应信号和偏置控制信号而将驱动电压施加到第一至第三电压供应线。电压供应控制电路可以响应于激活信号来产生第一至第三电压供应信号和偏置控制信号。

Description

半导体存储器件
相关申请的交叉引用
本申请要求2017年11月23日提交的韩国专利申请第10-2017-0157112号的优先权，其公开内容通过引用整体合并于此。
技术领域
各种实施例总体而言可以涉及一种半导体集成电路，并且更具体地，涉及一种半导体存储器件。
背景技术
通常，半导体存储器件可以储存和输出数据。
对提供结合了低功耗和快速操作速度的可靠的半导体存储器件的需求很高。这种半导体存储器件可以能够利用低功率以高速度来对所储存的数据进行检测和放大。
发明内容
本发明的示例实施例提供了一种半导体存储器件，其能够确保用于以快速的操作速度对数据进行检测和放大的可靠性。
在本公开的示例实施例中，一种半导体存储器件可以包括感测放大器、电压供应电路和电压供应控制电路。所述感测放大器可以通过从第一电压供应线至第三电压供应线接收驱动电压而被激活，以检测和放大数据线和取反数据线的电压电平。所述电压供应电路可以响应于第一电压供应信号至第三电压供应信号和偏置控制信号而将所述驱动电压施加到所述第一电压供应线至所述第三电压供应线。所述电压供应控制电路可以响应于激活信号来产生所述第一电压供应信号至所述第三电压供应信号和所述偏置控制信号。
在本公开的示例实施例中，一种半导体存储器件可以包括感测放大器、电压供应控制电路和电压供应电路。所述感测放大器可以包括多个晶体管。所述电压供应控制电路可以响应于激活信号来产生偏置控制信号。所述电压供应电路可以响应于所述偏置控制信号而向所述晶体管中的任意一个提供第一负电压和第二负电压中的任意一个作为反向偏置电压。
在本公开的示例实施例中，当数据线和取反数据线的电压电平可改变时，半导体存储器件可以改变感测放大器中的晶体管中的任意一个的反向偏置电压。
根据示例实施例，所述半导体存储器件可以具有数据可靠性和快速操作速度。
附图说明
从以下结合附图的详细描述，将更清楚地理解本公开主题的上述和其他方面、特征和优点，其中：
图1是示出根据示例实施例的半导体存储器件的图。
图2是示出图1所示的半导体存储器件中采用的感测放大器的一个示例实施例的图。
图3是示出图1所示的半导体存储器件中采用的电压供应电路的一个示例实施例的图。
图4是示出图1所示的半导体存储器件中采用的电压供应控制电路的一个示例实施例的图。
图5是示出根据示例实施例的半导体存储器件的操作的时序图。
具体实施方式
将参考附图更详细地描述本发明的各种实施例。附图是各种实施例(和中间结构)的示意图。因此，可以预期由于例如制造技术和/或公差导致的图示的配置和形状的变化。因此，所描述的实施例不应被解释为限于本文示出的特定配置和形状，而是可以包括配置和形状上的偏差，所述偏差不脱离如所附权利要求中限定的本发明的精神和范围。
本文参考本发明的理想化实施例的横截面和/或平面图示来描述本发明。然而，本发明的实施例不应被解释为限制本发明构思。尽管将示出和描述本发明的一些实施例，但是本领域普通技术人员将理解，在不脱离本发明的原理和精神的情况下，可以在这些实施例中做出改变。
在描述本公开时，当确定已知相关技术的详细描述可能使本公开的主旨混淆不清时，将省略其详细描述。
尽管诸如第一和第二的术语可以用于描述各种组件，但是组件不受术语的限制，并且这些术语仅用于将组件与其他组件区分开。
如本文所使用的，单数形式也旨在包括复数形式，除非上下文另有明确说明。
将进一步理解，术语“包含”和“包含有”可与开放式术语“包括”、“包括有”互换使用，以指定任何陈述出的元件的存在并且不排除存在或添加一个或更多个其他元件。
此外，如本文所使用的，术语“和/或”包括一个或更多个相关的所列项目的任意组合和所有组合。
在以下描述中，阐述了许多具体细节以便提供对本发明的透彻理解。然而，可以在没有部分的或所有的这些具体细节的情况下实践本发明。
在其他情况下，没有详细描述公知的工艺结构和/或工艺，以免不必要地使本发明混淆不清。
还应注意，在某些情况下，如对于相关领域的技术人员明显的是，结合一个实施例描述的特征或元件可以被单独使用或与另一实施例的其他特征或元件组合使用，除非另有明确说明。
图1是示出根据示例实施例的半导体存储器件的图。
参考图1，该示例实施例的半导体存储器件可以包括感测放大器100、电压供应电路200和电压供应控制电路300。
感测放大器100可以从第一电压供应线RTO、第二电压供应线SB和第三电压供应线SA_VBB来接收驱动电压，以检测和放大数据线Data_L与取反数据线Datab_L之间的电压差。例如，感测放大器100可以通过从第一至第三电压供应线RTO、SB和SA_VBB接收驱动电压而被激活。被激活的感测放大器100可以检测和放大数据线Data_L与取反数据线Datab_L之间的电压差。数据线Data_L和取反数据线Datab_L可以是与存储单元连接的位线。
电压供应电路200可以响应于第一电压供应信号SAP1和第二电压供应信号SAP2将驱动电压提供给第一电压供应线RTO。电压供应电路200可以响应于第三电压供应信号SAN将驱动电压提供给第二电压供应线SB。电压供应电路200可以响应于偏置控制信号B_ctrl将驱动电压提供给第三电压供应线SA_VBB。
电压供应电路200可以包括第一电压供应电路210、第二电压供应电路220和第三电压供应电路230。
第一电压供应电路210可以响应于第一电压供应信号SAP1和第二电压供应信号SAP2而选择性地将高电压VPP(参见图3)和外部电压VDD(参见图3)提供给第一电压供应线RTO作为驱动电压。
第二电压供应电路220可以响应于第三电压供应信号SAN而将接地电压VSS(参见图3)提供第二电压供应线SB作为驱动电压。
第三电压供应电路230可以响应于偏置控制信号B_ctrl而将第一负电压VBB1(参见图3)和第二负电压VBB2(参见图3)提供给第三电压供应线SA_VBB作为驱动电压。第二负电压VBB2可以具有高于第一负电压VBB1的电平。
电压供应控制电路300可以响应于激活信号ACT来产生第一至第三电压供应信号SAP1、SAP2和SAN以及偏置控制信号B_ctrl。
例如，当激活信号ACT被使能时，电压供应控制电路300可以将第一电压供应信号SAP1使能设定的时间。当第一电压供应信号SAP1被禁止时，电压供应控制电路300可以将第二电压供应信号SAP2使能。电压供应控制电路300可以产生第三电压供应信号SAN，所述第三电压供应信号SAN具有与第一电压供应信号SAP1和第二电压供应信号SAP2的使能区段实质相同的使能区段。电压供应控制电路300可以在激活信号ACT被使能和被禁止时产生以设定的时间被使能的偏置控制信号B_ctrl。
图2是示出图1的感测放大器100的图。
参考图2，感测放大器100可以包括第一晶体管P1、第二晶体管P2、第三晶体管N1和第四晶体管N2。第一晶体管P1可以包括与取反数据线Datab_L连接的栅极，以及与第一电压供应线RTO连接的源极。第二晶体管P2可以包括与数据线Data_L和第一晶体管P1的漏极共同连接的栅极，以及与第一电压供应线RTO连接的源极。第三晶体管N1可以包括与取反数据线Datab_L和第二晶体管P2的漏极共同连接的栅极，与第一晶体管P1的漏极连接的漏极，与第二电压供应线SB连接的源极，以及与第三电压供应线SA_VBB连接的反向偏置电压(backbias voltage)端子。第四晶体管N2可以包括与数据线Data_L和第一晶体管P1的漏极共同连接的栅极，与第二晶体管P2的漏极连接的漏极，与第二电压供应线SB连接的源极，以及与第三电压供应线SA_VBB连接的反向偏置电压端子。
当因数据线Data_L与取反数据线Datab_L之间的电压差而产生的在各个晶体管P1、P2、N1和N2中的栅极与源极之间的电压差高于晶体管P1、P2、N1和N2之中的每一个晶体管的阈值电压时，晶体管P1、P2、N1和N2可以被选择性地导通，以将数据线Data_L的电压电平和取反数据线Datab_L的电压电平放大到第一电压供应线RTO和第二电压供应线SB的电压电平。这里，因为第三晶体管N1和第四晶体管N2可以接收来自第三电压供应线SA_VBB的电压作为反向偏置电压，所以当第三电压供应线SA_VBB的电压电平改变时，第三晶体管N1的阈值电压和第四晶体管N2的阈值电压可以改变。
例如，当第三电压供应线SA_VBB的电压电平增大时，第三晶体管N1的阈值电压和第四晶体管N2的阈值电压可以减小。因此，第三晶体管N1的阈值电压和第四晶体管N2的阈值电压可以根据第三电压供应线SA_VBB的电压电平的变化而变化。当第三电压供应线SA_VBB的电压电平增大约20％时，第三晶体管N1的阈值电压和第四晶体管N2的阈值电压可以减小约20％。尽管第三晶体管N1与第四晶体管N2具有实质相同的阈值电压，但是由于工艺、电压和/或温度(P.V.T)的变化，可能产生第三晶体管N1的阈值电压与第四晶体管N2的阈值电压之间的差。当第三晶体管N1的阈值电压和第四晶体管N2的阈值电压由于反向偏置电压的电平变化、即第三电压供应线SA_VBB的电压电平变化而减小约20％时，第三晶体管N1的阈值电压与第四晶体管N2的阈值电压之间的电平差也可以减小约20％。因此，当产生感测放大器100中的晶体管的阈值电压之间的电平差、即晶体管之间的失配时，可以改变用于提供反向偏置电压的第三电压供应线SA_VBB的电压电平以补偿该失配。
图3是示出图1的示例性电压供应电路200的图。
参考图3，电压供应电路200可以包括第一电压供应电路210、第二电压供应电路220和第三电压供应电路230。
第一电压供应电路210可以包括第五晶体管N3和第六晶体管N4。第五晶体管N3可以响应于第一电压供应信号SAP1向第一电压供应线RTO提供高电压VPP。例如，当第一电压供应信号SAP1被使能时，第五晶体管N3可以向第一电压供应线RTO提供高电压VPP。第五晶体管N3可以包括用于接收第一电压供应信号SAP1的栅极，用于接收高电压VPP的漏极，以及连接到第一电压供应线RTO的源极。第六晶体管N4可以响应于第二电压供应信号SAP2向第一电压供应线RTO提供外部电压VDD。例如，当第二电压供应信号SAP2被使能时，第六晶体管N4可以向第一电压供应线RTO提供外部电压VDD。第六晶体管N4可以包括用于接收第二电压供应信号SAP2的栅极，用于接收外部电压VDD的漏极，以及连接到第一电压供应线RTO的源极。
第二电压供应电路220可以包括第七晶体管N5。第七晶体管N5可以响应于第三电压供应信号SAN向第二电压供应线SB提供接地电压VSS。例如，当第三电压供应信号SAN被使能时，第七晶体管N5可以向第二电压供应线SB提供接地电压VSS。第七晶体管N5可以包括用于接收第三电压供应信号SAN的栅极，连接到第二电压供应线SB的漏极，以及用于接收接地电压VSS的源极。
第三电压供应电路230可以响应于偏置控制信号B_ctrl来选择性地将第一负电压VBB1和第二负电压VBB2中的任意一个提供给第三电压供应线SA_VBB。例如，当偏置控制信号B_ctrl被禁止时，第三电压供应电路230可以向第三电压供应线SA_VBB提供第一负电压VBB1。当偏置控制信号B_ctrl被使能时，第三电压供应电路230可以向第三电压供应线SA_VBB提供第二负电压VBB2。第二负电压VBB2可以具有高于第一负电压VBB1的电平。
第三电压供应电路230可以包括第一负电压发生电路231、第二负电压发生电路232和开关电路233。
第一负电压发生电路231可以产生第一负电压VBB1。
第二负电压发生电路232可以产生第二负电压VBB2。
开关电路233可以响应于偏置控制信号B_ctrl向第三电压供应线SA_VBB提供第一负电压VBB1和第二负电压VBB2中的任意一个。例如，当偏置控制信号B_ctrl被使能时，开关电路233可以向第三电压供应线SA_VBB提供第二负电压VBB2。相反，当偏置控制信号B_ctrl被禁止时，开关电路233可以向第三电压供应线SA_VBB提供第一负电压VBB1。
图4是示出图1的示例性电压供应控制电路300的图。
参考图4，电压供应控制电路300可以包括第一电压供应控制电路310和第二电压供应控制电路320。
第一电压供应控制电路310可以响应于激活信号ACT来产生第一至第三电压供应信号SAP1、SAP2和SAN。例如，当激活信号ACT被使能时，第一电压供应控制电路310可以将第一电压供应信号SAP1使能设定的时间。当第一电压供应信号SAP1被禁止时，第一电压供应控制电路310可以将第二电压供应信号SAP2使能设定的时间。第一电压供应控制电路310可以产生第三电压供应信号SAN，所述第三电压供应信号SAN具有与第一电压供应信号SAP1和第二电压供应信号SAP2的使能区段实质相同的使能区段。
第二电压供应控制电路320可以在激活信号ACT被使能和被禁止时产生以设定的时间被使能的偏置控制信号B_ctrl。
第二电压供应控制电路320可以包括第一脉冲发生电路321和第二脉冲发生电路322。
当激活信号ACT被使能时，第一脉冲发生电路321可以产生第一脉冲P_1。第一脉冲发生电路321可以输出第一脉冲P_1作为偏置控制信号B_ctrl。例如，当激活信号ACT被使能为低电平时，第一脉冲发生电路321可以响应于激活信号ACT的下降沿来产生第一脉冲P_1。第一脉冲发生电路321然后可以输出第一脉冲P_1作为偏置控制信号B_ctrl。
当激活信号ACT被禁止时，第二脉冲发生电路322可以产生第二脉冲P_2。第二脉冲发生电路322可以输出第二脉冲P_2作为偏置控制信号B_ctrl。例如，当激活信号ACT被禁止为高电平时，第二脉冲发生电路322可以响应于激活信号ACT的上升沿来产生第二脉冲P_2。第二脉冲发生电路322然后可以输出第二脉冲P_2作为偏置控制信号B_ctrl。
在下文中，可以参考图5说明根据示例实施例的半导体存储器件的操作。
图5是示出根据示例实施例的半导体存储器件的操作的时序图。
电压供应控制电路300可以响应于激活信号ACT来产生第一至第三电压供应信号SAP1、SAP2和SAN以及偏置控制信号B_ctrl。当激活信号ACT被使能为低电平时，电压供应控制电路300可以将偏置控制信号B_ctrl使能设定的时间。当激活信号ACT被使能为低电平时，电压供应控制电路300可以产生以设定的时间被使能的第一电压供应信号SAP1。偏置控制信号B_ctrl的使能区段可以与第一电压供应信号SAP1的使能区段完全重叠或部分重叠。当第一电压供应信号SAP1被禁止时，电压供应控制电路300可以将第二电压供应信号SAP2使能。当第一电压供应信号SAP1被使能时，电压供应控制电路300可以将第三电压供应信号SAN使能。当激活信号ACT被禁止为高电平时，电压供应控制电路300可以将偏置控制信号B_ctrl禁止设定的时间。当激活信号ACT被禁止为高电平时，电压供应控制电路300可以将第二电压供应信号SAP2和第三电压供应信号SAN禁止。因此，第一电压供应信号SAP1和第二电压供应信号SAP2的使能区段的总和可以与第三电压供应信号SAN的使能区段实质相同。
响应于激活信号ACT而产生的第一至第三电压供应信号SAP1、SAP2和SAN以及偏置控制信号B_ctrl可以被输入到第一至第三电压供应电路210、220和230中。
第一电压供应电路210可以响应于第一电压供应信号SAP1和第二电压供应信号SAP2来选择性地将高电压VPP和外部电压VDD提供给第一电压供应线RTO。第一电压供应电路210可以在第一电压供应信号SAP1的使能区段向第一电压供应线RTO提供高电压VPP。第一电压供应电路210可以在第二电压供应信号SAP2的使能区段向第一电压供应线RTO提供外部电压VDD。
第二电压供应电路220可以响应于第三电压供应信号SAN向第二电压供应线SB提供接地电压VSS。第二电压供应电路220可以在第三电压供应信号SAN的使能区段向第二电压供应线SB提供接地电压VSS。
第三电压供应电路230可以响应于偏置控制信号B_ctrl来选择性地将第一负电压VBB1和第二负电压VBB2中的任意一个提供给第三电压供应线SA_VBB。当偏置控制信号B_ctrl被使能时，第三电压供应电路230可以向第三电压供应线SA_VBB提供第二负电压VBB2。相反，当偏置控制信号B_ctrl被禁止时，第三电压供应电路230可以向第三电压供应线SA_VBB提供第一负电压VBB1。
在驱动电压VPP、VDD和VSS可以经由第一至第三电压供应线RTO、SB和SA_VBB而被施加到感测放大器100期间，感测放大器100可以被激活。被激活的感测放大器100可以检测和放大数据线Data_L的电压电平和取反数据线Datab_L的电压电平。
在下文中，可以参考图5详细地说明通过感测放大器100来检测和放大数据线Data_L的电压电平和取反数据线Datab_L的电压电平。
当激活信号ACT被使能为低电平时，偏置控制信号B_ctrl、第一电压供应信号SAP1和第三电压供应信号SAN可以被使能。
第二负电压VBB2可以在偏置控制信号B_ctrl的使能区段经由第三电压供应线SA_VBB而被提供给感测放大器100。
高电压VPP可以在第一电压供应信号SAP1的使能区段经由第一电压供应线RTO而被提供给感测放大器100。
在第一电压供应信号SAP1可被禁止之后，外部电压VDD可以在第二电压供应信号SAP2的使能区段经由第一电压供应线RTO而被提供给感测放大器100。
接地电压VSS可以在第三电压供应信号SAN的使能区段经由第二电压供应线SB而被提供给感测放大器100。
经由第一电压供应线RTO和第二电压供应线SB而提供的电压VPP、VDD和VSS可以将感测放大器100激活。被激活的感测放大器100可以检测和放大数据线Data_L与取反数据线Datab_L之间的电压差。
在下文中，可以参考图2说明通过被激活的感测放大器100来检测和放大数据线Data_L与取反数据线Datab_L之间的电压差。
当因数据线Data_L与取反数据线Datab_L之间的电压差而产生的、在晶体管P1、P2、N1和N2中的每一个晶体管内的栅极与源极之间的电压差高于晶体管P1、P2、N1和N2中的每一个晶体管的阈值电压时，感测放大器100中的晶体管P1、P2、N1和N2可以选择性地被导通。因此，感测放大器100可以将数据线Data_L的电压电平和取反数据线Datab_L的电压电平放大到第一电压供应线RTO的电压电平和第二电压供应线SB的电压电平。
当感测放大器100检测数据线Data_L与取反数据线Datab_L之间的电压差时，即，当由于晶体管P1、P2、N1和N2中的每个晶体管内的栅极与源极之间的电压差高于晶体管P1、P2、N1和N2中的每个晶体管的阈值电压而使晶体管被导通时，第三晶体管N1和第四晶体管N2可以接收具有比第一负电压VBB1的电平更高的第二负电压VBB2作为反向偏置电压，使得第三晶体管N1的阈值电压和第四晶体管N2的阈值电压可以减小。
当第三晶体管N1的阈值电压和第四晶体管N2的阈值电压减小时，在工艺中产生的第三晶体管N1的阈值电压与第四晶体管N2的阈值电压之间的电平差也可以因减小的阈值电压而减小。
另外，当第三晶体管N1的阈值电压与第四晶体管N2的阈值电压减小时，即使数据线Data_L与取反数据线Datab_L之间的电压差高于减小的阈值电压，感测放大器100也可以检测数据线Data_L与取反数据线Datab_L之间的电压差，使得感测放大器100可以快速操作以检测数据线之间的电压差。
当在通过感测放大器100检测数据线Data_L与取反数据线Datab_L之间的电压差之后偏置控制信号B_ctrl被禁止时，具有比第二负电压VBB2的电平更低的电平的第一负电压VBB1可以经由第三电压供应线SA_VBB而被提供给感测放大器100。感测放大器100的第三晶体管N1和第四晶体管N2可以接收第一负电压VBB1作为反向偏置电压，以将第三晶体管N1的阈值电压和第四晶体管N2的阈值电压增大，从而减小泄漏电流。
当激活信号ACT被禁止时，感测放大器100可以将数据线Data_L的电压电平和取反数据线Data_L的电压电平预充电以向数据线Data_L和取反数据线Datab_L提供预充电电压。当感测放大器100响应于被禁止的激活信号ACT来执行预充电操作时，感测放大器100可以经由第三电压供应线SA_VBB来接收具有比第一负电压VBB1的电平更高的电平的第二负电压VBB2。当感测放大器100中的第三晶体管N1的阈值电压和第四晶体管N2的阈值电压减小时，第三晶体管N1的阈值电压与第四晶体管N2的阈值电压之间的电平差也可以因减小的阈值电压而减小。此外，当第三晶体管N1的阈值电压和第四晶体管N2的阈值电压减小时，感测放大器100可以更灵敏地对数据线Data_L与取反数据线Datab_L之间的电压差作出反应，使得数据线Data_L和取反数据线Datab_L可以快速地对预充电电压电平做出反应。
根据示例实施例，当感测放大器检测和放大数据线与取反数据线之间的电压差或者数据线的电压电平和取反数据线的电压电平达到预充电电压电平时，即，当与感测放大器连接的数据线和取反数据线的电压电平改变时，可以增大感测放大器中的晶体管的反向偏置电压的电平，以减小晶体管的阈值电压之间的差。
例如，当感测放大器中的每个晶体管的设计阈值电压是5个单位时，由于工艺、电压和/或温度变化，所述阈值电压可能变为4个单位和6个单位。为了补偿这种失配，可以增大反向偏置电压的电平以将阈值电压减小约20％。因此，阈值电压可以从4个单位变为3.2个单位，以及从6个单位变为4.8个单位。在将阈值电压减小之前，4个单位的阈值电压与6个单位的阈值电压之间的差可以是2个单位。然而，在将阈值电压减小之后，3.2个单位的阈值电压与4.8个单位的阈值电压之间的差可以是1.6个单位。因此，当与感测放大器连接的数据线的电压电平改变时，可以增大反向偏置电压电平以补偿晶体管之间的失配。此外，当与感测放大器连接的数据线的电压电平改变时，可以增大反向偏置电压电平以减小晶体管的阈值电压，使得晶体管可以被快速导通。结果，感测放大器可以具有改善的数据响应速度。
本发明的上述实施例旨在说明而不是限制本发明。各种替代物和等同物是可能的。本发明不受本文描述的实施例的限制。本发明也不限于任何特定类型的半导体器件。鉴于本公开而为明显的其他添加、减少或修改旨在落入由所附权利要求限定的本发明的范围内。

Claims (18)

1.一种半导体存储器件，包括：
感测放大器，其适用于检测和放大数据线与取反数据线之间的电压电平差；
电压供应电路，其适用于响应于第一电压供应信号至第三电压供应信号和偏置控制信号而经由第一电压供应线至第三电压供应线将驱动电压施加到所述感测放大器；以及
电压供应控制电路，其适用于响应于激活信号来产生所述第一电压供应信号至所述第三电压供应信号和所述偏置控制信号，
其中，所述感测放大器通过接收所述驱动电压而被激活。
2.如权利要求1所述的半导体存储器件，其中，所述感测放大器包括多个晶体管，所述第一电压供应线和所述第二电压供应线连接到所述晶体管中的每一个的漏极或源极，并且所述第三电压供应线连接到所述晶体管中的任意一个的反向偏置电压端子。
3.如权利要求1所述的半导体存储器件，其中，所述电压供应电路响应于所述第一电压供应信号和所述第二电压供应信号而将高电压和外部电压中的任意一个选择性地施加到所述第一电压供应线，所述电压供应电路响应于所述第三电压供应信号而将接地电压施加到所述第二电压供应线，以及所述电压供应电路响应于所述偏置控制信号而将第一负电压和第二负电压中的任意一个施加到所述第三电压供应线。
4.如权利要求3所述的半导体存储器件，其中，所述第二负电压具有高于所述第一负电压的电平。
5.如权利要求4所述的半导体存储器件，其中，当所述偏置控制信号被使能时，所述电压供应电路将所述第二负电压施加到所述第三电压供应线，以及当所述偏置控制信号被禁止时，所述电压供应电路将所述第一负电压施加到所述第三电压供应线。
6.如权利要求1所述的半导体存储器件，其中，所述电压供应控制电路在所述激活信号被使能时将所述第三电压供应信号使能，所述电压供应控制电路将所述偏置控制信号和所述第一电压供应信号使能设定的时间，并且所述电压供应控制电路在所述第一电压供应信号被禁止时将所述第二电压供应信号使能。
7.如权利要求6所述的半导体存储器件，其中，当所述激活信号被禁止时，所述电压供应控制电路将所述偏置控制信号使能设定的时间，以及将所述第二电压供应信号和所述第三电压供应信号禁止。
8.如权利要求7所述的半导体存储器件，其中，所述电压供应控制电路包括：
第一脉冲发生电路，其用于在所述激活信号被使能时产生第一脉冲；以及
第二脉冲发生电路，其用于在所述激活信号被禁止时产生第二脉冲，
其中，所述第一脉冲和所述第二脉冲被输出为所述偏置控制信号。
9.一种半导体存储器件，包括：
感测放大器，其包括多个晶体管；
电压供应控制电路，其用于响应于激活信号来产生偏置控制信号；以及
电压供应电路，其用于响应于所述偏置控制信号而向所述晶体管中的任意一个提供第一负电压和第二负电压中的任意一个作为反向偏置电压。
10.如权利要求9所述的半导体存储器件，其中，所述第二负电压具有高于所述第一负电压的电平。
11.如权利要求10所述的半导体存储器件，其中，所述电压供应控制电路在所述激活信号被使能和被禁止时产生以设定的时间被使能的所述偏置控制信号。
12.如权利要求11所述的半导体存储器件，其中，所述电压供应控制电路包括：
第一脉冲发生电路，其用于在所述激活信号被使能时产生第一脉冲；以及
第二脉冲发生电路，其用于在所述激活信号被禁止时产生第二脉冲，
其中，所述第一脉冲和所述第二脉冲被输出为所述偏置控制信号。
13.如权利要求12所述的半导体存储器件，其中，当所述偏置控制信号被使能时，所述电压供应控制电路提供所述第二负电压作为所述反向偏置电压，以及当所述偏置控制信号被禁止时，所述电压供应控制电路提供所述第一负电压作为所述反向偏置电压。
14.一种半导体存储器件，包括：
感测放大器，其包括多个晶体管，
其中，当数据线和取反数据线的电压电平改变时，所述晶体管中的任意一个的反向偏置电压被改变。
15.如权利要求14所述的半导体存储器件，其中，当所述数据线和所述取反数据线的电压电平从相同电平变为不同电平时，所述反向偏置电压的电平以设定的时间增大，以及当所述数据线和所述取反数据线的电压电平从不同电平变为相同电平时，所述反向偏置电压的电平以设定的时间增大。
16.如权利要求15所述的半导体存储器件，还包括：
电压供应控制电路，其用于在激活信号被使能或被禁止时将所述偏置控制信号使能设定的时间；以及
电压供应电路，其用于响应于所述偏置控制信号来提供第一负电压和第二负电压中的任意一个作为所述反向偏置电压。
17.如权利要求16所述的半导体存储器件，其中，所述第二负电压具有高于所述第一负电压的电平。
18.一种半导体存储器件，包括：
感测放大器，其适用于将数据线与取反数据线之间的电压差放大；以及
电压供应单元，其适用于在所述电压差改变时增大所述感测放大器的反向偏置电压。
CN201811300277.0A 2017-11-23 2018-11-02 半导体存储器件 Active CN110010168B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170157112A KR102413984B1 (ko) 2017-11-23 2017-11-23 반도체 메모리 장치
KR10-2017-0157112 2017-11-23

Publications (2)

Publication Number Publication Date
CN110010168A true CN110010168A (zh) 2019-07-12
CN110010168B CN110010168B (zh) 2023-03-14

Family

ID=66533938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811300277.0A Active CN110010168B (zh) 2017-11-23 2018-11-02 半导体存储器件

Country Status (3)

Country Link
US (1) US10522198B2 (zh)
KR (1) KR102413984B1 (zh)
CN (1) CN110010168B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581032B2 (en) 2021-04-20 2023-02-14 Micron Technology, Inc. Apparatuses and methods of power supply control for temperature compensated sense amplifiers
US11450355B1 (en) * 2021-05-03 2022-09-20 Powerchip Semiconductor Manufacturing Corporation Semiconductor memory with temperature dependence

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905685A (en) * 1996-10-25 1999-05-18 Hitachi, Ltd. Dynamic memory
US20060273842A1 (en) * 2005-06-07 2006-12-07 Micron Technology, Inc. Dynamic well bias controlled by Vt detector
CN1941194A (zh) * 2005-09-28 2007-04-04 海力士半导体有限公司 过驱动控制电路的感应放大器及其控制方法
CN103106914A (zh) * 2011-11-15 2013-05-15 爱思开海力士有限公司 放大器电路和半导体存储器件
CN103514946A (zh) * 2012-06-28 2014-01-15 爱思开海力士有限公司 半导体存储装置及其操作方法
CN106024043A (zh) * 2015-03-27 2016-10-12 爱思开海力士有限公司 电源驱动设备和包括该电源驱动设备的半导体器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0133973B1 (ko) * 1993-02-25 1998-04-20 기다오까 다까시 반도체 기억장치
JP2000243082A (ja) * 1999-02-17 2000-09-08 Mitsubishi Electric Corp 半導体記憶装置
JP2007073143A (ja) * 2005-09-07 2007-03-22 Elpida Memory Inc 半導体記憶装置
DE102005057788A1 (de) * 2005-12-03 2007-06-06 Infineon Technologies Ag Dynamische Speicherschaltung und Verfahren zum Betreiben einer solchen
KR100902127B1 (ko) * 2006-02-22 2009-06-09 주식회사 하이닉스반도체 반도체 메모리 장치의 센스 증폭 회로 및 그의 구동 방법
KR100738963B1 (ko) 2006-02-28 2007-07-12 주식회사 하이닉스반도체 반도체 메모리 장치
KR100893597B1 (ko) * 2007-12-05 2009-04-17 주식회사 하이닉스반도체 센스 앰프와 그의 구동 방법 그리고 상기 센스 앰프를 갖는반도체 메모리 장치
KR20100118839A (ko) * 2009-04-29 2010-11-08 삼성전자주식회사 반도체 메모리 장치
US8509018B2 (en) * 2010-08-12 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier with adjustable back bias

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905685A (en) * 1996-10-25 1999-05-18 Hitachi, Ltd. Dynamic memory
US20060273842A1 (en) * 2005-06-07 2006-12-07 Micron Technology, Inc. Dynamic well bias controlled by Vt detector
CN1941194A (zh) * 2005-09-28 2007-04-04 海力士半导体有限公司 过驱动控制电路的感应放大器及其控制方法
CN103106914A (zh) * 2011-11-15 2013-05-15 爱思开海力士有限公司 放大器电路和半导体存储器件
CN103514946A (zh) * 2012-06-28 2014-01-15 爱思开海力士有限公司 半导体存储装置及其操作方法
CN106024043A (zh) * 2015-03-27 2016-10-12 爱思开海力士有限公司 电源驱动设备和包括该电源驱动设备的半导体器件

Also Published As

Publication number Publication date
US10522198B2 (en) 2019-12-31
KR20190059474A (ko) 2019-05-31
US20190156868A1 (en) 2019-05-23
KR102413984B1 (ko) 2022-06-29
CN110010168B (zh) 2023-03-14

Similar Documents

Publication Publication Date Title
US10096368B2 (en) Power switch circuit for non-volatile memory
CN104637517B (zh) 用于sram写入辅助的负位线升压方案
US9548131B1 (en) Reduced power read sensing for one-time programmable memories
CN104900250B (zh) 放大电路和包括该放大电路的半导体存储器件
TWI539455B (zh) 電容隔離式失配補償型感應放大器
TWI620178B (zh) 半導體記憶體
TWI437574B (zh) 電流感測放大器及其方法
TW200701228A (en) Voltage supply circuit and semiconductor memory
CN108231113A (zh) 具有电源检测器的双轨器件及其操作方法
CN110010168A (zh) 半导体存储器件
US10476498B2 (en) Power-up signal generation circuit and semiconductor device including the same
KR102050013B1 (ko) 스위칭가능 파워 서플라이
JP2008159188A (ja) 半導体記憶装置
CN106054998B (zh) 电压发生器
US7417903B2 (en) Core voltage generator and method for generating core voltage in semiconductor memory device
KR0142967B1 (ko) 반도체 메모리장치의 기판 전압 제어회로
CN110277111A (zh) 感测放大器和使用感测放大器的半导体存储装置
US20080129345A1 (en) Low-voltage, low-power-consumption, and high-speed differential current-sense amplification
US20060273842A1 (en) Dynamic well bias controlled by Vt detector
US9330755B1 (en) Latch circuits and methods with programmable impedance elements
KR20110131767A (ko) 반도체 장치의 퓨즈 회로
US9690317B2 (en) Semiconductor device and method of driving the same
TW201320095A (zh) 放大器電路及半導體記憶體裝置
TW201007758A (en) Sense amplifier driving control circuit and method
US8106686B2 (en) Integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant