CN109935438A - 片式电子组件 - Google Patents

Abstract

提供一种片式电子组件，该片式电子组件包括磁性主体，内线圈部嵌入在磁性主体中，其中，内线圈部包括：第一线圈图案部；第二线圈图案部，形成在第一线圈图案部上，当第一线圈图案部中相邻的线圈图案部分之间的最小间隔被限定为a，第一线圈图案部中的每个线圈图案部分的最大厚度被限定为b时，满足a≤15μm且b/a≥7。

Description

片式电子组件

本申请是申请日为2015年7月24日、申请号为201510440988.8的发明专利申请“片式电子组件”的分案申请。

技术领域

本公开涉及一种片式电子组件。

背景技术

作为片式电子组件的电感器是与电阻器和电容器一起构成电子电路以去除噪声的代表性无源元件。

薄膜式电感器通过如下过程制造：通过镀覆形成内线圈部，通过将磁粉与树脂相互混合获得的磁粉树脂复合物固化来形成磁性主体，然后在所述磁性主体的外表面上形成外电极。

[现有技术文献]

(专利文献1)第2006-278479号日本专利特许公开。

发明内容

本公开的一方面可提供一种片式电子组件，所述片式电子组件具有这样的结构：可防止线圈图案部分之间发生短路，并可通过增加线圈图案部分的厚度(与线圈图案部分的宽度相比)实现大的高宽比(AR)。

根据本公开的一方面，一种片式电子组件可包括：磁性主体，内线圈部嵌入在磁性主体中，其中，内线圈部包括第一线圈图案部以及形成在第一线圈图案部上的第二线圈图案部，其中，当第一线圈图案部中相邻的线圈图案部分之间的最小间隔被定义为a，第一线圈图案部中的每个线圈图案部分的最大厚度被定义为b时，满足a≤15μm且b/a≥7。

根据本公开的另一方面，提供了一种片式电子组件，包括：第一线圈图案部，设置在一个绝缘基板上；以及第二线圈图案部，设置在第一线圈图案部的上表面上，其中，当第一线圈图案部中相邻的线圈图案部分之间的最小间隔被定义为a，第一线圈图案部中的每个线圈图案部分的最大厚度被定义为b时，满足a≤15μm且b/a≥7，并且第二线圈图案部未设置在第一线圈图案部的侧表面上。

附图说明

通过下面结合附图进行的详细描述，本公开的以上及其他方面、特征和优点将会被更清楚地理解，在附图中：

图1是示出根据本公开的示例性实施例的包括内线圈部的片式电子组件的示意性透视图；

图2是沿图1的线Ⅰ-Ⅰ’截取的剖视图；

图3是图2的‘A’部分的一个示例的放大示意图；

图4是图2的‘A’部分的另一示例的放大示意图。

具体实施方式

现在将参照附图详细地描述本公开的示例性实施例。

然而，本公开可以以很多不同的形式来实施，不应该解释为局限于在此阐述的实施例。更确切地，提供这些实施例使得本公开将是彻底的和完整的，并将把本公开的范围充分地传达给本领域技术人员。

在附图中，为了清晰起见，会夸大元件的形状和尺寸，将始终使用相同的标号来指示相同或相似的元件。

片式电子组件

在下文中，将描述根据本公开的示例性实施例的片式电子组件。具体地，将描述薄膜式电感器，但本发明构思不限于此。

图1是示出根据本公开的示例性实施例的包括内线圈部的片式电子组件的示意性透视图。

参照图1，公开了在电源电路的电源线中使用的薄膜式电感器100，作为片式电子组件的示例。

根据本公开的示例性实施例的片式电子组件100可包括磁性主体50、嵌入在磁性主体50中的内线圈部41和42、以及第一外电极81和第二外电极82，第一外电极81和第二外电极82设置在磁性主体50的外部，从而电连接到内线圈部41和42。

在根据本公开的示例性实施例的片式电子组件100中，“长度”方向是指图1中的“L”的方向，“宽度”方向是指图1中的“W”的方向，“厚度”方向是指图1中的“T”的方向。

磁性主体50可形成片式电子组件100的外型，并可由能够表现出磁性特性的任何材料形成。例如，可通过填充铁氧体或磁性金属粉末形成磁性主体50。

可使用Mn-Zn基铁氧体、Ni-Zn基铁氧体、Ni-Zn-Cu基铁氧体、Mn-Mg基铁氧体、Ba基铁氧体、Li基铁氧体等作为铁氧体。

磁性金属粉末可包括从Fe、Si、Cr、Al和Ni组成的组中选择的一种或更多种。例如，磁性金属粉末可包含Fe-Si-B-Cr基非晶态金属，但本发明构思不必局限于此。

磁性金属粉末的颗粒直径可为0.1μm至30μm，并且可以以分散在诸如环氧树脂或聚酰亚胺等的热固性树脂中的形式被包含。

线圈形状的第一内线圈部41可形成在设置在磁性主体50中的绝缘基板20的一个表面上，并且线圈形状的第二内线圈部42可成形在绝缘基板20的与上述表面相对的另一表面上。

第一内线圈部41和第二内线圈部42可通过采用电镀方法来形成。

绝缘基板20的示例可包括聚丙二醇(PPG)基板、铁氧体基板、金属基软磁性基板等。

绝缘基板20的中部可被穿透从而形成通孔，在所述通孔中填充磁性材料从而形成芯部55。由于形成了填充有磁性材料的芯部55，因而可以提高电感(Ls)。

第一内线圈部41和第二内线圈部42可按照螺旋形状形成，并且形成在绝缘基板20的一个表面上的第一内线圈部41和形成在另一表面上的第二内线圈部42可通过穿透绝缘基板20的通路45相互电连接。

第一内线圈部41和第二内线圈部42以及通路45可由具有良好导电性的金属形成，例如，第一内线圈部41和第二内线圈部42以及通路45可由银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铜(Cu)、铂(Pt)或者其组合等形成。

直流(DC)电阻(Rdc)，作为电感器的一个主要特性，随着内线圈部的截面面积的增加而减小。此外，随着磁通量穿过磁性材料的面积增加，电感器的电感增大。

因此，为了减小直流电阻(Rdc)和提高电感，应该增加内线圈部的截面面积和磁性材料的面积。

作为增加内线圈部截面面积的方法，已有增加线圈图案部分的宽度的方法和增加线圈图案部分厚度的方法。

然而，在增加线圈图案部分宽度的情况下，在线圈图案部分之间发生短路的风险将会增加，在片式电子组件中的匝数会受到限制，这会导致磁性材料的面积减小，使得效率降低，并且形成高电感产品受到限制。

因此，已经需要使内线圈部通过增加线圈图案部分的厚度而不增加线圈图案部分的宽度而具有大的高宽比(AR)。

内线圈部的高宽比(AR)是由线圈图案部分的厚度除以线圈图案部分的宽度获得的值，并且当线圈图案部分的厚度的增加大于线圈图案部分的宽度的增加时，高宽比(AR)也会增加。

然而，在执行电镀方法时，随着镀覆的进行，由于各向同性生长，即，由于线圈图案部分在厚度方向和宽度方向上同时生长，因此线圈图案部分之间可能发生短路，并且可能难以形成具有大的高宽比(AR)的内线圈部。

因此，根据本公开的示例性实施例，如下所述，可通过调整形成内线圈部的初级线圈的形状来形成具有大的高宽比(AR)的内线圈部。

图2是沿图1的线Ⅰ-Ⅰ’截取的剖视图。

参照图2，第一内线圈部41和第二内线圈部42均可包括形成在绝缘基板20上的第一线圈图案部61和形成在第一线圈图案部61上的第二线圈图案部62。

图3是图2的‘A’部分的一个示例的放大示意图。

参照图3，在根据本公开的示例性实施例的第一线圈图案部61中，当形成第一线圈图案部61的线圈图案部分61a、61b、61c和61d中相邻的线圈图案部分之间的最小间隔被定义为a时，a可小于等于15μm(a≤15μm)。

此外，当形成第一线圈图案部61的线圈图案部分61a、61b、61c和61d的最大厚度被定义为b时，b/a可大于等于7(b/a≥7)。

可采用图案化镀覆方法，通过曝光和显影工艺在绝缘基板20上形成图案化的抗镀覆保护层，然后通过镀覆来填充暴露的部分，来形成第一线圈图案部61。

在利用第一线圈图案部61作为种子层，通过电镀来形成第二线圈图案部62时，通过形成满足a≤15μm且b/a≥7的第一线圈图案部61来诱导各向异性镀覆生长(即，抑制线圈图案部分在宽度方向上的生长，而进行线圈图案部分在厚度方向上的生长)。

因此，如图3中所示，第二线圈图案部62的线圈图案部分62a、62b、62c和62d可形成在第一线圈图案部61的线圈图案部分61a、61b、61c和61d上，使得线圈图案部分61a、61b、61c和61d的侧表面61S不被覆盖。

第一线圈图案部61的线圈图案部分61a、61b、61c和61d的上表面61T指的是，例如，线圈图案部分61a基于从线圈图案部分61a的宽度延伸的虚拟线W’和W”的上部的表面。

此外，第一线圈图案部61的线圈图案部分61a、61b、61c和61d的侧表面61S指的是，例如，线圈图案部分61a基于从线圈图案部分61a的宽度延伸的虚拟线W’和W”的侧部的表面。

第一线圈图案部61形成为满足a≤15μm且b/a≥7，可诱导第二线圈图案部62的各向异性镀覆，使得第二线圈图案部62不形成在第一线圈图案部61的线圈图案部分61a、61b、61c和61d的侧表面61S上，而是形成为覆盖第一线圈图案部61的线圈图案部分61a、61b、61c和61d的整个上表面61T。

也就是说，在第一线圈图案部61的线圈图案部分61a、61b、61c和61d的沿宽度方向的生长被抑制的状态下，第二线圈图案部62的线圈图案部分62a、62b、62c和62d可形成为在其上表面61上沿着厚度方向生长的各向异性镀覆层。

第二线圈图案部62通过镀覆进行各向异性地生长，从而可防止线圈图案部分之间发生短路，并且可获得具有大的高宽比的内线圈部41和42。此外，可通过增大芯部55的体积来获得高电感，同时使得直流电阻减小。

在第一线圈图案部61的a大于15μm或者b/a小于7的情况下，如果第二线圈图案部62各向同性地生长，即，第二线圈图案部62沿厚度方向和宽度方向同时生长，则在线圈图案部分之间可能发生短路，并且会减小内线圈部的高宽比。

第一线圈图案部61的线圈图案部分61a、61b、61c和61d的最大宽度可以为50μm到90μm。

包括第一线圈图案部61和第二线圈图案部62的内线圈部41和42的厚度可以为200μm到500μm。

第一线圈图案部61和第二线圈图案部62可分别由具有良好导电性的金属形成。例如，第一线圈图案部61和第二线圈图案部62可由银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铜(Cu)、铂(Pt)或者其合金等形成。

第一线圈图案部61和第二线圈图案部62可由彼此相同的金属形成，最优选地，可由铜形成。

根据本公开的示例性实施例的内线圈部41和42可以为使得第一线圈图案部61满足a≤15μm且b/a≥7，从而可防止线圈图案之间发生短路，并且可通过诱导第二线圈图案部62的各向异性镀覆生长而获得具有大的高宽比(AR)的内线圈部41和42。例如，内线圈部41和42可具有大于或等于2.0的高宽比。

图4是图2的‘A’部分的另一示例的放大示意图。

参照图4，本公开的另一个示例中的第一线圈图案部61的线圈图案部分61a、61b、61c和61d的上表面61T可具有平面结构，线圈图案部分61a、61b、61c和61d中的每个的截面可呈四边形。

虽然图3中示出了第一线圈图案部61的线圈图案部分61a、61b、61c和61d的上表面61T呈凸起形状的情况，以及图4中示出了上表面61T呈平面形状的情况，但本发明构思不必局限于此。

第一线圈图案部61的线圈图案部分61a、61b、61c和61d的截面形状可在本领域的技术人员应用本公开的范围内进行各种变化，只要第一线圈图案部61的线圈图案部分61a、61b、61c和61d的最小间隔a小于或等于15μm且与第一线圈图案部61的线圈图案部分61a、61b、61c和61d的最大厚度b之间的关系b/a大于或等于7即可。

内线圈部41和42可覆盖有绝缘膜30。

绝缘膜30可通过本领域已知的方法(诸如，丝网印刷方法、光刻胶(PR)的曝光和显影工艺、喷射应用方法等)形成。内线圈部41和42可被绝缘膜30覆盖，使得内线圈部41和42不会与构成磁性主体50的磁性材料直接接触。

形成在绝缘基板20的一个表面上的第一内线圈部41的一个端部可暴露到磁性主体50在长度(L)方向上的一个端面，形成在绝缘基板20的另一表面上的第二内线圈部42的一个端部可暴露到磁性主体50在长度(L)方向上的另一端表面。

第一外电极81和第二外电极82可设置在磁性主体50在长度(L)方向上的两个端表面上，从而分别连接到暴露于磁性主体50在长度(L)方向上的两个端表面的第一内线圈部41和第二内线圈部42。

第一外电极81和第二外电极82可由具有良好导电性的金属形成。例如，第一外电极81和第二外电极82可由镍(Ni)、铜(Cu)、锌(Sn)、银(Ag)或其合金等中的一种形成。

第一外部电极81和第二外部电极82可包括(例如)导电树脂层和形成在导电树脂层上的镀覆层。导电树脂层可包含从由铜(Cu)、镍(Ni)和银(Ag)组成的组中选择的一种或更多种导电金属以及热固性树脂。镀覆层可包含从由镍(Ni)、铜(Cu)和锌(Sn)组成的组中选择的一种或更多种。例如，可依次形成镍(Ni)层和锌(Sn)层。

下面的表1示出了在改变第一线圈图案部61的a(线圈图案部分之间的最小间隔)和b(线圈图案部分的最大厚度)的情况下，通过测量由电镀形成在第一线圈图案部61上的第二线圈图案部62的镀覆生长所获得的结果。

第二线圈图案部62的上部的生长指的是形成在第一线圈图案部61的上表面61T上的第二线圈图案部62的厚度，第二线圈图案部62的侧部的生长指的是形成在第一线圈图案部61的侧表面61S上的第二线圈图案部62的厚度。

[表1]

(*：对比示例)

如表1中所示，当第一线圈图案部61同时满足a≤15μm和b/a≥7时，各向异性镀覆生长被诱导为形成在第一线圈图案部61上的第二线圈图案部62的侧部的生长受到抑制，而其上部的生长得以进行。

因此，可防止线圈图案部分间发生短路，以及形成具有大的高宽比(AR)的内线圈部41和42，并且通过增加芯部55的体积可获得高的电感同时减小直流电阻(Rdc)。

综上所述，根据本公开的示例性实施例，与线圈图案部分的宽度相比，通过增加线圈图案部分的厚度，可获得能够防止线圈图案部分之间发生短路且具有大的高宽比的内线圈部。

虽然以上已经示出并描述了示例性实施例，但是对于本领域技术人员将显而易见的是，在不脱离本发明的权利要求限定的范围的情况下，可以做出修改和变形。

Claims (10)

1.一种片式电子组件，包括：

磁性主体，内线圈部嵌入在所述磁性主体中，

其中，所述内线圈部包括：

第一线圈图案部；以及

第二线圈图案部，设置在第一线圈图案部的上表面上，

其中，当第一线圈图案部中相邻的线圈图案部分之间的最小间隔被定义为a，且第一线圈图案部中的每个线圈图案部分的最大厚度被定义为b时，满足a≤15μm且b/a≥7。

2.根据权利要求1所述的片式电子组件，其中，所述第二线圈图案部仅设置在所述第一线圈图案部的上表面上。

3.根据权利要求1所述的片式电子组件，其中，所述第一线圈图案部的线圈图案部分的最大宽度为50μm到90μm。

4.根据权利要求1所述的片式电子组件，其中，所述内线圈部包括：

第一内线圈部，设置在绝缘基板的一个表面上；以及

第二内线圈部，设置在绝缘基板的与所述绝缘基板的所述一个表面相对的另一表面上。

5.根据权利要求4所述的片式电子组件，其中，所述绝缘基板具有设置在所述绝缘基板的中部中的通孔，并且

所述通孔填充有磁性材料，以形成芯部。

6.根据权利要求1所述的片式电子组件，其中，所述内线圈部包含从由银、钯、铝、镍、钛、金、铜和铂组成的组中选择的一种或更多种。

7.根据权利要求1所述的片式电子组件，其中，所述第一线圈图案部和所述第二线圈图案部使用相同的金属形成。

8.根据权利要求1所述的片式电子组件，其中，所述内线圈部的高宽比大于或等于2.0。

9.根据权利要求1所述的片式电子组件，其中，所述磁性主体包含磁性金属粉末。

10.根据权利要求4所述的片式电子组件，其中，所述第一内线圈部和所述第二内线圈部通过穿透所述绝缘基板的通路而彼此电连接。