CN109906553A - 层叠型lc滤波器 - Google Patents

层叠型lc滤波器 Download PDF

Info

Publication number
CN109906553A
CN109906553A CN201780068176.2A CN201780068176A CN109906553A CN 109906553 A CN109906553 A CN 109906553A CN 201780068176 A CN201780068176 A CN 201780068176A CN 109906553 A CN109906553 A CN 109906553A
Authority
CN
China
Prior art keywords
mentioned
inductor
capacitor
conductor pattern
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780068176.2A
Other languages
English (en)
Other versions
CN109906553B (zh
Inventor
增田博志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN109906553A publication Critical patent/CN109906553A/zh
Application granted granted Critical
Publication of CN109906553B publication Critical patent/CN109906553B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Abstract

本发明提供一种具备所希望的频率特性，并且，薄型化的层叠型LC滤波器。在沿电介质层的层叠方向透视层叠体(1)的情况下，第一电感器(L1)和第二电感器(L2)形成于第一平面区域(FD1)，并且第三电感器(L3)和第四电感器(L4)形成于第二平面区域(FD2)，在沿与电介质层的层叠方向垂直的方向透视层叠体(1)的情况下，第一电感器(L1)和第四电感器(L4)形成于第一厚度区域(TD1)，并且第二电感器(L2)和第三电感器(L3)形成于第二厚度区域(TD2)。

Description

层叠型LC滤波器
技术领域
本发明涉及在层叠有多个电介质层的层叠体的内部形成有4个LC并联谐振器的层叠型LC滤波器，更详细而言，涉及通过适当地进行构成LC并联谐振器的电感器彼此所需的磁耦合而具备所希望的频率特性并且薄型化的层叠型LC滤波器。
背景技术
在层叠有多个电介质层的层叠体的内部形成有由电感器和电容器构成的LC并联谐振器的层叠型LC滤波器被用于各种电子设备。
在专利文献1(日本特开2014-57277号公报)中公开有这样的层叠型LC滤波器。
在图9中，示有专利文献1所公开的层叠型LC滤波器(高频滤波器)1000。
层叠型LC滤波器1000具备层叠有8层电介质层(绝缘体层)101a～101h的层叠体101。
在电介质层101a的下侧主面，形成有第一输入输出端子(外部电极)102a、第二输入输出端子(外部电极)102b、以及接地端子(外部电极)103。
在电介质层101b的上侧主面，形成有2个电容器导体图案(共振电容导体)104a、104b。
另外，在电介质层101b，形成有6个通孔导体105a～105f。
在电介质层101c的上侧主面，形成有接地导体图案(接地导体)106。
另外，在电介质层101c，形成有上述的4个通孔导体105c～105f。另外，在电介质层101c，新形成有2个通孔导体105g、105h。此外，形成于不同的电介质层的附图标记相同的通孔导体彼此相互连接。例如，形成于电介质层101b的通孔导体105c与形成于电介质层101c的105c相互连接，为了便于说明，标注有相同的附图标记(以下，在本说明书中相同)。
在电介质层101d的上侧主面，形成有2个电容器导体图案104c、104d。
另外，在电介质层101d，形成有上述的2个通孔导体105g、105h。另外，在电介质层101d，新形成有4个通孔导体105i～105l。
在电介质层101e的上侧主面，形成有悬浮导体107。此外，悬浮导体107用于使后述的第一LC并联谐振器LC1与第四LC并联谐振器LC4电容耦合。
另外，在电介质层101e，形成有上述的6个通孔导体105g～105l。另外，在电介质层101e，新形成有2个通孔导体105m、105n。
在电介质层101f的上侧主面，形成有4个电感器导体图案108a～108d。
另外，在电介质层101f，形成有上述的8个通孔导体105g～105n。
在电介质层101g的上侧主面，形成有4个电感器导体图案108e～108h。
另外，在电介质层101g，形成有上述的8个通孔导体105g～105n。
电介质层101h是保护层，且未形成导体图案、通孔导体。
第一输入输出端子102a与电容器导体图案104a通过通孔导体105a连接。另外，第二输入输出端子102b与电容器导体图案104b通过通孔导体105b连接。并且，接地端子103与接地导体图案106通过4个通孔导体105c～105f连接。
层叠型LC滤波器1000在层叠体101的内部，形成有第一LC并联谐振器LC1、第二LC并联谐振器LC2、第三LC并联谐振器LC3、第四LC并联谐振器LC4。以下，对各LC并联谐振器的结构进行说明。
将通孔导体105g、电感器导体图案108a、108e、通孔导体105i连接，在电容器导体图案104a与接地导体图案106之间，构成有环状的第一电感器。另外，由电容器导体图案104a和接地导体图案106构成第一电容器。而且，第一电感器与第一电容器并联连接，构成第一LC并联谐振器LC1。此外，在第一电感器中，将2个电感器导体图案108a、108e作为1组连接，从而降低内部电阻，实现Q值的提高(在后述的第二电感器～第四电感器中相同)。
将通孔导体105m、电感器导体图案108b、108f、通孔导体105j连接，在电容器导体图案104c与接地导体图案106之间，构成环状的第二电感器。另外，通过电容器导体图案104c和接地导体图案106构成第二电容器。而且，将第二电感器与第二电容器并联连接，构成第二LC并联谐振器LC2。
将通孔导体105n、电感器导体图案108c、108g、通孔导体105k连接，在电容器导体图案104d与接地导体图案106之间，构成环状的第三电感器。另外，通过电容器导体图案104d和接地导体图案106构成第三电容器。而且，将第三电感器与第三电容器并联连接，构成第三LC并联谐振器LC3。
将通孔导体105h、电感器导体图案108d、108h、通孔导体105l连接，在电容器导体图案104b与接地导体图案106之间，构成环状的第四电感器。另外，通过电容器导体图案104b和接地导体图案106构成第四电容器。而且，将第四电感器与第四电容器并联连接，构成第四LC并联谐振器LC4。
层叠型LC滤波器1000在层叠体1的内部形成第一LC并联谐振器LC1～第四LC并联谐振器LC4，并使LC并联谐振器的电感器彼此如以下说明那样磁耦合，进一步根据需要附加电容耦合(基于悬浮导体107的第一LC并联谐振器LC1与第四LC并联谐振器LC4的电容耦合)，从而构成具备所希望的频率特性的4级LC带通滤波器。
在层叠型LC滤波器1000中，邻接的LC并联谐振器的电感器彼此磁耦合。即，第一电感器与第二电感器磁耦合。第二电感器与第三电感器磁耦合。第三电感器与第四电感器磁耦合。
进一步，在层叠型LC滤波器1000中，分离的LC并联谐振器的电感器彼此也磁耦合。即，第一电感器与第三电感器磁耦合。第一电感器与第四电感器磁耦合。第二电感器与第四电感器磁耦合。
在层叠型LC滤波器1000中，第一电感器～第四电感器分别由将通孔导体、电感器导体图案以及通孔导体依次连接成环状的环状通孔结构的电感器构成，进一步在沿端面方向透视层叠体1的情况下，第一电感器～第四电感器的各自的空芯部分重叠配置，所以即使是分离的LC并联谐振器的电感器彼此也能够容易地进行磁耦合。
使分离的LC并联谐振器的电感器彼此磁耦合对于形成所希望的频率特性而言非常重要。通过使第一电感器与第三电感器磁耦合，还通过使第二电感器与第四电感器磁耦合，能够在频率特性中形成所希望的极，并且，能够调整输入输出阻抗。另外，通过使第一电感器与第四电感器磁耦合，能够在频率特性中形成所希望的极。
专利文献1:日本特开2014-57277号公报
近年来，在智能手机、平板电脑、移动电话、便携式音乐播放器等电子设备中，市场上希望轻薄化，且轻薄化飞速发展。随着电子设备的轻薄化，在电子设备所使用的电子部件中，强烈期望薄型化(轻薄化)，对于层叠型LC滤波器也不例外。
然而，由于上述的专利文献1所记载的层叠型LC滤波器1000的第一电感器～第四电感器分别由通孔导体、电感器导体图案以及通孔导体依次连接成环状而成的环状通孔结构的电感器构成，所以存在很难薄型化的问题。以下，进行简单说明。
在通孔导体、电感器导体图案以及通孔导体依次连接成环状的环状通孔结构的电感器中，通孔导体的长度对电感值的形成有较大影响，若缩短通孔导体，则电感器的直径变小，电感值降低。在欲使层叠型LC滤波器1000薄型化的情况下，必须减少构成层叠体1的电介质层101a～101h的层数，或减小各自的厚度，伴随于此，必须缩短通孔导体105g～105n。然而，如上所述，若缩短通孔导体105g～105n，则由环状通孔结构的电感器构成的第一电感器～第四电感器的电感值降低，所以层叠型LC滤波器1000无法获得所希望的频率特性。即，由于层叠型LC滤波器1000的第一电感器～第四电感器由环状通孔结构的电感器构成，若薄型化则无法获得所希望的频率特性，所以很难薄型化。
为了使层叠型LC滤波器薄型化，需要利用不取决于(不过度取决于)通孔导体的长度的结构的电感器来构成各LC并联谐振器的电感器。例如，若利用由在平面方向上卷绕多匝的电感器导体图案构成的电感器构成各LC并联谐振器的电感器，则能够获得所需要的电感值，并且，即使使层叠型LC滤波器薄型化，电感值也不会降低。或者，若利用将多个C字状的电感器导体图案形成于电介质层的邻接的层间，并通过通孔导体连接的结构的电感器构成各LC并联谐振器的电感器，则能够获得所需的电感值，并且，即使使层叠型LC滤波器薄型化，电感值也几乎不会降低。
然而，在利用由在平面方向上，卷绕多匝的电感器导体图案构成的电感器、将多个C字状的电感器导体图案通过通孔导体连接而成的结构的电感器构成各LC并联谐振器的电感器的情况下，会产生很难使分离的LC并联谐振器的电感器彼此以所希望的强度磁耦合的其它问题。例如，在电介质层的一个层间，利用由在平面方向上卷绕多匝的电感器导体图案构成的电感器构成第一LC并联谐振器～第四LC并联谐振器的各个电感器，并沿平面方向排列配置的情况下，存在即使能够使邻接的电感器彼此磁耦合，也无法使分离的电感器彼此以所希望的强度磁耦合的问题。另外，在利用将多个C字状的电感器导体图案通过通孔导体连接而成的结构的电感器构成第一LC并联谐振器～第四LC并联谐振器的各个电感器，并在平面方向排列配置的情况下，存在即使能够使邻接的电感器彼此磁耦合，也无法使分离的电感器彼此以所希望的强度磁耦合的问题。即，例如，在专利文献1所记载的层叠型LC滤波器1000中，能够使分离的LC并联谐振器的电感器彼此磁耦合是因为在沿端面方向透视层叠体1的情况下，第一电感器～第四电感器的各自的空芯部分重叠配置。与此相对，在利用由在平面方向上卷绕多匝的电感器导体图案构成的电感器、通过通孔导体连接多个C字状的电感器导体图案的结构的电感器构成各LC并联谐振器的电感器，并在平面方向排列配置的情况下，各电感器的空芯部分未重叠，所以存在即使由于邻接的LC并联谐振器的电感器彼此距离较近而能够磁耦合，也无法使分离的LC并联谐振器的电感器彼此以所希望的强度磁耦合的问题。即，存在即使能够使分离的LC并联谐振器的电感器彼此磁耦合，也仅能够比所希望的强度弱地磁耦合的问题。
如上所述，使分离的LC并联谐振器的电感器彼此磁耦合对于形成所希望的频率特性非常重要。
在利用由在平面方向上卷绕多匝的电感器导体图案构成的电感器、将多个C字状的电感器导体图案通过通孔导体连接而成的结构的电感器构成各LC并联谐振器的电感器的情况下，具有即使使层叠型LC滤波器薄型化，电感值也不降低的优点，但存在无法使分离的LC并联谐振器的电感器彼此以所希望的强度磁耦合，而无法形成所希望的频率特性的问题。
发明内容
本发明的层叠型LC滤波器是为了解决上述的以往的课题而完成的，作为其手段，本发明的层叠型LC滤波器是4级层叠型LC滤波器，具备：层叠体，层叠有多个电介质层，且为长方体状；第一输入输出端子和第二输入输出端子，形成于层叠体的外表面；至少一个接地端子，形成于层叠体的外表面；多个电感器导体图案，形成于电介质层的层间；多个电容器导体图案，形成于电介质层的层间；以及至少一个接地导体图案，形成于电介质层的层间，通过电感器导体图案分别形成第一电感器、第二电感器、第三电感器、第四电感器，通过形成于电容器导体图案与接地导体图案之间的电容分别形成第一电容器、第二电容器、第三电容器、第四电容器，第一电感器与第一电容器并联连接形成第一LC并联谐振器，第二电感器与第二电容器并联连接形成第二LC并联谐振器，第三电感器与第三电容器并联连接形成第三LC并联谐振器，第四电感器与第四电容器并联连接形成第四LC并联谐振器，在第一输入输出端子与第二输入输出端子之间，依次连接有第一LC并联谐振器、第二LC并联谐振器、第三LC并联谐振器、第四LC并联谐振器，在沿电介质层的层叠方向观察的情况下，层叠体包含第一平面区域和第二平面区域，在与电介质层的层叠方向垂直的方向观察的情况下，层叠体包含分别在电介质层的层叠方向上具备规定的厚度的第一厚度区域和第二厚度区域，在沿电介质层的层叠方向透视层叠体的情况下，第一电感器和第二电感器形成于第一平面区域，并且第三电感器和第四电感器形成于第二平面区域，在与电介质层的层叠方向垂直的方向透视层叠体的情况下，第一电感器和第四电感器形成于第一厚度区域，并且第二电感器与第三电感器形成于第二厚度区域，或者，第一电感器和第三电感器形成于第一厚度区域，并且第二电感器与第四电感器形成于第二厚度区域。
优选第一电感器和第四电感器形成于第一厚度区域，并且第二电感器和第三电感器形成于第二厚度区域，构成第二电感器的导体图案的一端与构成第三电感器的电感器导体图案的一端相互连接之后，与接地端子连接。在该情况下，能够增强第二电感器与第三电感器的磁耦合，并能够实现通带的宽频带化。
也可以将第一厚度区域形成于接近层叠体的一个主面的一侧，将第二厚度区域形成于层叠体的内部侧。或者，相反，也可以将第二厚度区域形成于接近层叠体的一个主面的一侧，将第一厚度区域形成于层叠体的内部侧。
优选在沿与电介质层的层叠方向垂直的方向观察的情况下，层叠体除第一厚度区域和第二厚度区域之外，还包含第三厚度区域，第一厚度区域、第二厚度区域、第三厚度区域沿电介质层的层叠方向依次配置，在沿与电介质层的层叠方向垂直的方向透视层叠体的情况下，第一电感器和第四电感器形成于第一厚度区域，第二电感器和第三电感器形成于第二厚度区域，第一电容器、第二电容器、第三电容器以及第四电容器形成于第三厚度区域，第一LC并联谐振器的第一电感器和第一电容器经由分别形成于层叠体的外表面第一输入输出端子和接地端子而连接，第四LC并联谐振器的第四电感器和第四电容器经由分别形成于层叠体的外表面的第二输入输出端子和接地端子而连接。在不是利用第一输入输出端子与接地端子连接，而是通过另外形成于第二厚度区域的通孔导体连接第一LC并联谐振器的第一电感器与第一电容器，且不是利用第一输入输出端子和接地端子连接，而是通过另外形成于第二厚度区域的通孔导体连接将第四LC并联谐振器的第四电感器和第四电容器与第二输入输出端子和接地端子的连接的情况下，由于另外形成于第二厚度区域的通孔导体占据空间，所以不得不使形成于第二厚度区域的第二电感器和第三电感器小型化，而存在第二电感器和第三电感器的电感值降低的问题。与此相对，如上述那样，若利用形成于层叠体的外表面的第一输入输出端子和接地端子连接第一LC并联谐振器的第一电感器与第一电容器，并利用形成于层叠体的外表面的第二输入输出端子和接地端子连接第四LC并联谐振器的第四电感器和第四电容器，则能够避免形成于第二厚度区域的第二电感器和第三电感器的小型化。
优选在沿电介质层的层叠方向透视层叠体的情况下，第一电感器的空芯部分与第二电感器的空芯部分至少部分重叠，且第一电感器的空芯部分与第二电感器的空芯部分重叠的部分不与电容器导体图案以及接地导体图案重叠，或者，与电容器导体图案或接地导体图案部分重叠但不完全重叠，第三电感器的空芯部分与第四电感器的空芯部分至少部分重叠，且第三电感器的空芯部分与第四电感器的空芯部分重叠的部分不与电容器导体图案以及接地导体图案重叠，或者，与电容器导体图案或接地导体图案部分重叠但不完全重叠。在该情况下，第一电感器～第四电感器的各自的磁通形成不被电容器导体图案、接地导体图案阻碍，而第一电感器～第四电感器的Q值较大，且层叠型LC滤波器的插入损失较小。
本发明的层叠型LC滤波器由于除第一电感器与第二电感器的磁耦合、第二电感器与第三电感器的磁耦合、第三电感器与第四电感器的磁耦合之外，第一电感器与第三电感器、第一电感器与第四电感器、第二电感器与第四电感器也分别磁耦合，所以具备所需的极，且输入输出阻抗匹配的所希望的频率特性。另外，本发明的层叠型LC滤波器即使实现薄型化，第一电感器、第二电感器、第三电感器、第四电感器的电感值也不会降低(几乎不降低)。
附图说明
图1是第一实施方式所涉及的层叠型LC滤波器100的立体图。
图2是层叠型LC滤波器100的分解立体图。
图3是层叠型LC滤波器100的等价电路图。
图4(A)是层叠型LC滤波器100的透视俯视图，图4(B)是层叠型LC滤波器100的透视侧面图。
图5是层叠型LC滤波器100的透视俯视图。
图6是层叠型LC滤波器100的频率特性图。
图7(A)是第二实施方式所涉及的层叠型LC滤波器200的透视俯视图，图7(B)是层叠型LC滤波器200的透视侧面图。
图8(A)是第三实施方式所涉及的层叠型LC滤波器300的透视俯视图，图8(B)是层叠型LC滤波器300的透视侧面图。
图9是表示专利文献1所记载的层叠型LC滤波器1000的分解立体图。
具体实施方式
以下，基于附图，对用于实施本发明的方式进行说明。此外，各实施方式是例式性地表示本发明的实施方式的内容，本发明并不限于实施方式的内容。另外，也能够将在不同的实施方式中记载的内容组合来实施，该情况下的实施内容也包含于本发明。另外，附图是用于帮助说明书的理解的内容，具有示意性地描绘的情况，并具有所描绘的构成要素或者构成要素间的尺寸的比率与说明书所记载的它们的尺寸的比率不一致的情况。另外，存在说明书所记载的构成要素在附图中被省略的情况、省略个数来描绘的情况下等。
[第一实施方式]
在图1～图3中，示有第一实施方式所涉及的层叠型LC滤波器100。其中，图1是层叠型LC滤波器100的立体图。图2是层叠型LC滤波器100的分解立体图。图3是层叠型LC滤波器100的等价电路图。
层叠型LC滤波器100具备层叠体1。
在层叠体1的外表面，形成有第一输入输出端子2a、第二输入输出端子2b、以及4个接地端子3a、3b、3c、3d。更具体而言，第一输入输出端子2a、接地端子3a、第二输入输出端子2b形成于层叠体1的图1中的近前侧的侧面。接地端子3b、接地端子3c、接地端子3d形成于层叠体1的图1中的里侧的侧面。
第一输入输出端子2a、第二输入输出端子2b、接地端子3a、3b、3c、3d各自的一端沿层叠体1的下侧主面延长而形成，另一端沿层叠体1的上侧主面延长而形成。
另外，在层叠体1的上侧主面，形成有表示层叠体1的方向性的标记4。
如图2所示，层叠体1例如通过自下而上依次层叠有由陶瓷等构成的14层的电介质层1a～1n构成。
在电介质层1a的下侧主面以及侧面，形成有第一输入输出端子2a、第二输入输出端子2b、接地端子3a、3b、3c、3d。此外，在以下说明的电介质层1b～1n中，也在侧面形成有第一输入输出端子2a、第二输入输出端子2b、接地端子3a、3b、3c、3d，但在无特别需要的情况下，存在省略对于说明以及附图的附图标记的标注的情况。
另外，在电介质层1a的上侧主面，形成有电容器导体图案5a。
在电介质层1b的上侧主面，形成有2个电容器导体图案5b、5c。电容器导体图案5b与形成于电介质层1b的侧面的第一输入输出端子2a连接。电容器导体图案5c与形成于电介质层1b的侧面的第二输入输出端子2b连接。
在电介质层1c的上侧主面，形成有接地导体图案6。接地导体图案6与形成于电介质层1c的侧面的接地端子3a以及接地端子3c连接。
在电介质层1d的上侧主面，形成有4个电容器导体图案5d、5e、5f、5g。电容器导体图案5d与电容器导体图案5e相互连接。电容器导体图案5f与电容器导体图案5g相互连接。
在电介质层1e，形成有2个通孔导体7a、7b。通孔导体7a与电容器导体图案5d以及电容器导体图案5e连接。通孔导体7b与电容器导体图案5f以及电容器导体图案5g连接。
另外，在电介质层1e的上侧主面，形成有2个电容器导体图案5h、5i。电容器导体图案5h与形成于电介质层1e的侧面的第一输入输出端子2a连接。电容器导体图案5i与形成于电介质层1e的侧面的第二输入输出端子2b连接。
在电介质层1f，形成有上述的2个通孔导体7a、7b。此外，如上所述，形成于不同的电介质层的附图标记相同的通孔导体彼此相互连接。
另外，在电介质层1f的上侧主面，形成有2个电感器导体图案8a、8b。电感器导体图案8a的一端与通孔导体7a连接。电感器导体图案8b的一端与通孔导体7b连接。
在电介质层1g，形成有上述的2个通孔导体7a、7b。另外，在电介质层1g，新形成有2个通孔导体7c、7d。通孔导体7c与电感器导体图案8a的另一端连接。通孔导体7d与电感器导体图案8b的另一端连接。
另外，在电介质层1g的上侧主面，形成有2个电感器导体图案8c、8d。电感器导体图案8c的一端与通孔导体7a连接，另一端与通孔导体7c连接。电感器导体图案8d的一端与通孔导体7b连接，另一端与通孔导体7d连接。
在电介质层1h，形成有上述的2个通孔导体7c、7d。
另外，在电介质层1h的上侧主面，形成有2个电感器导体图案8e、8f。电感器导体图案8e的一端与通孔导体7c连接。电感器导体图案8f的一端与通孔导体7d连接。电感器导体图案8e的另一端与电感器导体图案8f的另一端在点P相互连接之后，与形成于电介质层1h的侧面的接地端子3a连接。
在电介质层1i，形成有上述的2个通孔导体7c、7d。
另外，在电介质层1i的上侧主面，形成有2个电感器导体图案8g、8h。电感器导体图案8g的一端与通孔导体7c连接。电感器导体图案8h的一端与通孔导体7d连接。电感器导体图案8g的另一端与电感器导体图案8h的另一端在点Q相互连接之后，与形成于电介质层1i的侧面的接地端子3a连接。
在电介质层1j的上侧主面，形成有2个电感器导体图案8i、8j。电感器导体图案8i的一端与形成于电介质层1j的侧面的接地端子3b连接。电感器导体图案8j的一端与形成于电介质层1j的侧面的接地端子3d连接。
在电介质层1k，新形成有2个通孔导体7e、7f。通孔导体7e与电感器导体图案8i的另一端连接。通孔导体7f与电感器导体图案8j的另一端连接。
在电介质层1k的上侧主面，形成有2个电感器导体图案8k、8l。电感器导体图案8k的一端与形成于电介质层1k的侧面的接地端子3b连接。电感器导体图案8k的另一端与通孔导体7e连接。电感器导体图案8l的一端与形成于电介质层1k的侧面的接地端子3d连接。电感器导体图案8l的另一端与通孔导体7f连接。
在电介质层1l，形成有上述的2个通孔导体7e、7f。
在电介质层1l的上侧主面，形成有2个电感器导体图案8m、8n。电感器导体图案8m的一端与形成于电介质层1l的侧面的第一输入输出端子2a连接。电感器导体图案8m的另一端与通孔导体7e连接。电感器导体图案8n的一端与形成于电介质层1l的侧面的第二输入输出端子2b连接。电感器导体图案8n的另一端与通孔导体7f连接。
在电介质层1m，形成有上述的2个通孔导体7e、7f。
在电介质层1m的上侧主面，形成有2个电感器导体图案8o、8p。电感器导体图案8o的一端与形成于电介质层1m的侧面的第一输入输出端子2a连接。电感器导体图案8o的另一端与通孔导体7e连接。电感器导体图案8p的一端与形成于电介质层1m的侧面的第二输入输出端子2b连接。电感器导体图案8p的另一端与通孔导体7f连接。
在电介质层1n的上侧主面以及侧面，形成有第一输入输出端子2a、第二输入输出端子2b、接地端子3a、3b、3c、3d。另外，在电介质层1n的上侧主面，形成有标记4。
由以上的结构构成的层叠型LC滤波器100能够使用以往在层叠型LC滤波器中广泛使用的材料以及制造方法制成。
层叠型LC滤波器100具备图3所示的等价电路。
层叠型LC滤波器100在第一输入输出端子2a与第二输入输出端子2b之间，依次形成有由第一电感器L1和第一电容器C1并联连接而成的第一LC并联谐振器LC1、由第二电感器L2和第二电容器C2并联连接而成的第二LC并联谐振器LC2、由第三电感器L3和第三电容器C3并联连接而成的第三LC并联谐振器LC3、以及由第四电感器L4和第四电容器C4并联连接而成的第四LC并联谐振器LC4。而且，第一电感器L1与第二电感器L2磁耦合，第二电感器L2与第三电感器L3磁耦合，第三电感器L3与第四电感器L4磁耦合。另外，第一LC并联谐振器LC1与第二LC并联谐振器LC2通过电容器C12电容耦合。第三LC并联谐振器LC3与第四LC并联谐振器LC4通过电容器C34电容耦合。第一LC并联谐振器LC1与第四LC并联谐振器LC4通过电容器C14电容耦合。
另外，在层叠型LC滤波器100中，进一步，第一电感器L1与第三电感器L3磁耦合，第一电感器L1与第四电感器L4磁耦合，第二电感器L2与第四电感器L4磁耦合。
具备上述的等价电路的层叠型LC滤波器100构成具备所希望的频率特性的4级带通滤波器。
接下来，对层叠型LC滤波器100的结构与等价电路的关系进行说明。
第一LC并联谐振器LC1的第一电感器L1由连接电感器导体图案8m、8o、通孔导体7e、以及电感器导体图案8i、8k的导体线路构成。此外，电感器导体图案8m、8o与第一输入输出端子2a连接。另外，电感器导体图案8i、8k与接地端子3b连接。
此外，第一电感器L1通过将电感器导体图案8m与电感器导体图案8o作为1组连接，并将电感器导体图案8i与电感器导体图案8k作为1组连接，降低内部电阻而实现Q值的提高。
第一LC并联谐振器LC1的第一电容器C1由在电容器导体图案5b与接地导体图案6之间产生的电容构成。此外，电容器导体图案5b与第一输入输出端子2a连接。
将第一LC并联谐振器LC1和第二LC并联谐振器LC2电容耦合的电容器C12由在电容器导体图案5h与电容器导体图案5d之间产生的电容构成。此外，电容器导体图案5h与第一输入输出端子2a连接。
第二LC并联谐振器LC2的第二电感器L2由连接通孔导体7a、电感器导体图案8a、8c、通孔导体7c、以及电感器导体图案8e、8g的导体线路构成。此外，通孔导体7a与作为将第一LC并联谐振器LC1与第二LC并联谐振器LC2电容耦合的电容器C12的一个电极的电容器导体图案5d连接。电感器导体图案8e、8g在经由点P、Q之后，与接地端子3a连接。
此外，第二电感器L2通过将电感器导体图案8a与电感器导体图案8c作为1组连接，并将电感器导体图案8e与电感器导体图案8g作为1组连接，降低内部电阻而实现Q值的提高。
第二LC并联谐振器LC2的第二电容器C2由在电容器导体图案5e与接地导体图案6之间产生的电容构成。此外，电容器导体图案5e与作为将第一LC并联谐振器LC1与第二LC并联谐振器LC2电容耦合的电容器C12的一个电极的电容器导体图案5d连接。
第三LC并联谐振器LC3的第三电感器L3由连接通孔导体7b、电感器导体图案8b、8d、通孔导体7d、以及电感器导体图案8f、8h的导体线路构成。此外，通孔导体7b与后述的作为将第三LC并联谐振器LC3与第四LC并联谐振器LC4电容耦合的电容器C34的一个电极的电容器导体图案5g连接。电感器导体图案8f、8h经由点P、Q之后，与接地端子3a连接。
此外，第三电感器L3通过将电感器导体图案8b和电感器导体图案8d作为1组连接，并将电感器导体图案8f和电感器导体图案8h作为1组连接，降低内部电阻而实现Q值的提高。
第三LC并联谐振器LC3的第三电容器C3由在电容器导体图案5f与接地导体图案6之间产生的电容构成。此外，电容器导体图案5f与后述的作为将第三LC并联谐振器LC3与第四LC并联谐振器LC4电容耦合的电容器C34的一个电极的电容器导体图案5g连接。
将第三LC并联谐振器LC3和第四LC并联谐振器LC4电容耦合的电容器C34由在电容器导体图案5i与电容器导体图案5g之间产生的电容构成。此外，电容器导体图案5i与第一输入输出端子2a连接。如上所述，电容器导体图案5g与通孔导体7b以及电容器导体图案5f连接。
第四LC并联谐振器LC4的第四电感器L4由连接电感器导体图案8n、8p、通孔导体7f、以及电感器导体图案8j、8l的导体线路构成。此外，电感器导体图案8n、8p与第二输入输出端子2b连接。另外，电感器导体图案8j、8l与接地端子3d连接。
此外，第四电感器L4通过将电感器导体图案8n和电感器导体图案8p作为1组连接，并将电感器导体图案8j和电感器导体图案8l作为1组连接，降低内部电阻而实现Q值的提高。
第四LC并联谐振器LC4的第四电容器C4由在电容器导体图案5c与接地导体图案6之间产生的电容构成。此外，电容器导体图案5c与第二输入输出端子2b连接。
将第一LC并联谐振器LC1与第四LC并联谐振器LC4电容耦合的电容器C14由夹有电容器导体图案5a，而在电容器导体图案5b与电容器导体图案5c之间产生的电容构成。此外，如上所述，电容器导体图案5b与第一输入输出端子2a连接，电容器导体图案5c与第二输入输出端子2b连接。
由如以上那样的结构以及等价电路构成的第一实施方式所涉及的层叠型LC滤波器100具备如下的特点。
在图4(A)、图4(B)中，示有层叠型LC滤波器100中的层叠体1内的第一电感器L1、第二电感器L2、第三电感器L3、第四电感器L4的形成位置。其中，图4(A)是层叠型LC滤波器100的透视俯视图，图4(B)是层叠型LC滤波器100的透视侧面图。
如图4(A)所示，在沿电介质层1a～1n的层叠方向观察的情况下，层叠型LC滤波器100的层叠体1包含有第一平面区域FD1、和第二平面区域FD2。而且，在第一平面区域FD1，形成有第一电感器L1和第二电感器L2。另外，在第二平面区域FD2，形成有第三电感器L3和第四电感器L4。
如图4(B)所示，在沿与电介质层1a～1n的层叠方向垂直的方向观察的情况下，层叠型LC滤波器100的层叠体1按照自上而下的顺序，包含有第一厚度区域TD1、第二厚度区域TD2、以及第三厚度区域TD3。而且，在第一厚度区域TD1，形成有第一电感器L1和第四电感器L4。另外，在第二厚度区域TD2，形成有第二电感器L2和第三电感器L3。此外，虽然未图示，但在第三厚度区域TD3，形成有第一电容器C1、第二电容器C2、第三电容器C3、第四电容器C4、电容器C12、电容器C34、电容器C14。
第一电感器L1与第二电感器L2由于上下配置，且各自的空芯部分重叠，所以磁耦合。
另外，第二电感器L2和第三电感器L3在平面方向排列配置，并且，第二电感器L2的电感器导体图案8e与第三电感器L3的电感器导体图案8f在点P连接之后与接地端子3a连接，并且，第二电感器L2的电感器导体图案8g与第三电感器L3的电感器导体图案8h在点Q连接之后与接地端子3a连接，所以磁耦合。此外，层叠型LC滤波器100采用将第二电感器L2的电感器导体图案8e与第三电感器L3的电感器导体图案8f相互连接，并将第二电感器L2的电感器导体图案8g与第三电感器L3的电感器导体图案8h相互连接之后，与接地端子3a连接的方法，增强第二电感器L2与第三电感器L3的磁耦合，并可实现通带的宽频带化。
另外，第三电感器L3与第四电感器L4由于上下配置，且各自的空芯部分重叠，所以磁耦合。
进一步，第一电感器L1与第四电感器L4由于在平面方向排列并接近地配置，所以磁耦合。
进一步，第一电感器L1与第三电感器L3虽然层不同但由于在平面方向排列且接近配置，所以磁耦合。
进一步，第二电感器L2与第四电感器L4虽然层不同但由于在平面方向排列且接近配置，所以磁耦合。
如上所述，层叠型LC滤波器100使第一电感器L1与第二电感器L2、第二电感器L2与第三电感器L3、第三电感器L3与第四电感器L4分别磁耦合，从而形成作为带通滤波器的基本的频率特性。
进一步，层叠型LC滤波器100通过使第一电感器L1与第三电感器L3磁耦合，另外，使第二电感器L2与第四电感器L4磁耦合，在频率特性上形成所希望的极，并且，实现输入输出阻抗的匹配。另外，在层叠型LC滤波器100中，通过使第一电感器L1与第四电感器L4磁耦合，在频率特性上形成所希望的极。
另外，层叠型LC滤波器100经由形成于层叠体1的外表面的第一输入输出端子2a和接地端子3b，来进行第一LC并联谐振器LC1的形成于第一厚度区域TD1的第一电感器L1与形成于第三厚度区域的第一电容器C1的连接。假设，在通过另外形成于第二厚度区域TD2的内部的通孔导体将第一电感器L1和第一电容器C1连接的情况下，由于另外形成的通孔导体占据空间，所以不得不使第二电感器L2小型化，从而产生第二电感器L2的电感值降低的问题。然而，层叠型LC滤波器100通过利用形成于层叠体1的外表面的第一输入输出端子2a和接地端子3b将第一电感器L1和第一电容器C1连接，而避免了该问题。
同样地，层叠型LC滤波器100经由形成于层叠体1的外表面的第二输入输出端子2b和接地端子3d，进行第四LC并联谐振器LC4的形成于第一厚度区域TD1的第四电感器L4和形成于第三厚度区域的第四电容器C4的连接。假设，在通过另外形成于第二厚度区域TD2的内部的通孔导体将第四电感器L4和第四电容器C4连接的情况下，由于另外形成的通孔导体占据空间，所以不得不使形成于第二厚度区域TD2的第三电感器L3小型化，从而产生第三电感器L3的电感值降低的问题。然而，层叠型LC滤波器100通过利用形成于层叠体1的外表面的第二输入输出端子2b和接地端子3d，将第一电感器L1和第一电容器C1连接，而避免了该问题。
另外，在沿电介质层1a～1n的层叠方向透视层叠体1的情况下，层叠型LC滤波器100的第一电感器L1的空芯部分与第二电感器L2的空芯部分重叠，并且，第一电感器L1的空芯部分与第二电感器L2的空芯部分重叠的部分未被电容器导体图案5a～5i、接地导体图案6阻塞。另外，第三电感器L3的空芯部分与第四电感器L4的空芯部分重叠，并且，第三电感器L3的空芯部分与第四电感器L4的空芯部分重叠的部分未被电容器导体图案5a～5i、接地导体图案6阻塞。在图5中，示有沿电介质层1a～1n的层叠方向透视层叠体1的透视俯视图。在图5中，将形成有电容器导体图案5a～5i、接地导体图案6、电感器导体图案8a～8p的至少任意一个的区域表示为导体图案形成区域CD。从图5可知，在导体图案形成区域CD，包含有2个导体图案非形成部分N1、N2。而且，导体图案非形成部分N1与第一电感器L1的空芯部分、第二电感器L2的空芯部分重叠，导体图案非形成部分N2与第三电感器L3的空芯部分、第四电感器L4的空芯部分重叠。其结果，第一电感器L1～第四电感器L4的磁通形成未被电容器导体图案5a～5i、接地导体图案6阻碍，而第一电感器L1～第四电感器L4的Q值较大，层叠型LC滤波器100的插入损失较小。
具备以上的结构、等价电路以及特点的层叠型LC滤波器100具备形成所需的极，且输入输出阻抗匹配的所希望的频率特性。在图6中，示有层叠型LC滤波器100的频率特性。从图6可知，层叠型LC滤波器100的频率特性在多个位置形成极，并且，可实现输入输出阻抗的匹配。
另外，由于层叠型LC滤波器100不是通过将通孔导体、电感器导体图案以及通孔导体依次连接成环状的环状通孔结构的电感器构成第一电感器L1～第四电感器L4，所以即使实现薄型化，第一电感器L1～第四电感器L4的电感值也不会降低。
[第二实施方式]
在图7(A)、图7(B)中，示有第二实施方式所涉及的层叠型LC滤波器200。其中，图7(A)是层叠型LC滤波器200的透视俯视图，图7(B)是层叠型LC滤波器200的透视侧面图。
层叠型LC滤波器200对第一实施方式所涉及的层叠型LC滤波器100施加了变更。具体而言，在层叠型LC滤波器100中，将第三电感器L3形成于第二厚度区域TD2，将第四电感器L4形成于第一厚度区域TD1，但在层叠型LC滤波器200中，取而代之，如图7(B)所示，将第三电感器L3形成于第一厚度区域TD1，将第四电感器L4形成于第二厚度区域TD2。而且，随着该变更，层叠型LC滤波器200变更了电容器导体图案5a～5i、接地导体图案6、电感器导体图案8a～8p的一部分的形状、形成位置。另外，变更了这些导体图案的与第一输入输出端子2a、第二输入输出端子2b、接地端子3a～3d的连接关系的一部分。
此外，在层叠型LC滤波器100中，采用了将第二电感器L2的电感器导体图案8e和第三电感器L3的电感器导体图案8f在点P连接，并将第二电感器L2的电感器导体图案8g和第三电感器L3的电感器导体图案8h在点Q连接之后，与接地端子3a连接，来实现通带的宽频带化的方法，但在层叠型LC滤波器200中，未采用该方法。即，电感器导体图案8e、电感器导体图案8f、电感器导体图案8g、电感器导体图案8h分别独立地与接地端子3a连接。
层叠型LC滤波器200也与层叠型LC滤波器100相同，除了第一电感器L1与第二电感器L2磁耦合、第二电感器L2与第三电感器L3磁耦合、第三电感器L3与第四电感器L4磁耦合之外，还有第一电感器L1与第三电感器L3磁耦合、第一电感器L1与第四电感器L4磁耦合、第二电感器L2与第四电感器L4磁耦合，从而具备形成所需的极，且输入输出阻抗匹配的所希望的频率特性。
[第三实施方式]
在图8(A)、图8(B)中，示有第三实施方式所示的层叠型LC滤波器300。其中，图8(A)是层叠型LC滤波器300的透视俯视图，图8(B)是层叠型LC滤波器300的透视侧面图。
层叠型LC滤波器300也对第一实施方式所涉及的层叠型LC滤波器100施加了变更。具体而言，在层叠型LC滤波器100中，将第一厚度区域TD1形成于接近层叠体1的一个主面(图中的上侧的主面)的一侧，并将第二厚度区域TD2形成于层叠体1的内部侧，但在层叠型LC滤波器300中，取而代之，将第二厚度区域TD2形成于接近层叠体1的一个主面(图中的上侧的主面)的一侧，并将第一厚度区域TD1形成于层叠体1的内部侧。
层叠型LC滤波器300也与层叠型LC滤波器100相同，除第一电感器L1与第二电感器L2磁耦合、第二电感器L2与第三电感器L3磁耦合、第三电感器L3与第四电感器L4磁耦合之外，还有第一电感器L1与第三电感器L3磁耦合，第一电感器L1与第四电感器L4磁耦合，第二电感器L2与第四电感器L4磁耦合，从而具备形成所需的极，且输入输出阻抗匹配的所希望的频率特性。
以上，对第一实施方式所涉及的层叠型LC滤波器100、第二实施方式所涉及的层叠型LC滤波器200进行了说明。然而，本发明并不限于上述的内容，能够按照发明的主旨，进行各种变更。
附图标记说明
1…层叠体；1a～1n…电介质层；2a…第一输入输出端子；2b…第二输入输出端子；3a～d…接地端子；5a～5g…电容器导体图案；6…接地导体图案；7a～7f…通孔导体；8a～8p…电感器导体图案；FD1…第一平面区域；FD2…第二平面区域；TD1…第一厚度区域；TD2…第二厚度区域；TD3…第三厚度区域；CD…导体图案形成区域；100、200…层叠型LC滤波器。

Claims (6)

1.一种层叠型LC滤波器，是4级层叠型LC滤波器，具备：
长方体状的层叠体，层叠有多个电介质层；
第一输入输出端子和第二输入输出端子，形成于上述层叠体的外表面；
至少一个接地端子，形成于上述层叠体的外表面；
多个电感器导体图案，形成于上述电介质层的层间；
多个电容器导体图案，形成于上述电介质层的层间；以及
至少一个接地导体图案，形成于上述电介质层的层间，
通过上述电感器导体图案分别形成第一电感器、第二电感器、第三电感器、第四电感器，
通过形成于上述电容器导体图案与上述接地导体图案之间的电容分别形成第一电容器、第二电容器、第三电容器、第四电容器，
通过上述第一电感器与上述第一电容器并联连接来形成第一LC并联谐振器，通过上述第二电感器与上述第二电容器并联连接来形成第二LC并联谐振器，通过上述第三电感器与上述第三电容器并联连接来形成第三LC并联谐振器，通过上述第四电感器与上述第四电容器并联连接来形成第四LC并联谐振器，
在上述第一输入输出端子与上述第二输入输出端子之间，依次连接有上述第一LC并联谐振器、上述第二LC并联谐振器、上述第三LC并联谐振器、上述第四LC并联谐振器，
在沿上述电介质层的层叠方向观察的情况下，上述层叠体包含第一平面区域和第二平面区域，
在与上述电介质层的层叠方向垂直的方向观察的情况下，上述层叠体包含分别在上述电介质层的层叠方向上具备规定的厚度的第一厚度区域和第二厚度区域，
在沿上述电介质层的层叠方向透视上述层叠体的情况下，上述第一电感器和上述第二电感器形成于上述第一平面区域，并且上述第三电感器和上述第四电感器形成于上述第二平面区域，
在沿与上述电介质层的层叠方向垂直的方向透视上述层叠体的情况下，上述第一电感器和上述第四电感器形成于第一厚度区域，并且上述第二电感器和上述第三电感器形成于上述第二厚度区域，或者，上述第一电感器和上述第三电感器形成于第一厚度区域，并且上述第二电感器和上述第四电感器形成于上述第二厚度区域。
2.根据权利要求1所述的层叠型LC滤波器，其中，
上述第一电感器和上述第四电感器形成于第一厚度区域，并且上述第二电感器和上述第三电感器形成于上述第二厚度区域，
构成上述第二电感器的上述导体图案的一端与构成上述第三电感器的上述电感器导体图案的一端在相互连接之后，与上述接地端子连接。
3.根据权利要求1或2所述的层叠型LC滤波器，其中，
上述第一厚度区域形成于接近上述层叠体的一个主面的一侧，上述第二厚度区域形成于上述层叠体的内部侧。
4.根据权利要求1～3中任一项所述的层叠型LC滤波器，其中，
在沿与上述电介质层的层叠方向垂直的方向观察的情况下，上述层叠体除上述第一厚度区域和上述第二厚度区域之外，还包含第三厚度区域，
上述第一厚度区域、上述第二厚度区域、上述第三厚度区域沿上述电介质层的层叠方向依次配置，
在沿与上述电介质层的层叠方向垂直的方向透视上述层叠体的情况下，上述第一电感器和上述第四电感器形成于上述第一厚度区域，上述第二电感器和上述第三电感器形成于上述第二厚度区域，上述第一电容器、上述第二电容器、上述第三电容器以及上述第四电容器形成于上述第三厚度区域，
上述第一LC并联谐振器的上述第一电感器与上述第一电容器经由分别形成于上述层叠体的外表面的上述第一输入输出端子和上述接地端子而连接，
上述第四LC并联谐振器的上述第四电感器与上述第四电容器经由分别形成于上述层叠体的外表面的上述第二输入输出端子和上述接地端子而连接。
5.根据权利要求1或2所述的层叠型LC滤波器，其中，
上述第二厚度区域形成于接近上述层叠体的一个主面的一侧，上述第一厚度区域形成于上述层叠体的内部侧。
6.根据权利要求1～5中任一项所述的层叠型LC滤波器，其中，
在沿上述电介质层的层叠方向透视上述层叠体的情况下，
上述第一电感器的空芯部分与上述第二电感器的空芯部分至少部分重叠，
上述第一电感器的空芯部分与上述第二电感器的空芯部分重叠的部分不与上述电容器导体图案以及上述接地导体图案重叠、或者与上述电容器导体图案或上述接地导体图案部分重叠但不完全重叠，
上述第三电感器的空芯部分与上述第四电感器的空芯部分至少部分重叠，
上述第三电感器的空芯部分与上述第四电感器的空芯部分重叠的部分不与上述电容器导体图案以及上述接地导体图案重叠、或者与上述电容器导体图案或上述接地导体图案部分重叠但不完全重叠。
CN201780068176.2A 2016-11-07 2017-10-04 层叠型lc滤波器 Active CN109906553B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016217259 2016-11-07
JP2016-217259 2016-11-07
PCT/JP2017/036191 WO2018083936A1 (ja) 2016-11-07 2017-10-04 積層型ｌｃフィルタ

Publications (2)

Publication Number Publication Date
CN109906553A true CN109906553A (zh) 2019-06-18
CN109906553B CN109906553B (zh) 2023-06-06

Family

ID=62076898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780068176.2A Active CN109906553B (zh) 2016-11-07 2017-10-04 层叠型lc滤波器

Country Status (5)

Country Link
US (1) US10848120B2 (zh)
JP (1) JP6908897B2 (zh)
CN (1) CN109906553B (zh)
TW (1) TWI654837B (zh)
WO (1) WO2018083936A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113169438A (zh) * 2019-04-17 2021-07-23 日本航空电子工业株式会社 开口环谐振器和通信装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021129274A (ja) * 2020-02-17 2021-09-02 Tdk株式会社 積層型フィルタ
WO2022085427A1 (ja) * 2020-10-22 2022-04-28 株式会社村田製作所 フィルタ装置、ならびに、それを搭載した高周波フロントエンド回路およびダイプレクサ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269653A (ja) * 2005-03-23 2006-10-05 Tdk Corp 積層型電子部品
JP2007159069A (ja) * 2005-12-09 2007-06-21 Toko Inc 積層型コモンモードフィルタ
WO2016152211A1 (ja) * 2015-03-23 2016-09-29 株式会社村田製作所 帯域通過フィルタおよび積層型の帯域通過フィルタ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768399B2 (en) 2000-07-24 2004-07-27 Matsushita Electric Industrial Co., Ltd. Laminated bandpass filter, high frequency radio device and laminated bandpass filter manufacturing method
WO2012077498A1 (ja) * 2010-12-06 2012-06-14 株式会社村田製作所 積層帯域通過フィルタ
JP5621823B2 (ja) 2012-09-14 2014-11-12 株式会社村田製作所 高周波フィルタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269653A (ja) * 2005-03-23 2006-10-05 Tdk Corp 積層型電子部品
JP2007159069A (ja) * 2005-12-09 2007-06-21 Toko Inc 積層型コモンモードフィルタ
WO2016152211A1 (ja) * 2015-03-23 2016-09-29 株式会社村田製作所 帯域通過フィルタおよび積層型の帯域通過フィルタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113169438A (zh) * 2019-04-17 2021-07-23 日本航空电子工业株式会社 开口环谐振器和通信装置

Also Published As

Publication number Publication date
TWI654837B (zh) 2019-03-21
US20190245506A1 (en) 2019-08-08
TW201832464A (zh) 2018-09-01
JPWO2018083936A1 (ja) 2019-09-19
WO2018083936A1 (ja) 2018-05-11
US10848120B2 (en) 2020-11-24
CN109906553B (zh) 2023-06-06
JP6908897B2 (ja) 2021-07-28

Similar Documents

Publication Publication Date Title
CN107039152B (zh) 共模扼流线圈
CN106664070B (zh) 移相器、阻抗匹配电路、合分波器以及通信终端装置
JP5907124B2 (ja) 高周波部品およびフィルタ部品
CN209168856U (zh) 高频变压器以及移相器
CN109906553A (zh) 层叠型lc滤波器
JP2005166702A (ja) バラン
CN110050410A (zh) 层叠型lc滤波器
TW201524117A (zh) 高頻零件
CN108028634B (zh) 层叠带通滤波器
CN107305807A (zh) 电子部件
CN109416970A (zh) 共模噪声滤波器
JP2013539924A (ja) 複数ループ対称インダクタ
JP2009218756A (ja) 積層型バンドパスフィルタ
CN108063606A (zh) 层叠型滤波器
CN106207359B (zh) 层叠型电子部件
TWI569574B (zh) 電子零件
CN107026631A (zh) 分波器
JP2003109818A (ja) 積層インダクタ
CN108369849A (zh) 共模噪声滤波器
CN106374875B (zh) 平衡不平衡转换器
TWI584585B (zh) Laminated LC filter
JP3766262B2 (ja) バラントランス
WO2021079737A1 (ja) 積層型ｌｃフィルタ
CN103579731B (zh) 层叠构造型平衡‑不平衡变换器
TWI643454B (zh) Multilayer LC filter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant