TW201832464A - 積層型ｌｃ濾波器 - Google Patents

Abstract

本發明係提供一種具備所需之頻率特性且低背化之積層型LC濾波器。

於沿介電體層之積層方向透視積層體1之情形時，第1電感器L1及第2電感器L2形成於第1平面區域FD1，並且，第3電感器L3及第4電感器L4形成於第2平面區域FD2，於沿與介電體層之積層方向垂直之方向透視積層體1之情形時，第1電感器L1及第4電感器L4形成於第1厚度區域TD1，並且，第2電感器L2及第3電感器L3形成於第2厚度區域TD2。

Description

積層型LC濾波器

本發明係關於一種於積層有複數個介電體層之積層體之內部形成有4個LC並聯共振器之積層型LC濾波器，更詳細而言，係關於一種藉由適當地進行構成LC並聯共振器之電感器彼此所需之磁耦合而具備所需之頻率特性且經低背化之積層型LC濾波器。

於積層有複數個介電體層之積層體之內部形成有由電感器及電容器所構成之LC並聯共振器之積層型LC濾波器被用於各種電子機器。

於專利文獻1(日本特開2014-57277號公報)中揭示有此種積層型LC濾波器。

於圖9中，表示專利文獻1中揭示之積層型LC濾波器(高頻濾波器)1000。

積層型IC濾波器1000具備積層有8層介電體層(絕緣體層)101a~101h之積層體101。

於介電體層101a之下側主面，形成有第1輸入輸出端子(外部電極)102a、第2輸入輸出端子(外部電極)102b及接地端子(外部電極)103。

於介電體層101b之上側主面，形成有2個電容器導體圖案(共振電容導體)104a、104b。

又，於介電體層101b，形成有6個通孔導體105a~105f。

於介電體層101c之上側主面，形成有接地導體圖案(接地導體) 106。

又，於介電體層101c，形成有上述之4個通孔導體105c~105f。又，於介電體層101c，新形成有2個通孔導體105g、105h。此外，形成於不同介電體層之符號相同之通孔導體彼此相連接。例如，形成於介電體層101b之通孔導體105c與形成於介電體層101c之105c彼此相連接，為了便於說明而標附相同之符號(以下，於本說明書中相同)。

於介電體層101d之上側主面，形成有2個電容器導體圖案104c、104d。

又，於介電體層101d，形成有上述2個通孔導體105g、105h。又，於介電體層101d，新形成有4個通孔導體105i~105l。

於介電體層101e之上側主面，形成有懸浮導體107。此外，懸浮導體107係用以使後述第1 LC並聯共振器LC1與第4 LC並聯共振器LC4電容耦合者。

又，於介電體層101e，形成有上述6個通孔導體105g~105l。又，於介電體層101e，新形成有2個通孔導體105m、105n。

於介電體層101f之上側主面，形成有4個電感器導體圖案108a~108d。

又，於介電體層101f，形成有上述8個通孔導體105g~105n。

於介電體層101g之上側主面，形成有4個電感器導體圖案108e~108h。

又，於介電體層101g，形成有上述8個通孔導體105g~105n。

介電體層101h係保護層，且未形成導體圖案、通孔導體。

第1輸入輸出端子102a與電容器導體圖案104a係藉由通孔導體105a而連接。又，第2輸入輸出端子102b與電容器導體圖案104b係藉由通孔導體 105b而連接。進而，接地端子103與接地導體圖案106係藉由4個通孔導體105c~105f而連接。

積層型LC濾波器1000係於積層體101之內部形成有第1 LC並聯共振器LC1、第2 LC並聯共振器LC2、第3 LC並聯共振器LC3、第4 LC並聯共振器LC4。以下，對各LC並聯共振器之構成進行說明。

將通孔導體105g、電感器導體圖案108a、108e、通孔導體105i連接，於電容器導體圖案104a與接地導體圖案106之間，構成環狀之第1電感器。又，第1電容器以電容器導體圖案104a及接地導體圖案106所構成。而且，將第1電感器與第1電容器並聯連接，構成第1 LC並聯共振器LC1。此外，於第1電感器中，將2個電感器導體圖案108a、108e作為1組連接，藉此，減小內部電阻，實現Q值之提昇(下述第2電感器~第4電感器中相同)。

將通孔導體105m、電感器導體圖案108b、108f、通孔導體105j連接，於電容器導體圖案104c與接地導體圖案106之間，構成環狀之第2電感器。又，第2電容器以電容器導體圖案104c及接地導體圖案106所構成。而且，將第2電感器與第2電容器並聯連接，構成第2 LC並聯共振器LC2。

將通孔導體105n、電感器導體圖案108c、108g、通孔導體105k連接，於電容器導體圖案104d與接地導體圖案106之間，構成環狀之第3電感器。又，第3電容器以電容器導體圖案104d及接地導體圖案106所構成。而且，將第3電感器與第3電容器並聯連接，構成第3 LC並聯共振器LC3。

將通孔導體105h、電感器導體圖案108d、108h、通孔導體105l連接，於電容器導體圖案104b與接地導體圖案106之間，構成環狀之第4電感器。又，第4電容器以電容器導體圖案104b及接地導體圖案106所構成。而且，將第4電感器與第4電容器並聯連接，構成第4 LC並聯共振器LC4。

積層型LC濾波器1000係於積層體1之內部形成第1 LC並聯共振 器LC1~第4 LC並聯共振器LC4，使LC並聯共振器之電感器彼此以如下說明之方式磁耦合，進而視需要附加電容耦合(懸浮導體107所進行之第1 LC並聯共振器LC1與第4 LC並聯共振器LC4之電容耦合)，藉此，構成具備所需之頻率特性之4階LC帶通濾波器。

於積層型LC濾波器1000中，鄰接之LC並聯共振器之電感器彼此磁耦合。即，第1電感器與第2電感器磁耦合。第2電感器與第3電感器磁耦合。第3電感器與第4電感器磁耦合。

進而，於積層型LC濾波器1000中，分離的LC並聯共振器之電感器彼此亦磁耦合。即，第1電感器與第3電感器磁耦合。第1電感器與第4電感器磁耦合。第2電感器與第4電感器磁耦合。

於積層型LC濾波器1000中，第1電感器~第4電感器分別由將通孔導體、電感器導體圖案及通孔導體依序環狀地連接而成之環狀通孔構造之電感器所構成，進而於沿端面方向透視積層體1之情形時，以第1電感器~第4電感器各自之空芯部分重疊之方式配置，因此，即便係分離之LC並聯共振器之電感器，彼此亦可容易地磁耦合。

使分離之LC並聯共振器之電感器彼此磁耦合對於形成所需之頻率特性而言非常重要。藉由使第1電感器與第3電感器磁耦合，且藉由使第2電感器與第4電感器磁耦合，可於頻率特性形成所需之極，且可調整輸入輸出阻抗。又，可藉由使第1電感器與第4電感器磁耦合，而於頻率特性形成所需之極。

[先前技術文獻]

[專利文獻]

[專利文獻1]日本特開2014-57277號公報

近年來，智慧型手機、平板電腦、行動電話、可攜式音樂播放器等電子機器中，市場上期望薄型化，薄型化急速發展。隨著電子機器之薄型化，對電子機器中使用之電子零件，亦強烈期望低背化(薄型化)，積層型LC濾波器亦不例外。

然而，上述專利文獻1中記載之積層型LC濾波器1000係第1電感器~第4電感器分別由依序將通孔導體、電感器導體圖案及通孔導體環狀連接而成之環狀通孔構造之電感器所構成，因此，存在難以低背化之問題。以下，簡單地進行說明。

於依序將通孔導體、電感器導體圖案及通孔導體環狀連接而成之環狀通孔構造之電感器中，通孔導體之長度對電感值之形成有較大影響，若縮短通孔導體，則電感器之徑變小，導致電感值下降。於欲將積層型LC濾波器1000低背化之情形時，必須減少構成積層體1之介電體層101a~101h之層數或減小各自之厚度，隨之，必須縮短通孔導體105g~105n。然而，如上所述，若縮短通孔導體105g~105n，則導致由環狀通孔構造之電感器所構成之第1電感器~第4電感器之電感值下降，因此，導致積層型LC濾波器1000無法獲得所需之頻率特性。即，積層型LC濾波器1000係第1電感器~第4電感器由環狀通孔構造之電感器所構成，若低背化則無法獲得所需之頻率特性，故而難以進行低背化。

為使積層型LC濾波器低背化，而必須使各LC並聯共振器之電感器由不依賴(不過大依賴)通孔導體之長度之構造之電感器所構成。例如，若使各LC並聯共振器之電感器藉由由平面方向上捲繞多圈之電感器導體圖案所構成者構成，則能夠獲得所需之電感值，且即便使積層型LC濾波器低背化，電感值亦不下降。或者，若藉由將複數個C字狀之電感器導體圖案形成於介電體層鄰接之層間且由通孔導體連接而成之構造之電感器而構成各LC並聯共振器之電感 器，則能夠獲得所需之電感值，且即便使積層型LC濾波器低背化，電感值亦幾乎不下降。

然而，於使各LC並聯共振器之電感器藉由由平面方向上捲繞多圈之電感器導體圖案所構成者或將複數個C字狀之電感器導體圖案藉由通孔導體連接而成之構造者所構成之情形時，會發生其他問題，亦即難以使分離之LC並聯共振器之電感器彼此以所需之強度磁耦合。例如，於介電體層之1個層間，將第1 LC並聯共振器~第4 LC並聯共振器之各電感器藉由由平面方向上捲繞多圈之電感器導體圖案所構成者構成，且於平面方向上排列配置之情形時，即便能夠使鄰接之電感器彼此磁耦合，亦存在無法使分離之電感器彼此以所需之強度磁耦合之類之問題。又，於使第1 LC並聯共振器~第4 LC並聯共振器之各電感器由使複數個C字狀之電感器導體圖案藉由通孔導體連接而成之構造之電感器構成，且於平面方向上排列配置之情形時，即便能夠使鄰接之電感器彼此磁耦合，亦存在無法使分離之電感器彼此以所需之強度磁耦合之問題。即，例如，於專利文獻1中記載之積層型LC濾波器1000中，能夠使分離之LC並聯共振器之電感器彼此磁耦合之原因在於，於沿端面方向透視積層體1之情形時，以第1電感器~第4電感器各自之空芯部分重疊之方式配置。相對於此，於使各LC並聯共振器之電感器藉由由平面方向上捲繞多圈之電感器導體圖案所構成者或將複數個C字狀之電感器導體圖案藉由通孔導體連接而成之構造者所構成，且於平面方向上排列配置之情形時，由於各電感器之空芯部分不重疊，，存在即便可使鄰接之LC並聯共振器之電感器彼此因距離較近而磁耦合，亦無法使分離之LC並聯共振器之電感器彼此以所需之強度磁耦合之類之問題。即，存在即便能夠使分離之LC並聯共振器之電感器彼此磁耦合，亦僅能夠弱於期望之強度地進行磁耦合之問題。

如上所述，使分離之LC並聯共振器之電感器彼此磁耦合對於形 成所需之頻率特性非常重要。

於使各LC並聯共振器之電感器藉由由平面方向上捲繞多圈之電感器導體圖案所構成者或將複數個C字狀之電感器導體圖案藉由通孔導體連接而成之構造者所構成之情形時，具有即便使積層型LC濾波器低背化，電感值亦不下降之優點，但存在無法使分離之LC並聯共振器之電感器彼此以所需之強度磁耦合，從而無法形成所需之頻率特性之類問題。

本發明之積層型LC濾波器係為解決上述習知之課題而完成，作為其手段，本發明之積層型LC濾波器係具備積層有複數個介電體層之長方體狀之積層體、形成於積層體之外表面之第1輸入輸出端子及第2輸入輸出端子、形成於積層體之外表面之至少1個接地端子、形成於介電體層層間之複數個電感器導體圖案、形成於介電體層層間之複數個電容器導體圖案、及形成於介電體層層間之至少1個接地導體圖案，且藉由電感器導體圖案而分別形成第1電感器、第2電感器、第3電感器、第4電感器，且藉由形成於電容器導體圖案與接地導體圖案之間之電容而分別形成第1電容器、第2電容器、第3電容器、第4電容器，將第1電感器與第1電容器並聯連接，形成第1 LC並聯共振器，將第2電感器與第2電容器並聯連接，形成第2 LC並聯共振器，將第3電感器與第3電容器並聯連接，形成第3 LC並聯共振器，將第4電感器與第4電容器並聯連接，形成第4 LC並聯共振器，且於第1輸入輸出端子與第2輸入輸出端子之間，依序連接有第1 LC並聯共振器、第2 LC並聯共振器、第3 LC並聯共振器、第4 LC並聯共振器之4階積層型LC濾波器，其特徵在於：積層體於沿介電體層之積層方向觀察之情形時，包含第1平面區域及第2平面區域，積層體於沿與介電體層之積層方向垂直之方向觀察之情形時，包含分別於介電體層之積層方向具備既定之厚度之第1厚度區域及第2厚度區域，於沿介電體層之積層方向透視積層體之情形時，第1電感器 及第2電感器形成於第1平面區域，並且，第3電感器及第4電感器形成於第2平面區域，於沿與介電體層之積層方向垂直之方向透視積層體之情形時，第1電感器及第4電感器形成於第1厚度區域，並且，第2電感器及第3電感器形成於第2厚度區域，或第1電感器及第3電感器形成於第1厚度區域，並且，第2電感器及第4電感器形成於第2厚度區域。

較佳為，將第1電感器及第4電感器形成於第1厚度區域，並且，將第2電感器及第3電感器形成於第2厚度區域，將構成第2電感器之導體圖案之一端與構成第3電感器之電感器導體圖案之一端彼此連接後，連接於接地端子。於該情形時，能夠增強第2電感器與第3電感器之磁耦合，從而能夠實現通帶之寬頻化。

亦可將第1厚度區域形成於靠近積層體之一主面之側，將第2厚度區域形成於積層體之內部側。或者，亦可相反地將第2厚度區域形成於靠近積層體之一主面之側，將第1厚度區域形成於積層體之內部側。

積層體較佳為於沿與介電體層之積層方向垂直之方向觀察之情形時，除包含第1厚度區域及第2厚度區域以外，更包含第3厚度區域，且第1厚度區域、第2厚度區域、第3厚度區域沿介電體層之積層方向依序配置，於沿與介電體層之積層方向垂直之方向透視積層體之情形時，第1電感器及第4電感器形成於第1厚度區域，第2電感器及第3電感器形成於第2厚度區域，第1電容器、第2電容器、第3電容器及第4電容器形成於第3厚度區域，第1 LC並聯共振器之第1電感器與第1電容器經由分別形成於積層體之外表面之第1輸入輸出端子及接地端子而連接，第4 LC並聯共振器之第4電感器與第4電容器經由分別形成於積層體之外表面之第2輸入輸出端子及接地端子而連接。於將第1 LC並聯共振器之第1電感器與第1電容器之連接藉由另外形成於第2厚度區域之通孔導體連接，而非藉由第1輸入輸出端子及接地端子連接，且將第4 LC並聯共振器之第4 電感器與第4電容器之連接藉由另外形成於第2厚度區域之通孔導體連接，而非藉由第2輸入輸出端子及接地端子連接之情形時，因被另外形成於第2厚度區域之通孔導體佔據空間，故存在必須使形成於第2厚度區域之第2電感器及第3電感器小型化，而導致第2電感器及第3電感器之電感值下降之類問題。相對於此，如上所述，若使第1 LC並聯共振器之第1電感器與第1電容器藉由形成於積層體之外表面之第1輸入輸出端子及接地端子而連接，使第4 LC並聯共振器之第4電感器與第4電容器藉由形成於積層體之外表面之第2輸入輸出端子及接地端子而連接，則能夠避免形成於第2厚度區域之第2電感器及第3電感器之小型化。

較佳為，於沿介電體層之積層方向透視積層體之情形時，第1電感器之空芯部分與第2電感器之空芯部分至少局部重疊，且第1電感器之空芯部分與第2電感器之空芯部分重疊之部分不與電容器導體圖案及接地導體圖案重疊、或與電容器導體圖案或者接地導體圖案局部重疊但不完全重疊，第3電感器之空芯部分與第4電感器之空芯部分至少局部重疊，且第3電感器之空芯部分與第4電感器之空芯部分重疊之部分不與電容器導體圖案及接地導體圖案重疊、或與電容器導體圖案或者接地導體圖案局部重疊但不完全重疊。於該情形時，第1電感器~第4電感器各自之磁通形成不被電容器導體圖案、接地導體圖案阻礙，從而第1電感器~第4電感器之Q值較大，積層型LC濾波器之插入損耗較小。

本發明之積層型LC濾波器係除第1電感器與第2電感器之磁耦合、第2電感器與第3電感器之磁耦合、第3電感器與第4電感器之磁耦合以外，第1電感器與第3電感器、第1電感器與第4電感器、第2電感器與第4電感器亦分別磁耦合，因此，具備所需之極且具備輸入輸出阻抗被匹配之所需之頻率特性。又，本發明之積層型LC濾波器即便實現低背化，第1電感器、第2電感器、第3電感器、第4電感器之電感值亦不下降(幾乎不下降)。

1‧‧‧積層體

1a~1n‧‧‧介電體層

2a‧‧‧第1輸入輸出端子

2b‧‧‧第2輸入輸出端子

3a~d‧‧‧接地端子

5a~5g‧‧‧電容器導體圖案

L1‧‧‧第1電感器

106‧‧‧接地導體圖案

7a~7f‧‧‧通孔導體

8a~8p‧‧‧電感器導體圖案

FD1‧‧‧第1平面區域

FD2‧‧‧第2平面區域

TD1‧‧‧第1厚度區域

TD2‧‧‧第2厚度區域

TD3‧‧‧第3厚度區域

CD‧‧‧導體圖案形成區域

100、200‧‧‧積層型LC濾波器

圖1係第1實施形態之積層型LC濾波器100之立體圖。

圖2係積層型LC濾波器100之分解立體圖。

圖3係積層型LC濾波器100之等效電路圖。

圖4(A)係積層型LC濾波器100之透視俯視圖，圖4(B)係積層型LC濾波器100之透視側視圖。

圖5係積層型LC濾波器100之透視俯視圖。

圖6係積層型LC濾波器100之頻率特性圖。

圖7(A)係第2實施形態之積層型LC濾波器200之透視俯視圖，圖7(B)係積層型LC濾波器200之透視側視圖。

圖8(A)係第3實施形態之積層型LC濾波器300之透視俯視圖，圖8(B)係積層型LC濾波器300之透視側視圖。

圖9係表示專利文獻1中記載之積層型LC濾波器1000之分解立體圖。

以下，利用圖式一同對用以實施本發明之形態進行說明。此外，各實施形態係例示性地表示本發明之實施形態，本發明並不限定於實施形態之內容。又，亦可將不同實施形態中記載之內容組合而實施，且該情形時之實施內容亦包含於本發明中。又，圖式係用以幫助理解實施形態，存在未能嚴密地描繪之情況。例如，存在所描繪之構成要素至構成要素間之尺寸比率與說明書中記載之該等尺寸之比率不一致之情況。又，存在說明書中記載之構成要素於圖式中被省略之情況或將個數省略進行描繪之情況等。

[第1實施形態]

於圖1~圖3中，表示第1實施形態之積層型LC濾波器100。其中，圖1係積層型LC濾波器100之立體圖。圖2係積層型LC濾波器100之分解立體圖。圖3係積層型LC濾波器100之等效電路圖。

積層型LC濾波器100具備積層體1。

於積層體1之外表面，形成有第1輸入輸出端子2a、第2輸入輸出端子2b及4個接地端子3a、3b、3c、3d。更具體而言，第1輸入輸出端子2a、接地端子3a、第2輸入輸出端子2b形成於積層體1之圖1中之近前側之側面。接地端子3b、接地端子3c、接地端子3d形成於積層體1之圖1中之裏側之側面。

第1輸入輸出端子2a、第2輸入輸出端子2b、接地端子3a、3b、3c、3d係各自一端延長形成於積層體1之下側主面，另一端延長形成於積層體1之上側主面。

又，於積層體1之上側主面，形成有表示積層體1之方向性之標記4。

如圖2所示，積層體1係由自下向上地依序積層例如由陶瓷等所構成之14層介電體層1a~1n而成者所構成。

於介電體層1a之下側主面及側面，形成有第1輸入輸出端子2a、第2輸入輸出端子2b、接地端子3a、3b、3c、3d。此外，亦於以下說明之介電體層1b~1n中，於側面形成有第1輸入輸出端子2a、第2輸入輸出端子2b、接地端子3a、3b、3c、3d，但無特別需要之情形時，存在省略說明及對圖式標附符號之情況。

又，於介電體層1a之上側主面，形成有電容器導體圖案5a。

於介電體層1b之上側主面，形成有2個電容器導體圖案5b、5c。電容器導體圖案5b係與形成於介電體層1b之側面之第1輸入輸出端子2a連接。電容器導體圖案5c係與形成於介電體層1b之側面之第2輸入輸出端子2b連接。

於介電體層1c之上側主面，形成有接地導體圖案6。接地導體圖 案6係與形成於介電體層1c之側面之接地端子3a及接地端子3c連接。

於介電體層1d之上側主面，形成有4個電容器導體圖案5d、5e、5f、5g。電容器導體圖案5d與電容器導體圖案5e係彼此連接。電容器導體圖案5f與電容器導體圖案5g係彼此連接。

於介電體層1e，形成有2個通孔導體7a、7b。通孔導體7a係與電容器導體圖案5d及電容器導體圖案5e連接。通孔導體7b係與電容器導體圖案5f及電容器導體圖案5g連接。

又，於介電體層1e之上側主面，形成有2個電容器導體圖案5h、5i。電容器導體圖案5h係與形成於介電體層1e之側面之第1輸入輸出端子2a連接。電容器導體圖案5i係與形成於介電體層1e之側面之第2輸入輸出端子2b連接。

於介電體層1f，形成有上述2個通孔導體7a、7b。此外，如上所述，形成於不同介電體層之符號相同之通孔導體彼此連接。

又，於介電體層1f之上側主面，形成有2個電感器導體圖案8a、8b。電感器導體圖案8a係一端與通孔導體7a連接。電感器導體圖案8b係一端與通孔導體7b連接。

於介電體層1g，形成有上述2個通孔導體7a、7b。又，於介電體層1g，新形成有2個通孔導體7c、7d。通孔導體7c係與電感器導體圖案8a之另一端連接。通孔導體7d係與電感器導體圖案8b之另一端連接。

又，於介電體層1g之上側主面，形成有2個電感器導體圖案8c、8d。電感器導體圖案8c係一端與通孔導體7a連接，另一端與通孔導體7c連接。電感器導體圖案8d係一端與通孔導體7b連接，另一端與通孔導體7d連接。

於介電體層1h，形成有上述2個通孔導體7c、7d。

又，於介電體層1h之上側主面，形成有2個電感器導體圖案8e、8f。電感器導體圖案8e之一端係與通孔導體7c連接。電感器導體圖案8f之一端係 與通孔導體7d連接。電感器導體圖案8e之另一端與電感器導體圖案8f之另一端係於點P處彼此連接後，與形成於介電體層1h之側面之接地端子3a連接。

於介電體層1i，形成有上述2個通孔導體7c、7d。

又，於介電體層1i之上側主面，形成有2個電感器導體圖案8g、8h。電感器導體圖案8g之一端係與通孔導體7c連接。電感器導體圖案8h之一端係與通孔導體7d連接。電感器導體圖案8g之另一端與電感器導體圖案8h之另一端係於點Q處彼此連接後，與形成於介電體層1i之側面之接地端子3a連接。

於介電體層1j之上側主面，形成有2個電感器導體圖案8i、8j。電感器導體圖案8i之一端係與形成於介電體層1j之側面之接地端子3b連接。電感器導體圖案8j之一端係與形成於介電體層1j之側面之接地端子3d連接。

於介電體層1k，新形成有2個通孔導體7e、7f。通孔導體7e係與電感器導體圖案8i之另一端連接。通孔導體7f係與電感器導體圖案8j之另一端連接。

於介電體層1k之上側主面，形成有2個電感器導體圖案8k、8l。電感器導體圖案8k之一端係與形成於介電體層1k之側面之接地端子3b連接。電感器導體圖案8k之另一端係與通孔導體7e連接。電感器導體圖案8l之一端係與形成於介電體層1k之側面之接地端子3d連接。電感器導體圖案8l之另一端係與通孔導體7f連接。

於介電體層1l，形成有上述2個通孔導體7e、7f。

於介電體層1l之上側主面，形成有2個電感器導體圖案8m、8n。電感器導體圖案8m之一端係與形成於介電體層1l之側面之第1輸入輸出端子2a連接。電感器導體圖案8m之另一端係與通孔導體7e連接。電感器導體圖案8n之一端係與形成於介電體層1l之側面之第2輸入輸出端子2b連接。電感器導體圖案8n之另一端係與通孔導體7f連接。

於介電體層1m，形成有上述2個通孔導體7e、7f。

於介電體層1m之上側主面，形成有2個電感器導體圖案80、8p。電感器導體圖案8o之一端係與形成於介電體層1m之側面之第1輸入輸出端子2a連接。電感器導體圖案8o之另一端係與通孔導體7e連接。電感器導體圖案8p之一端係與形成於介電體層1m之側面之第2輸入輸出端子2b連接。電感器導體圖案8p之另一端係與通孔導體7f連接。

於介電體層1n之上側主面及側面，形成有第1輸入輸出端子2a、第2輸入輸出端子2b、接地端子3a、3b、3c、3d。又，於介電體層1n之上側主面，形成有標記4。

由以上之構造所構成之積層型LC濾波器100可使用以往廣泛用於積層型LC濾波器中之材料及製造方法製作。

積層型LC濾波器100具備圖3所示之等效電路。

積層型LC濾波器100係於第1輸入輸出端子2a與第2輸入輸出端子2b之間，依序形成有將第1電感器L1與第1電容器C1並聯連接而成之第1 LC並聯共振器LC1、將第2電感器L2與第2電容器C2並聯連接而成之第2 LC並聯共振器LC2、將第3電感器L3與第3電容器C3並聯連接而成之第3 LC並聯共振器LC3、及將第4電感器L4與第4電容器C4並聯連接而成之第4 LC並聯共振器LC4。而且，第1電感器L與第2電感器L2、第2電感器L2與第3電感器L3、第3電感器L3與第4電感器L4分別磁耦合。又，第1 LC並聯共振器LC1與第2 LC並聯共振器LC2藉由電容器C12而電容耦合。第3 LC並聯共振器LC3與第4 LC並聯共振器LC4藉由電容器C34而電容耦合。第1 LC並聯共振器LC1與第4 LC並聯共振器LC4藉由電容器C14而電容耦合。

又，於積層型LC濾波器100中，進而，第1電感器L1與第3電感器L3、第1電感器L1與第4電感器L4、第2電感器L2與第4電感器L4亦分別磁耦合。

具備上述等效電路之積層型LC濾波器100構成具備所需之頻率特性之4階帶通濾波器。

其次，對積層型LC濾波器100之構造與等效電路之關係進行說明。

第1 LC並聯共振器LC1之第1電感器L1係由將電感器導體圖案8m、8o、通孔導體7e及電感器導體圖案8i、8k連結之導體線路所構成。此外，電感器導體圖案8m、8o係與第1輸入輸出端子2a連接。又，電感器導體圖案8i、8k係與接地端子3b連接。

此外，第1電感器L1將電感器導體圖案8m與電感器導體圖案8o作為1組連接，將電感器導體圖案8i與電感器導體圖案8k作為1組連接，藉此，減小內部電阻，從而謀求Q值之提昇。

第1 LC並聯共振器LC1之第1電容器C1係由產生於電容器導體圖案5b與接地導體圖案6之間之電容所構成。此外，電容器導體圖案5b係與第1輸入輸出端子2a連接。

將第1 LC並聯共振器LC1與第2 LC並聯共振器LC2電容耦合之電容器C12係由產生於電容器導體圖案5h與電容器導體圖案5d之間之電容所構成。此外，電容器導體圖案5h係與第1輸入輸出端子2a連接。

第2 LC並聯共振器LC2之第2電感器L2係由將通孔導體7a、電感器導體圖案8a、8c、通孔導體7c及電感器導體圖案8e、8g連結之導體線路所構成。此外，通孔導體7a係與電容器導體圖案5d連接，該電容器導體圖案5d係將第1 LC並聯共振器LC1與第2 LC並聯共振器LC2電容耦合之電容器C12之一電極。電感器導體圖案8e、8g係經由點P、Q之後，與接地端子3a連接。

此外，第2電感器L2將電感器導體圖案8a與電感器導體圖案8c作為1組連接，且將電感器導體圖案8e與電感器導體圖案8g作為1組連接，藉此， 減小內部電阻，從而實現Q值之提昇。

第2 LC並聯共振器LC2之第2電容器C2係由產生於電容器導體圖案5e與接地導體圖案6之間之電容所構成。此外，電容器導體圖案5e係與電容器導體圖案5d連接，該電容器導體圖案5d係將第1 LC並聯共振器LC1與第2 LC並聯共振器LC2電容耦合之電容器C12之一電極。

第3 LC並聯共振器LC3之第3電感器L3係由將通孔導體7b、電感器導體圖案8b、8d、通孔導體7d及電感器導體圖案8f、8h連結之導體線路所構成。 此外，通孔導體7b係與下述電容器導體圖案5g連接，該電容器導體圖案5g係將第3 LC並聯共振器LC3與第4 LC並聯共振器LC4電容耦合之電容器C34之一電極。電感器導體圖案8f、8h係經由點P、Q之後，與接地端子3a連接。

此外，第3電感器L3將電感器導體圖案8b與電感器導體圖案8d作為1組連接，且將電感器導體圖案8f與電感器導體圖案8h作為1組連接，藉此，減小內部電阻，從而實現Q值之提昇。

第3 LC並聯共振器LC3之第3電容器C3係由產生於電容器導體圖案5f與接地導體圖案6之間之電容所構成。此外，電容器導體圖案5f係與下述電容器導體圖案5g連接，該電容器導體圖案5g係將第3 LC並聯共振器LC3與第4 LC並聯共振器LC4電容耦合之電容器C34之一電極。

將第3 LC並聯共振器LC3與第4 LC並聯共振器LC4電容耦合之電容器C34係由產生於電容器導體圖案5i與電容器導體圖案5g之間之電容所構成。此外，電容器導體圖案5i係與第1輸入輸出端子2b連接。電容器導體圖案5g係如上所述地與通孔導體7b及電容器導體圖案5f連接。

第4 LC並聯共振器LC4之第4電感器L4係由將電感器導體圖案8n、8p、通孔導體7f及電感器導體圖案8j、8l連結之導體線路所構成。此外，電感器導體圖案8n、8p係與第2輸入輸出端子2b連接。又，電感器導體圖案8j、8l 係與接地端子3d連接。

此外，第4電感器L4係將電感器導體圖案8n與電感器導體圖案8p作為1組連接，且將電感器導體圖案8j與電感器導體圖案8l作為1組連接，藉此，減小內部電阻，從而實現Q值之提昇。

第4 LC並聯共振器LC4之第4電容器C4係由產生於電容器導體圖案5c與接地導體圖案6之間之電容所構成。此外，電容器導體圖案5c係與第2輸入輸出端子2b連接。

將第1 LC並聯共振器LC1與第4 LC並聯共振器LC4電容耦合之電容器C14係由介隔電容器導體圖案5a而產生於電容器導體圖案5b與電容器導體圖案5c之間之電容所構成。此外，如上所述，電容器導體圖案5b係與第1輸入輸出端子2a連接，電容器導體圖案5c係與第2輸入輸出端子2b連接。

由如上之構造及等效電路所構成之第1實施形態之積層型LC濾波器100具備如下特長。

於圖4(A)、(B)中，表示積層型LC濾波器100中之積層體1內之第1電感器L1、第2電感器L2、第3電感器L3、第4電感器L4之形成位置。其中，圖4(A)係積層型LC濾波器100之透視俯視圖，圖4(B)係積層型LC濾波器100之透視側視圖。

積層型LC濾波器100之積層體1係如圖4(A)所示，於沿介電體層1a~1n之積層方向觀察之情形時，包含第1平面區域FD1及第2平面區域FD2。而且，於第1平面區域FD1，形成有第1電感器L1及第2電感器L2。又，於第2平面區域FD2，形成有第3電感器L3及第4電感器L4。

積層型LC濾波器100之積層體1係如圖4(B)所示，於沿與介電體層1a~1n之積層方向垂直之方向觀察之情形時，自上向下地依序包含第1厚度區域TD1、第2厚度區域TD2及第3厚度區域TD3。而且，於第1厚度區域TD1，形 成有第1電感器L1及第4電感器L4。又，於第2厚度區域TD2，形成有第2電感器L2及第3電感器L3。此外，於第3厚度區域TD3，雖未圖示，但形成有第1電容器C1、第2電容器C2、第3電容器C3、第4電容器C4、電容器C12、電容器C34、及電容器C14。

第1電感器L1與第2電感器L2因上下地配置，且各自之空芯部分重疊而磁耦合。

又，第2電感器L2與第3電感器L3於平面方向上排列地配置，且第2電感器L2之電感器導體圖案8e與第3電感器L3之電感器導體圖案8f係於點P處連接之後，與接地端子3a連接，且第2電感器L2之電感器導體圖案8g與第3電感器L3之電感器導體圖案8h係於點Q處連接之後，與接地端子3a連接，故而磁耦合。此外，積層型LC濾波器100藉由採用將第2電感器L2之電感器導體圖案8e與第3電感器L3之電感器導體圖案8f彼此連接，將第2電感器L2之電感器導體圖案8g與第3電感器L3之電感器導體圖案8h彼此連接之後，再與接地端子3a連接之手法，而增強第2電感器L2與第3電感器L3之磁耦合，從而謀求通帶之寬頻化。

又，第3電感器L3與第4電感器L4因上下地配置，且各自之空芯部分重疊而磁耦合。

進而，第1電感器L1與第4電感器L4因於平面方向上排列且近接配置而磁耦合。

進而，第1電感器L1與第3電感器L3雖不同層但因於平面方向上排列且近接配置而磁耦合。

進而，第2電感器L2與第4電感器L4雖不同層但因於平面方向上排列且近接配置而磁耦合。

如上所述，積層型LC濾波器100藉由使第1電感器L1與第2電感器L2、第2電感器L2與第3電感器L3、第3電感器L3與第4電感器L4分別磁耦合，而 形成作為帶通濾波器之基本頻率特性。

進而，積層型LC濾波器100藉由使第1電感器L1與第3電感器L3磁耦合，又，使第2電感器L2與第4電感器L4磁耦合，而於頻率特性形成所需之極，且謀求輸入輸出阻抗之匹配。又，於積層型LC濾波器100中，藉由使第1電感器L1與第4電感器L4磁耦合，而於頻率特性形成所需之極。

又，積層型LC濾波器100係使第1 LC並聯共振器LC1之形成於第1厚度區域TD1之第1電感器L1與形成於第3厚度區域之第1電容器C1之連接經由形成於積層體1之外表面之第1輸入輸出端子2a及接地端子3b而進行。於假設使第1電感器L1與第1電容器C1藉由另外形成於第2厚度區域TD2之內部之通孔導體而連接之情形時，因被另外形成之通孔導體佔據空間，而必須使第2電感器L2小型化，從而產生導致第2電感器L2之電感值下降之類問題。然而，積層型LC濾波器100係使第1電感器L1與第1電容器C1藉由形成於積層體1之外表面之第1輸入輸出端子2a及接地端子3b而連接，藉此避免該問題。

同樣地，積層型LC濾波器100係使第4 LC並聯共振器LC4之形成於第1厚度區域TD1之第4電感器L4與形成於第3厚度區域之第4電容器C4之連接經由形成於積層體1之外表面之第2輸入輸出端子2b及接地端子3d而進行。於假設使第4電感器L4與第4電容器C4藉由另外形成於第2厚度區域TD2之內部之通孔導體而連接之情形時，因被另外形成之通孔導體佔據空間，而必須使形成於第2厚度區域TD2之第3電感器L3小型化，從而產生第3電感器L3之電感值下降之類問題。然而，積層型LC濾波器100係使第4電感器L4與第4電容器C4藉由形成於積層體1之外表面之第2輸入輸出端子2b及接地端子3d而連接，藉此避免該問題。

又，積層型LC濾波器100係於沿介電體層1a~1n之積層方向透視積層體1之情形時，第1電感器L1之空芯部分與第2電感器L2之空芯部分重疊，且 第1電感器L1之空芯部分與第2電感器L2之空芯部分重疊之部分未被電容器導體圖案5a~5i、接地導體圖案6阻塞。又，第3電感器L3之空芯部分與第4電感器L4之空芯部分重疊，且第3電感器L3之空芯部分與第4電感器L4之空芯部分重疊之部分未被電容器導體圖案5a~5i及接地導體圖案6阻塞。於圖5中，表示沿介電體層1a~1n之積層方向透視積層體1之透視俯視圖。於圖5中，將形成有電容器導體圖案5a~5i、接地導體圖案6、電感器導體圖案8a~8p之至少任一者之區域表示為導體圖案形成區域CD。根據圖5可知，於導體圖案形成區域CD中，包含2個導體圖案非形成部分N1、N2。而且，導體圖案非形成部分N1與第1電感器L1之空芯部分及第2電感器L2之空芯部分重疊，且導體圖案非形成部分N2與第3電感器L3之空芯部分及第4電感器L4之空芯部分重疊。其結果，第1電感器L1~第4電感器L4之磁通形成未被電容器導體圖案5a~5i及接地導體圖案6阻礙，從而第1電感器L1~第4電感器L4之Q值較大，且積層型LC濾波器100之插入損耗較小。

具備如上之構造、等效電路及特長之積層型LC濾波器100具備形成有所需之極且輸入輸出阻抗被匹配之所需之頻率特性。於圖6中，表示積層型LC濾波器100之頻率特性。根據圖6可知，積層型LC濾波器100之頻率特性於複數個部位形成極，且謀求輸入輸出阻抗之匹配。

又，積層型LC濾波器100並非由將第1電感器L1~第4電感器L4由依序將通孔導體、電感器導體圖案及通孔導體環狀連接而成之環狀通孔構造之電感器所構成者，因此，即便實現低背化，亦不導致第1電感器L1~第4電感器L4之電感值下降。

[第2實施形態]

於圖7(A)、(B)中，表示第2實施形態之積層型LC濾波器200。其中，圖7(A)係積層型LC濾波器200之透視俯視圖，圖7(B)係積層型LC濾波器200之透視側視圖。

積層型LC濾波器200係對於第1實施形態之積層型LC濾波器100添加變更而成。具體而言，於積層型LC濾波器100中，使第3電感器L3形成於第2厚度區域TD2，使第4電感器L4形成於第1厚度區域TD1，但於積層型LC濾波器200中，取而代之，如圖7(B)所示，使第3電感器L3形成於第1厚度區域TD1，使第4電感器L4形成於第2厚度區域TD2。而且，隨著該變更，積層型LC濾波器200變更了電容器導體圖案5a~5i、接地導體圖案6、電感器導體圖案8a~8p之一部分之形狀或形成位置。又，變更了該等導體圖案之與第1輸入輸出端子2a、第2輸入輸出端子2b、接地端子3a~3d之連接關係之一部分。

此外，於積層型LC濾波器100中，採用了使第2電感器L2之電感器導體圖案8e與第3電感器L3之電感器導體圖案8f於點P處連接，使第2電感器L2之電感器導體圖案8g與第3電感器L3之電感器導體圖案8h於點Q處連接之後，再與接地端子3a連接，謀求通帶之寬頻化之手法，但於積層型LC濾波器200中，未採用該手法。即，電感器導體圖案8e、電感器導體圖案8f、電感器導體圖案8g、電感器導體圖案8h分別獨立地與接地端子3a連接。

積層型LC濾波器200亦與積層型LC濾波器100同樣地，除了第1電感器L1與第2電感器L2、第2電感器L2與第3電感器L3、第3電感器L3與第4電感器L4分別磁耦合以外，第1電感器L1與第3電感器L3、第1電感器L1與第4電感器L4、第2電感器L2與第4電感器L4亦分別磁耦合，從而具備形成有所需之極且輸入輸出阻抗被匹配之所需之頻率特性。

[第3實施形態]

於圖8(A)、(B)中，表示第3實施形態之積層型LC濾波器300。其中，圖8(A)係積層型LC濾波器300之透視俯視圖，圖8(B)係積層型LC濾波器300之透視側視圖。

積層型LC濾波器300亦係對第1實施形態之積層型LC濾波器100 添加變更而成。具體而言，於積層型LC濾波器100中，使第1厚度區域TD1形成於靠近積層體1之一主面(圖中之上側之主面)之側，使第2厚度區域TD2形成於積層體1之內部側，但於積層型LC濾波器300中，取而代之，使第2厚度區域TD2形成於靠近積層體1之一主面(圖中之上側之主面)之側，使第1厚度區域TD1形成於積層體1之內部側。

積層型LC濾波器300亦與積層型LC濾波器100同樣地，除了第1電感器L1與第2電感器L2、第2電感器L2與第3電感器L3、第3電感器L3與第4電感器L4分別磁耦合以外，第1電感器L1與第3電感器L3、第1電感器L1與第4電感器L4、第2電感器L2與第4電感器L4亦分別磁耦合，從而具備形成有所需之極且輸入輸出阻抗被匹配之所需之頻率特性。

以上，對第1實施形態之積層型LC濾波器100、第2實施形態之積層型LC濾波器200進行了說明。然而，本發明並不限定於上述內容，可依據發明之目的進行各種變更。

Claims (9)

1. 一種積層型LC濾波器，其係4階積層型LC濾波器，且具備：積層有複數個介電體層之長方體狀之積層體；形成於上述積層體之外表面之第1輸入輸出端子及第2輸入輸出端子；形成於上述積層體之外表面之至少1個接地端子；形成於上述介電體層之層間之複數個電感器導體圖案；形成於上述介電體層之層間之複數個電容器導體圖案；及形成於上述介電體層之層間之至少1個接地導體圖案；藉由上述電感器導體圖案，分別形成第1電感器、第2電感器、第3電感器、第4電感器，藉由形成於上述電容器導體圖案與上述接地導體圖案之間之電容，分別形成第1電容器、第2電容器、第3電容器、第4電容器，將上述第1電感器與上述第1電容器並聯連接而形成第1 LC並聯共振器，將上述第2電感器與上述第2電容器並聯連接而形成第2 LC並聯共振器，將上述第3電感器與上述第3電容器並聯連接而形成第3 LC並聯共振器，將上述第4電感器與上述第4電容器並聯連接而形成第4 LC並聯共振器，於上述第1輸入輸出端子與上述第2輸入輸出端子之間，依序連接有上述第1 LC並聯共振器、上述第2 LC並聯共振器、上述第3 LC並聯共振器、上述第4 LC並聯共振器，其特徵在於：上述積層體係於沿上述介電體層之積層方向觀察之情形時，包含第1平面區域及第2平面區域，上述積層體係於沿與上述介電體層之積層方向垂直之方向觀察之情形時，包含分別於上述介電體層之積層方向具備既定之厚度之第1厚度區域及第2厚度區域， 於沿上述介電體層之積層方向透視上述積層體之情形時，上述第1電感器及上述第2電感器形成於上述第1平面區域，並且，上述第3電感器及上述第4電感器形成於上述第2平面區域，於沿與上述介電體層之積層方向垂直之方向透視上述積層體之情形時，上述第1電感器及上述第4電感器形成於第1厚度區域，並且，上述第2電感器及上述第3電感器形成於上述第2厚度區域，或上述第1電感器及上述第3電感器形成於第1厚度區域，並且，上述第2電感器及上述第4電感器形成於上述第2厚度區域。
2. 如申請專利範圍第1項之積層型LC濾波器，其中上述第1電感器及上述第4電感器形成於第1厚度區域，並且，上述第2電感器及上述第3電感器形成於上述第2厚度區域，且將構成上述第2電感器之上述導體圖案之一端與構成上述第3電感器之上述電感器導體圖案之一端彼此連接之後，連接於上述接地端子。
3. 如申請專利範圍第1項之積層型LC濾波器，其中上述第1厚度區域形成於靠近上述積層體之一主面之側，且上述第2厚度區域形成於上述積層體之內部側。
4. 如申請專利範圍第2項之積層型LC濾波器，其中上述第1厚度區域形成於靠近上述積層體之一主面之側，且上述第2厚度區域形成於上述積層體之內部側。
5. 如申請專利範圍第1至4項中任一項之積層型LC濾波器，其中上述積層體於沿與上述介電體層之積層方向垂直之方向觀察之情形時，除包含上述第1厚度區域及上述第2厚度區域以外，更包含第3厚度區域，上述第1厚度區域、上述第2厚度區域、上述第3厚度區域沿上述介電體層之積層方向依序配置， 於沿與上述介電體層之積層方向垂直之方向透視上述積層體之情形時，上述第1電感器及上述第4電感器形成於上述第1厚度區域，上述第2電感器及上述第3電感器形成於上述第2厚度區域，上述第1電容器、上述第2電容器、上述第3電容器及上述第4電容器形成於上述第3厚度區域，上述第1 LC並聯共振器之上述第1電感器與上述第1電容器經由分別形成於上述積層體之外表面之上述第1輸入輸出端子及上述接地端子而連接，上述第4 LC並聯共振器之上述第4電感器與上述第4電容器經由分別形成於上述積層體之外表面之上述第2輸入輸出端子及上述接地端子而連接。
6. 如申請專利範圍第1或2項之積層型LC濾波器，其中上述第2厚度區域形成於靠近上述積層體之一主面之側，且上述第1厚度區域形成於上述積層體之內部側。
7. 如申請專利範圍第1至4項中任一項之積層型LC濾波器，其中於沿上述介電體層之積層方向透視上述積層體之情形時，上述第1電感器之空芯部分與上述第2電感器之空芯部分至少局部重疊，上述第1電感器之空芯部分與上述第2電感器之空芯部分重疊之部分不與上述電容器導體圖案及上述接地導體圖案重疊、或與上述電容器導體圖案或者上述接地導體圖案局部重疊但不完全重疊，上述第3電感器之空芯部分與上述第4電感器之空芯部分至少局部重疊，上述第3電感器之空芯部分與上述第4電感器之空芯部分重疊之部分不與上述電容器導體圖案及上述接地導體圖案重疊、或與上述電容器導體圖案或者上述接地導體圖案局部重疊但不完全重疊。
8. 如申請專利範圍第5項之積層型LC濾波器，其中於沿上述介電體層之積層方向透視上述積層體之情形時，上述第1電感器之空芯部分與上述第2電感器之空芯部分至少局部重疊， 上述第1電感器之空芯部分與上述第2電感器之空芯部分重疊之部分不與上述電容器導體圖案及上述接地導體圖案重疊、或與上述電容器導體圖案或者上述接地導體圖案局部重疊但不完全重疊，上述第3電感器之空芯部分與上述第4電感器之空芯部分至少局部重疊，上述第3電感器之空芯部分與上述第4電感器之空芯部分重疊之部分不與上述電容器導體圖案及上述接地導體圖案重疊、或與上述電容器導體圖案或者上述接地導體圖案局部重疊但不完全重疊。
9. 如申請專利範圍第6項之積層型LC濾波器，其中於沿上述介電體層之積層方向透視上述積層體之情形時，上述第1電感器之空芯部分與上述第2電感器之空芯部分至少局部重疊，上述第1電感器之空芯部分與上述第2電感器之空芯部分重疊之部分不與上述電容器導體圖案及上述接地導體圖案重疊、或與上述電容器導體圖案或者上述接地導體圖案局部重疊但不完全重疊，上述第3電感器之空芯部分與上述第4電感器之空芯部分至少局部重疊，上述第3電感器之空芯部分與上述第4電感器之空芯部分重疊之部分不與上述電容器導體圖案及上述接地導體圖案重疊、或與上述電容器導體圖案或者上述接地導體圖案局部重疊但不完全重疊。