CN109804472A - 雪崩光电二极管 - Google Patents
雪崩光电二极管 Download PDFInfo
- Publication number
- CN109804472A CN109804472A CN201780060588.1A CN201780060588A CN109804472A CN 109804472 A CN109804472 A CN 109804472A CN 201780060588 A CN201780060588 A CN 201780060588A CN 109804472 A CN109804472 A CN 109804472A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- type semiconductor
- conductive type
- type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 165
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 238000000926 separation method Methods 0.000 claims abstract description 10
- 230000003647 oxidation Effects 0.000 claims description 30
- 238000007254 oxidation reaction Methods 0.000 claims description 30
- 238000009792 diffusion process Methods 0.000 description 100
- 230000005684 electric field Effects 0.000 description 30
- 230000015556 catabolic process Effects 0.000 description 24
- 238000009826 distribution Methods 0.000 description 20
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 230000005641 tunneling Effects 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 238000004088 simulation Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 239000000203 mixture Substances 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000005693 optoelectronics Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000009194 climbing Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000010791 quenching Methods 0.000 description 2
- 230000000171 quenching effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 206010020751 Hypersensitivity Diseases 0.000 description 1
- 208000026935 allergic disease Diseases 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000009610 hypersensitivity Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02016—Circuit arrangements of general character for the devices
- H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
Abstract
雪崩光电二极管包括：第一导电型半导体层(2)，形成于第一导电型的半导体基板(1)内；第一第二导电型半导体层(3)，在俯视基板时以隔开间隔包围第一导电型半导体层(2)的方式形成；第二第二导电型半导体层(5)，以与第一导电型半导体层(2)的底部相接的方式形成在比第一导电型半导体层(2)深的位置；以及第三第二导电型半导体层(6)，以与第二第二导电型半导体层(5)的底部相接的方式形成在比第二第二导电型半导体层(5)深的位置。由第一导电型半导体层(2)与第二第二导电型半导体层(5)形成雪崩结。以使半导体基板(1)与第一导电型半导体层(2)电气分离的方式将第一、第三第二导电型半导体层(3、6)连接。
Description
引用记载
本申请案针对2016年9月29日提出申请的日本申请案的特愿2016-192074主张优先权的利益，并引用该日本申请案中记载的全部记载内容。
技术领域
本发明涉及一种雪崩光电二极管，详细来说，涉及一种防止边缘击穿的同时具有均匀的电场分布的结构的雪崩光电二极管。
背景技术
近年来，为了进行手机的照相机的自动聚焦或机器人吸尘器等自动机器人的位置侦测或距离侦测而使用测距传感器，但基于能够进行暗视野下的距离侦测或能够小型化等理由，有效利用TOF传感器(Time Of Flight：飞行时间)等光传感器，该光传感器使用在盖格模式下动作的雪崩光电二极管。
雪崩光电二极管是在产生雪崩击穿的状态下所使用的PN二极管的一种。该雪崩光电二极管的盖格模式动作具有如下特征：通过施加耐压以上的电压而使雪崩击穿高概率地产生，实现了相对于所入射的光载子为10,000～1,000,000倍的高放大率，越能够检测出单光子灵敏度越高。因此，即使在暗视野下也能够光检测，即使在暗处也能够进行照相机的自动聚焦或自动机器人的位置侦测。达成这些目的所需的侦测距离为数十厘米(cm)至数米(m)。
一般来说，雪崩光电二极管为超高灵敏度，因此是数微米(μm)左右的小的光电二极管，但为了进行均匀的元件动作而必须具有均匀的电场强度分布。因此，常见的雪崩光电二极管通常为圆形形状或圆角形状来作为平面设计。其理由在于，例如在四边形的情况下，施加电压时空乏层无法在角的部分均匀地扩展，其结果，电场强度局部地增强，在角的部分先击穿。
而且，即使是平面呈圆形且由相同的扩散结构形成的PN结，因侧面的边缘部的曲率比底面大，所以电场强度增强，即使施加相同的电压，边缘部也先击穿(称作边缘击穿)。
例如，专利文献1(日本专利特开平7-169991号公报)中，如图8所示，对在P型扩散层1016内形成有高浓度的N+扩散层1019的雪崩光电二极管进行了说明。图8中，1012是光接收面抗反射膜，1013是N+电极，1014是表面保护层，1015是通道切口，1017是P+Si基板，1018是P+层，1020是表面电极。
该雪崩光电二极管中，由高浓度的N+扩散层1019及P型扩散层1016形成产生雪崩击穿的PN结，但为了防止边缘击穿而利用低浓度的N型保护环层1011来覆盖边缘部。P型扩散层1016与N型保护环层1011的结耐压比所述高浓度的N+扩散层1019与P型扩散层1016的结耐压高，因而能够防止边缘击穿。
而且，极性虽相反，但利用图9再次对防止所述边缘击穿的保护环结构进行说明。图9中，1105是成为阴极扩散层的高浓度的N型扩散层，1107是高浓度的P型扩散层，1111是栅极氧化膜，1112是氧化膜，A是阳极电极，C是阴极电极，S是基板电极。
如图9所示，在P型半导体基板1101内形成N型扩散层1102。接下来，形成成为阳极扩散层的高浓度的P型扩散层1103，为了产生雪崩击穿，而形成高浓度的N型扩散层1104。而且，为了防止边缘击穿，在高浓度的P型扩散层1103的边缘部分形成P阱扩散层1106。由此，N型扩散层1102与P阱扩散层1106的结耐压比高浓度的P型扩散层1103与高浓度的N型扩散层1104的结耐压高，因而不会产生边缘击穿。
所述专利文献1的雪崩光电二极管的结构中，虽采取了针对边缘击穿的对策，但为了实现更高的性能，需要降低雪崩结自身的结浓度。其原因在于，当结浓度高时，形成结的P型扩散层与N型扩散层的带的弯曲增大，产生带间隧穿模式(band-to-band tunnelingmode)的噪声分量，而暗计数噪声增加。
使用图10对此进行说明。图10中，1201是P型半导体基板，1202是N型扩散层，1205是成为阴极扩散层的高浓度的N型扩散层，1211是栅极氧化膜，1212是氧化膜，A是阳极电极，C是阴极电极，S是基板电极。
所述图9中，雪崩结由高浓度的P型扩散层1103及高浓度的N型扩散层1104形成。通常，所述P型扩散层1103一般由MOS的源极/漏极扩散层共同地形成，通过1.0E+15cm-2左右的离子注入而形成，因而结浓度变高。
另一方面，图10中，雪崩结由P阱扩散层1206及高浓度的N型扩散层1204形成。该P阱扩散层1206的浓度比P型扩散层1203低，因而能够降低所述隧穿模式(tunneling mode)的噪声分量。在图9的情况下，使用P阱扩散层1106作为保护环，但由于这种保护环无法用在图10的结构中，所以需要利用另一结构来应对边缘击穿。
与此相对，在非专利文献1(“A Low Dark Count Single Photon AvalancheDiode Structure Compatible with Standard Nanometer Scale CMOS Technology(低暗计数单光子雪崩二极管结构与标准纳米级CMOS技术兼容)”)中公开了一种雪崩光电二极管，其由P阱与N型扩散层形成雪崩结而降低结浓度，且采用边缘击穿对策。
使用图11对该雪崩光电二极管进行具体说明。图11中，1303是P型扩散层，1306是N型扩散层，1307是低浓度的P型扩散层，1308是栅极多晶硅，1310是选择氧化膜STI，1311是栅极氧化膜，1312是氧化膜，1320是高浓度的P型扩散层，A是阳极电极，C是阴极电极，S是基板电极。
在图11所示的雪崩光电二极管的情况下，首先，在P型半导体基板1301内形成低浓度的P型阱扩散层1302、高浓度的P型扩散层1303、N型阱扩散层1304。此时，在P型阱扩散层1302与N型阱扩散层1304之间设置不形成任何扩散的区域1309(虚拟保护环(VirtualGuardring))。而且，以与P型阱扩散层1302的底面部及N型阱扩散层1304的底面部的一部分(P型阱扩散层1302侧)相连的方式设置高浓度的N型嵌埋扩散层1305。
由此，由P型阱扩散层1302与高浓度的N型嵌埋扩散层1305形成雪崩结，由P型阱扩散层1302与低浓度的区域1309(虚拟保护环(Virtual Guardring))形成边缘部。
因图11的雪崩光电二极管的结耐压比图10的雪崩光电二极管的结耐压高，所以是也能够防止边缘击穿的结构。
现有技术文献
专利文献
专利文献1：日本专利特开平7-169991号公报
非专利文献
贾斯汀A.理查森(Justin A.Richardson)著，另外三人，"A Low Dark CountSingle Photon Avalanche DiodeStructure Compatible with Standard NanometerScale CMOS Technology(低暗计数单光子雪崩二极管结构与标准纳米级CMOS技术兼容)"，[在线]，2009国际影像传感器研讨会(2009International Image Sensor Workshop)，[2016年9月5日检索]，因特网〈URL：http://www.imagesensors.org/Past％20Workshops/2009％20Workshop/2009％20Papers/063_paper_richardson_spad.pd〉
发明内容
本发明所要解决的技术问题
然而，所述非专利文献1的图11所示的结构的雪崩光电二极管中存在如下问题。
所述雪崩光电二极管中，形成有P型阱扩散层1302及N型嵌埋扩散层1305作为阴极扩散层，当在雪崩光电二极管的盖格模式下动作时，对阴极电极C施加耐压以上的高电压。此时，因所述N型嵌埋扩散层1305的深度方向的宽度窄，所以阴极电阻增高。当对阴极电极C施加耐压以上的高电压时，电流在阴极电极C与阳极电极A之间流动，但当电流在串联连接的灭弧电阻或MOS电阻中流动时电压下降，实质施加到雪崩光电二极管的雪崩结部分的电压下降。
由此，雪崩光电二极管中流动的电流被抑制(灭弧机构)。因此，盖格模式动作时大的电流在阴极电极C与阳极电极A之间流动，但电位也由于阴极电阻等内部电阻而下降，因此在雪崩结位置处不施加足够高的电压。而且，雪崩结内，靠近阴极电极C侧电位变高，远离阴极电极C的中心附近电位变低。因此，电场强度分布也是在雪崩结的中心相对变弱，在边缘部分相对变强，雪崩光电二极管无法在雪崩结的所有区域均匀地动作。
本发明提出一种雪崩光电二极管的结构，其能够避免如所述那样的边缘击穿或隧穿模式(tunneling mode)下的噪声产生，同时通过获得均匀的电场强度分布而在雪崩结的所有区域均匀地动作。
解决问题的手段
本发明的一形态的雪崩光电二极管包括：
第一导电型半导体层，形成于第一导电型的半导体基板内；
第一第二导电型半导体层，在俯视所述半导体基板时以隔开间隔包围所述第一导电型半导体层的方式形成在所述半导体基板内；第二第二导电型半导体层，以与所述第一导电型半导体层的底部的至少一部分相接的方式形成在所述半导体基板内的比所述第一导电型半导体层深的位置；以及
第三第二导电型半导体层，以与所述第二第二导电型半导体层的底部相接的方式形成在所述半导体基板内的比所述第二第二导电型半导体层深的位置；
由所述第一导电型半导体层与所述第二第二导电型半导体层形成雪崩结，
以使所述半导体基板与所述第一导电型半导体层电气分离的方式，将所述第一第二导电型半导体层与所述第三第二导电型半导体层连接。
发明效果
通过以上可知，根据本发明，能够实现如下的雪崩光电二极管，其能够避免边缘击穿或高浓度的雪崩结引起的隧穿模式(tunneling mode)的噪声产生，同时通过获得均匀的电场强度分布而能够在雪崩结的所有区域均匀地动作。
附图说明
图1是本发明的第一实施方式的雪崩光电二极管的剖视图。
图2A是现有的雪崩光电二极管的剖视图(模拟)。
图2B是现有的雪崩光电二极管的电场强度分布(模拟)。
图2C是现有的雪崩光电二极管的A-A部的电场强度分布(模拟)。
图3A是本发明的第一实施方式的雪崩光电二极管的剖视图(模拟)。
图3B是本发明的第一实施方式的雪崩光电二极管的电场强度分布(模拟)。
图3C是本发明的第一实施方式的雪崩光电二极管的B-B部的电场强度分布(模拟)。
图4是本发明的第二实施方式的雪崩光电二极管的剖视图。
图5是本发明的第三实施方式的雪崩光电二极管的剖视图。
图6是本发明的第四实施方式的雪崩光电二极管的剖视图。
图7是本发明的第五实施方式的雪崩光电二极管的剖视图。
图8是专利文献1记载的雪崩光电二极管的剖视图。
图9是说明现有的雪崩光电二极管的结构的剖视图。
图10是说明现有的雪崩光电二极管的结构的剖视图。
图11是说明现有的雪崩光电二极管的结构的剖视图。
具体实施方式
以下，通过图示的实施方式来对本发明的雪崩光电二极管进行详细说明。另外，以下的第一～第五实施方式中，将第一导电型设为P型，第二导电型设为N型。
〔第一实施方式〕
使用图1对本发明的第一实施方式的雪崩光电二极管进行具体说明。
图1示出本发明的第一实施方式的雪崩光电二极管的剖视图。该雪崩光电二极管例如在面方位(100)、电阻率10Ωcm左右的P型硅半导体基板1内形成成为雪崩结的P型扩散层的低浓度的P型扩散层2。该低浓度的P型扩散层2是利用离子注入法注入硼(11B+)而形成。例如，在下一3阶段的离子注入条件下进行硼(11B+)的注入。
[离子注入能量] [掺杂量]
200keV 2.5E+12cm-2
50keV 2.5E+12cm-2
35keV 1.0E+13cm-2
另外，所述掺杂量由浮点格式表达，该浮点格式是由符号E表示指数基数10，例如，1.0E+12表示1.0×1012。
所述硅半导体基板1是第一导电型的半导体基板的一例，低浓度的P型扩散层2是第一导电型半导体层的一例。
接下来，以在俯视所述硅半导体基板1时隔开间隔而包围低浓度的P型扩散层2的方式，在硅半导体基板1内形成成为阴极扩散层(N阱)的低浓度的N型扩散层3。所述间隔理想的是设定为约1.0～3.0μm左右。其原因在于，所述N型扩散层3虽被选择氧化膜STI(Shallow Trench Isolation：浅沟槽隔离)11分离，但STI一般来说包含缺陷，当来自所述P型扩散层2的空乏层与缺陷层接触时噪声特性劣化。该低浓度的N型扩散层3也利用离子注入法形成。例如，在下一2阶段的离子注入条件下进行磷(31P+)的注入。
[离子注入能量] [掺杂量]
440keV 1.5E+13cm-2
150keV 5.0E+12cm-2
所述低浓度的N型扩散层3是第一第二导电型半导体层的一例。
接下来，以在俯视所述硅半导体基板1时隔开间隔而包围低浓度的N型扩散层3的方式，在硅半导体基板1内形成成为P阱的低浓度的P型扩散层4。该低浓度的P型扩散层4通过离子注入法注入硼(11B+)而形成。
接下来，形成成为雪崩结的N型扩散层的高浓度的N型嵌埋扩散层5。例如，通过将以离子注入能量540keV、掺杂量6.0E+12cm-2离子注入磷(31P+)而形成N型嵌埋扩散层5。该例中，由所述低浓度的P型扩散层2及该N型嵌埋扩散层5形成雪崩结。因该P型扩散层2为阱扩散程度的低浓度，所以不会产生隧穿模式(tunneling mode)的噪声。
所述N型嵌埋扩散层5是以与低浓度的P型扩散层2(第一导电型半导体层)的底部相接的方式形成的第二第二导电型半导体层的一例。
接下来，在比N型嵌埋扩散层5深的位置且以与低浓度的N型扩散层3相连的方式，形成高浓度的N型嵌埋扩散层6。由此，能够将由低浓度的P型扩散层2形成的阳极部与P型半导体基板1电气分离。该N型嵌埋扩散层6例如通过在以离子注入能量1.5MeV、掺杂量6.0E+12cm-2离子注入磷(31P+)后，进行800℃～900℃的退火等热处理而形成。
所述N型嵌埋扩散层6是第三第二导电型半导体层的一例。
接下来，在硅半导体基板1的表面侧形成选择氧化膜STI(Shallow TrenchIsolation)11，该选择氧化膜STI11用于将阳极与阴极之间、阴极与硅半导体基板1之间、光电二极管间电气绝缘而进行元件分离。
接下来，在硅半导体基板1上形成栅极氧化膜12。而且，在所述栅极氧化膜12上，以覆盖低浓度的P型扩散层2与低浓度的N型扩散层3之间的方式形成栅极多晶硅9。
然后，以能够将阳极电极A欧姆连接的方式，在低浓度的P型扩散层2的上部形成高浓度的P型扩散层7。而且，以能够将基板电极S欧姆连接的方式，在低浓度的P型扩散层4的上部形成高浓度的P型扩散层20。而且，以能够将阴极电极C欧姆连接的方式，在低浓度的N型扩散层3的上部形成高浓度的N型扩散层8。此时，因低浓度的P型扩散层2与低浓度的N型扩散层3之间被栅极多晶硅9覆盖，所以既不扩散也不形成高浓度的P型扩散层7和N型扩散层8。因此，在低浓度的P型扩散层2与低浓度的N型扩散层3之间形成虚拟保护环(VirtualGuardring)10，成为能够防止边缘击穿的结构。
接下来，利用CVD(Chemical Vapor Deposition：化学的气相沉积)或CMP(Chemical Mechanical Polish：化学机械研磨)等形成成为场膜的硅氧化膜13，然后，在硅氧化膜13，由厚度500nm左右的AlCu形成用于形成阳极电极A或阴极电极C及基板电极S的接触孔或金属膜。在重复这几次后，形成钝化膜(未图示)，由此获得图1所示的雪崩光电二极管结构。另外，栅极多晶硅9与阳极电极A短路，并经由阳极电极A而连接到灭弧电阻。
本结构的雪崩光电二极管的特征在于，分别形成：形成雪崩结的N型嵌埋扩散层5，及成为阴极扩散层的N型嵌埋扩散层6，并且将N型嵌埋扩散层6形成得比N型嵌埋扩散层5深。
将现有的图11所示的雪崩光电二极管的结构的情况下的元件模拟结果示于图2A～图2C。图2A表示雪崩光电二极管的要部的剖面中的P型与N型的杂质浓度分布。而且，图2B二维地表示该雪崩光电二极管的剖面的电场强度分布。图2A、图2B中，横轴表示水平方向的长度[μm]，纵轴表示从基板平面算起的深度方向的长度[μm]。
而且，图2C表示图2B中的水平方向A-A部的电场强度。图2C中，横轴表示水平方向的长度[μm]，纵轴表示电场强度[V/cm]。
在该图2C中可知：刚好在N型嵌埋扩散层305与P型扩散层304的结内，在P型扩散层304的边缘附近存在电场强度增强的部分。
另一方面，将本发明的雪崩光电二极管的结构的元件模拟结果表示于图3A～图3C。图3A表示雪崩光电二极管的要部的剖面中的P型与N型的杂质浓度分布。而且，图3B二维地表示该雪崩光电二极管的剖面的电场强度分布。图3A、图3B中，横轴表示水平方向的长度[μm]，纵轴表示从基板平面算起的深度方向的长度[μm]。图3C表示图3B中的水平方向B-B部的电场强度。
本发明的第一实施方式的雪崩光电二极管中，如图3C所示可知，可避免边缘击穿或高浓度的雪崩结引起的隧穿模式(tunneling mode)的噪声，同时获得均匀的电场强度分布。
这是因为，现有的图11所示的雪崩光电二极管是形成雪崩结的N型嵌埋扩散层305直接从阴极电极C连接的结构，由高阴极电阻引起的电位下降量原样成为电场强度差(电场强度由电位差与距离决定，但距离不变，局部产生电位高的部位)。
与此相对，本发明的雪崩光电二极管的结构中，如图1所示，通过从阴极电极C分别形成N型嵌埋扩散层6及形成雪崩结的N型嵌埋扩散层5，由于来自阴极电极C的电位下降，电位在低浓度的P型扩散层2的边缘附近增高，但通过将N型嵌埋扩散层6形成在比N型嵌埋扩散层5深的位置，使N型嵌埋扩散层6远离电位低的阳极扩散层(P型扩散层2)而降低电场强度，使电场强度分布变得均匀。
另外，在本发明的雪崩光电二极管中，以相同的方式产生电位高的部位，但通过加深该电位高的部位的位置而拉开距离，以不增加电场强度。
本发明的第一实施方式中，虽通过磷(31P+)的540keV的离子注入形成N型嵌埋扩散层5，且通过磷(31P+)的1.5MeV的离子注入形成N型嵌埋扩散层6，但当形成N型嵌埋扩散层6时的离子注入能量接近形成N型嵌埋扩散层5时的离子注入能量时，加深所述电位高的部位而拉开距离的效果减小，从而电场强度增强。
因此，在用磷(31P+)以540keV的离子注入能量形成N型嵌埋扩散层5的情况下，用磷(31P+)形成N型嵌埋扩散层6时的离子注入能量优选至少为1MeV以上。
而且，相反地如果形成N型嵌埋扩散层6时的离子注入能量过高，则低浓度的P型扩散层2与P型半导体基板1的电气分离不充分，因而优选设为3MeV以下。
所述本发明的第一实施方式中，对由低浓度的P型扩散层2、高浓度的N型嵌埋扩散层5及高浓度的N型嵌埋扩散层6构成的雪崩光电二极管结构进行了说明，当然，即使极性相反也可获得相同的结果。然而，不言而喻，因硼(11B+)与磷(31P+)中由离子注入能量引起的入射深度不同，所以离子注入能量或掺杂量的最优化是必要的。
〔第二实施方式〕
使用图4对本发明的第二实施方式的雪崩光电二极管进行说明。基本构成与第一实施方式相同。该第二实施方式的雪崩光电二极管具有除N型嵌埋扩散层25外与第一实施方式的雪崩光电二极管相同的构成。
该第二实施方式的雪崩光电二极管中，在俯视基板时，形成雪崩结的N型嵌埋扩散层25形成得比低浓度的P型扩散层2的底部小。
如第一实施方式那样，即使形成雪崩结的N型嵌埋扩散层5形成得比低浓度的P型扩散层2大，只要不与N型扩散层3实质连接，则电位在该状态下不会增高，因而基本上已述的效果保持不变。然而，在与低浓度的P型扩散层2相同尺寸的N型嵌埋扩散层接合而形成雪崩结的构成的情况下，电场强度分布在边缘部处增高了相当于在扩散边缘处曲率增高的量，从而担心发生边缘击穿。
因此，如本发明的第三实施方式的雪崩光电二极管那样，通过使N型嵌埋扩散层25在俯视基板时形成得比低浓度的P型扩散层2的底部小，能够消除所述担心，能够获得更完整构成的雪崩光电二极管。
当然，不言而喻，该第二实施方式的雪崩光电二极管与第一实施方式的雪崩光电二极管同样地，即使极性相反也可获得相同的结果。
〔第三实施方式〕
使用图5对本发明的第三实施方式的雪崩光电二极管进行说明。基本构成与第一实施方式相同。与第一实施方式的雪崩光电二极管不同的是，在成为阴极扩散层的N型扩散层3与N型嵌埋扩散层6之间也形成有高浓度的N型嵌埋扩散层35。该N型嵌埋扩散层35是第四第二导电型半导体层的一例。
如第一实施方式的最后所述那样，当形成N型嵌埋扩散层6时的离子注入能量高且形成在深的位置时，N型扩散层3与N型嵌埋扩散层6的接触浓度降低，低浓度的P型扩散层2与P型半导体基板1的分离耐性不充分，除产生泄漏外，阴极电阻也增高，因而产生无法高效地将施加到阴极电极C的电压施加到雪崩结的问题。
由于雪崩光电二极管是通过施加耐压以上的电压而动作的元件，所以必须施加至少10～20V左右的高电压，由于这些电压通常在IC的内部电路中产生，所以将所施加的电压高效地施加到雪崩结会导致引起更高性能的雪崩光电二极管特性。一般来说，施加的电压越大于耐压，显示出雪崩光电二极管的重要特性之一即光子检测效率的PDE(PhotonDetection Efficiency：光子检测效率)越高，因而能够提供更高灵敏度的元件。
因此，本发明的第三实施方式的雪崩光电二极管的构成中，通过将N型嵌埋扩散层35形成在N型扩散层3与N型嵌埋扩散层6之间，能够不增加成本或步骤地解决所述课题。
当然，不言而喻，该第三实施方式的雪崩光电二极管与第一实施方式同样地，即使极性相反也可获得相同的结果。
〔第四实施方式〕
使用图6对本发明的第四实施方式的雪崩光电二极管进行说明。基本上，视作本发明的第二实施方式与第三实施方式的组合。
通过将形成雪崩结的N型嵌埋扩散层25在俯视基板时形成得比低浓度的P型扩散层2的底部小，曲率在扩散边缘处增高，电场强度分布在边缘部处增高，因而能够防止发生边缘击穿。
当然，不言而喻，该第四实施方式的雪崩光电二极管与已述的第一～第三实施方式同样地，即使极性相反也可获得相同的结果。
〔第五实施方式〕
使用图7对本发明的第五实施方式的雪崩光电二极管进行说明。图7表示本发明的第五实施方式的雪崩光电二极管的剖视图，该第五实施方式的雪崩光电二极管成为如下构成，即，除形成在成为阴极扩散层的N型扩散层3与N型嵌埋扩散层6之间的N型嵌埋扩散层55外，与第四实施方式的雪崩光电二极管相同。
基本上，是除本发明的第四实施方式外还能够减少STI(Shallow TrenchIsolation)部的缺陷造成的影响的结构。一般来说，微细加工中采用STI作为微细扩散分离。然而，关于STI，是对Si进行蚀刻并利用氧化膜进行嵌入，因而不可避免地包含缺陷。
该第五实施方式的雪崩光电二极管中，将成为阴极扩散层的N型扩散层3与N型嵌埋扩散层6之间的高浓度的N型嵌埋扩散层55，以朝向浓度低于选择氧化膜STI11的P型扩散层2(第一导电型半导体层)侧也就是光接收区域侧延伸的方式形成。该N型嵌埋扩散层55是第四第二导电型半导体层的一例。
这样，能够获得如下的雪崩光电二极管结构，即，因N型嵌埋扩散层55的爬升而不在选择氧化膜STI11形成PN结，由此成为不受选择氧化膜STI11造成的缺陷的影响的结构。
一般来说，当通过离子注入形成扩散层时，成为在与注入能量相应的深度具有峰值的浓度分布，通过热处理以所述峰值位置为中心向浅侧、深侧扩散并扩展，将向浅侧扩展称作“爬升”。此处，当在选择氧化膜STI的外侧处具有N型嵌埋扩散层时，即使爬升，也会在上侧因STI而停止，而成为P型扩散层与N型扩散层跨越(由PN结形成)STI的形状。本来，PN结跨越(横切)包含缺陷的STI会成为泄漏发生的主要原因，因而不是优选的。因此，通过如所述第五实施方式那样将N型扩散层形成到比STI靠内侧处为止，成为由N型扩散层的“爬升”部分覆盖STI的形状，使得STI存在于N型扩散层中，因而能够防止泄漏发生，进而能够防止噪声特性的劣化。
当然，不言而喻，该第五实施方式的雪崩光电二极管与已述的第一～第四实施方式同样地，即使极性相反也可获得相同的结果。
如以上那样，本发明的雪崩光电二极管中，能够避免边缘击穿、高浓度的雪崩结引起的隧穿模式(tunneling mode)，同时获得均匀的电场强度分布。而且，同时，通过在阴极N阱扩散层之下也形成N型嵌埋扩散层，能够不增加成本或步骤地避免阴极电阻的增大，能够以较小的损耗将施加到阴极电极C的电压向雪崩结施加，因而能够获得雪崩检测概率进一步增加的高性能的雪崩光电二极管。
另外，所述第一～第五实施方式中，第一导电型设为P型、第二导电型设为N型是代表性例子，并且即使在导电型相反的情况下也能够构成元件。
而且，所述第一～第五实施方式中，已对使用硅半导体基板1作为第一导电型的半导体基板的雪崩光电二极管进行了说明，但第一导电型的半导体基板不限于此，也可使用由InP等其他材料构成的基板。
已对本发明的具体实施方式进行了说明，但本发明并不限定于所述实施方式，能够在本发明的范围内进行各种变更而实施。例如，所述第一～第五实施方式中记载的内容适当组合而成的内容也可作为本发明的一实施方式。
如果总结本发明及实施方式，则为如下所示。
本发明的一形态的雪崩光电二极管的特征在于，包括：
第一导电型半导体层2，形成在第一导电型的半导体基板1内；第一第二导电型半导体层3，以在俯视所述半导体基板1时隔开间隔围绕所述第一导电型半导体层2的方式，形成于所述半导体基板1内；
第二第二导电型半导体层5、25，以与所述第一导电型半导体层2的底部的至少一部分相接的方式形成在所述半导体基板1内的比所述第一导电型半导体层2深的位置；以及
第三第二导电型半导体层6，以与所述第二第二导电型半导体层5、25的底部相接的方式形成在所述半导体基板1内的比所述第二第二导电型半导体层5、25深的位置；
由所述第一导电型半导体层2与所述第二第二导电型半导体层5、25形成雪崩结；
以所述半导体基板1与所述第一导电型半导体层2电气分离的方式，将所述第一第二导电型半导体层3与所述第三第二导电型半导体层6连接。
根据所述构成，例如在将第一导电型设为P型、第二导电型设为N型的情况下，通过分别形成阴极侧的第三第二导电型半导体层6、形成雪崩结的第二第二导电型半导体层5、25，即使因来自阴极侧的电位下降，电位在阳极侧的第一导电型半导体层2的边缘附近增高，通过将第三第二导电型半导体层6形成在比第二第二导电型半导体层5、25深的位置，而使第三第二导电型半导体层6远离第一导电型半导体层2以降低电场强度，从而电场强度分布变得均匀。
而且，以半导体基板1与第一导电型半导体层2电气分离的方式，将第一第二导电型半导体层3与第三第二导电型半导体层6连接，由此第一导电型半导体层2与第一第二导电型半导体层3之间形成虚拟保护环(Virtual Guard ring)，从而能够防止边缘击穿。
而且，通过将与所述第二第二导电型半导体层5、25形成雪崩结的第一导电型半导体层2设为低浓度，能够避免隧穿模式(tunneling mode)的噪声。
因此，能够避免边缘击穿或隧穿模式(tunneling mode)的噪声，同时获得均匀的电场强度分布，由此能够在雪崩结的整个区域均匀地动作。
而且，一实施方式的雪崩光电二极管中，
所述第二第二导电型半导体层25在俯视所述半导体基板1时尺寸小于所述第一导电型半导体层2的底部。
根据所述实施方式，在俯视半导体基板1时，通过将第二第二导电型半导体层25的尺寸设得小于第一导电型半导体层2的底部，电场强度分布在边缘部不会增高，因而能够更确实地避免边缘击穿。
而且，一实施方式的雪崩光电二极管中，
包括第四第二导电型半导体层35、55，其以与所述第一第二导电型半导体层3的底部的至少一部分相接的方式，形成在所述第一第二导电型半导体层3与所述第三第二导电型半导体层6之间，利用所述第四第二导电型半导体层35、55，将所述第一第二导电型半导体层3与所述第三第二导电型半导体层6电气连接。
根据所述实施方式，能够利用第四第二导电型半导体层35、55来降低第一第二导电型半导体层3与第三第二导电型半导体层6间的电阻，并对雪崩结提供均匀的电位，所述第四第二导电型半导体层35、55以与第一第二导电型半导体层3的底部的至少一部分相接的方式形成在第一第二导电型半导体层3与第三第二导电型半导体层6之间，并将第一第二导电型半导体层3与第三第二导电型半导体层6电气连接。
而且，一实施方式的雪崩光电二极管中，
具有氧化膜11，所述氧化膜11以使所述第一导电型半导体层2与所述第一第二导电型半导体层3分离的方式形成；
所述第四第二导电型半导体层55比所述氧化膜11更朝向所述第一导电型半导体层2侧延伸。
根据所述实施方式，比起以将第一导电型半导体层2与第一第二导电型半导体层3分离的方式形成的氧化膜11，第四第二导电型半导体层55更朝向第一导电型半导体层2侧延伸，由此，因第四第二导电型半导体层55的爬升而不会在氧化膜11形成PN结，从而能够实现不受由氧化膜11引起的缺陷的影响的结构。
附图标记说明
1 硅半导体基板(第一导电型的半导体基板)
2 低浓度的P型扩散层(第一导电型半导体层)
3 低浓度的N型扩散层(第一第二导电型半导体层)
4 低浓度的P型扩散层
5、25 N型嵌埋扩散层(第二第二导电型半导体层)
6 N型嵌埋扩散层(第三第二导电型半导体层)
7 高浓度的P型扩散层
8 高浓度的N型扩散层
9 栅极多晶硅
10 虚拟保护环
11 选择氧化膜STI(氧化膜)
12 栅极氧化膜
13 硅氧化膜
A 阳极电极
C 阴极电极
S 基板电极
35、55 N型嵌埋扩散层(第四第二导电型半导体层)
Claims (4)
1.一种雪崩光电二极管，其特征在于，包括：
第一导电型半导体层(2)，其形成于第一导电型的半导体基板(1)内；
第一第二导电型半导体层(3)，其在俯视所述半导体基板(1)时以隔开间隔包围所述第一导电型半导体层(2)的方式形成在所述半导体基板(1)内；
第二第二导电型半导体层(5、25)，其以与所述第一导电型半导体层(2)的底部的至少一部分相接的方式形成在所述半导体基板(1)内的比所述第一导电型半导体层(2)深的位置；以及
第三第二导电型半导体层(6)，其以与所述第二第二导电型半导体层(5、25)的底部相接的方式形成在所述半导体基板(1)内的比所述第二第二导电型半导体层(5、25)深的位置；
由所述第一导电型半导体层(2)与所述第二第二导电型半导体层(5、25)形成雪崩结，
以使所述半导体基板(1)与所述第一导电型半导体层(2)电气分离的方式，将所述第一第二导电型半导体层(3)与所述第三第二导电型半导体层(6)连接。
2.根据权利要求1所述的雪崩光电二极管，其特征在于，
在俯视所述半导体基板(1)时，所述第二第二导电型半导体层(25)的尺寸小于所述第一导电型半导体层(2)的底部。
3.根据权利要求1或2所述的雪崩光电二极管，其特征在于，
包括第四第二导电型半导体层(35、55)，其以与所述第一第二导电型半导体层(3)的底部的至少一部分相接的方式形成在所述第一第二导电型半导体层(3)与所述第三第二导电型半导体层(6)之间；
利用所述第四第二导电型半导体层(35、55)，将所述第一第二导电型半导体层(3)与所述第三第二导电型半导体层(6)电气连接。
4.根据权利要求3所述的雪崩光电二极管，其特征在于，
具有氧化膜(11)，所述氧化膜(11)以使所述第一导电型半导体层(2)与所述第一第二导电型半导体层(3)分离的方式形成；
所述第四第二导电型半导体层(55)比所述氧化膜(11)更朝向所述第一导电型半导体层(2)侧延伸。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016192074A JP2019207898A (ja) | 2016-09-29 | 2016-09-29 | アバランシェフォトダイオード |
| JP2016-192074 | 2016-09-29 | ||
| PCT/JP2017/021652 WO2018061334A1 (ja) | 2016-09-29 | 2017-06-12 | アバランシェフォトダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109804472A true CN109804472A (zh) | 2019-05-24 |
| CN109804472B CN109804472B (zh) | 2022-07-05 |
Family
ID=61762601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780060588.1A Active CN109804472B (zh) | 2016-09-29 | 2017-06-12 | 雪崩光电二极管 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10847668B2 (zh) |
| JP (1) | JP2019207898A (zh) |
| CN (1) | CN109804472B (zh) |
| WO (1) | WO2018061334A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110265489A (zh) * | 2019-06-28 | 2019-09-20 | 湖南师范大学 | 具有环栅保护环的单光子雪崩光电二极管及其制作方法 |
| CN110416335A (zh) * | 2019-08-05 | 2019-11-05 | 南京邮电大学 | 硅基近红外单光子雪崩二极管探测器及其制作方法 |
| CN111769126A (zh) * | 2020-06-16 | 2020-10-13 | Oppo广东移动通信有限公司 | 感光像素模块、图像传感器及电子设备 |
| CN112466895A (zh) * | 2019-09-06 | 2021-03-09 | 世界先进积体电路股份有限公司 | 光学感测器及其形成方法 |
| CN111769126B (zh) * | 2020-06-16 | 2024-06-07 | Oppo广东移动通信有限公司 | 感光像素模块、图像传感器及电子设备 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7129199B2 (ja) * | 2018-04-11 | 2022-09-01 | キヤノン株式会社 | 光検出装置、光検出システム及び移動体 |
| TWI795562B (zh) | 2018-05-07 | 2023-03-11 | 美商光程研創股份有限公司 | 雪崩式之光電晶體 |
| CN109638092A (zh) * | 2018-11-15 | 2019-04-16 | 天津大学 | 基于标准cmos工艺的高探测效率低暗计数的spad |
| JP2020150001A (ja) * | 2019-03-11 | 2020-09-17 | 株式会社リコー | 受光回路、受光素子及びａｐｄアレイ装置 |
| EP3742476A1 (en) * | 2019-05-20 | 2020-11-25 | Infineon Technologies AG | Method of implanting an implant species into a substrate at different depths |
| JP2021052130A (ja) * | 2019-09-26 | 2021-04-01 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及びその製造方法、並びに電子機器 |
| US11217708B2 (en) * | 2020-06-02 | 2022-01-04 | Vanguard International Semiconductor Corporation | Optical sensor and method for forming the same |
| CN115084306A (zh) * | 2021-03-11 | 2022-09-20 | 西安电子科技大学 | 一种集成化硅基宽光谱单光子雪崩二极管及制作方法 |
| GB2612715B (en) * | 2021-05-10 | 2024-01-10 | X Fab Global Services Gmbh | Improved Semiconductor Light Sensor |
| GB2612714B (en) * | 2021-05-10 | 2024-01-10 | X Fab Global Services Gmbh | Improved Semiconductor Light Sensor |
| GB2609183B (en) * | 2021-05-10 | 2023-05-24 | X Fab Global Services Gmbh | Improved semiconducter light sensor |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6392282B1 (en) * | 1998-01-30 | 2002-05-21 | Hamamatsu Photonics K.K. | BiCMOS-integrated photodetecting semiconductor device having an avalanche photodiode |
| JP2004031707A (ja) * | 2002-06-26 | 2004-01-29 | Ntt Electornics Corp | アバランシ・フォトダイオード |
| CN1744297A (zh) * | 2004-08-30 | 2006-03-08 | 三菱电机株式会社 | 半导体装置 |
| US20100245809A1 (en) * | 2007-03-15 | 2010-09-30 | Johns Hopkins University | Deep submicron and nano cmos single photon photodetector pixel with event based circuits for readout data-rate reduction communication system |
| US20160218236A1 (en) * | 2015-01-27 | 2016-07-28 | Voxtel, Inc. | Clamped Avalanche Photodiode |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07169991A (ja) | 1993-12-13 | 1995-07-04 | Nikon Corp | アバランシェフォトダイオード |
| JP3512937B2 (ja) * | 1996-02-26 | 2004-03-31 | 浜松ホトニクス株式会社 | 半導体装置 |
| JPH10233525A (ja) * | 1997-02-19 | 1998-09-02 | Hamamatsu Photonics Kk | アバランシェフォトダイオード |
| US9728667B1 (en) * | 2011-10-21 | 2017-08-08 | Radiation Monitoring Devices, Inc. | Solid state photomultiplier using buried P-N junction |
| FR2984610A1 (fr) * | 2011-12-16 | 2013-06-21 | St Microelectronics Grenoble 2 | Montage de photodiode a avalanche pour la detection de photons uniques |
| GB201300334D0 (en) * | 2013-01-09 | 2013-02-20 | St Microelectronics Ltd | Sensor circuit |
| EP3182158B1 (en) * | 2015-12-18 | 2021-11-24 | STMicroelectronics (Research & Development) Limited | Ranging apparatus |
| US10103285B1 (en) * | 2017-04-13 | 2018-10-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and method of manufacturing the same |
-
2016
- 2016-09-29 JP JP2016192074A patent/JP2019207898A/ja active Pending
-
2017
- 2017-06-12 US US16/338,321 patent/US10847668B2/en active Active
- 2017-06-12 CN CN201780060588.1A patent/CN109804472B/zh active Active
- 2017-06-12 WO PCT/JP2017/021652 patent/WO2018061334A1/ja active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6392282B1 (en) * | 1998-01-30 | 2002-05-21 | Hamamatsu Photonics K.K. | BiCMOS-integrated photodetecting semiconductor device having an avalanche photodiode |
| JP2004031707A (ja) * | 2002-06-26 | 2004-01-29 | Ntt Electornics Corp | アバランシ・フォトダイオード |
| CN1744297A (zh) * | 2004-08-30 | 2006-03-08 | 三菱电机株式会社 | 半导体装置 |
| US20100245809A1 (en) * | 2007-03-15 | 2010-09-30 | Johns Hopkins University | Deep submicron and nano cmos single photon photodetector pixel with event based circuits for readout data-rate reduction communication system |
| US20160218236A1 (en) * | 2015-01-27 | 2016-07-28 | Voxtel, Inc. | Clamped Avalanche Photodiode |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110265489A (zh) * | 2019-06-28 | 2019-09-20 | 湖南师范大学 | 具有环栅保护环的单光子雪崩光电二极管及其制作方法 |
| CN110416335A (zh) * | 2019-08-05 | 2019-11-05 | 南京邮电大学 | 硅基近红外单光子雪崩二极管探测器及其制作方法 |
| CN112466895A (zh) * | 2019-09-06 | 2021-03-09 | 世界先进积体电路股份有限公司 | 光学感测器及其形成方法 |
| CN111769126A (zh) * | 2020-06-16 | 2020-10-13 | Oppo广东移动通信有限公司 | 感光像素模块、图像传感器及电子设备 |
| CN111769126B (zh) * | 2020-06-16 | 2024-06-07 | Oppo广东移动通信有限公司 | 感光像素模块、图像传感器及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019207898A (ja) | 2019-12-05 |
| US20200028019A1 (en) | 2020-01-23 |
| WO2018061334A1 (ja) | 2018-04-05 |
| CN109804472B (zh) | 2022-07-05 |
| US10847668B2 (en) | 2020-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109804472A (zh) | 雪崩光电二极管 | |
| US9780247B2 (en) | SPAD-type photodiode | |
| JP6090060B2 (ja) | シングルフォトンアバランシェダイオード | |
| CN104218077B (zh) | Esd晶体管 | |
| CN108039390A (zh) | 非接触式保护环单光子雪崩二极管及制备方法 | |
| JP2017005276A (ja) | シングルフォトンアバランシェダイオード | |
| JP2008527702A (ja) | 半導体フォトダイオードおよび製造の方法 | |
| CN105575982A (zh) | 固体摄像元件 | |
| JP2015177191A (ja) | Ｃｍｏｓイメージセンサ | |
| CN113299786B (zh) | 半导体器件及其制造方法 | |
| CN111628034B (zh) | 光电探测装置的制造方法 | |
| JP2007287985A (ja) | 半導体装置 | |
| JP2006339527A (ja) | 半導体装置およびその製造方法 | |
| US20190036012A1 (en) | Well-Based Vertical Hall Element With Enhanced Magnetic Sensitivity | |
| JP6975110B2 (ja) | 光検出素子、光検出システム、ライダー装置及び車 | |
| US8482092B2 (en) | Silicon photomultiplier and method for fabricating the same | |
| US9768340B2 (en) | Photodiode with a dark current suppression junction | |
| JP7370323B2 (ja) | 電離放射線及び電離粒子の集積センサ | |
| CN113540072B (zh) | 静电放电保护装置和形成静电放电保护装置的方法 | |
| CN111628033B (zh) | 光电探测装置的制造方法 | |
| JP5364668B2 (ja) | 赤外線撮像装置 | |
| KR101330270B1 (ko) | 소비전력 및 암전류가 감소된 실리콘 광전자 증배관 | |
| KR101834049B1 (ko) | 나노와이어를 이용한 이미지 센서 및 그의 제조방법 | |
| JP7199013B2 (ja) | 光検出器 | |
| Savuskan et al. | Single photon avalanche diode collection efficiency enhancement via peripheral well-controlled field |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |