CN113540072B - 静电放电保护装置和形成静电放电保护装置的方法 - Google Patents

静电放电保护装置和形成静电放电保护装置的方法 Download PDF

Info

Publication number
CN113540072B
CN113540072B CN202110295454.6A CN202110295454A CN113540072B CN 113540072 B CN113540072 B CN 113540072B CN 202110295454 A CN202110295454 A CN 202110295454A CN 113540072 B CN113540072 B CN 113540072B
Authority
CN
China
Prior art keywords
region
protection device
conductive
terminal
esd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110295454.6A
Other languages
English (en)
Other versions
CN113540072A (zh
Inventor
曾杰
R·库马尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Globalfoundries Semiconductor Pte Ltd
Original Assignee
Globalfoundries Semiconductor Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Semiconductor Pte Ltd filed Critical Globalfoundries Semiconductor Pte Ltd
Publication of CN113540072A publication Critical patent/CN113540072A/zh
Application granted granted Critical
Publication of CN113540072B publication Critical patent/CN113540072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Abstract

本申请涉及静电放电保护装置和形成静电放电保护装置的方法，提供一种静电放电(ESD)保护装置，包括具有设置于其中的导电区域的基板，设置在导电区域内的第一终端区域和第二终端区域，以及场分布结构。所述场分布结构可包括设置在位于第一终端区域和第二终端区域之间的导电区域内的中间区域，设置在中间区域上方的隔离元件，设置在隔离元件上方的第一导电板和第二导电板。第一导电板可电性连接第一终端区域，而第二导电板可电性连接第二终端区域。

Description

静电放电保护装置和形成静电放电保护装置的方法
技术领域
本发明通常涉及静电放电(electrostatic discharge；ESD)保护装置以及形成ESD保护装置的方法。
背景技术
ESD保护装置通常用于保护电气装置免受ESD事件的损坏。图1A示出了示例性现有技术的ESD保护装置100的简化截面图。如图1A所示，现有技术ESD保护装置100包括p型基板102和设置在p型基板102内的深n阱104。集电极区域106和发射极/基极区域108设置在深n阱104内。集电极区域106包括高压p阱1061、高压p阱1061内的p阱1062和p阱1062内的p型接触件1063。发射极/基极区域108包括n阱1081，以及n阱1081内的p型接触件1082和n型接触件1083。p型接触件1082和n型接触件1083通过二者之间的隔离结构110彼此电性隔离。在现有技术的ESD保护装置100的相对两侧还提供进一步的隔离结构112、114。集电极区域106电性连接到端点116，发射极/基极区域108电性连接到端点118。
在使用中，现有技术的ESD保护装置100通过端点116、118连接到电气装置的一对端子。图1B示出了现有技术的ESD保护装置100的等效电路，图1C示出了使用中的装置100的电流-电压图。如图1B和1C所示，当端点116、118之间的电压偏置在正方向上时，装置100作为晶体管工作。当此正电压偏置超过ESD保护装置100的触发电压VT时(由于电气装置内的ESD事件)，ESD保护装置100导通，并传导电流离开电气装置。这有助于防止电气装置被ESD事件引起的过大电流造成损坏。通过ESD保护装置100传导的电流可被称为放电电流或ESD电流。ESD保护装置100通常被设计为具有略低于电气装置在被破坏之前能够承受的最大电压的触发电压(或称之为电气装置的击穿电压(breakdown voltage))。
另一方面，如图1B和1C所示，当端点116、118之间的电压偏置在负方向上时，现有技术的ESD保护装置100的行为类似于二极管。换句话说，装置100为无法支持双极性偏置的单向装置(uni-directional device)。为了克服此问题，一对装置100可以如图1D所示的以背靠背堆叠配置方式电性连接。然而，此种结构倾向于具有高硅足迹(high siliconfootprint)和高导通电阻。此外，现有技术的ESD保护装置，例如装置100，也容易遭受诸如低故障电流和高导通电阻之类的问题。
发明内容
根据各种非限制性实施例，提供一种ESD保护装置，包括：具有设置在其中的导电区域的基板；设置在所述导电区域内的第一终端区域和第二终端区域；以及场分布结构，包括：设置在位于所述第一终端区域和所述第二终端区域之间的所述导电区域内的中间区域；设置在所述中间区域上方的隔离元件；以及设置在所述隔离元件上方的第一导电板和第二导电板。所述第一导电板可电性连接所述第一终端区域，所述第二导电板可电性连接所述第二导电板。
根据各种非限制性实施例，提供一种形成ESD保护装置的方法。所述方法可包括提供基板；于所述基板内形成导电区域；于所述导电区域内形成第一终端区域和第二终端区域；形成场分布结构，包括：位于所述第一终端区域和所述第二终端区域之间的所述导电区域内的中间区域；位于所述中间区域上方的隔离元件；位于所述隔离元件上方的第一导电板和第二导电板。所述方法可进一步包括在所述第一导电板和所述第一终端区域之间形成电性连接；在所述第二导电板和所述第二终端区域之间形成电性连接。
附图说明
在附图中，类似的参考字符通常指的是贯穿不同视图的相同部分。此外，附图不必按比例绘制，而是通常将重点放在说明本发明的原理上。为了示例的目的，现在将仅参考以下附图来说明本发明的非限制性实施例，其中：
图1A示出了示例性现有技术的ESD保护装置的简化截面图，图1B示出了图1A的现有技术装置的等效电路，图1C示出了图1A的现有技术装置的电流-电压图，图1D示出了包括一对如图1A所示的现有技术装置的结构；
图2A示出了根据各种非限制性实施例的ESD保护装置的简化截面图，图2B示出了图2A的ESD保护装置的等效电路；
图3示出了使用中的图2A的ESD保护装置；
图4示出了示出形成图2A的ESD保护装置的方法的流程图；
图5显示了图2A的ESD保护装置的模拟直流(DC)电流-电压(I-V)曲线；
图6示出了图2A的ESD保护装置的模拟电场图；
图7显示了图2A的ESD保护装置和现有技术的单向ESD保护装置的模拟传输线脉冲(TLP)电流-电压(I-V)曲线；
图8示出了图2A的ESD保护装置的模拟电流密度图；
图9示出了根据非限制性替换实施例的ESD保护装置的简化横截面图；
图10示出了根据非限制性替换实施例的ESD保护装置的简化横截面图；以及
图11示出了根据非限制性替换实施例的ESD保护装置的简化横截面图。
具体实施方式
本申请各实施例通常涉及半导体装置。更具体地，一些实施例涉及ESD保护装置。例如，ESD保护装置可并入可用于各种类型产品的集成电路(IC)，例如但不限于消费电子产品。
下面参考附图中所示的非限制性实施例更全面地解释本发明的各个方面及其某些特征、优点和细节。其中，省略了对于公知材料、制造工具、处理技术等的描述，以便不必要地使本发明在细节上模糊不清。然而，应当理解，在指示本发明的各个方面的同时，详细描述和具体实施例仅作为说明而给出，而非作为限制。根据本发明，在基本发明构思的精神和/或范围内的各种替换、修改、添加和/或设置对于本领域技术人员而言将是显而易见的。
在本说明书和权利要求书中使用的近似语言可用于修改任何可允许变化的定量表示，而不会导致与其相关的基本功能的变化。因此，由一个或多个术语(例如“近似”、“大约”)修改的值不限于指定的精确值。在某些情况下，近似语言可能对应于测量值的仪器精度。此外，方向被一个或多个术语修改，例如“基本上”意味着所述方向将在半导体行业的正常公差范围内应用。例如，“大致平行”是指在半导体工业的正常公差范围内大致沿同一方向延伸，“大致垂直”是指在90度角上加上或减去半导体工业的正常公差。
本文中使用的术语仅用于描述特定实施例，并不旨在限制本发明。如本文所使用的，除非上下文另有明确指示，否则单数形式“一”、“一个”和“所述”也意在包括复数形式。应进一步理解，术语“包括”(以及任何形式的包括)、“具有”(以及任何形式的拥有)、“包含”(以及任何形式的包含)和“含有”(以及任何形式的含有)均为开放式连接动词。因此，“包括”、“具有”、“包含”或“含有”一个或多个步骤或元件的方法或装置拥有所述一个或多个步骤或元件，但不限于仅拥有所述一个或多个步骤或元件。同样地，“包括”、“具有”、“包含”或“含有”一个或多个特征的装置的方法或元件的步骤具有该一个或多个特征，但不限于仅具有所述一个或多个特征。此外，以特定方式配置的装置或结构至少以所述方式配置，但也可以以未列出的方式配置。
如本文所使用的，术语“连接”当用于指两个物理元件时，是指两个物理元件之间的直接连接。然而，术语“耦接”可意指直接连接或通过一个或多个中间元件的连接。
如本文所使用的，术语“可以”和“可以是”表示在一系列情况下发生的可能性；对特定性质、特征或功能的占有；和/或通过表达与限定动词相关的一种或多种能力、性能或可能性来限定另一动词。因此，使用“可以”和“可以是”表示修改后的术语显然是适当的、有能力的或适合于指定的能力、功能或用法，同时考虑到在某些情况下修改后的术语有时可能是不适当的、没有能力的或不适合的。例如，在某些情况下，事件或能力是可以预期的，而在其他情况下，事件或能力是不可能发生的，这一区域别由术语“可以”和“可以是”来体现。
图2A示出了根据各种非限制性实施例的ESD保护装置200的简化截面图。如图2A所示，ESD保护装置200可以围绕中心轴A-A对称。
ESD保护装置200可包括基板202。基板202可以包括半导体材料，并且例如可以是绝缘体上半导体基板。半导体材料可包括诸如(但不限于)硅(Si)、锗(Ge)、碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)或其组合的材料。另外，基板202可包括设置于其中的导电区域204。导电区域204可包括可以是外延层的高压阱。
ESD保护装置200可以包括设置在导电区域204内的第一终端区域206和第二终端区域208。因此，每个终端区域206、208可以通过导电区域204的一部分与基板202电性隔离。第一终端区域206和第二终端区域208中的每一个可以包括漂移部分2061、2081，设置在漂移部分2061、2081内的阱部分2062、2082以及设置在阱部分2062、2082内的接触部分2063、2083。漂移部分2061、2081可以是高压阱。如图2A所示，第一终端区域206和第二终端区域208可以设置在基板202的各个角。对于每个终端区域206、208，阱部分2062、2082和接触部分2063、2083可与设置终端区域206、208的角对齐。在图2A中，接触部分2063、2083被描绘为与漂移部分2061、2081相邻，但是，接触部分2063、2083可以替代地通过阱部分2062、2082的一部分与漂移部分2061、2081隔开。
尽管在图2A中未示出，但是ESD保护装置200还可以包括设置在第一终端区域206和第二终端区域208中的每一个内的可选隔离构件。具体地，各隔离构件可以设置在各终端区域206、208的接触部分2063、2083内，并且可以延伸到阱部分2062、2082中。此外，各隔离构件可与设置相应的终端区域206、208的角对准。各隔离构件可包括隔离材料，例如但不限于间隙填充氧化物、氮化物或其组合。例如，各隔离构件可以是浅沟槽隔离(shallowtrench isolation；STI)结构。
参照图2A，ESD保护装置200还可以包括部分地设置在导电区域204内以及第一终端区域和第二终端区域206、208之间的场分布结构(field distribution structure)210。场分布结构210可以包括减小的表面场(RESURF)结构。
场分布结构210可包括设置在第一终端区域206和第二终端区域208之间的导电区域204内的中间区域212。特别地，中间区域212可以完全设置在导电区域204内。中间区域212可以与第一终端区域206和第二终端区域208中的每一个分离，其中导电区域204的一部分设置在中间区域212和第一终端区域206之间，导电区域204的另一部分设置在中间区域212和第二终端区域208之间。如图2A所示，中间区域212可以与第一终端区域206和第二终端区域208横向隔开。具体地，可以在中间区域212和第一终端区域206之间设置第一横向间隔2501，并且可以在中间区域212和第二终端区域208之间设置第二横向间隔2502。第一横向间隔2501的长度和第二横向间隔2502的长度可以大致相等。然而，替代地，第一横向间隔和第二横向间隔2501、2502的长度也可以不同。各横向间隔2501、2502的长度可在约0.5um到约2um之间。在一些特定的非限制性实施例中，第一横向间隔2501的长度和第二横向间隔2502的长度中的至少一个可以大于或等于1.6um。在图2A中，中间区域212被描绘为具有与第一终端区域和第二终端区域206、208相同的进入导电区域204的深度。然而，中间区域212可以具有与第一终端区域和第二终端区域206、208不同的深度。
如图2A所示，中间区域212可以包括埋置层2121和设置在埋置层2121上方的漂移区域2122。埋置层2121可具有第一侧2121a以及相对于所述第一侧2121a的第二侧2121b，并且漂移区域2122可具有第一侧2122a和相对于所述第一侧2122a的第二侧2122b。埋置层2121的第一侧2121a和漂移区域2122的第一侧2122a可垂直对齐，埋置层2121的第二侧2121b和漂移区域2122的第二侧2122b也可以垂直对齐。换言之，埋置层2121和漂移区域2122可以沿横向具有相等的长度L2121,L2122。然而，在一些非限制性替代实施例中，这些长度L2121,L2122可以不同，只要埋置层2121通过导电区域204与每个终端区域206、208分离。漂移区域2122的长度L2122可被配置为实现ESD保护装置200的较低导通电阻，同时保持装置200具有承受高击穿电压的能力。例如，漂移区域2122的长度L2122可以在约1um到约12um的范围内。此外，尽管漂移区域2122的厚度T2122在图2A中被描绘为大于埋置层2121的厚度T2121，但是厚度T2121、T2122可以大致相等，或者漂移区域2122的厚度T2122可以小于埋置层2121的厚度T2121。
基板202、第一终端区域206、第二终端区域208和埋置层2121可以具有第一导电类型，或者，换句话说，可以包括第一导电类型的掺杂剂。导电区域204和漂移区域2122可以具有不同于第一导电类型的第二导电类型，或者换句话说，可以包括第二导电类型的掺杂剂。例如，当基板202、第一终端区域206、第二终端区域208和埋置层2121具有p型导电性时，导电区域204和漂移区域2122可以具有n型导电性，反之亦然。p型掺杂剂可包括硼(B)、铝(Al)、铟(In)或其组合；而n型掺杂剂可包括磷(p)、砷(As)、锑(Sb)或其组合。
基板202可例如以约1E15cm-3至约1E16cm-3范围内的掺杂浓度进行轻掺杂。导电区域204可具有比基板202更高的掺杂浓度，例如，在约5E15cm-3到约5E16cm-3的范围内。第一终端区域206和第二终端区域208的每个的漂移部分2061、2081可以具有比导电区域204更高的掺杂浓度。在每个终端区域206、208中，阱部分2062、2082可以具有比漂移部分2061、2081更高的掺杂浓度，并且接触部分2063、2083可以具有比阱部分2062、2082更高的掺杂浓度。例如，漂移部分2061、2081的掺杂浓度可在约1E16cm-3到约5E17cm-3的范围内；阱部分2062、2082的掺杂浓度可在约1E17cm-3到约1E19cm-3的范围内，接触部分2063，2083的掺杂浓度可在约5E19cm-3到约5E20cm-3的范围内。各终端区域206、208的漂移部分2061、2081、阱部分2062、2082和接触部分2063、2083的相对浓度可有助于增加ESD保护装置200可承受的击穿电压，并且还可以帮助增加ESD保护装置200能够承载的放电电流量。中间区域212的埋置层2121也可以具有比导电区域204更高的掺杂浓度；然而，中间区域212的漂移区域2122可以具有大约等于埋置层2121的掺杂浓度的掺杂浓度。例如，埋置层2121可具有约1E16cm-3至约1E17cm-3范围内的掺杂浓度，且漂移区域2122可具有约1E16cm-3至约1E17cm-3范围内的掺杂浓度。
参照图2A，场分布结构210还可以包括设置在中间区域212上方、特别是在漂移区域2122上方的隔离元件214。隔离元件214可以邻接第一终端区域206和第二终端区域208，并且可以在这些终端区域206、208之间连续地延伸。具体地，隔离元件214可以在第一终端区域206的接触部分2063和第二终端区域208的接触部分2083之间延伸。如图2A所示，隔离元件214可以延伸穿过第一终端区域206的漂移区域2061以邻接第一终端区域206的接触部分2063，并且延伸穿过第二终端区域208的漂移区域2081以邻接第二终端区域208的接触部分2083。在图2A中，隔离元件214被描绘为部分地延伸到接触部分2063、2083中，但替代地，隔离元件214也可以完全在接触部分2063、2083的外部。此外，如图2A所示，隔离元件214可以部分地设置在导电区域204内，并且隔离元件214的一部分可以延伸到基板202之上。隔离元件214可包括硅局部氧化(local oxidation of silicon；LOCOS)元件。使用LOCOS元件作为隔离元件214可有助于降低ESD保护装置200的制造成本。
场分布结构210还可以包括设置在隔离元件214上方的第一导电板216和第二导电板218。第一导电板和第二导电板216、218可各自包括导电材料，例如但不限于多晶硅、金属或其组合。第一导电板216可以电性连接到第一终端区域206，第二导电板218可以电性连接到第二终端区域208。具体地，第一导电板216可以电性连接到第一终端区域206的接触部分2063，第二导电板218可以电性连接到第二终端区域208的接触部分2083。第一导电板和第二导电板216、218可以彼此隔开，因此，通过隔离元件214彼此电性隔离。
如图2A所示，第一导电板216和第一终端区域206的接触部分2063可以电性连接到第一端点220；然而，第二导电板218和第二终端区域208的接触部分2083可以电性连接到第二端点222。第一端点220和第二端点222可连接到电气装置(图中未示出)的相应连接器，使得ESD保护装置200可保护所述电气装置免受由ESD事件引起的损坏。第一导电板216的至少一部分可以与埋置层2121(埋置层2121的第一侧2121a)和导电区域204之间的第一p-n结垂直对齐，并且第二导电板218的至少一部分可以与埋置层2121(埋置层2121的第二侧2121b)和导电区域204之间的第二p-n结垂直对准。这有助于降低基板202表面附近的电场，使得ESD保护装置200能够在导通之前承受端点220、222之间的更高电压偏置。
图2B示出了ESD保护装置200的等效电路。如图2B所示，ESD保护装置200可以作为晶体管装置来操作。具体地，第一终端区域206和第二终端区域208中的每一个可以用作晶体管装置的发射极或集电极，这取决于第一端点220处的电压和第二端点222处的电压中的哪个较高。场分布结构210的中间区域212可用作晶体管装置的基极。
图3显示了使用中的ESD保护装置200，第一导电类型为p型，第二导电类型为n型。为了避免混淆图形，图3中没有标注尺寸T2121,T2122,L2121/L2122,2501,2502和侧边2121a、2122a、2121b、2122b。
在使用中，ESD保护装置200的端点220、222可以连接到需保护的电气装置的各个连接器(图3中未示出)；然而，导电区域204可以是浮动的。当第二端点222处的电压高于第一端点220处的电压，并且这些端点220、222之间的电压差超过ESD保护装置200的触发电压时，如图3所示，第一电流302和第二电流304可流过ESD保护装置200。第二电流304可以是主放电电流，并且在量级上可以远大于第一电流302。
具体而言，如图3所示，第一电流302可以从第二终端区域208的接触部分2083流过第二终端区域208的阱部分2082和漂移部分2081。第一电流302可以进一步通过导电区域204的第一部分(在中间区域212和第二终端区域208之间)、中间区域212的漂移区域2122，并且随后通过导电区域204的第二部分(在中间区域212和第一终端区域206之间)。此后，第一电流302可流过第一终端区域206的漂移部分2061和阱部分2062以到达第一终端区域206的接触部分2063。
第二电流304可以类似地从第二终端区域208的接触部分2083流过终端区域208的阱部分2082和漂移部分2081。与第一电流302类似，第二电流304随后可流过导电区域204的第一部分。然而，代替漂移区域2122，第二电流304可以流过中间区域212的埋置层2121。然后，第二电流304还可以流过导电区域204的第二部分，并且进一步流过第一终端区域206的漂移部分2061和阱部分2062，以到达终端区域206的接触部分2063。
当第一端点220处的电压高于第二端点222处的电压，并且这些端点220、222之间的电压差超过ESD保护装置200的触发电压时，第一电流和第二电流类似于上述第一电流和第二电流302、304可流过ESD保护装置200，但这些电流的方向可与上述方向相反。本领域技术人员将清楚地理解，当第一导电类型和第二导电类型分别为n型和p型时，这些第一电流和第二电流302、304以及上述电流的方向将相应地改变。
图4示出了根据各种非限制性实施例的形成ESD保护装置200的方法400的流程图。
在402，可提供基板202。
在404，导电区域204可形成于基板202内。具体地，导电区域204可以通过适当地掺杂基板202的一部分来形成。
在406，第一终端区域和第二终端区域206、208可形成在导电区域204内。具体地，基板202的部分可掺杂有适当浓度和掺杂剂类型以形成每个终端区域206、208的漂移部分2061、2081、阱部分2062、2082和接触部分2063、2083。可以首先同时形成两个终端区域206、208的漂移部分2061、2081。然后，两个终端区域206、208的阱部分2062、2082可以在各自的漂移部分2061、2081内同时形成，并且随后，两个终端区域206、208的接触部分2063、2083可以在各自的阱部分2062、2082内同时形成。
在408，场分布结构210可部分地形成在第一终端区域和第二终端区域206、208之间的导电区域204内。具体地，埋置层2121可以通过适当掺杂基板202的一部分来形成，漂移区域2122可以通过适当掺杂埋置层2121之上的基板202的一部分来形成。然后，可以通过氧化基板202的顶部来形成隔离元件214，并且可以通过在隔离元件214上方沉积导电材料来形成导电板216、218。
在410，可以在第一导电板216和第一终端区域206(特别是接触部分2063)之间形成电性连接，并且可以在第二导电板218和第二终端区域208(特别是接触部分2083)之间形成电性连接。这些电性连接还可以将第一终端区域和第二终端区域206、208的接触部分2063、2083分别电性连接到第一端点和第二端点220、222。
上述方法顺序仅用于说明，除非另有特别说明，否则该方法不限于上述具体顺序。
图5示出了使用计算机辅助设计(TCAD)技术获得的ESD保护装置200的模拟直流(DC)电流-电压(I-V)曲线502、504、506。具体地，通过将中间区域212与第一终端区域和第二终端区域206、208中的每一个之间的横向间隔2501,2502的长度分别设置为0.8um、1.2um和1.6um来获得曲线502、504、506。如图5所示，随着横向间隔2501,2502的长度增加，ESD保护装置200的触发电压可随之增加。因此，当装置200的横向间隔2501,2502的长度更大时，ESD保护装置200能够承受更高的击穿电压。因此，ESD保护装置200可以被配置为具有长度等于或大于1.6um的横向间隔2501,2502以便承受更高的击穿电压。
图6示出了显示出当装置200在其雪崩击穿点(avalanche breakdown point)接通时ESD保护装置200内的模拟电场的电势和电场图。在图6中，白色轮廓表示耗尽区域的边界，黑色轮廓表示结边界。图6的模拟电场是在横向间隔2501,2502的长度设为1.6um，并且第二端点222处的电压高于第一端点220处的电压所获得的(换句话说，从第二端点222到第一端点220的方向上的电势减小，如箭头602所示)。如图6所示，通过包括场分布结构210，ESD保护装置200的基板202内的电场分布可以更均匀。
图7示出了ESD保护装置200的模拟传输线脉冲(TLP)电流-电压(I-V)曲线702和现有技术的单向ESD保护装置的模拟TLP I-V曲线704。如图7所示，ESD保护装置200的模拟故障电流(在点706处)与现有技术装置的模拟故障电流(在点708处)相似。然而，如曲线702、704所示，ESD保护装置700的导通电阻远低于现有技术装置的导通电阻。因此，ESD保护装置200具有更好的电压钳位(voltage clamp)能力。
图8示出了当TLP电流约为1mA/um并且当第二端点222处的电压高于第一端点220处的电压时ESD保护装置200的模拟电流密度图。如上所述，流过ESD保护装置200的主放电电流可以是通过埋置层2121的第二电流304；然而，通过漂移区域2122的第一电流302的大小可以小于第二电流304。因此，如图8所示，埋置层2121内的电流密度远高于漂移区域2122内的电流密度。
如上所述，ESD保护装置200可以是能够支持双极性偏置的双向装置(bi-directional device)(当第一端点220处的电压高于第二端点222处的电压时为正偏置，或者当第一端点220处的电压低于第二端点222处的电压时为负偏置)。换言之，ESD保护装置200可以能够从要保护的电气装置将电流传导离开，而不管通过电气装置的ESD的方向如何。此外，如图5至图8所示，ESD保护装置200的场分布结构210可有助于降低基板202表面附近的电场。具体而言，第一导电板216和第二导电板218可有助于调制基板202的表面电场，并且埋置层2121可有助于调制基板202内的电场。因此，基板202内的电场可以更均匀，因此，ESD保护装置200可以承受更高的击穿电压，此在一些高压应用中可能是有用的。在基板202内具有更均匀的电场的情况下，终端区域206、208之间的横向距离可以减小，而不会实质性地损害装置200能够承受的击穿电压。反之，此有助于降低ESD保护装置200的导通电阻并增加装置200的故障电流。因此，与现有技术的装置相比，ESD保护装置200可以具有更好的箝位能力，并且可以更紧凑，硅足迹至少减少50％。
图9示出了根据非限制性替代实施例的ESD保护装置900的简化横截面图。ESD保护装置900类似于ESD保护装置200，因此，使用相同的标号标记共同特征，并不再予以讨论。
与ESD保护装置200相比，ESD保护装置900可进一步包括设置在导电区域204内的埋置区域902。埋置区域902可以与第一终端区域206和第二终端区域208垂直地隔开。换句话说，导电区域204的一部分可以设置在终端区域206、208和埋置区域902之间。埋置区域902的掺杂浓度可高于导电区域204的掺杂浓度。例如，虽然导电区域204可具有约5E15cm-3至约5E16cm-3的掺杂浓度，但埋置区域902可具有约1E18cm-3至约1E20cm-3的掺杂浓度。
图10示出了根据非限制性替换实施例的ESD保护装置1000的简化截面图。ESD保护装置1000类似于ESD保护装置200，因此，使用相同的标号标记共同特征，并且不再予以讨论。
与ESD保护装置200相比，在ESD保护装置1000中，隔离元件214可以包括浅沟槽隔离(STI)元件而不是LOCOS元件。此外，隔离元件214可完全设置在导电区域204内。隔离元件214可以类似地在第一终端区域206和第二终端区域208的接触部分2063、2083之间连续地延伸。具体而言，隔离元件214可延伸穿过这些终端区域206、208的漂移区域2061、2081以邻接相应的接触部分2063、2083。如图10所示，隔离元件214可以部分地延伸到接触部分2063、2083中。此外，隔离元件214还可以垂直地延伸到阱部分2062、2082中。
图11示出了根据非限制性替换实施例的ESD保护装置1100的简化截面图。ESD保护装置1100类似于ESD保护装置200，因此，使用相同的标号标记共同特征，并且不再予以讨论。
与ESD保护装置200相比，在ESD保护装置1100中，隔离元件214可以包括场氧化沉积(field oxide deposition；FOD)元件而不是LOCOS元件。此外，隔离元件214可以完全设置在基板202上方。隔离元件214可以类似地在第一终端区域206和第二终端区域208的接触部分2063、2083之间连续地延伸。如图11所示，隔离元件214可与接触部分2063、2083部分重叠。具体而言，隔离元件214可延伸穿过第一终端区域206的漂移区域2061以与第一终端区域206的接触部分2063重叠，并延伸穿过第二终端区域208的漂移区域2081以与第二终端区域208的接触部分2083重叠。
本发明可以以其他具体形式体现，而不脱离本发明的精神或本质特征。因此，上述实施例将在所有方面被认为是说明性的，而非限制本文所描述的发明。因此，本发明的范围由所附权利要求书而非由前述描述来指示，并且在权利要求书的等效性的含义和范围内的所有变化意在包含于其中。

Claims (20)

1.一种静电放电保护装置，包括：
基板，包括设置在其中的导电区域；
第一终端区域和第二终端区域，设置在所述导电区域内；以及
场分布结构，包括：
中间区域，设置在所述第一终端区域和所述第二终端区域之间的所述导电区域内，其中，所述中间区域包括埋置层及设于所述埋置层上方的漂移区域；
隔离元件，设置在所述中间区域上方；
第一导电板和第二导电板，设置在所述隔离元件上方；其中，所述第一导电板电性连接所述第一终端区域，而所述第二导电板电性连接所述第二终端区域，
其中，所述基板、所述第一终端区域、所述第二终端区域、和所述埋置层具有第一导电类型；且其中，所述导电区域和所述漂移区域具有不同于所述第一导电类型的第二导电类型。
2.根据权利要求1所述的静电放电保护装置，其中，所述导电区域的一部分设置在所述中间区域和所述第一终端区域之间；且其中，所述导电区域的另一部分设置在所述中间区域和所述第二终端区域之间。
3.根据权利要求1所述的静电放电保护装置，其中，所述中间区域和所述第一终端区域之间设置有第一横向间隔；且其中，所述中间区域和所述第二终端区域之间设置有第二横向间隔。
4.根据权利要求3所述的静电放电保护装置，其中，所述第一横向间隔的长度和所述第二横向间隔的长度大致相等。
5.根据权利要求1所述的静电放电保护装置，其中，所述漂移区域的第一侧和所述埋置层的第一侧为垂直对齐，而所述漂移区域的第二侧相对于所述漂移区域的所述第一侧，所述埋置层的第二侧相对于所述埋置层的所述第一侧，所述漂移区域的所述第二侧和所述埋置层的所述第二侧为垂直对齐。
6.根据权利要求1所述的静电放电保护装置，其中，所述隔离元件邻接所述第一终端区域和所述第二终端区域。
7.根据权利要求1所述的静电放电保护装置，其中，所述隔离元件在所述第一终端区域和所述第二终端区域之间连续地延伸。
8.根据权利要求1所述的静电放电保护装置，其中，所述导电区域包括高压阱。
9.根据权利要求1所述的静电放电保护装置，还包括设置在所述导电区域内的埋置区域。
10.根据权利要求1所述的静电放电保护装置，其中，所述第一终端区域和所述第二终端区域各自包括：
漂移部分；
阱部分，设置在所述漂移部分内；以及
接触部分，设置在所述阱部分内。
11.根据权利要求10所述的静电放电保护装置，其中，所述第一导电板电性连接所述第一终端区域的所述接触部分；且其中，所述第二导电板电性连接所述第二终端区域的所述接触部分。
12.根据权利要求10所述的静电放电保护装置，其中，所述第一导电类型选自p型或n型，且所述第二导电类型选自p型或n型，且其中，所述阱部分具有比所述漂移部分更高的掺杂浓度，且所述接触部分具有比所述阱部分更高的掺杂浓度。
13.根据权利要求10所述的静电放电保护装置，其中，所述隔离元件部分地延伸到所述第一终端区域及所述第二终端区域的所述接触部分中。
14.根据权利要求10所述的静电放电保护装置，其中，所述隔离元件在所述第一终端区域的所述接触部分和所述第二终端区域的所述接触部分之间延伸。
15.根据权利要求14所述的静电放电保护装置，其中，所述隔离元件延伸穿过所述第一终端区域的所述漂移区域和所述第二终端区域的所述漂移区域。
16.根据权利要求1所述的静电放电保护装置，其中，所述隔离元件包括硅局部氧化(LOCOS)元件；且其中，所述隔离元件部分地设置在所述导电区域内。
17.根据权利要求1所述的静电放电保护装置，其中，所述隔离元件包括浅沟槽隔离(STI)元件，且其中，所述隔离元件完全设置在所述导电区域内。
18.根据权利要求1所述的静电放电保护装置，其中，所述隔离元件包括场氧化沉积(FOD)元件；且其中，所述隔离元件完全设置在所述基板上方。
19.根据权利要求1所述的静电放电保护装置，其中，所述第一导电类型选自p型或n型，且所述第二导电类型选自p型或n型，其中，所述第一导电板的至少一部分和位于所述埋置层的第一侧与所述导电区域之间的第一p-n结垂直对齐；且其中，所述第二导电板的至少一部分和位于所述埋置层的第二侧与所述导电区域之间的第二p-n结垂直对齐，所述埋置层的所述第一侧与所述埋置层的所述第二侧水平地相对。
20.一种形成静电放电保护装置的方法，所述方法包括：
提供基板；
于所述基板内形成导电区域；
于所述导电区域内形成第一终端区域和第二终端区域；
形成场分布结构，包括：
所述第一终端区域和所述第二终端区域之间的所述导电区域内的中间区域，其中，所述中间区域包括埋置层及设于所述埋置层上方的漂移区域；
所述中间区域上方的隔离元件；以及
所述隔离元件上方的第一导电板和第二导电板；以及
在所述第一导电板和所述第一终端区域之间形成电性连接；以及在所述第二导电板和所述第二终端区域之间形成电性连接，
其中，所述基板、所述第一终端区域、所述第二终端区域、和所述埋置层具有第一导电类型；且其中，所述导电区域和所述漂移区域具有不同于所述第一导电类型的第二导电类型。
CN202110295454.6A 2020-04-21 2021-03-19 静电放电保护装置和形成静电放电保护装置的方法 Active CN113540072B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/853,777 US11527528B2 (en) 2020-04-21 2020-04-21 Electrostatic discharge protection devices and methods of forming electrostatic discharge protection devices
US16/853,777 2020-04-21

Publications (2)

Publication Number Publication Date
CN113540072A CN113540072A (zh) 2021-10-22
CN113540072B true CN113540072B (zh) 2024-03-12

Family

ID=77920126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110295454.6A Active CN113540072B (zh) 2020-04-21 2021-03-19 静电放电保护装置和形成静电放电保护装置的方法

Country Status (3)

Country Link
US (1) US11527528B2 (zh)
CN (1) CN113540072B (zh)
DE (1) DE102021107350A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11824125B2 (en) 2021-10-27 2023-11-21 Globalfoundries Singapore Pte. Ltd. Electrostatic discharge protection devices for bi-directional current protection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859763A (zh) * 2009-04-09 2010-10-13 英飞凌科技股份有限公司 包括esd器件的集成电路
CN104137251A (zh) * 2012-02-28 2014-11-05 新日本无线株式会社 半导体装置
CN107680956A (zh) * 2016-08-02 2018-02-09 中芯国际集成电路制造(北京)有限公司 静电放电esd保护器件以及保护电路的方法
DE102016115821A1 (de) * 2016-08-25 2018-03-01 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723823B2 (en) 2008-07-24 2010-05-25 Freescale Semiconductor, Inc. Buried asymmetric junction ESD protection device
US7786507B2 (en) 2009-01-06 2010-08-31 Texas Instruments Incorporated Symmetrical bi-directional semiconductor ESD protection device
TWI387094B (zh) * 2009-10-08 2013-02-21 Anpec Electronics Corp 具備汲極電壓保護之功率半導體元件及其製作方法
US8390096B2 (en) 2010-11-16 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Adjustable holding voltage ESD protection device
TWI536538B (zh) * 2011-04-27 2016-06-01 新唐科技股份有限公司 電源管理電路及其中之高電壓元件
US9312335B2 (en) 2011-09-23 2016-04-12 Alpha And Omega Semiconductor Incorporated Lateral PNP bipolar transistor with narrow trench emitter
US9472511B2 (en) * 2014-01-16 2016-10-18 Cypress Semiconductor Corporation ESD clamp with a layout-alterable trigger voltage and a holding voltage above the supply voltage
US9343459B2 (en) 2014-04-04 2016-05-17 Texas Instruments Incorporated Method for creating the high voltage complementary BJT with lateral collector on bulk substrate with resurf effect
KR102238544B1 (ko) * 2014-12-08 2021-04-09 삼성전자주식회사 정전기 방전 보호 장치 및 이를 포함하는 전자 장치
US10249614B2 (en) * 2015-05-28 2019-04-02 Macronix International Co., Ltd. Semiconductor device
DE102016115822A1 (de) * 2016-08-25 2018-03-01 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung
US10020386B1 (en) 2017-03-09 2018-07-10 Globalfoundries Inc. High-voltage and analog bipolar devices
US10037988B1 (en) 2017-08-24 2018-07-31 Globalfoundries Singapore Pte. Ltd. High voltage PNP using isolation for ESD and method for producing the same
US11302687B2 (en) 2019-10-30 2022-04-12 Globalfoundries Singapore Pte. Ltd. Semiconductor device and method of forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859763A (zh) * 2009-04-09 2010-10-13 英飞凌科技股份有限公司 包括esd器件的集成电路
CN104137251A (zh) * 2012-02-28 2014-11-05 新日本无线株式会社 半导体装置
CN107680956A (zh) * 2016-08-02 2018-02-09 中芯国际集成电路制造(北京)有限公司 静电放电esd保护器件以及保护电路的方法
DE102016115821A1 (de) * 2016-08-25 2018-03-01 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung

Also Published As

Publication number Publication date
CN113540072A (zh) 2021-10-22
DE102021107350A1 (de) 2021-10-21
US11527528B2 (en) 2022-12-13
US20210327869A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
US8557671B2 (en) Method for forming a transient voltage suppressor having symmetrical breakdown voltages
US8637899B2 (en) Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US9496346B2 (en) Silicon carbide device and a method for forming a silicon carbide device
EP0060635A2 (en) A semiconductor integrated circuit device including a protection element
TWI515862B (zh) 靜電放電保護電路
US10483257B2 (en) Low voltage NPN with low trigger voltage and high snap back voltage for ESD protection
US20200098741A1 (en) Electrostatic discharge protection device
EP3407385B1 (en) Semiconductor device suitable for electrostatic discharge (esd) protection
TW201503322A (zh) 靜電放電保護電路
US20160293592A1 (en) Thin bi-directional transient voltage suppressor (tvs) or zener diode
CN111584642B (zh) 半导体装置
TW201419494A (zh) 靜電放電保護電路
TWI591792B (zh) 靜電放電裝置及其製造方法
CN113540072B (zh) 静电放电保护装置和形成静电放电保护装置的方法
US11011509B2 (en) Electrostatic discharge protection device
EP2960944B1 (en) High breakdown voltage diode and method of forming same
US11862735B2 (en) Bi-directional bi-polar device for ESD protection
US11626512B2 (en) Electrostatic discharge protection devices and methods for fabricating electrostatic discharge protection devices
US11302687B2 (en) Semiconductor device and method of forming the same
US11837600B2 (en) Electrostatic discharge protection apparatus and its operating method
US11631759B2 (en) Electrostatic discharge protection devices and methods for fabricating electrostatic discharge protection devices
US20230141491A1 (en) Symmetric bi-directional silicon-controlled rectifier for electrostatic discharge protection
US8575647B2 (en) Bidirectional shockley diode with extended mesa
KR20240041724A (ko) 정전기 방전 소자 및 이를 포함하는 디스플레이 구동 칩

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant