KR101834049B1 - 나노와이어를 이용한 이미지 센서 및 그의 제조방법 - Google Patents
나노와이어를 이용한 이미지 센서 및 그의 제조방법 Download PDFInfo
- Publication number
- KR101834049B1 KR101834049B1 KR1020150188468A KR20150188468A KR101834049B1 KR 101834049 B1 KR101834049 B1 KR 101834049B1 KR 1020150188468 A KR1020150188468 A KR 1020150188468A KR 20150188468 A KR20150188468 A KR 20150188468A KR 101834049 B1 KR101834049 B1 KR 101834049B1
- Authority
- KR
- South Korea
- Prior art keywords
- nanowire
- signal processing
- mosfet
- region
- substrate
- Prior art date
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 219
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000002019 doping agent Substances 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 31
- 229910021332 silicide Inorganic materials 0.000 claims description 30
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 239000003990 capacitor Substances 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 4
- 238000009279 wet oxidation reaction Methods 0.000 claims description 3
- 206010010144 Completed suicide Diseases 0.000 claims 1
- 230000003287 optical effect Effects 0.000 abstract description 33
- 239000000523 sample Substances 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004298 light response Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14607—Geometry of the photosensitive area
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
- H01L31/035227—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum wires, or nanorods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Crystallography & Structural Chemistry (AREA)
Abstract
본 발명의 나노와이어를 이용한 이미지센서는 기판, 입사광을 감지하여 입사광의 세기에 따라 크기가 변화하는 광전류를 생성하는 광검출소자, 광전류의 발생여부 및 크기에 기초하여, 입사광의 발생여부 및 세기정보를 포함하는 광검출전류를 출력하는 신호처리모듈 및 광검출소자와 신호처리모듈을 전기적으로 연결하며, 광검출소자와 신호처리모듈 상에 형성되는 전극을 포함하며, 광검출소자와 상기 신호처리모듈은 동일한 기판상에 형성되며, 광검출소자는 적어도 하나이상의 실리콘 나노와이어로 형성된다.
Description
본 발명은 나노와이어를 이용한 이미지센서 및 그의 제조방법에 관한 것이다.
이미지센서는 광학 영상(optical image)을 전기적 신호로 변환시키는 반도체장치로서, CCD이미지센서 및 CMOS이미지센서로 구분될 수 있다. CCD이미지센서는(Charge Coupled Device; CCD)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, CMOS 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소(pixel)수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 순차적으로 출력을 검출하는 스위칭 방식을 채용하는 소자이다.
이러한 CMOS 이미지센서는 종래의 이미지센서로 널리 사용되고 있는 CCD 이미지센서에 비해 구동방식이 간편하고, 다양한 스캐닝 방식의 구현이 가능하여 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 CMOS 기술을 사용하므로 제조 단가를 낮출 수 있고 전력소모도 낮다는 장점이 있다.
이미지센서 기술의 발달에 따라 칩 크기(chip size)의 증가 없이 픽셀 수의 증가를 위한 목적으로 포토다이오드의 크기가 점점 감소되고 있으며, 이에 따라 수광부 면적의 축소로 이미지 특성(Image Quality)이 감소하는 경향을 보이고 있다. 일반적인 이미지센서는 기판 표면 하부에 포토다이오드를 형성하고 기판 상부에 로직 회로들을 구성하며, 기판의 상면에서 광이 조사되는 전면 수광(Front Illumination) 구조를 갖는다. 그러나, 포토다이오드 상부에 형성된 여러 상부층 들에 의해 광손실이 야기되기 때문에, 포토다이오드의 광응답 특성이 우수하지 못하다. 또한, 광자의 투과 깊이가 커서 분사되는 광 플럭스를 광전하로 전환하는데 어려움이 있다.
본 발명은 나노와이어로 형성된 광검출소자 및 광검출소자와 동일한 기판상에 형성된 신호처리모듈을 포함한 이미지센서를 제공한다.
본 발명은 본 발명은 나노와이어로 형성된 광검출소자 및 광검출소자와 동일한 기판상에 형성된 신호처리모듈을 포함한 이미지센서의 제조방법을 제공한다.
본 발명은 나노와이어로 형성된 광검출소자 및 광검출소자와 동일한 기판상에 형성되며, 나노와이어로 형성된 복수의 모스펫을 포함하는 신호처리모듈을 포함한 이미지센서를 제공한다.
본 발명은 나노와이어로 형성된 광검출소자 및 광검출소자와 동일한 기판상에 형성되며, 나노와이어로 형성된 복수의 모스펫을 포함하는 신호처리모듈을 포함한 이미지센서의 제조방법을 제공한다.
본 발명의 제 1 실시예에 따른 나노와이어를 이용한 이미지센서는 기판, 입사광을 감지하여 상기 입사광의 세기에 따라 크기가 변화하는 광전류를 생성하는 광검출소자, 상기 광전류의 발생여부 및 크기에 기초하여, 입사광의 정보를 포함하는 광검출전류를 출력하는 신호처리모듈 및 상기 광검출소자와 상기 신호처리모듈을 전기적으로 연결하며, 상기 광검출소자와 상기 신호처리모듈 상에 형성되는 전극을 포함하며, 상기 광검출소자와 상기 신호처리모듈은 상기 기판상에 형성되며, 상기 광검출소자는 적어도 하나이상의 실리콘 나노와이어로 형성된다.
또한 상기 광검출소자는 상기 나노와이어 내에 n형 영역과 p형 영역이 접합하는 경계면이 형성되도록, 상기 나노와이어의 일측영역에 p형 도펀트가 도핑되며 상기 나노와이어 타측영역에 n형 도펀트가 도핑된다.
또한, 상기 광검출소자는 상기 나노와이어에 p형 도펀트 또는 n형 도펀트가 도핑되어 입사광의 세기에 따라 상기 나노와이어의 저항값이 가변된다.
또한, 상기 나노와이어는 일정한 범위의 내각(θ)이 형성되는 역삼각형 단면을 가지며, 실리콘 산화막에 의해 표면이 커버된다.
또한 본 발명의 제 2 실시예에 따른 이미지센서는 기판, 상기 기판상에 적어도 하나 이상의 실리콘 나노와이어로 형성되며, 입사광을 감지하여 입사광의 세기에 따라 크기가 변화하는 광전류를 생성하는 광검출소자, 상기 기판상에 실리콘 나노와이어로 형성되는 복수의 모스펫을 포함하며, 상기 광전류의 크기에 따라 변화하는 캐패시터의 전압에 기초하여 입사광의 정보가 포함되는 광검출전류를 출력하는 신호처리모듈 및 상기 광검출소자와 상기 신호처리모듈을 전기적으로 연결하며, 상기 광검출소자와 상기 신호처리모듈 상에 형성되는 전극을 포함한다.
또한, 상기 모스펫은 상기 나노와이어 일단에 도펀트가 주입되어 형성된 소스, 상기 나노와이어 타단에 상기 도펀트가 주입되어 형성된 드레인, 상기 소스와 드레인 사이에 게이트 산화막과 폴리게이트를 이용하여 형성된 게이트를 포함한다.
또한 상기 신호처리모듈은 상기 광검출소자가 형성된 제 1 나노와이어의 일단으로부터 길이방향으로 연속하는 상기 제 2 나노와이어로 형성된 제 1 모스펫회로 및 상기 제 1 나노와이어와 폭 방향으로 일정간격 이격된 제 3 나노와이어로 형성된 제 2 모스펫회로를 포함한다.
또한, 상기 제1 모스펫 회로는 상기 제 1 나노와이어의 길이방향으로 상기 광검출소자와 일정간격 이격되도록 형성되며, 일단과 연결된 캐패시터의 전압을 가변시키는 제 1 모스펫 및 상기 제 1 나노와이어의 길이방향으로 상기 제 1 모스펫과 일정간격 이격되도록 형성되며, 상기 캐패시터의 전압을 기준전압으로 초기화시키는 제 2 모스펫을 포함하며, 상기 제 2 모스펫회로는 상기 제 3 나노와이어로 형성되며 상기 캐패시터의 전압크기에 따라 가변되는 전류를 생성하는 제 3 모스펫 및 상기 제 3 나노와이어의 길이방향으로 상기 제 3 모스펫과 일정간격 이격되도록 형성되며, 상기 제 3 모스펫에서 생성된 전류를 외부로 전달하는 제 4 모스펫을 포함한다.
또한 상기 제 1 내지 제 3 나노와이어는 일정한 범위의 내각(θ)이 형성되는 역삼각형 단면을 가지며, 실리콘 산화막에 의해 표면이 커버된다.
본 발명의 제 2 실시예에 따른 나노와이어를 이용한 이미지센서의 제조방법은 광검출영역과 신호처리영역을 포함하는 기판을 준비하는 제 1 단계, 이방성식각을 통해 형성되며, 일정한 범위의 내각(θ)이 형성된 역삼각형 단면을 가지는 적어도 하나 이상의 나노와이어를 상기 광검출영역 및 상기 신호처리영역에 걸쳐 형성하는 제 2 단계, 상기 신호처리영역의 나노와이어로 n형 또는 p형 도펀트가 도핑된 소스 드레인 및 폴리실리콘으로 형성된 게이트를 포함하는 모스펫을 형성하며, 상기 광검출영역의 나노와이어에 도펀트를 주입하여 광검출소자를 형성하는 제 3 단계 및 상기 광검출영역과 상기 신호처리영역을 커버하는 유전체상에 상기 모스펫과 상기 광검출소자를 연결하는 전극을 패터닝하는 제 4 단계를 포함한다.
또한, 상기 제2 단계 상기 기판을 식각하여 적어도 둘 이상의 홈을 상기 광검출영역과 상기 신호처리영역에 걸쳐 형성하는 단계, 상기 홈 사이의 기판을 이방성 식각하여 두께 방향의 중앙으로부터 상단 및 하단으로 갈수록 폭이 넓어지는 적어도 하나 이상의 나노와이어 구조물을 형성하는 단계, 습식산화막 형성공정을 통해 형성된 산화막에 의해 상기 상단과 하단이 절연되어 기판의 상단면 상에 상기 나노와이어가 형성되는 단계를 포함한다.
또한 상기 제 3 단계는 상기 광검출영역과 신호처리영역을 제외한 영역에 실리콘산화물을 형성하는 단계, 상기 신호처리영역의 나노와이어에 p-웰(well) 또는 n-웰을 형성하기 위해 n형 또는 p형 도펀트를 주입시키며, 열처리를 통해 상기 n형 또는 p형 도펀트를 확산하는 단계, 상기 신호처리영역의 나노와이어에 적층된 게이트 산화막과 폴리게이트를 패터닝하여 게이트를 형성하는 게이트 형성단계 및 상기 광검출영역의 나노와이어에 n형 또는 p형 도펀트를 주입하는 단계 소스 및 드레인을 형성하기 위해 신호처리영역의 나노와이어에 고농도 도펀트를 주입하는 단계를 포함한다.
또한, 상기 게이트형성단계는 게이트 산화막 및 폴리실리콘을 신호처리영역의 나노와이어 상에 형성하는 단계, 광검출영역의 나노와이어 및 게이트 형성영역에 포토레지스터를 형성하는 단계 및 폴리 실리콘을 건식식각하여 게이트를 형성하고 상기 포토레지스터를 제거하는 단계를 포함한다.
또한, 상기 제 4 단계에 있어서, 상기 광검출영역의 나노와이어의 양단, 상기 소스 드레인 및 게이트 표면에 금속을 증착시키고 열처리함으로써 실리사이드를 형성하는 실리사이드형성단계, 상기 실리사이드에 대응되는 컨택트홀이 형성된 유전체를 형성하는 단계 및 상기 유전체 상에 전극을 증착 및 열처리하며, 식각공정을 통해 전극을 패터닝하는 단계를 포함한다.
또한 상기 실리사이드형성단계는 상기 광검출영역의 나노와이어의 양단, 상기 소스 드레인 및 게이트 표면에 실리사이드 금속을 증착시키는 단계 및 상기 금속을 열처리하고 미반응된 실리사이드 금속을 제거하여 실리사이드를 형성하는 단계를 포함한다.
실리콘 나노와이어로 형성된 광검출소자는 우수한 광전변환 효율을 가지고 있기 때문에 소형화 및 고해상도화를 구현하기 위한 픽셀 사이즈의 감소에도 높은 감도를 가진다.
또한, 실리콘 나노와이어의 직경은 1~200 nm 이기 때문에 실리콘 나노와이어를 이용한 이미지 센서 구현하는 경우 픽셀의 사이즈를 감소하는데 유리하다.
또한, 실리콘 나노와이어는 기판을 식각하여 형성되기 때문에, 기판에 실리콘 나노와이어를 접합해야하는 별도의 공정이 불필요하다.
또한, 하나의 실리콘 나노와이어로 모스펫 및 광검출소자를 형성하거나 복수의 모스펫을 형성하는 경우, 광검출소자와 모스펫을 연결하기 위한 별도의 배선이나 전극이 불필요하여, 픽셀의 사이즈를 감소하는데 있어 유리하다.
또한, 모스펫의 게이트를 형성함에 있어서, 광검출영역의 나노와이어에 포토레지스트를 형성함으로써 폴리게이트 식각공정으로부터 광검출영역의 나노와이어를 보호할 수 있다.
또한, 실리사이드 형성시 패터닝된 산화막을 형성함으로써 실리사이드가 형성되지 않는 영역을 보호할 수 있다.
도 1 은 본 발명에 따른 이미지센서의 어레이 회로를 도시한 회로도이다.
도 2 는 본 발명에 따른 이미지센서의 픽셀 회로를 도시한 회로도이다.
도 3 은 본 발명의 제 1 실시예에 따른 이미지센서에 포함되는 광검출소자 및 모스펫을 도시한 도면이다.
도 4 는 본 발명의 제 1 실시예에 따른 이미지센서에 포함되는 전극을 도시한 도면이다.
도 5 는 본발명의 제 1 실시예에 따른 나노와이어 구조물을 도시한 도면이다.
도 6 은 본 발명의 제 1 실시예에 따른 이미지센서 제조방법에 있어서, 광검출영역의 나노와이어를 형성하는 단계를 도시한 도면이다.
도 7 는 본 발명의 제 1 실시예에 따른 이미지센서 제조방법에 있어서, 광검출영역의 나노와이어에 도핑하는 단계를 I-I’를 기준으로 바라본 도면이다.
도 8 은 본 발명의 제 1 실시예에 따른 이미지센서 제조방법에 있어서, 광검출영역의 나노와이어 도핑하여 p-n 접합을 형성하는 단계를 I-I’를 기준으로 바라본 도면이다.
도 9 는 본 발명의 제 2 실시예에 따른 이미지센서에 포함된 광검출소자 및 모스펫을 도시한 도면이다.
도 10 는 본 발명의 제 2 실시예에 따른 이미지센서에 포함된 전극을 도시한 도면이다.
도 11 은 본 발명의 제 2 실시예에 따른 나노와이어로 형성된 모스펫을 도시한 도면이다.
도 12 는 본 발명의 제 2 실시예에 따른 제 1 내지 제 3 나노와이어를 도시한 도면이다
도 13은 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 기판을 준비하는 단계를 도시한 도면이다.
도 14a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 기판의 흠을 형성하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며, 도 14b 는 이에 대한 B-B’방향의 단면도이다
도 15a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 나노와이어 구조물을 형성하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 15b 는 이에 대한 B-B’방향의 단면도이다
도 16a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 습식 산화막공정을통해 나노와이어 표면에 산화막을 형성하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 16b 는 이에 대한 B-B’방향의 단면도이다
도 17a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 광검출영역과 신호처리영역을 제외한 기판의 영역에 실리콘 산화막을 형성하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 17b 는 이에 대한 B-B’방향의 단면도이다
도 18a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 신호처리영역의 나노와이어에 p-웰 또는 n-웰을 형성하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 18b 는 이에 대한 B-B’방향의 단면도이다
도 19a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 문턱전압 조정을 위한 도펀트 주입 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 19b 는 이에 대한 B-B’ 기준으로 절단한 단면도이다
도 20a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 게이트형성을 위해 포토레지스트를 형성하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 20b 는 이에 대한 B-B’ 기준으로 절단한 단면도이다
도 21a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 게이트 형성을 위해 패터닝하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 21b 는 이에 대한 B-B’ 기준으로 절단한 단면도이다
도 22a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, LDD를 형성하기 위해 저농도 도펀트를 도핑하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 22b 는 이에 대한 B-B’ 기준으로 절단한 단면도이다
도 23a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 게이트의 측면에 스페이서(276)를 형성하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 23b 는 이에 대한 B-B’ 기준으로 절단한 단면도이다
도 24a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 소스 및 드레인을 형성하기 위해 고농도 도펀트를 주입하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 24b 는 이에 대한 B-B’ 기준으로 절단한 단면도이다
도 25a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 실리사이드를 형성하기 위해 금속을 증착하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 25b 는 이에 대한 B-B’ 기준으로 절단한 단면도이다
도 26a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 실리사이드를 형성하기 위해 금속을 패터닝하고 열처리하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 26b 는 이에 대한 B-B’ 기준으로 절단한 단면도이다
도 27a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 컨택트 홀을 포함하는 유전체를 형성하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 27b 는 이에 대한 B-B’ 기준으로 절단한 단면도이다
도 28a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 전극을 형성한고 패터닝하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 28b 는 이에 대한 B-B’ 기준으로 절단한 단면도이다.
도 2 는 본 발명에 따른 이미지센서의 픽셀 회로를 도시한 회로도이다.
도 3 은 본 발명의 제 1 실시예에 따른 이미지센서에 포함되는 광검출소자 및 모스펫을 도시한 도면이다.
도 4 는 본 발명의 제 1 실시예에 따른 이미지센서에 포함되는 전극을 도시한 도면이다.
도 5 는 본발명의 제 1 실시예에 따른 나노와이어 구조물을 도시한 도면이다.
도 6 은 본 발명의 제 1 실시예에 따른 이미지센서 제조방법에 있어서, 광검출영역의 나노와이어를 형성하는 단계를 도시한 도면이다.
도 7 는 본 발명의 제 1 실시예에 따른 이미지센서 제조방법에 있어서, 광검출영역의 나노와이어에 도핑하는 단계를 I-I’를 기준으로 바라본 도면이다.
도 8 은 본 발명의 제 1 실시예에 따른 이미지센서 제조방법에 있어서, 광검출영역의 나노와이어 도핑하여 p-n 접합을 형성하는 단계를 I-I’를 기준으로 바라본 도면이다.
도 9 는 본 발명의 제 2 실시예에 따른 이미지센서에 포함된 광검출소자 및 모스펫을 도시한 도면이다.
도 10 는 본 발명의 제 2 실시예에 따른 이미지센서에 포함된 전극을 도시한 도면이다.
도 11 은 본 발명의 제 2 실시예에 따른 나노와이어로 형성된 모스펫을 도시한 도면이다.
도 12 는 본 발명의 제 2 실시예에 따른 제 1 내지 제 3 나노와이어를 도시한 도면이다
도 13은 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 기판을 준비하는 단계를 도시한 도면이다.
도 14a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 기판의 흠을 형성하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며, 도 14b 는 이에 대한 B-B’방향의 단면도이다
도 15a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 나노와이어 구조물을 형성하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 15b 는 이에 대한 B-B’방향의 단면도이다
도 16a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 습식 산화막공정을통해 나노와이어 표면에 산화막을 형성하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 16b 는 이에 대한 B-B’방향의 단면도이다
도 17a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 광검출영역과 신호처리영역을 제외한 기판의 영역에 실리콘 산화막을 형성하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 17b 는 이에 대한 B-B’방향의 단면도이다
도 18a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 신호처리영역의 나노와이어에 p-웰 또는 n-웰을 형성하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 18b 는 이에 대한 B-B’방향의 단면도이다
도 19a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 문턱전압 조정을 위한 도펀트 주입 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 19b 는 이에 대한 B-B’ 기준으로 절단한 단면도이다
도 20a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 게이트형성을 위해 포토레지스트를 형성하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 20b 는 이에 대한 B-B’ 기준으로 절단한 단면도이다
도 21a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 게이트 형성을 위해 패터닝하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 21b 는 이에 대한 B-B’ 기준으로 절단한 단면도이다
도 22a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, LDD를 형성하기 위해 저농도 도펀트를 도핑하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 22b 는 이에 대한 B-B’ 기준으로 절단한 단면도이다
도 23a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 게이트의 측면에 스페이서(276)를 형성하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 23b 는 이에 대한 B-B’ 기준으로 절단한 단면도이다
도 24a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 소스 및 드레인을 형성하기 위해 고농도 도펀트를 주입하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 24b 는 이에 대한 B-B’ 기준으로 절단한 단면도이다
도 25a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 실리사이드를 형성하기 위해 금속을 증착하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 25b 는 이에 대한 B-B’ 기준으로 절단한 단면도이다
도 26a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 실리사이드를 형성하기 위해 금속을 패터닝하고 열처리하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 26b 는 이에 대한 B-B’ 기준으로 절단한 단면도이다
도 27a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 컨택트 홀을 포함하는 유전체를 형성하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 27b 는 이에 대한 B-B’ 기준으로 절단한 단면도이다
도 28a 는 본 발명에 제 2 실시예에 따른 이미지센서 제조방법에 있어서, 전극을 형성한고 패터닝하는 단계를 A-A’ 기준으로 절단한 방향에서 도시한 단면도이며 도 28b 는 이에 대한 B-B’ 기준으로 절단한 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1 은 본 발명에 따른 이미지센서의 어레이 회로(1)를 도시한 회로도이며, 도 2 는 본 발명에 따른 이미지센서에 포함된 픽셀(10)의 등가회로를 도시한 회로도이다.
도 1 에 도시된 바와 같이, 이미지센서의 어레이(1)는 복수개의 픽셀(10)을 포함하고 있으며, 각 픽셀(10.1~10.4)은 행방향 및 열방향에 따라 일정간격으로 이격된다. 행 디코더 및 열 디코더는 각 픽셀(10)과 연결되어 입사광을 감지하기 위한 구동신호 및 광검출전류를 송수신한다
도 2 에 도시된 바와 같이 픽셀(10)은 하나의 광검출소자(110)와 신호처리모듈(120)을 포함한다. 다만, 도 2는 하나의 예로써 픽셀(10)의 등가회로를 표현한 것이며, 본 발명은 반드시 도 2 에 도시된 픽셀(10)의 등가회로로 한정되지 않는다. 광검출소자(110)는 입사광을 감지하며, 입사광의 세기에 따라 크기가 변화하는 광전류를 생성한다. 신호처리모듈(120)은 광전류의 발생여부 및 크기에 기초하여, 입사광의 발생여부 및 입사광의 세기정보를 포함하는 광검출전류를 출력한다
신호처리모듈(120)은 하나의 예로써, 4개의 모스펫(121~124)을 포함할 수 있다. 제 1 모스펫(121)의 일단은 제 2 모스펫(122)의 타단과 캐패시터(125)에 연결되며, 제 1 모스펫(121)의 타단은 광검출소자(110)와 연결된다. 제 2 모스펫(122)의 일단과 제 3 모스펫(123)의 일단은 기준전압단(Vdd)과 연결되며 제 3 모스펫(123)의 게이트(123a)는 캐패시터(125)와 연결된다 제 4 모스펫(124)의 일단은 제 3 모스펫(123)의 타단과 연결되고 제 4 모스펫(124)의 타단은 외부와 연결되어 광검출전류를 외부로 전송한다.
광검출소자(110)와 신호처리모듈(120)에 대한 설명은 본 발명의 제 1 실시예와 제 2 실시예의 설명과 함께 구체적으로 후술하도록 한다.
도 3 및 4 에 도시된 바와 같이 본 발명의 제 1 실시예에 따른 이미지센서는 기판(130), 광검출소자(110), 신호처리모듈(120) 및 전극(140)을 포함한다. 이 때 광검출소자(110)와 신호처리모듈(120)은 동일한 기판(130) 상에 형성되며, 광검출소자(110)는 나노와이어(160)로 형성된다.
광검출소자(110)에 포함되는 나노와이어(160) 내에 n형 영역과 p형 영역이 접합하는 경계면이 형성되도록, 나노와이어(160)의 일측영역에 p형 도펀트가 도핑되며 나노와이어(160) 타측영역에 n형 도펀트가 도핑될 수 있다.(도 8참고) 즉, 광검출소자(110)의 나노와이어(160)에 p-n접합이 형성되도록 도핑하여, 나노와이어(160)를 포토다이오드로 이용할 수 있다. 나노와이어(160)가 포토다이오드로 구동하는 경우 입사광의 유무에 따라 나노와이어(160)에 흐르는 광전류의 변화가 크기 때문에, 입사광에 대한 광검출소자(110)의 감도를 향상시킬 수 있다.
또한 광검출소자(110)는 포토컨덕터인 나노와이어(160)를 이용하여 입사광을 감지할 수 있다. 이 경우 나노와이어(160)를 포토컨덕터로 만들기 위하여 나노와이어(160)에 p형 도펀트 또는 n형 도펀트를 도핑할 수 있다(도 7 참조). 즉, 하나의 도펀트만을 나노와이어(160)에 주입시킴으로써 포토컨덕터를 형성할 수 있으며, 입사광에 따라 포토컨덕터의 저항값이 가변되기 때문에 입사광을 감지할 수 있다.
광검출소자(110)는 적어도 하나 이상의 나노와이어(160)를 이용하여 형성할 수 있으며 이 경우 입사광에 대한 감도를 향상시킬 수 있다. 또한, 도 5 에 도시된 바와 같이 나노와이어(160)의 단면은 일정한 범위의 내각(θ)을 가지는 역삼각형이며, 나노와이어(160)의 표면에 실리콘 산화막(161c)이 형성될 수 있다.
본 발명의 일실시예에 따른 나노와이어(160)는 실리콘 기판(130)을 식각하여 형성될 수 있다. 기판(130)을 식각하여 나노와이어(160)를 형성하는 경우 나노와이어(160)의 단면을 역삼각형으로 형성한 뒤 절연체인 실리콘 산화막(161c)을 표면에 형성시킴으로서 기판(130)과의 전기적 연결을 차단할 수 있다. 나노와이어(160)를 기판(130)과 각각 제작하는 경우 기판(130)에 나노와이어(160)를 부착하기 위해서 별도의 접합공정이 필요하지만, 본 발명의 일실시예와 같이 기판(130)을 식각하여 나노와이어(160)를 형성하는 경우 별도의 접합공정 없이 나노와이어(160)를 기판(130)에 형성시킬 수 있으며 기판(130)과 절연될 수 있다
상술한 바와 같이 신호처리모듈(120)은 광전류의 발생여부 및 크기에 기초하여, 입사광의 발생여부 및 입사광의 세기정보를 포함하는 광검출전류를 출력한다. 신호처리모듈(120)은 제 1 내지 제 4 모스펫(121~124) 및 캐패시터(125)를 포함할 수 있으며, 도 3 에 도시된 바와 같이 광검출소자(110)와 동일한 기판(130) 상에 형성된다. 본 발명은 도 3 에 도시된 제 1 내지 제 4 모스펫(121~124)의 배치구조에 한정되는 것은 아니며, 광전류를 전달받어 외부로 입사광에 대한 정보가 포함된 광출력신호를 전송할 수 있는 것이라면 본 발명의 일실시예에 적용가능하다.
전극(140)은 도 4 에 도시된 바와 같이 광검출소자(110)와 신호처리모듈(120)을 전기적으로 연결하며, 이를 위해 광검출소자(110)와 신호처리모듈(120) 상에 형성된다. 보다 구체적으로 전극(140)은 제 1 내지 제 5 전극(141~145)을 포함한다. 제 1 전극(141)은 광검출소자(110)를 접지시키며, 제 2 전극(142)은 제 1 모스펫(121)의 게이트(121a)와 연결되어 외부로부터 제 1 모스펫(121)의 구동신호를 전송받는다. 제 3 전극(143)은 제 2 모스펫(122)의 게이트(122a)와 연결되어 외부로부터 제 2 모스펫(122)의 구동신호를 전송받으며, 제 4 및 제 5 전극(144,145)은 각각 제 4 모스펫(124)의 타단과 게이트에 연결되어 제 4 모스펫(124)의 구동신호에 따라 광검출전류를 외부로 전달한다.
전극(140)은 광검출소자(110)와 모스펫(121~124)을 커버하는 유전체 상에 형성된다. 구체적으로, 유전체에 컨택트 홀을 형성하고, 컨택트홀 내부에 전극을 삽입하여 광검출 소자(110)와 모스펫(121~124)의 각 단자와 연결된다 (도 28a 및 도 28b 참조) 이에 대한 자세한 설명은 이미지 센서의 제조방법과 함께 후술하도록 한다.
도 6내지 8을 중심으로 본 발명의 제 1 실시예에 따른 이미지센서의 제조방법에 대해 설명하도록 한다. 제 1 실시예에 따른 이미지센서의 제조방법을 설명함에 있어서, 앞서 기술한 제 1 실시예에 따른 이미지센서와 중복되는 부분은 간략히 기재하거나 생략하도록 한다.
우선 광검출영역(A) 및 신호처리영역(B)을 포함한 절연성의 실리콘 기판(130)을 준비한다(도13 참조). 다음으로 기판(130) 상에 실리콘 산화막(272) 및 실리콘 질화막(271)을 순차적으로 적층한다. 적층된 기판(130)을 소정의 깊이로 식각하여 적어도 둘 이상의 홈(270)을 형성한다. 그 후 홈(270) 사이의 기판(130)을 이방성 식각하여, 두께 방향 중앙폭으로부터 상단(161a) 및 하단(161b)으로 갈수록 점점 폭이 넓어지도록 나노와이어 구조물(161)을 형성한다. 나노와이어 구조물(161)의 상단(161a) 및 하단(161b)을 단절하도록 기판(130)을 습식 산화하여 실리콘 산화막(161c)을 표면에 형성한다. 그 결과 도 6에 도시된 바와 같이 나노와이어(160)가 형성된다.
다음으로 광검출소자(110)와 신호처리모듈(120)이 상호 절연될 수 있도록 광검출영역(A) 및 신호처리영역(B) 이외의 영역에 산화물(273, LOCOS; LOCal Oxidation of Si)을 부분적으로 형성한다. 광검출소자(110)가 형성된 기판(130)에 적어도 하나 이상의 모스펫(121~124)을 형성하기 위하여 신호처리영역(B)에 p 또는 n 도펀트를 주입시켜 적어도 하나 이상의 p형의 웰 또는 n형의 웰(121d)을 형성한다. 이 때 각 도펀트가 주입된 후 열처리를 공정을 가함으로써 도펀트를 기판(130) 깊숙이 확산시킬 수 있다.
다음으로 각 모스펫(121~124)의 문턱전압을 조정하기 위해 다시말해, 소스(121b)와 드레인(121c) 사이의 채널이 형성되는 문턱전압을 조정하기 위하여, p형의 웰 또는 n형의 웰(121d)에 도펀트를 주입할 수 있다. 예를 들어, p형 웰(121d)에는 n형 도펀트가 주입되며, n형 웰(121d)에는 p형 도펀트가 주입된다.
모스펫(121~124)의 게이트(121a)를 형성하기 위하여 기판(130)에 게이트산화막(221e)과 폴리실리콘을 증착한다. 이때 나노와이어(160)를 커버하는 게이트산화막과 폴리실리콘을 제거하기 위하여 패터닝된 포토레지스트(150)를 신호처리영역(B)에 형성하고, KOH 또는 TMAH용액을 이용하여 나노와이어(160) 상에 폴리실리콘과 게이트산화막을 제거한다. 그 후 나노와이어(160)와 신호처리영역(B) 상에 패터닝된 포토레지스트(150)를 새로이 형성하고 건식식각을 통해 게이트(121a)를 형성한다.
다음으로 LDD(lightly doped drain)을 형성하기 위해 저농도의 도펀트를 신호처리 영역(B)에 주입한다. 모스펫(121~124)을 소형화하기 위하여 소스(121b)와 드레인(121c)의 간격이 감소되더라도, LDD에 의해 감소된 간격으로 인한 오작동을 방지할 수 있다.
도 7 및 8은 나노와이어(160)에 도펀트를 주입하여 포토다이오드 또는 포토컨덕터를 형성하는 단계를 도시한 도면이다. 도 7에 도시된 바와 같이, 광검출영역(A)을 제외한 영역에 제 1 포토레지스트(151)를 형성하여 나노와이어(160)를 외부에 노출시킨 다음 제 1 도펀트를 주입시킨다. 나노와이어(160)에 한종류의 도펀트를 주입하게 되면 나노와이어(160)는 입사광에 따라 저항값이 변화하는 포토컨덕터가 된다.
또한 도 8에 도시된 바와 같이 나노와이어(160)의 일영역에 제 2 포토레지스트(152)를 형성하여 타영역을 외부에 노출시킨다. 그 다음으로 제 1 도펀트와 상이한 제 2 도펀트를 타영역에 주입시킴으로써 나노와이어(160)에 p-n접합을 형성할 수 있다. 따라서 도 7 및 8의 공정을 수행한 나노와이어(160)는 포토다이오드로 구동될 수 있다.
다음으로 기판(130)에 산화막을 적층하고 산화막을 식각함으로써 게이트의 양측부에 스페이서(276)를 형성한다. N 또는 p형 웰(121d)에 도전성을 가지는 고농도 도펀트를 주입시켜 소스(121b) 및 드레인(121c)을 형성할 수 있다. 소스(121b) 및 드레인(121c)을 형성한 다음 열처리하여 각 도펀트를 확산시킴으로서 도 3과 같은 광검출소자(110) 및 모스펫(121~124)을 형성할 수 있다.
모스펫(121)의 소스(121b)와 드레인(121c)을 형성한 후, 광검출영역(A)의 나노와이어(160) 및 모스펫(121)에 실리사이드를 형성한다. 이때 실리사이드는 전극(140)과 접촉하는 영역에 형성된다 따라서 전극(140)과 접촉하는 나노와이어(160)의 양단, 모스펫(121)의 소스(121b), 드레인(121c), 게이트(121a) 단자에 실리사이드가 형성된다. 기판(130)에 산화막을 형성한 후 포토레지스트(150)를 형성한 다음, 실리사이드가 형성될 영역의 포토레지스트(150)를 제거한다. 이후 산화막을 건식식각하여 전극(140)과 접촉하는 영역을 노출시킨다. 이는 추후 실리사이드 공정으로 인한 손상이 발생하는 것을 방지하기 위하여 산화막을 통해 보호하기 위함이다. 노출된 영역, 즉 실리사이드 형성영역에 금속을 증착시키고 2회에 걸쳐 열처리함으로써 실리사이드를 형성한다. 이때 실리사이드금속은 Ti, Co, Ni 중 어느 하나일 수 있다.
마지막으로 기판 상에 컨택트홀이 형성된 유전체층이 형성되며, 유전체상에 전극(140)이 형성된다. 이때 컨택트홀에 전극(140)이 삽입되어 나노와이어(160) 및 모스펫(121~124)을 각각 연결한다. 다음으로 건식식각 및 사진식각공정을 통해 외부 표면에 형성된 전극(140)을 패터닝함으로써 도 4와 같은 전극(140)을 형성할 수 있다.
도 9 내지 12를 중심으로 본 발명의 제 2 실시예에 따른 이미지센서 에 대해 설명하도록 한다. 제 2 실시예에 따른 이미지센서를 설명함에 있어서, 앞서 기술한 제 1 실시예에 따른 이미지센서와 중복되는 부분은 간략히 기재하거나 생략하도록 한다.
도 9 및 10 에 도시된 바와 같이 본 발명의 제 2 실시예에 따른 이미지센서는 기판(230), 광검출소자(210), 신호처리모듈(220) 및 전극(240)을 포함한다. 이 때 광검출소자(210)와 신호처리모듈(220)은 동일한 기판(230) 상에 형성되며, 광검출소자(210)와 신호처리모듈(220)에 포함된 모스펫은 나노와이어(260)로 형성된다.
광검출소자(210)에 포함되는 나노와이어(260)는 도펀트의 도핑에 따라 포토다오드 또는 포토컨덕터일 수 있다. 나노와이어(260)가 포토다이오드인 경우 n형 영역과 p형 영역이 접합하는 경계면이 형성되도록, 나노와이어(260)의 일측영역에 p형 도펀트가 도핑되며 나노와이어(260) 타측영역에 n형 도펀트가 도핑된다.(도 8참고). 나노와이어(260)가 포토컨더터인 경우 나노와이어(260)에 p형 도펀트 또는 n형 도펀트를 도핑한다(도 7 참조). 즉, 하나의 도펀트만을 나노와이어(260)에 주입시킴으로써 포토컨덕터를 형성할 수 있으며, 입사광에 따라 포토컨덕터의 저항값이 가변되기 때문에 입사광을 감지할 수 있다.
또한, 광검출소자(210)는 적어도 하나 이상의 나노와이어(260)를 이용하여 형성할 수 있으며 이 경우 입사광에 대한 감도를 향상시킬 수 있다.
신호처리모듈(220)은 적어도 하나 이상의 모스펫(221~224) 및 캐패시터(225)를 포함할 수 있다. 이때, 모스펫(221~224)은 기판상(230)에 실리콘 나노와이어(260)로 형성되며, 신호처리모듈(220)은 광전류의 크기에 따라 변화하는 캐패시터(225)의 전압에 기초하여 입사광의 발생여부 및 세기 정보가 포함되는 광검출전류를 출력한다.
도 11은 신호처리모듈(220)에 포함되며 나노와이어(260)로 형성된 모스펫(221~224)을 도시한 도면이다. 본 발명의 제 2 실시예에 포함되는 모스펫(221~224)은 소스(221b), 드레인(221b) 및 게이트(221a)를 포함한다. 소스(221b)는 나노와이어(260) 일단에 도펀트가 주입되어 형성되며, 드레인(221c)은 나노와이어(260)의 타단에 도펀트가 주입되어 형성된다. 게이트(221a)는 나노와이어(260) 중앙부, 즉 소스(221b)와 드레인(221c) 사이에 형성된 게이트 산화막(221e)상에 폴리게이트(275)를 이용하여 형성된다.
신호처리모듈(220)은 제 2 나노와이어(262)로 형성된 제 1 모스펫회로(231) 및 제 3 나노와이어(263)로 형성된 제 2 모스펫회로(232)를 포함한다. 제 1 모스펫회로(231)는 광검출소자(210)가 형성된 제 1 나노와이어(261)의 일단으로부터 길이방향으로 연속하는 제 2 나노와이어(262)로 형성된 것을 의미한다. 즉, 제 1 나노와이어(261)는 광검출소자(210)가 형성된 것을 말하며, 제 2 나노와이어(262)는 적어도 하나이상의 모스펫(221~224)이 형성된 나노와이어(260)를 말한다. 또한 도 12 에 도시된 바와 같이 제 1 나노와이어(261)와 제 2 나노와이어(262)는 서로 연결되어 연속된다. 다시 말해 하나의 나노와이어(260)를 이용하여 광검출소자 (210) 및 모스펫(221~224)을 형성할 수 있다.
또한 제 3 나노와이어(263)로 제 2 모스펫회로(232)를 형성할 수 있다. 즉, 하나의 나노와이어(260)를 이용하여 길이방향으로 배치되는 복수개의 모스펫(221~224)을 형성할 수 있다. 이 때 제 3 나노와이어(263)는 도 12에 도시된 바와 같이 제 1 나노와이어(261)와 폭방향으로 일정간격 이격되어 배치된다.
도 9 및 12에 도시된 나노와이어(260), 광검출소자(210)와 모스펫(221~224)의 배치에 의해 본 발명은 한정되지 않으며, 나노와이어(260)로 형성된 광검출소자(210)와 모스펫(221~224)을 이용하여 다양하게 배치할 수 있다. 예를 들어, 하나의 나노와이어(260)에 광검출소자(210)를 형성하고 길이방향으로 4개의 모스펫(221~224)을 순차적으로 형성할 수 있으며, 복수의 나노와이어(260)를 평행하게 배치하여 각각 광검출소자(210) 및 모스펫(221~224)을 형성할 수 있다.
하나의 나노와이어(260)를 이용하여 복수개의 전자소자(광검출소자, 모스펫)를 형성하는 경우 각 전자소자들은 상호 연결될 수 있어 각 전자소자를 연결하기 위한 전극(240) 또는 배선이 불필요하거나 줄일 수 있다. 그 결과 전극(240) 및 배선을 위한 공간이 불필요하여 이미지센서의 소형화를 도모함에 있어서 유리하다.
제 2 나노와이어(262)로 형성되는 제 1 모스펫 회로(231)는 제 1 모스펫(221)과 제 2 모스펫(222)을 포함한다. 제 1 모스펫(221)은 제 2 나노와이어(262)의 길이방향으로 광검출소자(210)와 일정간격 이격되도록 형성된다. 제1 모스펫(221)의 구동신호가 인가되고 제 2 모스펫(222)은 구동되지 않는 경우 광검출소자(210)에서 생성되는 광전류를 제 1 모스펫(221)의 일단과 연결된 캐패시터(225)로 전송한다. 그 결과 입사광을 광검출소자(210)가 감지하는 경우 캐패시터(225)의 전압값이 변화한다.
제 2 모스펫(222)은 기준전압(Vdd)과 연결되며 제 2 모스펫(222)의 타단은 캐패시터(225)와 연결된다. 제2 모스펫(222)의 구동신호가 인가되고 제 1 모스펫(221)은 구동되지 않는 경우 캐패시터(225) 양단은 기준전압(Vdd)으로 충전하게 된다. 따라서 캐패시터(225)의 전압을 기준전압(Vdd)으로 초기화 한다.
제 2 모스펫회로(232)는 제 3 나노와이어(263)로 형성된 제 3 모스펫(223)과 제 4 모스펫(224)을 포함한다. 제 3 모스펫(223)의 게이트는 캐패시터(225)와 연결되기 때문에 제 3 모스펫(223)에 흐르는 광검출전류는 캐패시터(225)의 전압에 따라 변화하게 된다. 따라서 제 3 모스펫(223)에 흐르는 광검출전류의 크기는 입사광에 따라 가변되기 때문에 광검출전류에는 입사광에 대하 정보를 포함한다.
제 4 모스펫(224)은 제 3 나노와이어(263)의 길이방향으로 제 3 모스펫(223)과 일정간격 이격되도록 형성되며, 제 3 모스펫(223)에서 생성된 광검출전류를 외부로 전달한다. 제 4 모스펫(224)은 게이트에 구동신호가 인가되는 경우 광검출전류를 전달받아 외부에 전송한다.
이 때, 제 1 내지 제 3 나노와이어(261~263)는 상술한 바와 같이 일정한 범위의 내각(θ)을 가지는 역삼각형 단면을 가질 수 있으며, 나노와이어(260)의 표면에 실리콘 산화막(260c)이 형성될 수 있다.
제 1 내지 제 3 나노와이어(261~263)는 역삼각형 단면을 가지고 있으며, 표면에는 실리콘 산화막(260c)이 형성되기 때문에, 나노와이어 구조물의 상단(260a)과 하단(260b)이 분리되어 기판(230)과 절연된다. 그 결과 기판(230)을 식각하여 제 1 내지 제3 나노와이어(261~263)를 형성할 수 있기 때문에 나노와이어(260)를 기판(230)에 접합시키는 별도의 접합공정이 불필요하다.
전극은 도 10 에 도시된 바와 같이 광검출소자(210)와 신호처리모듈(220)을 전기적으로 연결하며, 이를 위해 광검출소자(210)와 신호처리모듈(220) 상에 형성된다. 보다 구체적으로 제 1 전극(241)은 그라운드와 연결되어 광검출소자(210)를 접지시키며, 제 2 전극(242) 은 제 1 모스펫(221)의 게이트와 연결되어 외부로부터 제 1 모스펫(221)의 구동신호를 전송받는다. 제 3 전극(243)은 제 2 모스펫(222)의 게이트와 연결되어 외부로부터 제 2 모스펫(222)의 구동신호를 전송받으며, 제 4 전극(244)은 제 2 모스펫(222)과 제 3 모스펫(223)의 일단과 연결되어 기준전압(Vdd)을 전달한다. 제 5 및 제 6 전극(245,246)은 각각 제 4 모스펫(224)의 타단과 게이트에 연결되어 제 4 모스펫(224)의 구동신호에 따라 광검출전류를 외부로 전달한다.
전극(240)은 광검출소자(210)와 모스펫(221~224)을 커버하는 유전체 상에 형성된다. 구체적으로, 유전체에 컨택트 홀을 형성하고, 컨택트홀 내부에 전극을 삽입하여 각각의 광검출 소자와 모스펫(221~224)의 각 단자와 연결된다 (도 28a 및 도28b 참조) 이에 대한 자세한 설명은 제 2 실시예에 따른 이미지센서의 제조방법과 함꼐 후술하도록 한다.
도 13 내지 도 28b는 본 발명의 제 2 실시예에 따른 이미지센서의 제조방법을 도시한 도면이다. 구체적으로 도 13 내지 도 28b는 나노와이어로 형성된 제 1 모스펫(221)의 제조방법에 관한 도면이다. 따라서 도 13 내지 도 28b 에 도시된 공정을 반복함으로써 제 2 내지 제 4 모스펫(222~224)을 제작할 수 있다. 이하 상술한 본 발명의 제 1 실시예의 이미지센서의 제조방법과 중복되는 내용은 생략하거나 간략히 기술하도록 한다.
본 발명의 제 2 실시예에 따른 이미지센서의 제조방법은 기판을 준비하는 1단계, 나노와이어를 형성하는 제 2 단계, 모스펫(221~224) 및 광검출 소자(210)를 형성하는 제 3 단계 및 전극(240)을 형성하는 제 4 단계를 포함한다. 이하, 각 단계에 대해 도면을 이용하여 자세히 설명하도록 한다.
제 1 단계는 이미지센서를 제조하기 위한 기판(230)을 준비한다 기판(230)은 도 13에 도시된 바와 같이 광검출영역(A)과 신호처리영역(B)을 포함한다. 광검출영역(A)은 광검출소자(210)가 형성될 영역을 의미하며 신호처리영역(B)은 복수의 모스펫(221~224)을 포함하는 신호처리모듈(220)이 형성될 영역을 의미한다.
제 2 단계는 이방성식각을 통해 형성되며 단면이 역삼각형인 나노와이어(260)를 상기 광검출영역(A) 및 상기 신호처리영역(B)에 걸쳐 형성한다. 도면을 이용하여 보다 구체적으로 제 2 단계를 설명하도록 한다.
도 14a(도13의 A-A’에 따른 단면도) 및 14b(도13의 B-B’에 따른 단면도)에 도시된 바와 같이 제 1 포토레지시트(251), 실리콘 질화막(271)과 실리콘 산화막(272)이 적충된 기판(230)을 식각하여 적어도 둘 이상의 홈(270)을 광검출영역(A)과 신호처리영역(B)에 걸쳐 형성한다. 이때 홈(270)의 개수는 이격되는 나노와이어(260)의 개수에 대응되며, 본 발명의 제 2 실시예의 경우 2개의 나노와이어(260)가 형성되기 때문에 기판(230)에 3개의 홈(270)이 필요하다.
도 15a(도13의 A-A’에 따른 단면도) 및 15b(도13의 B-B’에 따른 단면도)에 도시된 바와 같이, 이방성 식각을 함으로써 홈(270) 사이의 기판(230)을 두께 방향의 중앙으로부터 상단 및 하단으로 갈수록 폭이 넓어지는 적어도 하나 이상의 나노와이어(260) 구조물을 형성한다. 이때 이방성식각은 KOH 또는 TMAH용액을 이용한다.
도 16a(도13의 A-A’에 따른 단면도) 및 16b(도13의 B-B’에 따른 단면도)에 도시된 바와 같이 나노와이어(260) 구조물 표면에 습식산화막 형성공정을 통해 산화막(260c)을 형성한다. 그 결과 상단(260a)과 하단(260b) 사이에 절연체인 산화막(260c)이 형성되어 상단(260a)과 하단(260c)은 절연됨으로써 나노와이어(260) 구조물의 상단(260a)인 나노와이어(260)는 기판(230)과 절연된다
제 3 단계는 신호처리영역(B)의 나노와이어(260)에 n형 또는 p형 도펀트가 도핑되는 소스, 드레인(221c) 및 폴리실리콘으로 형성된 게이트(221a)를 포함하는 모스펫(261~264)을 형성하며, 광검출영역(A)의 나노와이어(260)에 도펀트를 주입하여 광검출소자(210)를 형성하는 단계를 포함한다, 이에 대해 도면을 중심으로 자세히 기술하도록 한다.
도 17a(도13의 A-A’에 따른 단면도) 및 17b(도13의 B-B’에 따른 단면도)에 도시된 바와 같이, 광검출영역(A)과 신호처리영역(B)을 제외한 영역에 실리콘산화물(273)을 형성한다. 기판(230)에 나노와이어(260)가 형성된 부분 즉 광검출영역(A)과 신호처리영역(B)에 다시 실리콘 산화막과 질화막을 부분적으로 형성한다. 따라서 광검출영역(A)과 신호처리영역(B)을 제외한 영역은 노출하게 되며 노출된 영역에 습식산화막 공정을 통해 실리콘 산화물(273)을 형성한다. 실리콘 산화물(273)에 의해 신호처리영역(B) 및 광검출영역(A)을 제외한 영역은 절연된다.
도 18a(도13의 A-A’에 따른 단면도) 및 18b(도13의 B-B’에 따른 단면도)에 도시된 바와 같이, 신호처리영역(B)의 나노와이어(260)에 p-웰(well) 또는 n-웰을 형성하기 위해 n형 또는 p형 도펀트를 주입시키며, 열처리를 통해 상기 n형 또는 p형 도펀트를 확산시킨다. 신호처리영역(B)의 나노와이어(260)만 도핑하기 위해 신호처리영역(B)이외에 제 2 포토레지스트(252)를 형성하여 신호처리 영역의 나노와이어(260)만 노출시킨다. n-웰을 형성하는 경우 As 또는 P를 주입시킬 수 있으며, p-웰을 형성하는 경우 Boron을 주입시킬 수 있다.
도 19a(도13의 A-A’에 따른 단면도) 및 19b(도13의 B-B’에 따른 단면도)에 도시된 바와 같이 모스펫(261~264)의 문턱전압을 조정하기 위하여 도펀트를 주입시킬 수 있다. 여기서 문턱전압은 모스펫(261~264)의 채널을 형성하기 위한 최소전압을 의미한다. P-웰의 경우 n형 도펀트를 주입시키며 n-웰의 경우 p형 도펀트를 주입시킨다.
도 20a(도13의 A-A’에 따른 단면도) 및 20b(도13의 B-B’에 따른 단면도)에 도시된 바와 같이 게이트(221a)를 형성하기 위하여 기판(230) 상에 게이트 산화막(221e) 및 폴리게이트(275)를 형성한 후 신호처리영역(B)을 제외한 영역, 즉 광검출영역(A)의 폴리게이트(275)를 제거한다. 게이트(221a)가 형성될 영역에 패터닝된 제 4 포토레지스트(254)를 형성한다. 이때 제 4 포토레지스트(254)는 광검출영역(A)의 나노와이어(260) 상에 형성되는 데 이는 추후에 있을 식각공정으로부터 광검출영역(A)의 나노와이어(260)를 보호하기 위함이다.
도 21a(도13의 A-A’에 따른 단면도) 및 21b(도13의 B-B’에 따른 단면도)에 도시된 바와 같이, 폴리 실리콘 건식식각 공정을 통해 게이트(221a)를 형성하고 제 4 포토레지스트(254)를 제거한다.
도 22a(도13의 A-A’에 따른 단면도) 및 22b(도13의 B-B’에 따른 단면도)에 도시된 바와 같이, 신호처리영역(B)의 나노와이어(260)를 노출시키기 위하여 패터닝된 제 5 포토레지스트(255)를 형성하며, 노출된 신호처리영역(B)의 나노와이어(260)에 LDD를 형성하기 위한 저농도 도펀트를 주입한다. LDD를 형성함으로써 모스펫(261~264)의 소형화에 따른 소스(221b)와 드레인(221c) 사이의 간격이 감소되면서 발생하는 오작동을 방지할 수 있다.
다음으로 광검출영역(A)의 나노와이어(260)에 도펀트를 주입시킨다. 이는 상술한 제 1 실시예에 따른 이미지센서의 제조방법과 동일하므로 간략히 기술한다. 포토컨덕터를 제조하는 경우 광검출영역(A)의 나노와이어(260)에 한종류의 도펀트를 주입하며(도7 참조), 포토다이오드를 제조하는 경우 광검출영역(A)의 나노와이에 제 1 도펀트 및 제 2 도펀트를 주입시켜 p-n접합을 형성시킨다(도 7 및 8 참조)
도 23a(도13의 A-A’에 따른 단면도) 및 23b(도13의 B-B’에 따른 단면도)에 도시된 바와 같이 기판(230)의 산화막(274)을 형성한 다음 건식식각을 통하여 게이트(221a)의 측면부에 형성된 산화막(274)을 제외한 나머지 산화막(274)을 제거한다. 게이트(221a) 측면부의 산화막(274)은 스페이서(276)가 된다.
도 24a(도13의 A-A’에 따른 단면도) 및 24b(도13의 B-B’에 따른 단면도)에 도시된 바와 같이, 신호처리영역(B)을 제외한 영역에 제 6 포토레지스트(256)를 형성하여 신호처리영역(B)의 나노와이어(260)를 노출시킨다. 다음으로 소스(221b) 및 드레인(221c)을 형성하기 위해 신호처리영역(B)의 나노와이어(260)에 고농도 도펀트를 주입시킨다.
제 4 단계는 광검출영역(A)과 신호처리영역(B)을 커버하는 유전체(279)상에 상기 모스펫(261~264)과 상기 광검출소자(210)를 연결하는 전극(240)을 패터닝하는 단계를 포함한다. 제 4단계에 대해 도면을 중심으로 구체적으로 설명한다.
도 25 a(도13의 A-A’에 따른 단면도) 및 도 25b(도13의 B-B’에 따른 단면도)에 도시된 바와 같이, 실리사이드(278)를 형성하기 위하여 기판(230)에 금속층(277)을 증착시킨다. 이때 금속은 Ti, Co, Ni 중 어느 하나가 될 수 있다.
도 26a(도13의 A-A’에 따른 단면도) 및 도 26b(도13의 B-B’에 따른 단면도)에 도시된 바와 같이 실리사이드 금속층(277)에 1차 열처리 후, 광검출영역(A)의 나노와이어(260)의 양단, 상기 소스(221b) 드레인(221c) 및 게이트(221a) 표면의 실리사이드 금속층(277)을 제외한 미반응 금속층(277)을 제거한다. 미반응 실리사이드 금속층(277)을 제거한 뒤 제 2 차 열처리를 가함으로써 실리사이드(278)를 형성시킨다.
도 27a(도13의 A-A’에 따른 단면도) 및 도 27b(도13의 B-B’에 따른 단면도)에 도시된 바와 같이, 컨택트홀(280)이 형성된 유전체(279)를 기판(230)상에 형성시킨다. 이를 위해 유전체(279)을 기판(230)에 형성한 뒤 사진식각공정과 건식식각공정을 통해 컨택트홀(280)을 형성한다.
도 28a(도13의 A-A’에 따른 단면도) 및 도 28b(도13의 B-B’에 따른 단면도) 에 도시된 바와 같이, 유전체(279) 상에 전극(240)을 형성하며 컨택트홀(280)에 금속을 채움으로써 전극(240)을 컨택트홀(280)에 삽입한다. 이를 위해 금속을 증착하고 CMP(Chemical Mechanical Polish)공정을 통해 금속의 평탄화 작업을 수행한다. 이때 전극(240)과 실리사이드(278)의 저항을 줄이기 위해 열처리공정을 수행할 수 있다. 마지막으로 전극(240)을 패터닝하면 도 10과 같은 이미지센서를 제조할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
1 : 이미지센서의 어레이 10 : 이미지센서의 픽셀
100 : 제 1 실시예 110 : 제 1 실시예의 광검출소자
120 : 제 1 실시예의 신호처리모듈 121 : 제 1 실시예의 제 1 모스펫
121a: 제1 모스펫의 게이트 121b: 제 1 모스펫의 소스
121c:제 1 모스펫의 드레인 121d: 제1 모스펫의 웰(wll)
122 : 제 1 실시예의 제 2 모스펫 123 : 제 1 실시예의 제 3 모스펫
124 : 제 1 실시예의 제 4 모스펫 125 : 캐패시터
130 : 제 1 실시예의 기판 140 : 제 1 실시예의 전극
141 : 제 1 실시예의 제 1 전극 142 : 제 1 실시예의 제 2 전극
143 : 제 1 실시예의 제 3 전극 144 : 제 1 실시예의 제 4 전극
145 : 제 1 실시예의 제 5 전극
151 : 제 1 실시예의 제 1 포토레지스트
152 : 제 1 실시예의 제 2 포토레지스트
160 : 제 1 실시예의 나노와이어
161 : 나노와이어 구조물 161a:나노와이어 구조물 상단
161b : 나노와이어 구조물 하단 161c:실리콘 산화막
200 : 제 2 실시예의 210 : 제 2 실시예의 광검출소자
220 : 제 2 실시예의 신호처리모듈 221 : 제 2 실시예의 제 1 모스펫
221a : 제 1 모스펫의 게이트 221b :제 1 모스펫의 소스
221c : 제 1 모스펫의 드레인 221e: 제1 모스펫의 산화막
222 : 제 2 실시예의 제 2 모스펫 223 : 제 제 2 실시예의 제3 모스펫
224 : 제 2 실시예의 제 4 모스펫 225 :캐패시터
230 : 기판 240 : 제 2 실시예의 전극
241 : 제 2 실시예의 제1 전극 242 : 제2 실시예의 제 2전극
243 : 제2 실시예의 제 3 전극 244 : 제 2 실시례의 제 4전극
250 : 제 2 실시예의 포토레지스트
251 : 제2 실시예의 제1 포토레지스트
252 : 제2 실시예의 제2 포토레지스트
253 : 제2 실시예의 제3 포토레지스트
254 : 제2 실시예의 제4 포토레지스트
255 : 제2 실시예의 제5 포토레지스트
256 : 제2 실시예의 제6 포토레지스트 260: 제2 실시예의 나노와이어
260a : 나노와이어 구조물 상단 260b :나노와이어 구조물 하단
260c : 실리콘 산화막
261 : 제2 실시예의 제1 나노와이어 262 : 제2 실시예의 제 2 나노와이어
263 : 제2 실시예의 제 3 나노와이어 270 : 기판의 홈
271 : 실리콘 질화막 272 : 실리콘 산화막
273 : 실리콘 산화물 274 : 산화막
275 : 폴리게이트 276 : 스페이서
277 : 실리사이드 금속층 278 : 실리사이드
279 : 유전체 280 : 컨택트홀
A : 광검출영역 B : 신호처리영역
100 : 제 1 실시예 110 : 제 1 실시예의 광검출소자
120 : 제 1 실시예의 신호처리모듈 121 : 제 1 실시예의 제 1 모스펫
121a: 제1 모스펫의 게이트 121b: 제 1 모스펫의 소스
121c:제 1 모스펫의 드레인 121d: 제1 모스펫의 웰(wll)
122 : 제 1 실시예의 제 2 모스펫 123 : 제 1 실시예의 제 3 모스펫
124 : 제 1 실시예의 제 4 모스펫 125 : 캐패시터
130 : 제 1 실시예의 기판 140 : 제 1 실시예의 전극
141 : 제 1 실시예의 제 1 전극 142 : 제 1 실시예의 제 2 전극
143 : 제 1 실시예의 제 3 전극 144 : 제 1 실시예의 제 4 전극
145 : 제 1 실시예의 제 5 전극
151 : 제 1 실시예의 제 1 포토레지스트
152 : 제 1 실시예의 제 2 포토레지스트
160 : 제 1 실시예의 나노와이어
161 : 나노와이어 구조물 161a:나노와이어 구조물 상단
161b : 나노와이어 구조물 하단 161c:실리콘 산화막
200 : 제 2 실시예의 210 : 제 2 실시예의 광검출소자
220 : 제 2 실시예의 신호처리모듈 221 : 제 2 실시예의 제 1 모스펫
221a : 제 1 모스펫의 게이트 221b :제 1 모스펫의 소스
221c : 제 1 모스펫의 드레인 221e: 제1 모스펫의 산화막
222 : 제 2 실시예의 제 2 모스펫 223 : 제 제 2 실시예의 제3 모스펫
224 : 제 2 실시예의 제 4 모스펫 225 :캐패시터
230 : 기판 240 : 제 2 실시예의 전극
241 : 제 2 실시예의 제1 전극 242 : 제2 실시예의 제 2전극
243 : 제2 실시예의 제 3 전극 244 : 제 2 실시례의 제 4전극
250 : 제 2 실시예의 포토레지스트
251 : 제2 실시예의 제1 포토레지스트
252 : 제2 실시예의 제2 포토레지스트
253 : 제2 실시예의 제3 포토레지스트
254 : 제2 실시예의 제4 포토레지스트
255 : 제2 실시예의 제5 포토레지스트
256 : 제2 실시예의 제6 포토레지스트 260: 제2 실시예의 나노와이어
260a : 나노와이어 구조물 상단 260b :나노와이어 구조물 하단
260c : 실리콘 산화막
261 : 제2 실시예의 제1 나노와이어 262 : 제2 실시예의 제 2 나노와이어
263 : 제2 실시예의 제 3 나노와이어 270 : 기판의 홈
271 : 실리콘 질화막 272 : 실리콘 산화막
273 : 실리콘 산화물 274 : 산화막
275 : 폴리게이트 276 : 스페이서
277 : 실리사이드 금속층 278 : 실리사이드
279 : 유전체 280 : 컨택트홀
A : 광검출영역 B : 신호처리영역
Claims (15)
- 복수의 픽셀을 포함하는 CMOS 이미지센서에 있어서,
기판;
상기 기판의 일부를 식각하여 상기 픽셀 내의 정해진 위치에 형성되며 상단 및 하단의 폭이 중앙폭보다 넓고 하단이 상기 기판과 연결되며 측면이 상기 기판과 이격되도록 형성되는 나노와이어 구조물;
상기 나노와이어 구조물의 상단에 형성되어 상기 나노와이어 구조물에 의해 지지되며, 단면이 일정한 범위의 내각을 갖는 역삼각형으로 형성되고, 상기 나노와이어 구조물의 중앙과 측면에 형성된 실리콘 산화막에 의해 상기 기판과 전기적으로 절연되는 실리콘 나노와이어;
상기 실리콘 나노와이어를 이용하여, 입사광을 감지하여 상기 입사광의 세기에 따라 크기가 변화하는 광전류를 생성하는 광검출소자;
상기 기판 상에 상기 광검출소자와 동일평면의 상기 픽셀 내에 형성되며, 상기 광전류의 발생여부 및 크기에 기초하여, 입사광의 정보를 포함하는 광검출전류를 출력하는 신호처리모듈; 및
상기 광검출소자와 상기 신호처리모듈을 전기적으로 연결하며, 상기 광검출소자와 상기 신호처리모듈 상에 형성되는 전극을 포함하며,
상기 신호처리모듈은
상기 광전류의 크기에 따라 변화하는 캐패시터의 전압에 기초하여 입사광의 정보가 포함되는 광검출전류를 출력하는 복수의 모스펫을 포함하고,
상기 모스펫은
상기 실리콘 나노와이어 일단에 도펀트가 주입되어 형성된 소스
상기 실리콘 나노와이어 타단에 상기 도펀트가 주입되어 형성된 드레인;
상기 실리콘 나노와이어의 상면의 상기 소스와 드레인 사이에 형성되는 게이트산화막; 및
상기 게이트산화막의 상면과 상기 나노와이어 구조물의 측면을 따라 상기 실리콘 나노와이어의 길이방향에 수직한 방향으로 상기 실리콘 나노와이어를 감싸는 폴리실리콘 재질의 게이트를 포함하는 나노와이어를 이용한 이미지센서.
- 청구항 1에 있어서,
상기 광검출소자는
상기 나노와이어 내에 n형 영역과 p형 영역이 접합하는 경계면이 형성되도록, 상기 나노와이어의 일측영역에 p형 도펀트가 도핑되며 상기 나노와이어 타측영역에 n형 도펀트가 도핑되는 나노와이어를 이용한 이미지센서
- 청구항 1 에 있어서,
상기 광검출소자는
상기 나노와이어에 p형 도펀트 또는 n형 도펀트가 도핑되어 입사광의 세기에 따라 상기 나노와이어의 저항값이 가변되는 나노와이어를 이용한 이미지센서
- 삭제
- 삭제
- 삭제
- 청구항 1 에 있어서,
상기 신호처리모듈은
상기 광검출소자가 형성된 제 1 나노와이어의 일단으로부터 길이방향으로 연속하는 제 2 나노와이어로 형성된 제 1 모스펫회로 및
상기 제 1 나노와이어와 폭 방향으로 일정간격 이격된 제 3 나노와이어로 형성된 제 2 모스펫회로를 포함하는 나노와이어를 이용한 이미지센서.
- 청구항 7 에 있어서,
상기 제1 모스펫 회로는
상기 제 1 나노와이어의 길이방향으로 상기 광검출소자와 일정간격 이격되도록 형성되며, 일단과 연결된 캐패시터의 전압을 가변시키는 제 1 모스펫; 및
상기 제 1 나노와이어의 길이방향으로 상기 제 1 모스펫과 일정간격 이격되도록 형성되며, 상기 캐패시터의 전압을 기준전압으로 초기화시키는 제 2 모스펫;을 포함하며,
상기 제 2 모스펫회로는
상기 제 3 나노와이어로 형성되며 상기 캐패시터의 전압크기에 따라 가변되는 전류를 생성하는 제 3 모스펫; 및
상기 제 3 나노와이어의 길이방향으로 상기 제 3 모스펫과 일정간격 이격되도록 형성되며, 상기 제 3 모스펫에서 생성된 전류를 외부로 전달하는 제 4 모스펫;을 포함하는 나노와이어를 이용한 이미지센서
- 삭제
- 복수의 픽셀을 포함하는 CMOS 이미지센서 제조방법에 있어서,
상기 픽셀 내의 정해진 위치에 광검출영역과 신호처리영역을 포함하는 기판을 준비하는 제 1 단계;
상기 기판의 일부를 식각하여 상단 및 하단의 폭이 중앙폭보다 넓고 하단이 상기 기판과 연결되며 측면이 상기 기판과 이격되도록 나노와이어 구조물을 형성하고, 상기 나노와이어 구조물의 상단에 상기 나노와이어 구조물에 의해 지지되며 상기 나노와이어 구조물의 중앙과 측면에 형성된 실리콘 산화막에 의해 상기 기판과 전기적으로 절연되며 단면이 일정한 범위의 내각을 갖는 역삼각형 형상인 실리콘 나노와이어를 상기 광검출영역 및 상기 신호처리영역에 걸쳐 형성하는 제 2 단계;
상기 신호처리영역의 실리콘 나노와이어로 n형 또는 p형 도펀트가 도핑된 소스 드레인 및 폴리실리콘으로 형성된 게이트를 포함하는 모스펫을 형성하며, 상기 광검출영역의 실리콘 나노와이어에 도펀트를 주입하여 광검출소자를 형성하는 제 3 단계; 및
상기 광검출영역과 상기 신호처리영역을 커버하는 유전체상에 상기 모스펫과 상기 광검출소자를 연결하는 전극을 패터닝하는 제 4 단계를 포함하며,
상기 제 3 단계는
상기 광검출영역과 신호처리영역을 제외한 영역에 실리콘산화물을 형성하는 단계;
상기 신호처리영역의 나노와이어에 p-웰(well) 또는 n-웰을 형성하기 위해 n형 또는 p형 도펀트를 주입시키며, 열처리를 통해 상기 n형 또는 p형 도펀트를 확산하는 단계;
상기 신호처리영역의 나노와이어 상에 게이트 산화막을 형성하고, 상기 게이트산화막의 상면과 상기 나노와이어 구조물의 측면을 따라 상기 나노와이어의 길이방향에 수직한 방향으로 상기 나노와이어를 감싸는 폴리실리콘 재질의 게이트를 형성하는 게이트 형성단계;
상기 광검출영역의 나노와이어에 n형 또는 p형 도펀트를 주입하는 단계; 및
소스 및 드레인을 형성하기 위해 신호처리영역의 나노와이어에 고농도 도펀트를 주입하는 단계를 포함하는 나노와이어를 이용한 이미지센서의 제조방법.
- 청구항 10에 있어서,
상기 제2 단계는
상기 기판을 식각하여 상기 광검출영역과 상기 신호처리영역에 걸쳐 상기 기판의 일부를 둘러싸는 홈을 적어도 하나 이상 형성하는 단계;
상기 홈 사이의 기판을 이방성 식각하여 두께 방향의 중앙으로부터 상단 및 하단으로 갈수록 폭이 넓어지고 하단이 상기 기판과 연결되며 측면이 상기 기판과 이격되는 적어도 하나 이상의 나노와이어 구조물을 형성하는 단계
상기 나노와이어 구조물의 중앙 및 측면에 실리콘산화막을 형성하는 습식산화공정을 통하여, 상기 나노와이어 구조물의 상단에 상기 나노와이어 구조물에 의해 지지되며 상기 나노와이어 구조물의 중앙과 측면에 형성된 실리콘 산화막에 의해 상기 기판과 전기적으로 절연되며 단면이 일정한 범위의 내각을 갖는 역삼각형 형상인 실리콘 나노와이어를 형성하는 단계를 포함하는 나노와이어를 이용한 이미지센서의 제조방법.
- 삭제
- 청구항 10에 있어서,
상기 게이트형성단계는
게이트 산화막 및 폴리실리콘을 신호처리영역의 나노와이어 상에 형성하는 단계;
광검출영역의 나노와이어 및 게이트 형성영역에 포토레지스터를 형성하는 단계;
폴리 실리콘을 건식식각하여 상기 나노와이어의 길이방향에 수직한 방향으로 상기 나노와이어를 감싸는 게이트를 형성하고 상기 포토레지스터를 제거하는 단계를 포함하는 나노와이어를 이용한 이미지센서의 제조방법.
- 청구항 10에 있어서,
상기 제 4 단계에 있어서,
상기 광검출영역의 나노와이어의 양단, 상기 소스 드레인 및 게이트 표면에 금속을 증착시키고 열처리함으로써 실리사이드를 형성하는 실리사이드형성단계
상기 실리사이드에 대응되는 컨택트홀이 형성된 유전체를 형성하는 단계
상기 유전체 상에 전극을 증착 및 열처리하며, 식각공정을 통해 전극을 패터닝하는 단계를 포함하는 나노와이어를 이용한 이미지센서의 제조방법
- 청구항 14에 있어서,
상기 실리사이드형성단계는
상기 광검출영역의 나노와이어의 양단, 상기 소스 드레인 및 게이트 표면에 실리사이드 금속을 증착시키는 단계
상기 금속을 열처리하고 미반응된 실리사이드 금속을 제거하여 실리사이드를 형성하는 단계를 포함하는 나노와이어를 이용한 이미지센서의 제조방법
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150188468A KR101834049B1 (ko) | 2015-12-29 | 2015-12-29 | 나노와이어를 이용한 이미지 센서 및 그의 제조방법 |
| US15/212,076 US10063800B2 (en) | 2015-12-29 | 2016-07-15 | Image sensor using nanowire and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150188468A KR101834049B1 (ko) | 2015-12-29 | 2015-12-29 | 나노와이어를 이용한 이미지 센서 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170078188A KR20170078188A (ko) | 2017-07-07 |
| KR101834049B1 true KR101834049B1 (ko) | 2018-04-13 |
Family
ID=59088559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150188468A KR101834049B1 (ko) | 2015-12-29 | 2015-12-29 | 나노와이어를 이용한 이미지 센서 및 그의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10063800B2 (ko) |
| KR (1) | KR101834049B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102002613B1 (ko) * | 2017-12-29 | 2019-07-22 | 주식회사 크레파스테크놀러지스 | 실리콘 마이크로 구조물 및 이의 제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184566A (ja) * | 2005-12-06 | 2007-07-19 | Canon Inc | 半導体ナノワイヤを用いた半導体素子、それを用いた表示装置及び撮像装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112008003839T5 (de) | 2008-05-05 | 2011-03-10 | Hewlett-Packard Development Company, L.P., Houston | Photodiode auf Nanodrahtbasis |
| US8748799B2 (en) * | 2010-12-14 | 2014-06-10 | Zena Technologies, Inc. | Full color single pixel including doublet or quadruplet si nanowires for image sensors |
| JP2012191060A (ja) | 2011-03-11 | 2012-10-04 | Sony Corp | 電界効果型トランジスタ、電界効果型トランジスタの製造方法、固体撮像装置、及び電子機器 |
| JP5814818B2 (ja) * | 2012-02-21 | 2015-11-17 | 株式会社日立製作所 | 固体撮像装置 |
-
2015
- 2015-12-29 KR KR1020150188468A patent/KR101834049B1/ko active IP Right Grant
-
2016
- 2016-07-15 US US15/212,076 patent/US10063800B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184566A (ja) * | 2005-12-06 | 2007-07-19 | Canon Inc | 半導体ナノワイヤを用いた半導体素子、それを用いた表示装置及び撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10063800B2 (en) | 2018-08-28 |
| KR20170078188A (ko) | 2017-07-07 |
| US20170187974A1 (en) | 2017-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102433575B1 (ko) | 이미지 센서 | |
| US9508771B2 (en) | Complementary metal-oxide-semiconductor image sensors | |
| KR102366416B1 (ko) | Cmos 이미지 센서 | |
| EP1102322B1 (en) | Floating region photodiode for a CMOS image sensor | |
| EP1668701B1 (en) | IMAGE SENSOR HAVING PINNED FLOATING DIFFUSION DIODE and its method of manufacturing | |
| KR101594927B1 (ko) | 후면-조명된 ｃｍｏｓ 이미지 센서들 | |
| KR102272115B1 (ko) | 개선된 암 전류 성능을 갖는 반도체 이미징 디바이스 | |
| US11437416B2 (en) | Pixel device layout to reduce pixel noise | |
| JP2007531254A (ja) | 垂直カラーｃｍｏｓイメージセンサの感度を改善する方法及び装置 | |
| KR100869743B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100561004B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR100853792B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20060052791A (ko) | 기판의 잡음 배리어를 갖춘 ｃｍｏｓ 이미지센서 | |
| KR20170111594A (ko) | 이미지 센서 및 그 제조방법 | |
| US6656760B2 (en) | Solid state imaging sensor in a submicron technology and method of manufacturing and use of a solid state imaging sensor | |
| WO2009103048A1 (en) | Dual photo-diode cmos pixels | |
| KR101009091B1 (ko) | 누화현상을 감소시킨 시모스 이미지센서 및 그 제조방법 | |
| KR101834049B1 (ko) | 나노와이어를 이용한 이미지 센서 및 그의 제조방법 | |
| US20220199663A1 (en) | Saddle-gate source follower for imaging pixels | |
| JP2007180540A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| US20080042170A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| KR102063795B1 (ko) | 실리콘 나노와이어를 이용한 이미지 센서 및 그 제조방법 | |
| KR20030000654A (ko) | 이미지센서 제조 방법 | |
| KR100535911B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| JP7199013B2 (ja) | 光検出器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |