JP2008527702A - 半導体フォトダイオードおよび製造の方法 - Google Patents

Abstract

半導体フォトダイオード（１８）が、第１の導電型の領域（２）と第２の導電型の領域（６）との間のｐｎ接合として形成される。第２の導電型の領域（６）は、およそ半球状である。ミニガードリング（８）、すなわち領域（６）の接合深さより非常に浅い接合深さを有する第２の導電型のリングが、表面トラッピングを防ぐために、好ましくは領域（６）を取り囲む。フォトダイオード（１８）上に降り注ぐ光がアバランシェ（雪崩）効果を生じるように、フォトダイオード（１８）は高逆バイアスで動作させられる。
【選択図】 図１

Description

本発明は、光子あるいは光の検出用の半導体フォトダイオードおよび半導体フォトダイオードを製造するためのプロセスに関する。

ダイオードは、異なる導電型の半導体材料の２つの領域、すなわち、ｐ型材料とｎ型材料との間に形成される。多くの他の用途の他に、ダイオードは、光子あるいは光の検出のために用いられることができて、電子カメラ、炎検出器、３次元飛行時間センサ、分光学用の単一光子計数器、などにおいて広範囲にわたって用いられている。

高利得および高感度を達成するために、フォトダイオードは、高い逆電圧でバイアスされて動作させられる。この種のフォトダイオードは、アバランシェフォトダイオード（ＡＰＤ）と呼ばれる。アバランシェフォトダイオードは、絶縁破壊を下回るバイアス電圧で、あるいは絶縁破壊より上のバイアス電圧でさえ動作させられることができ、後者の作動モードは、ガイガー（Geiger）モードと呼ばれる。

ＡＰＤ製造のために、いわゆる「リーチスルー」装置アーキテクチャが、市場で現在支配的である。これらの装置は、大きな空乏領域、深い接合形成を有し、（２００Ｖを超える）高バイアス電圧を必要とする。これらの装置の主要な欠点は、大きくて高価な製品に結びつく標準電子回路とのそれらの非互換性である。

アバランシェフォトダイオードを開発するための更なるアプローチは、プレーナー技術を使用する。最新の例の１つが、論文「ハイブリッドバルク／ＳＯＩ ＣＭＯＳプロセスの一体となって集積化されたアバランシェフォトダイオードおよび相互インピーダンス増幅器（Ｍｏｎｏｌｉｔｈｉｃａｌｌｙ ｉｎｔｅｇｒａｔｅｄ ａｖａｌａｎｃｈｅ ｐｈｏｔｏｄｉｏｄｅ ａｎｄ ｔｒａｎｓｉｍｐｅｄａｎｃｅ ａｍｐｌｉｆｉｅｒ ｉｎ ａ ｈｙｂｒｉｄ ｂｕｌｋ ／ ＳＯＩ ＣＭＯＳ ｐｒｏｃｅｓｓ）」、Ｅｌｅｃｔｒｏｎｉｃ Ｌｅｔｔｅｒｓ、第３９巻、番号４、２００３年２月、ページ３９１−３９２に記載されている。それは、アバランシェフォトダイオードを有する集積化された光受信器を示した。しかし、周知で広範囲にわたるＣＭＯＳ技術と互換性を持つにもかかわらず、これらのフォトダイオードはカスタムプロセス過程および追加のマスクを必要とする。

標準ＣＭＯＳ技術の中にアバランシェフォトダイオードを集積化するための別のアプローチが、米国特許第６３７６３２１号に開示されている。読み出し電子回路と共にこの種のフォトダイオードのアレイが、論文「標準ＣＭＯＳ技術の単一光子検出器の最初の完全に集積化された２次元のアレイ（Ｆｉｒｓｔ ｆｕｌｌｙ ｉｎｔｅｇｒａｔｅｄ ２−Ｄ ａｒｒａｙ ｏｆ ｓｉｎｇｌｅ−ｐｈｏｔｏｎ ｄｅｔｅｃｔｏｒｓ ｉｎ ｓｔａｎｄａｒｄ ＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙ）」、ＩＥＥＥ Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｌｅｔｔｅｒｓ、Ｖｏｌ．１５、Ｎｏ．７、２００３、ｐｐ． ９６３−９６５内に記載されている。このフォトダイオードの欠点は、複雑なガードリング構造の結果としてのその低い充填率である。加えて、リーク電流があまりに多く、それはフォトダイオードの寸法を直径約２０マイクロメートルだけに限定する。

最近発行されたさらに別の技術革新（ＷＯ ０３／００３４７６）が、欠陥密度、および、それゆえに、小さいフォトダイオードのアレイから成る大きな光検出器を構成することによるダークカウント率、を改良することを意図する。しかし、ダークカウントはそれでも装置の面積とともに直線的に増加し、それは光検出器の寸法を制限する。その上、大面積に伴う大きいキャパシタンスは消失および再充電をより困難にして、不動時間を長くする。さらに重要なことに、小さなフォトダイオードの間に必要とされるスペーシングは光検出器の効率を劣化させる。

本発明の目的は、ＣＭＯＳプロセス、好ましくは高電圧能力を有するＣＭＯＳプロセスと共存できる改良されたアバランシェフォトダイオードを開発することである。

以下において、用語「アバランシェフォトダイオード」は、ｎ型半導体材料とｐ型半導体材料との間のｐｎ接合として形成され、アバランシェ（雪崩）効果の利用を行うために逆方向電圧によってバイアスされて動作させられるダイオードを意味する。単一光子がｐｎ接合の電子正孔対を生成し、その電子あるいは正孔が、更なる電子正孔対を生成し、それが、また、更なる電子正孔対を生成する、などという点で、アバランシェ効果は成る。
したがって、各々の光子は、測定されることができる電流に結びつく多数の電子および正孔を生成する。

本発明のアバランシェフォトダイオードは、ｎ型領域の表面からの拡散によって作られ、かつそこに配置されるｐ型材料の実質的に半球状の領域、あるいはその逆に、ｐ型領域の表面からの拡散によって作られ、かつそこに配置されるｎ型材料の実質的に半球状の領域から成る。この構造の結果として、それが特別な層あるいは複雑な拡散ガードリング構造を追加する必要なく尚早の絶縁破壊を防ぐ利点を有する一様なｐｎ接合が、形成される。降伏電圧を上昇させるためにとられる手段として、利用可能な領域が全く失われないか、あるいは最小限の部分だけが失われるので、更なる利点はその高効率である。

横方向の拡散速度が材料の深さへの拡散速度よりわずかに小さいので、拡散された領域の三次元形状は正確に半球状ではないが、およそ半球状である。概ね、側方拡散幅は、拡散深さの約８０％である。

注入および拡散の周知のプロセスによって第１の導電型の領域の中に埋め込まれる第２の導電型の半球状の領域の生成のために、注入マスク内の窓の横方向寸法は非常に小さく、好ましくは、得られる領域の接合深さより、５ないし８倍小さく選択される。次いで拡散プロセスが、ほぼ等方性であり、かつ点源から供給される。この目的を達成するために、注入マスク内の窓は、イオンの拡散距離より大きくない寸法を設定されるべきである。これは、注入窓が常にイオンの拡散距離より大きく、しばしば非常に大きくさえある寸法を有し、そのため従来のプレーナー接合に結果としてなる、現状技術とは対照的である。

本発明の第１の実施態様において、第１の導電型の領域は、例えば第１の導電型の領域がエピタキシャル成長された層である場合、一様な導電率を有する。本発明の第２の実施態様において、第１の導電型の領域はまた、第２の導電型の領域の半球状の構造のように注入および拡散プロセスから生じる半球状の構造を有する。ここで、拡散された領域の内部の導電率は一様でないが、ドーピング濃度は（放射状に見て）同じ勾配を有する。それで、いずれの場合においても、ドーピング濃度の半径方向の変化は第１および第２の導電型の領域の間に形成されるｐｎ接合の全部の領域でおよそ同じものになる。これは、ｐｎ接合が至る所で同じドーピングプロフィールを有しており、したがって、一様であることを意味し、このために、絶縁破壊は同じ確率でｐｎ−接合のどこでも生じる可能性がある。

しかし、ミニガードリングが、アフターパルスに寄与する表面準位のトラッピング効果を減少させるために追加されることができる。アフターパルスは、アバランシェ過程の間に閉じ込められた電子あるいは正孔によって発生する欠陥カウントである。Ｓｉ／ＳｉＯ_２界面は、そこに存在する表面準位のために特にキャリアを閉じ込めやすい。これらの捕獲電子および正孔はトラッピング時間の後で解放されることができ、そして、フォトダイオードが適切に再充電される限り、これらの解放された電子および正孔は新しいアバランシェ過程を始めることができる。このパルスは、したがって、欠陥であり、それが実際の照光からの応答でなく、むしろ前のアバランシェ効果の残骸であるので、したがって、それは「アフターパルス」と呼ばれる。ミニガードリングは、半球状の領域と同じ導電型の非常に小さくて浅い拡散リングであり、かつアバランシェ過程から非常に近い表面領域を除外する役目をする。ミニガードリングは、フォトダイオードの接合深さより少なくとも２倍浅い接合深さを有し、それで、ミニガードリングによって占められる面積はかなり小さく、そして、フォトダイオード構造はコンパクトおよび効率的な面積のままである。しかし、ミニガードリングを形成するための注入イオンの数があまりに少ない場合、結果として生じるミニガードリングは依然として第１の導電型を有する領域であるが、もちろん、この領域の導電率は減少させられる。

代わりとして、フォトダイオードを取り囲むポリシリコンあるいはメタルフィールドプレートが、アバランシェ過程の間、表面トラッピングを回避するために使用されることができる。好ましくは、ポリシリコンが使われ、および、ポリシリコンフィールドプレートがｐｎ接合に電気的に直列に接続され、したがって、また、ポリシリコンフィールドプレートを、アバランシェ効果が生じる場合に、フォトダイオード中を流れる最大許容電流を制限する内部抵抗としても利用する。

好ましくは、複数のフォトダイオードが互いの隣に配置されて、単一のアバランシェ光検出器を形成するために電気的に並列に接続される。したがって、フォトダイオードは、一次元あるいは二次元のアレイを形成する。熱雑音は異なるフォトダイオードの中で統計学的に一様に分散される暗電流ピークを形成する、一方、アバランシェ光検出器上に一様に照射する光は、各々のフォトダイオードの信号電流ピークを形成し、全体の信号電流ピークにまとめる。閾値を明確にするコンパレータを用いて、全体の信号電流ピークが、より弱い暗電流ピークと区別されることができる。さらに、各々の単一フォトダイオードの消失および再充電は個別に生じる。
したがって、時定数は多くのフォトダイオードから成るアバランシェ光検出器に対してさえかなり小さい状態を保つ。

フォトダイオードのアレイにおいて、１つのフォトダイオードが、尚早の絶縁破壊防止のためのガードリングとしてその隣接したフォトダイオードを使用することができる。それは、隣接フォトダイオード注入の側方拡散が、表面の近くの周辺部で電界を減少させるのを助けるという原則に基づく。加えて、絶縁破壊が起こる前に、空乏領域が互いに接触するように、隣接したフォトダイオード間の距離が最適化されることができる。これは、表面の下の周辺部におけるアバランシェ効果を防ぐ。

二次元のアレイに配置されるフォトダイオードが、また、２次元あるいは３次元撮像用途に対して使われることもできる。この場合、各々のフォトダイオードは、画素として機能して、画素内電子回路と組み合わせられる。フォトダイオードの単純な構造の結果として、充填率は主として電子回路の寸法によって制限される。

絶縁破壊がｐｎ接合の任意の場所で同じ確率で生じるように、本発明に従うフォトダイオードは、全部のｐｎ接合の全体にわたって同じ電界を達成する目的で設計される独特の構造を有する。これは、３次元の対称構造、すなわち、半球状の構造によって達成される。このフォトダイオードは、好ましくは高電圧能力を有する標準ＣＭＯＳ技術で製造される。この種のＣＭＯＳ技術は、例えば５マイクロメータの深い拡散、あるいは例えばおよそ一様なドーピングのエピタキシャル成長された層を有するｐ形不純物ドープのおよび／またはｎ形不純物ドープの領域を備える。図１は、およそこの構造を有するｐｎ接合を作成するためのプロセス工程を例示する。

図１は、半導体ウェーハ１の断面を示す。半導体ウェーハ１あるいは少なくとも領域２あるいはウェーハ１の表面３の下の層は、第１の導電型の半導体材料から成る。好ましくは、ドーピングおよびしたがって、領域２の導電率は、一様である。ウェーハ１の表面３は、必要な導電型のイオンおよび以降の長くて深い拡散を注入することによって第２の導電型の相対的に深い領域を形成するための開口あるいは窓５を有する注入マスク４によって覆われる。注入および拡散の後、第２の導電型の領域が窓５の下に形成される。第１の導電型がｎ型の場合、第２の導電型はｐ型である。第１の導電型がｐ型の場合、第２の導電型はｎ型である。

領域２の導電率が一様な場合、窓５は半球状の構造を有するフォトダイオードを製作するために設計される。本発明に従って、窓５の寸法Ｄ_ｗ、すなわちその横方向寸法が、イオンの拡散距離Ｌ_Ｄ以下に選択される。拡散距離Ｌ_Ｄは、拡散係数Ｄおよび拡散時間ｔに主に依存し、かつ、等式

Ｌ_Ｄ ＝ √（ Ｄ（Ｔ） ＊ ｔ ） （１）
によって与えられる。

拡散係数Ｄは、温度Ｔに主に依存するがまた、使用する拡散プロセスを特徴づける他のパラメータにも依存する。拡散距離Ｌ_Ｄに関する更なる詳細は、例えばＳ．Ｍ．Ｓｚｅの書籍「半導体装置の物理（Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ）」、第２版、１９８１、Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ，Ｉｎｃから得られることができる。実際的には、拡散プロセスはその時、点源から供給される拡散とみなされることができる。最終的接合深さＤ_ｄは非常に大きく、一般的に、窓５の寸法より、約５ないし８倍大きい。これの結果として、第２の導電型の領域６の拡散プロファイルは半球状であり、あるいは上で説明される理由で少なくともおよそ半球状である。窓５の形状は、円形あるいは四角形あるいはその他の形状とすることができる。その寸法が接合深さより非常に浅いので、その形状は、結果として生じる三次元拡散プロファイルの形状に関して何の影響も持たないか、あるいはその影響は無視しうる。

第１の導電型の領域２のドーピングが一様でない場合、例えば、領域２がまた、注入および拡散によって形成される領域である場合、第２の導電型の領域６の結果として生じる幾何学的形状は、理想的な半球状の形状から逸脱するかもしれない。

図２に示される本発明の別の実施態様において、第１の導電型の領域２は、一様な導電率の層でなく、しかし、マスク内に形成される窓を通しての注入およびその後の拡散によって形成される領域であり、したがって、一様でない導電率を有する。窓の寸法は、また、結果として生じる接合深さより非常に小さく設計され、その結果、領域６を形成するために図１に記載されるプロセスに従う第２の導電型のイオンの注入および拡散の後、一様なｐｎ接合を有するダイオードに、およびしたがって、一様な電界になる。このダイオードは、以下の工程、すなわち、

− 第１の導電型の領域２を形成するために第１の注入マスクの第１の窓を通して第２の導電型の半導体材料の中に第１の導電型のイオンを注入して、拡散する工程であって、第１の窓の横方向寸法が、第１の導電型のイオンの拡散距離以下である、工程と、

− 第２の導電型の領域６を形成するために第２の注入マスクの第２の窓を通して第１の領域２の中に第２の導電型のイオンを注入して、拡散する工程であって、第２の窓の横方向寸法が、第２の導電型のイオンの拡散距離以下である、工程と、を含むプロセスに従って形成される。

第１および第２の窓は、互いに対して心合わせをされる。

領域６と領域２の境界が、ｐｎ接合を形成し、そして、空乏領域７がｐｎ接合に蓄積する。動作中にｐｎ接合は逆バイアスされる。空乏領域７の寸法は、逆バイアス電圧に依存する。逆バイアスされたｐｎ接合は、光子検出領域として機能する。逆バイアスは、フォトダイオード上に照射する光がアバランシェ効果を始動するほど高く選択される。

注入マスク４は、ウェーハ１の表面３上に成長される酸化物層あるいはウェーハ１の表面３上に堆積されるフォトレジスト層とすることができる。ほとんどの場合、注入マスク４は、拡散工程の前か後に除去される。いかなる変更も伴わずに標準ＣＭＯＳプロセス技術を使用することが好ましい。しかし、必要であれば、注入イオンの線量を正確に調整することは可能である。こうするための技術は、周知である。

一般に、何の追加の対策もとられない場合、避けられない表面準位が存在するので、この発明されたフォトダイオードの絶縁破壊はなお表面領域に非常に近くで生じる。この表面絶縁破壊を除去するために、本発明は、ガードリングによってフォトダイオードを取り囲むことを提案する。ガードリングは、従来の拡散ガードリングとすることができる。しかし、この種の従来のガードリングは、それが大きい面積を占めて、したがって、フォトダイオードの効率を減少させる欠点を有する。本発明は、したがって、表面３の下にその周辺部に沿って領域６を取り囲むミニガードリングを形成することを提案する。図３および４は、図１に示されるダイオードに対するミニガードリングの形成のための２つの例を例示する。しかし、ミニガードリング８は、また、図２に示されるダイオードに実装されることもできる。

第１の実施態様に従って、ミニガードリング８が、領域６の形成と同時に、すなわち同じプロセス工程を用いて作られる。注入マスク４は、窓５および第２の環状の窓９を有する。第１の窓５は、図１に例示される第１の実施態様におけると同じものである。第２の窓９は、図５の平面図に示すように第１の窓５の中心１１で心合わせをされるリング状のストライプ１０である。リング状のストライプ１０の幅Ｄ_Ｇは、ミニガードリング８の得られる接合深さＤ_Ｓが、領域６の接合深さＤ_ｄより概して４倍浅いように、第１の窓５の最大横方向寸法Ｄ_ｗより少なくとも２倍小さく、かつ、第２の導電型のイオンの拡散距離Ｌ_Ｄより少なくとも２倍小さく選択される。

第２の実施態様によれば、ミニガードリング８は、その幾何学的および／または電気的な特性の更なる最適化を可能にする追加の注入および拡散プロセス工程によって作られる。一例として、最初に、領域６が、図１に関して上記の通りに注入および拡散工程で形成される。その後、ウェーハ１の表面３は、第２の窓９を有する第２の注入マスクを受け入れる準備ができる。注入の線量は、その時第１の窓５に注入されるイオンの線量から、独立に選択されることができる。温度、雰囲気、拡散時間、などの類のその後の拡散工程のパラメータは、得られるミニガードリング８の最適幾何学的および／または電気的特性を達成するように選択されることができる。

リング状のストライプ１０の半径ｒは、

（１）ミニ拡散ガードリング８および領域６が、拡散プロセス中に図３に示すように第２の導電型の１つの単一領域に結合する、あるいは

（２）領域６とミニガードリング８とは、重なり合わないが、ミニ拡散ガードリング８と第１の導電型の領域２との間に形成される空乏領域Ｔと、領域６と第１の導電型の領域２との間に形成される空乏領域７とが互いに接触する、第２の導電型の分離された領域である、ように選択される。リング状のストライプ１０の半径ｒは、好ましくは、降伏電圧の概して半分の逆バイアス電圧がフォトダイオードのｐｎ接合両端に印加される場合、空乏領域が互いに接触するように、選択される。この実施態様は、図４に示される。図４は、何の逆方向電圧もフォトダイオードに印加されない場合に、点線７ａによって、空乏領域７の境界を例示し、空乏領域７およびＴ、同じく点線７ｂによる空乏領域７の境界は互いにまだ接触せず、充分な強度の逆方向電圧がフォトダイオードに印加されると、空乏領域７が空乏領域Ｔに接触するように、空乏領域７を増大させる。概して、接触のために必要とされる逆方向電圧は、フォトダイオードの降伏電圧と降伏電圧の半分との間にある。

全ての場合において、ミニガードリング８は、表面３に近い空乏領域７の電界を減少させる。拡散用の点源としての第２の窓９の設計は、表面３の下で、そして、その近くで領域６の周辺部で低ドープされた小さい領域になる。これは、表面３の下で局所的に降伏電圧を上昇させて、したがって、アバランシェ過程からこの領域を除外する。表面準位のトラッピングによるマイナスの効果ははなはだ減少させられ、そして、フォトダイオードの信頼性は向上される。

パラメータ、主に注入イオンの線量および拡散温度および拡散時間に従い、ミニガードリング８はフォトダイオードの領域６と同じ導電型を有する領域である、あるいは、それは領域２と同じ導電型を有する領域とすることができる。後者の場合、それは局所的に領域２の導電率およびしたがって、表面３の下のｐｎ接合の電界の強度を減少させる。

すでに、上で述べられたように、従来の浮遊拡散ガードリングがミニガードリング８の代わりに同様に使われることができる。従来の浮遊拡散ガードリングは、領域６と重なり合うことなく領域６を取り囲む第２の導電型のリングである。しかし、従来の浮遊ガードリングの空乏領域は空乏領域７と重なり合う。この解決策の欠点は、従来の浮遊拡散ガードリングは、本発明のミニガードリング８よりずっと大きいスペースを必要し、非常に低い面積効率を有するフォトダイオードに結びつくことである。

図６、７および８は、表面トラッピングを回避するための別の可能性、すなわち、ミニガードリングあるいは従来の浮遊拡散ガードリングの代わりにポリシリコンあるいはメタルフィールドプレート１２の使用、を例示するウェーハ１の表面３の上の断面および平面図を示す。フィールドプレート１２は、絶縁層１３によって、一般にＳｉＯ_２の層によって、領域６から分離される。動作中に、フィールドプレート１２は、半球状の拡散領域６がｎ型である場合にｎ型領域６の電圧より低くなく、かつ、半球状の拡散領域６がｐ型である場合にｐ型領域６の電圧より高くない、電圧によってバイアスされる。フィールドプレート１２の位置および幅は、そのように選択され、動作中に、フィールドプレート１２は、第１の導電型の領域２に達する少なくとも空乏領域７より上のその部分の領域をカバーする。図７に示される例については、ポリシリコンあるいはメタルフィールドプレート１２は、フォトダイオードの領域６と金属線１５経由で、電気的に接続されるリング１４である。それは、したがって、領域６と同じ電気ポテンシャルを有する。図８に示される例については、フィールドプレート１２は、なおリング状であるが、ポリシリコンでできており、および、それはＣＭＯＳプロセスのデザインルールによって可能にされる最小距離によって分離される２つの端を有する。一端は領域６と金属線１５経由で、電気的に接続され、他端は外部電圧源に更なる金属線１６経由で接続される。ポリシリコンフィールドプレート１２はリング状のフィールドプレート１２の幅および長さに従う内部抵抗を有し、そして、それはフォトダイオードに電気的に直列に接続される。この抵抗は、アバランシェブレークダウンが生じる場合、流れることができる電流を制限する。

図９および１０は、平面図で、および、断面図で、電気的に並列接続される個々のフォトダイオード１８から成る光検出器１７を示す。上記のように、および図８に示されるように、各々のフォトダイオード１８は半球状の構造および対応するフォトダイオード１８に直列に接続される第１端部を有するポリシリコンフィールドプレート１２を有する。ポリシリコンフィールドプレート１２の第２の端部は、金属線１９によって電気的に接続される。光検出器１７は、フォトダイオード１８のアレイを取り囲んで、第１の導電型の領域２（図６）と接触するオーミックコンタクト領域２０を更に備える。動作中に、金属線１９とオーミック接続領域２０とが、逆バイアス電圧で光検出器１７をバイアスするための電圧源に接続される光検出器１７の２つの端子を形成する。光検出器１７は、好ましくはガイガーモードで動作させられ、逆方向電圧は、例えば降伏電圧より５Ｖ高い。光子が個々のフォトダイオード１８の１つにおいてアバランシェ効果を始動するときはいつでも、そのポリシリコンフィールドプレート１２の抵抗が、このフォトダイオードに存在する電圧が、アバランシェ効果がそれ自体で止まる降伏電圧のわずかに下のレベルに非常に迅速に減少するように、流れることができる最大限の電流を制限する。アバランシェ効果が止まったあと、このフォトダイオードの電圧は再び電圧源によって供給される逆方向電圧まで増加する。この消失および再充電が１つのフォトダイオードだけに関するので、動作の正常状態に戻るための時定数は、かなり小さくて光検出器１７を形成する個々のフォトダイオード１８の数にほぼ独立している。

図１１および１２は、フォトダイオード１８が二次元のアレイに配置され、および、各々のフォトダイオード１８がそれぞれの画素内電子回路２１に接続される２次元あるいは３次元撮像用途のこの発明されたフォトダイオードの使用に対する例を例示する。フォトダイオード１８は、上記の通りに各々半球状の構造および対応するフォトダイオードに直列に接続される第１端部を有するポリシリコンフィールドプレート１２を有する。ポリシリコンフィールドプレート１２の第２の端部は、その画素内電子回路２１に電気的に接続される。図１１に図示された態様の構造は、コンパクトで高密度であり、そして、フォトダイオードの単純な構造に起因して、画素内電子回路２１が必要とする面積によって、充填率は主として制限される。図１２に示される例では、４つのフォトダイオード１８が、１つの画素内電子回路２１に割り当てられる。

画素内電子回路２１は単純でかつ可能なかぎり小さな面積を占めるべきである。さらに、フォトダイオード１８が数１０ボルトのオーダーの電圧によってバイアスされなければならないので、特別な注意が、標準５Ｖのあるいは３．３Ｖの電子回路との互換性に注がれるべきである。回路図の例およびＣＭＯＳ技術のその実現例が、それぞれ、図１３および１４に示される。図１および３の領域２は、ｎ−ウェル２２であり、そして、フォトダイオード１８は、ｎ−ウェル２２内に形成されるｐ−拡散された領域６として形成される。導電型は、文字ｎ−、ｐ−、ｎ＋およびｐ＋によって通常通り示され、ここで記号−および＋がドープされたイオンの相対濃度を示す。ｎ−ウェル２２は、例えばＶ_ＤＤ＝３．３Ｖにつながれる。ｐ−拡散された領域６は、抵抗Ｒを通してＶ_ＯＰ ３０Ｖにバイアスされる。抵抗Ｒの値は、確実な消失のために十分に高い、概して２、３百キロオームに達する。フォトダイオード１８が、図８に示すようにポリシリコンフィールドプレート１２によって形成され、ポリシリコンフィールドプレート１２の第１端部は、Ｖ_ＯＰに接続され、および、ポリシリコンフィールドプレート１２の第２の端部はｐ−拡散された領域６に第１の金属線２３によって接続される。金属線２３は、ｐ−拡散された領域６と直接（示されるように）、あるいはｐ＋ドープされた領域経由で接触することができる。ポリシリコンフィールドプレート１２のオーム抵抗が、抵抗Ｒを形成する。ｎ−ウェル２２は、ｎ＋ドープされた領域および第２の金属線２４経由で、標準方法で電圧Ｖ_ＤＤに接続される。

ｐ−拡散領域６およびしたがって、また、ポリシリコンフィールドプレート１２の第２の端部は、ドライバ２５の入力にコンデンサＣによって結合される。コンデンサＣは、最上部金属層を使用して金属同士のエレメントとして実装され、図１４において、コンデンサＣは第１の金属線２３に接続される金属層２６とドライバ２５の入力を表すＰＭＯＳトランジスタ２８のゲートに接続される金属層２７との間に形成される。コンデンサＣは、２、３０ボルトに耐えなければならない。ドライバ２５は、システムアーキテクチャに従い様々な方法で実装されることができる。それは、インバータあるいは共通ソース増幅器、あるいはスペースを節約するために１−種類トランジスタ（ＮＭＯＳあるいはＰＭＯＳ）を有するソースフォロワとすることができる。ドライバ２５は、ＧＮＤ（接地）に対して電源Ｖ_ＤＤを供給される。

図１５および１６は、二次元のアレイに配置されるフォトダイオード１８の降伏電圧を上昇させるための更なる概念を例示する。図１５はこの種のアレイの断面図を示し、および、図１６は平面図を示す。各々のフォトダイオード１８は、例えば基板内の領域２あるいは基板それ自体である第１の導電型の領域内に埋め込まれる第２の導電型の領域６から成る。注入マスク４の窓５の境界間の距離Ｌは、拡散の後、そして、全部の製造プロセスが完了される時に、絶縁破壊が生じる前に、ｐｎ接合に蓄積される空乏領域７が互いに接触する、すなわち、遅くともフォトダイオード１８に絶縁破壊が生じる逆バイアス電圧が印加されるときに、空乏領域７は互いに接触するように、選択される。この概念によって、アレイの境界のフォトダイオードを除いて、各々のフォトダイオード１８はガードリングとしてその隣接したフォトダイオードを使用する。アレイの境界のフォトダイオードは、例えば、ミニガードリング８、従来の浮遊拡散ガードリング、ポリシリコンあるいはメタルフィールドプレートによってあるいはダミーフォトダイオード、すなわち同じ種類のフォトダイオードであるが使われないもの、によって左の最も外側のフォトダイオード１８に対して示されるように、異なる方法で保護されることができる。

図１５に示すように、フォトダイオード１８が半球状の構造を有する場合、その時、間隙が半球状の領域の間に存在するので、追加の手段なしでこの概念を実現させることは可能でない。これらの領域は、したがって、それらの接合深さがミニガードリングの接合深さと同じであり、したがって、フォトダイオード１８の領域６の接合深さより非常に浅いために、ミニガードリングのように実現される第２の導電型の追加の領域で最もよく満たされる。図１６は、平面図で、半球状の領域６を形成するための第１の開口５およびミニガードストライプを形成するための間隙に配置される第２の開口９を有する注入マスク４を示す。（明確にするため、蓄積される空乏領域７が認識されることができるように、注入マスク４の開口５および９はハッシュされて描画される）。注入および拡散工程の後、表面に非常に近い下の領域は第２の導電型の組み合わせられた領域となり、注入の後でなお分離された第２の窓９の内部のドープされた領域は、拡散プロセス中に第２の導電型の単一の領域に組み合わせられた。これらの領域の接合深さは、ミニガードリングの接合深さである。

図１５および１６に例示される概念は、図１７および１８に示すように拡張されることができ、フォトダイオード１８は、ガードリングとして隣接したフォトダイオード１８および／または隣接した電子回路２９、例えば画素内電子回路を使用する。もちろん、基板から電子回路２９を分離する空乏領域によって、各々の電子回路２９は、接されている。この概念は、フォトダイオード１８が本発明の半球状の構造を有さず、しかし、それぞれ、ｐ型あるいはｎ型材料の中に埋め込まれる従来のｎ型あるいはｐ型ウェルとして実現される従来のフォトダイオードである場合、もまた適用可能である。

本発明は、ＣＭＯＳ技術に限定されない。それは、例えばＳｉＧｅあるいはＧａＡｓ技術のようにその他の半導体技術に適用されることができる。

本発明の実施態様および応用例が図と共に記載されたが、本願明細書における本発明の概念から逸脱することなく、前述したより多数の変更が可能であることは、この開示の利点を有する当業者にとって明らかだろう。本発明は、したがって、添付の特許請求の範囲およびそれらの等価物の趣旨におけるものを除き、限定されるものではない。

この明細書の一部の中に組み込まれ、かつそれを構成する、添付の図面は、本発明の一つ以上の実施態様を例示し、そして、詳細な説明と共に、本発明の原則および実施態様を説明する役目をする。図は、一定の比率でない。図面の説明は以下の通りである：
半球状の構造を備えたフォトダイオードの製造に対する例を例示する。 半球状の構造を備えたフォトダイオードの製造に対する例を例示する。 半球状の構造およびミニガードリングを備えたフォトダイオードの製造に対する例を例示する。 半球状の構造およびミニガードリングを備えたフォトダイオードの製造に対する例を例示する。 ミニガードリングを形成するための注入マスクの平面図を示す。 ポリシリコンあるいはメタルフィールドプレートを有するフォトダイオードの断面図を示す。 ポリシリコンあるいはメタルフィールドプレートを有するフォトダイオードの平面図を示す。 ポリシリコンあるいはメタルフィールドプレートを有するフォトダイオードの平面図を示す。 複数の個々のフォトダイオードから成る光検出器を示す。 複数の個々のフォトダイオードから成る光検出器を示す。 ２次元あるいは３次元撮像用途に対するフォトダイオードの使用を例示する。 ２次元あるいは３次元撮像用途に対するフォトダイオードの使用を例示する。 ＣＭＯＳ技術の回路図および回路図の実現例を示す。 ＣＭＯＳ技術の回路図および回路図の実現例を示す。 二次元のアレイに配置されるフォトダイオードの降伏電圧を上昇させるための別の概念を例示する。 二次元のアレイに配置されるフォトダイオードの降伏電圧を上昇させるための別の概念を例示する。 二次元のアレイに配置されるフォトダイオードの降伏電圧を上昇させるための別の概念を例示する。 二次元のアレイに配置されるフォトダイオードの降伏電圧を上昇させるための別の概念を例示する。

Claims (14)

1. 第１の導電型の領域（２）と第２の導電型の領域（６）との間のｐｎ接合として形成される、半導体フォトダイオードであって、前記第２の導電型の前記領域（６）がおよそ半球状である、という点で特徴づけられる半導体フォトダイオード。
2. 前記第１の導電型の前記領域（２）が、およそ半球状である、という点で特徴づけられる請求項１に記載の半導体フォトダイオード。
3. ミニガードリング（８）が、前記第２の導電型の前記領域（６）を取り囲み、
   （１）前記ミニガードリング（８）が、前記ｐｎ接合の接合深さより少なくとも２倍小さい接合深さを有する前記第２の導電型のリングである、あるいは
   （２）前記ミニガードリング（８）が、前記第１の導電型の前記領域（２）の導電率を局所的に減少させる前記第１の導電型のリングである、という点で特徴づけられる請求項１、あるいは２に記載の半導体フォトダイオード。
4. ポリシリコンプレート（１２）が、前記第２の導電型の前記領域（６）の周辺部より上に、そして、それに沿って配置され、前記ポリシリコンプレート（１２）が、前記第２の導電型の前記領域（６）に、電気的に接続される第１端部を有する、という点で特徴づけられる請求項１ないし３のいずれかに記載の半導体フォトダイオード。
5. 請求項４に記載の少なくとも一つの半導体フォトダイオード（１８）と、電子回路（２９）であって、ドライバ（２５）を備える、電子回路（２９）と、を備える半導体フォトダイオードであって、動作中に、前記ポリシリコンプレート（１２）の第２の端部が、前記半導体フォトダイオード（１８）の前記降伏電圧より大きい供給電圧によってバイアスされ、かつ前記ポリシリコンプレート（１２）の前記第１端部が、コンデンサ（Ｃ）経由で前記ドライバ（２５）の入力に結合される、という点で特徴づけられる請求項４に記載の半導体フォトダイオード。
6. 前記半導体フォトダイオード（１８）が、並列に接続される、という点で特徴づけられる請求項１ないし５のいずれかに記載の複数の半導体フォトダイオード（１８）を備える光検出器（１７）。
7. 第１の導電型の第１の領域と第２の導電型の第２の領域（６）との間のｐｎ接合として形成される半導体フォトダイオード（１８）のアレイであって、各々のｐｎ接合が、空乏領域（７）を有し、隣接フォトダイオード（１８）の前記空乏領域（７）が、絶縁破壊が生じる前に、互いに接触する、という点で特徴づけられる半導体フォトダイオード（１８）のアレイ。
8. 請求項７に記載の、かつ空乏領域によって接される電子回路（２９）を更に備える、半導体フォトダイオード（１８）のアレイであって、前記フォトダイオード（１８）の前記空乏領域（７）が、絶縁破壊が生じる前に、隣接フォトダイオード（１８）および／または隣接した電子回路（２９）の前記空乏領域に接触する、という点で特徴づけられる請求項７に記載の半導体フォトダイオード（１８）のアレイ。
9. 前記第２の領域（６）が、およそ半球状であり、および前記第２の導電型のミニガード領域が、隣接したフォトダイオードの間に存在する領域に配置される、という点で特徴づけられる請求項７に記載の半導体フォトダイオード（１８）のアレイ。
10. 前記第２の領域（６）が、およそ半球状であり、および前記第２の導電型のミニガード領域が、それぞれ、隣接したフォトダイオードあるいは電子回路（２９）の間に存在する領域に配置される、という点で特徴づけられる請求項８に記載の半導体フォトダイオード（１８）のアレイ。
11. 半導体フォトダイオード（１８）を製造するためのプロセスであって、第２の導電型のイオンが、注入マスク（４）の窓（５）を通して注入されて、次いで前記第２の導電型の第１の領域（６）を形成するために第１の導電型の半導体材料の中に拡散され、前記窓（５）の横方向寸法が、前記第２の導電型の前記イオンの拡散距離以下である、という点で特徴づけられるプロセス。
12. 前記第２の導電型のイオンが、前記注入マスク（４）あるいは前記第１の窓（５）を取り囲む別の注入マスク内の第２のリング状の窓（９）を通して注入され、そして次に、前記第２の導電型の第２の領域を形成するために、あるいは前記第１の導電型の前記領域（２）の導電率を局所的に減少させるために、前記第１の導電型の前記半導体材料の中に拡散され、前記リング状の窓（９）の幅が、前記第１の窓（５）の最大の横方向寸法より小さく、かつ前記第２の導電型の前記イオンの前記拡散距離より少なくとも２倍小さい、という点で特徴づけられる請求項１１に記載のプロセス。
13. 半導体フォトダイオード（１８）を製造するためのプロセスであって、以下の工程、すなわち、
    − 第１の導電型の第１の領域（２）を形成するために、前記第１の導電型のイオンを、第１の注入マスク内の第１の窓を通して第２の導電型の半導体材料の中に注入し、かつ拡散する工程であって、前記第１の窓の横方向寸法が、前記第１の導電型の前記イオンの拡散距離以下である、工程と、
    − 前記第２の導電型の第２の領域（６）を形成するために、前記第２の導電型のイオンを、第２の注入マスク（４）内の第２の窓を通して第１の領域（２）の中に注入し、かつ拡散する工程であって、前記第２の窓の横方向寸法が、前記第２の導電型の前記イオンの拡散距離以下である、工程と、を含み、
    前記第１および第２の窓は、互いに対して心合わせをされる、ことを特徴とするプロセス。
14. 前記第２の導電型のイオンが、前記第２の注入マスク（４）あるいは前記第２の窓を取り囲む別の注入マスク内の第３のリング状の窓（９）を通して注入され、そして次に、前記第２の導電型の更なる領域を形成するために、あるいは表面（３）の下の前記第１の導電型の前記第１の領域（２）の前記導電率を減少させるために、前記第１の導電型の前記第１の領域（２）の中に拡散され、
    前記第３のリング状の窓（９）の幅が、前記第１の窓の最大の横方向寸法より小さく、かつ前記第２の導電型の前記イオンの前記拡散距離より少なくとも２倍小さい、という点で特徴づけられる請求項１３に記載のプロセス。

Images