CN109698192A - 静电保护电路、阵列基板及显示装置 - Google Patents

静电保护电路、阵列基板及显示装置 Download PDF

Info

Publication number
CN109698192A
CN109698192A CN201710994724.6A CN201710994724A CN109698192A CN 109698192 A CN109698192 A CN 109698192A CN 201710994724 A CN201710994724 A CN 201710994724A CN 109698192 A CN109698192 A CN 109698192A
Authority
CN
China
Prior art keywords
transistor
pole
array substrate
protective circuit
electrostatic discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710994724.6A
Other languages
English (en)
Other versions
CN109698192B (zh
Inventor
龙春平
乔勇
吴新银
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201710994724.6A priority Critical patent/CN109698192B/zh
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to US16/340,186 priority patent/US11495594B2/en
Priority to PCT/CN2018/098275 priority patent/WO2019080577A1/zh
Priority to EP18865335.6A priority patent/EP3703125B1/en
Priority to JP2019563387A priority patent/JP7278965B2/ja
Publication of CN109698192A publication Critical patent/CN109698192A/zh
Application granted granted Critical
Publication of CN109698192B publication Critical patent/CN109698192B/zh
Priority to US17/897,302 priority patent/US20240072039A1/en
Priority to JP2023077361A priority patent/JP2023103336A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种静电保护电路、阵列基板及显示装置，属于显示领域。该静电保护电路包括：至少一个第一晶体管和至少一个第二晶体管；每个第一晶体管的栅极和第一极与第一信号线连接，每个第一晶体管的第二极与第二信号线连接；每个第二晶体管的栅极和第一极与第二信号线连接，每个第二晶体管的第二极与第一信号线连接；其中，该第一信号线和该第二信号线为阵列基板上任意两条相邻的信号线。由于第一晶体管能将第一信号线产生的静电释放至第二信号线，而第二晶体管则能将第二信号线产生的静电释放至第一信号线，因此可以有效避免静电引起的短路等缺陷，而且该静电保护电路无需在阵列基板上额外布线，占用空间较小，有利于窄边框显示面板的实现。

Description

静电保护电路、阵列基板及显示装置
技术领域
本申请涉及显示技术领域，特别涉及一种静电保护电路、阵列基板及显示装置。
背景技术
随着显示装置的分辨率越来越高，显示装置的阵列基板上设置的信号线越来越密集，相邻信号线之间的间距也越来越小，因此相邻信号线之间也更加容易发生静电引起的漏电或短路等缺陷。为了保证各种信号线的正常工作，阵列基板上会设置与信号线连接的静电保护器件。
相关技术中的静电保护器件一般包括多个晶体管以及至少一条静电防护线(例如公共电极线或者短路环等)，每个晶体管可以分别与一条信号线和该静电防护线连接，以将信号线上产生的静电及时释放至该静电防护线。
但是，相关技术中的静电保护器件需要在阵列基板上额外布置静电防护线，导致静电保护器件占用的空间较大，不利于窄边框显示面板的实现。
发明内容
本发明提供了一种静电保护电路、阵列基板及显示装置，可以解决相关技术中静电保护器件占用空间较大，不利于窄边框显示面板的实现的问题。所述技术方案如下：
第一方面，提供了一种静电保护电路，所述静电保护电路包括：至少一个第一晶体管和至少一个第二晶体管；
每个所述第一晶体管的栅极和第一极与第一信号线连接，每个所述第一晶体管的第二极与第二信号线连接；
每个所述第二晶体管的栅极和第一极与所述第二信号线连接，每个所述第二晶体管的第二极与所述第一信号线连接；
其中，所述第一信号线和所述第二信号线为阵列基板上任意两条相邻的信号线。
可选的，每个所述第一晶体管和每个所述第二晶体管均为薄膜晶体管；
每个所述第一晶体管的栅极与所述第一信号线同层设置；
每个所述第二晶体管的栅极与所述第二信号线同层设置。
可选的，每个所述第一晶体管和每个所述第二晶体管均为薄膜晶体管；
每个所述第一晶体管的第一极和第二极与所述第一信号线同层设置；
每个所述第二晶体管的第一极和第二极与所述第二信号线同层设置。
可选的，每个所述第一晶体管为薄膜晶体管；
所述第一信号线包括设置在不同层的第一导线和第二导线，所述第一导线的引线部分通过设置在引线区的过孔与所述第二导线的引线部分连接；
每个所述第一晶体管的栅极由所述第一导线的引线部分构成，每个所述第一晶体管的第一极由所述第二导线的引线部分构成，每个所述第一晶体管的第二极由所述第二信号线的引线部分构成。
可选的，每个所述第二晶体管为薄膜晶体管；
所述第二信号线包括设置在不同层的第三导线和第四导线，所述第三导线的引线部分通过设置在引线区的过孔与所述第四导线的引线部分连接；
每个所述第二晶体管的栅极由所述第三导线的引线部分形成，每个所述第二晶体管的第一极由所述第四导线的引线部分形成，每个所述第二晶体管的第二极由所述第一信号线的引线部分构成。
可选的，每个晶体管的沟道的宽长比小于或等于四分之一。
可选的，每个晶体管的沟道在所述阵列基板上的正投影呈弯折的蛇形。
可选的，每个所述第一晶体管的沟道在所述阵列基板上的正投影位于所述第一信号线在所述阵列基板的正投影内；
每个所述第二晶体管的沟道在所述阵列基板上的正投影位于所述第二信号线在所述阵列基板的正投影内。
可选的，每个所述第一晶体管的第一极在所述阵列基板上的正投影位于所述第一信号线在所述阵列基板的正投影内；
每个所述第二晶体管的第一极在所述阵列基板上的正投影位于所述第二信号线在所述阵列基板的正投影内。
可选的，每个晶体管的第一极和第二极中的至少一极靠近沟道的一端在阵列基板上的正投影呈三角形或者梯形，所述三角形的尖端朝向所述沟道，所述梯形的上底相对于下底靠近所述沟道。
可选的，每个晶体管的沟道靠近第一极的一端在阵列基板上的正投影呈三角形或者梯形，所述三角形的尖端朝向所述第一极，所述梯形的上底相对于下底靠近所述第一极；
和/或，每个晶体管的沟道靠近第二极的一端在阵列基板上的正投影呈三角形或者梯形，所述三角形的尖端朝向所述第二极，所述梯形的上底相对于下底靠近所述第二极。
第二方面，提供了一种阵列基板，所述阵列基板包括：
如第一方面所述的静电保护电路。
可选的，所述阵列基板上设置有多条信号线，所述多条信号线中每两条相邻的信号线之间设置有所述静电保护电路。
第三方面，提供了一种显示装置，所述显示装置包括：如第二方面所述的阵列基板。
本发明提供的技术方案带来的有益效果是：
本发明提供了一种静电保护电路、阵列基板及显示装置，该静电保护电路包括设置在相邻两条信号线之间的至少一个第一晶体管和至少一个第二晶体管，该第一晶体管能够将第一信号线产生的静电释放至第二信号线，而第二晶体管则能够将第二信号线产生的静电释放至第一信号线，由此可以有效避免静电引起的短路等缺陷，而且该静电保护电路无需在阵列基板上额外布线，占用空间较小，有利于窄边框显示面板的实现。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种静电保护电路的结构示意图；
图2是本发明实施例提供的一种静电保护电路的等效电路图；
图3是本发明实施例提供的另一种静电保护电路的等效电路图；
图4A是本发明实施例提供的另一种静电保护电路的结构示意图；
图4B是本发明实施例提供的又一种静电保护电路的结构示意图；
图4C是本发明实施例提供的再一种静电保护电路的结构示意图；
图5是本发明实施例提供的再一种静电保护电路的结构示意图；
图6是本发明实施例提供的再一种静电保护电路的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例中采用的晶体管可以均为薄膜晶体管，根据在电路中的作用本发明实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，可以将其中源极称为第一级，漏极称为第二级；或者也可以将其中源极称为第二极，漏极称为第一极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。
本发明实施例提供了一种静电保护电路，该静电保护电路可以包括：至少一个第一晶体管和至少一个第二晶体管。图1是本发明实施例提供的一种静电保护电路的结构示意图，图2是本发明实施例提供的一种静电保护电路的等效电路图，如图1和图2所示，该静电保护电路中可以包括一个第一晶体管M1以及一个第二晶体管M2。图3是本发明实施例提供的另一种静电保护电路的等效电路图，如图3所示，该静电保护电路中可以包括两个第一晶体管M1以及两个第二晶体管M2。
结合图1至图3可以看出，每个第一晶体管M1的栅极11和第一极12与第一信号线P1连接，每个第一晶体管M1的第二极13与第二信号线P2连接；每个第二晶体管M2的栅极21和第一极22与该第二信号线P2连接，每个第二晶体管M2的第二极23与该第一信号线P1连接。
其中，该第一信号线P1和该第二信号线P2可以为阵列基板上任意两条相邻的信号线，因此当该第一信号线P1上产生静电时，该至少一个第一晶体管M1开启，将该第一信号线P1与第二信号线P2连通，从而可以将该第一信号线P1上产生的静电释放至第二信号线P2上；相应的，当该第二信号线P2上产生静电时，该至少一个第二晶体管M2开启，将该第二信号线P2与第一信号线P1连通，从而可以将该第二信号线P2上产生的静电释放至第一信号线P1上。由此可以实现将信号线上累积的静电释放至相邻的信号线，从而降低静电导致信号线出现短路等缺陷的概率。
需要说明的是，当静电保护电路中包括一个第一晶体管M1和一个第二晶体管M2时，该静电保护电路的结构较为简单，占用面积较小；当静电保护电路中包括多个第一晶体管M1和多个第二晶体管M2时，当某个第一晶体管或者某个第二晶体管失效时，其他晶体管还可以保证该静电保护电路正常工作，因此可以有效提高该静电保护电路的可靠性。在实际应用中，可以根据应用需求，灵活选择静电保护电路中第一晶体管和第二晶体管的数量，本发明实施例对此不做限定。
综上所述，本发明实施例提供的静电保护电路包括：至少一个第一晶体管和至少一个第二晶体管，每个第一晶体管的栅极和第一极与第一信号线连接，每个第一晶体管的第二极与第二信号线连接；每个第二晶体管的栅极和第一极与第二信号线连接，每个第二晶体管的第二极与第一信号线连接。因此，当该第一信号线和第二信号线中任一信号线上产生静电时，栅极与该产生静电的信号线连接的晶体管可以将静电释放至另一信号线，实现了静电的有效释放，从而降低了静电导致信号线出现短路等缺陷的概率。并且，该静电保护电路无需在阵列基板上额外布线，占用空间较小，有利于窄边框显示面板的实现。
可选的，在本发明实施例中，每个第一晶体管M1和每个第二晶体管M2可以均为薄膜晶体管。
其中，每个第一晶体管M1的栅极11可以与该第一信号线P1同层设置；并且每个第二晶体管M2的栅极21也可以与该第二信号线P2同层设置。
或者，每个第一晶体管M1的第一极12和第二极13可以与该第一信号线P1同层设置；并且每个第二晶体管M2的第一极22和第二极23也可以与该第二信号线P2同层设置。
示例的，如图1所示，该第一晶体管M1的栅极11和第一极12均为该第一信号线P1的一部分，该第二晶体管M2的栅极21和第一极22均为该第二信号线P2的一部分。由此可以避免各晶体管额外占用过多的空间，提高阵列基板的空间利用率。
需要说明的，本发明实施例提供的静电保护电路可以设置在阵列基板的非显示区域，例如可以设置在阵列基板的引线区(也称为fan-out区)，该引线区设置有各条信号线的引线部分。
可选的，在本发明实施例中，如图1所示，该第一信号线P1可以包括设置在不同层的第一导线P11和第二导线P12，该第一导线P11的引线部分通过设置在引线区的过孔14与该第二导线P12的引线部分连接。具体的，该过孔14中可以形成有导电层15，该第二导线P12的引线部分与该导电层15连接，该导电层15与第一导线P11连接，由此即可实现第二导线P12与第一导线P11的有效连接。其中，该导电层15可以由氧化铟锡(Indiumtinoxide，ITO)制成。
进一步的，每个第一晶体管M1的栅极11可以由该第一导线P11的引线部分构成，每个第一晶体管M1的第一极12可以由该第二导线P12的引线部分构成，每个第一晶体管M1的第二极13可以由该第二信号线P2的引线部分构成。
可选的，如图1所示，该第二信号线P2也可以包括设置在不同层的第三导线P21和第四导线P22，该第三导线P21的引线部分通过设置在引线区的过孔24与该第四导线P22的引线部分连接。具体的，该过孔24中形成有导电层25(例如ITO层)，该第四导线P22的引线部分与该导电层25连接，该导电层25与第三导线P21连接，由此可以实现第四导线P22与第三导线P21的有效连接。
进一步的，每个第二晶体管M2的栅极21可以由该第三导线P21的引线部分形成，每个第二晶体管M2的第一极22可以由该第四导线P22的引线部分形成，每个第二晶体管的第二极23可以由该第一信号线P1的引线部分构成。
在本发明实施例中，该第一信号线P1的第一导线P11与该第二信号线P2的第三导线P21可以同层设置，该第一信号线P1的第二导线P12与该第二信号线P2的第四导线P22可以同层设置；相应的，如图1所示，每个第一晶体管M1的第二极13可以由该第四导线P22的引线部分构成，每个第二晶体管M2的第二极23可以由该第二导线P12的引线部分构成。
其中，需要说明的是，当该静电保护电路中各晶体管为底栅结构的晶体管时，如图1所示，该第二导线P12可以位于第一导线P11远离阵列基板的一侧，第四导线P22也位于第三导线P21远离阵列基板的一侧。若静电保护电路中各晶体管为顶栅结构的晶体管，则该第二导线P12可以位于第一导线P11靠近阵列基板的一侧，第四导线P22也位于第三导线P21靠近阵列基板的一侧。在实际应用中，根据晶体管具体结构的不同，每条信号线中两段导线的相对位置关系可以适应性调整，本发明实施例对此不做限定。
在本发明实施例一种可选的实现方式中，每条信号线中的每条导线可以包括位于引线区的引线部分，以及向外围区域延伸的导线部分。
示例的，如图4A所示，第一信号线P1的第一导线P11可以包括位于该引线区的引线部分P111，以及向外围区域(例如压接区域，也称为PAD区域)延伸的导线部分P112；并且，该第二导线P12可以包括位于该引线区的引线部分P121，以及向外围区域延伸的导线部分P122；相应的，第二信号线P2的第三导线P21可以包括引线部分P211和导线部分P212，第四导线P22可以包括引线部分P221和导线部分P222。
在本发明实施例另一种可选的实现方式中，每条信号线中的一条导线可以包括位于引线区的引线部分，以及向外围区域延伸的导线部分；另一条导线则可以仅包括位于引线区的引线部分。
示例的，如图4B所示，第一信号线P1的第一导线P11可以仅包括位于该引线区的引线部分，而该第二导线P12则可以包括位于该引线区的引线部分P121，以及向外围区域延伸的导线部分P122；相应的，第二信号线P2的第三导线P21可以仅包括引线部分，第四导线P22则可以包括引线部分P221和导线部分P222。
或者，如图4C所示，第一信号线P1的第一导线P11可以包括位于该引线区的引线部分P111，以及向外围区域延伸的导线部分P112；而该第二导线P12可以仅包括位于该引线区的引线部分；相应的，第二信号线P2的第三导线P21可以包括引线部分P211和导线部分P212，而第四导线P22则仅包括引线部分。
进一步的，在本发明实施例中，每个晶体管的沟道的宽长比可以小于或等于四分之一。其中，沟道的宽长比可以是指沟道的宽度与沟道的长度的比值，晶体管的漏电流与晶体管沟道的宽长比成正比，即沟道的宽长比越大，晶体管的漏电流就越大。在本发明实施例中，通过控制每个晶体管的沟道的宽长比小于或等于四分之一，可以有效降低静电保护电路中各个晶体管的漏电流，也即是降低每个晶体管输出至相邻信号线的电流大小，进而可以有效提升静电保护电路的静电保护能力。
可选的，本发明实施例提供的静电保护电路中，每个晶体管的沟道在该阵列基板上的正投影可以呈弯折的蛇形，由此可以在沟道宽度一定的情况下，有效增大沟道的长度，进而有效减小沟道的宽长比，降低晶体管的漏电流。示例的，图1中示出了各个晶体管的沟道的俯视形态，从图1可以看出，第一晶体管M1的沟道16以及第二晶体管M2的沟道26均呈弯折的蛇形。
参考图1还可以看出，每个第一晶体管M1的沟道16在阵列基板上的正投影可以位于第一信号线P1在该阵列基板的正投影内；并且每个第二晶体管M2的沟道26在该阵列基板上的正投影也可以位于该第二信号线P2在该阵列基板的正投影内。
进一步的，每个第一晶体管M1的第一极12在阵列基板上的正投影可以位于该第一信号线P1在该阵列基板的正投影内；并且每个第二晶体管M2的第一极22在该阵列基板上的正投影也可以位于该第二信号线P2在该阵列基板的正投影内。
通过在阵列基板上信号线的覆盖区域内设置晶体管的沟道以及晶体管的第一极，可以避免静电保护电路中的晶体管额外占用过多空间，有效提高阵列基板的空间利用率，有利于窄边框显示面板的实现。
可选的，在本发明实施例中，每个晶体管的第一极和第二极中的至少一极靠近沟道的一端在阵列基板上的正投影可以呈三角形或者梯形，且该三角形的尖端朝向沟道，该梯形的上底相对于下底靠近沟道，由此可以减小晶体管第一极与沟道的接触面积，或者减小晶体管第二极与沟道的接触面积，从而可以进一步减小晶体管的漏电流，提升静电保护电路的静电保护能力。图5是本发明实施例提供的再一种静电保护电路的结构示意，如图5所示，每个晶体管的第一极和第二极靠近沟道的一端在阵列基板上的正投影均为三角形，即每个晶体管的第一极和第二极靠近沟道的一端均呈尖端状，因此每个晶体管开启时的漏电流均较小。
进一步的，每个晶体管的沟道靠近第一极的一端在阵列基板上的正投影可以呈三角形或者梯形，并且该三角形的尖端朝向该第一极，该梯形的上底相对于下底靠近该第一极。相应的，每个晶体管的沟道靠近第二极的一端在阵列基板上的正投影也可以呈三角形或者梯形，并且该三角形的尖端朝向该第二极，该梯形的上底相对于下底靠近该第二极。由此可以进一步减小晶体管沟道与第一极的接触面积，以及沟道与第二极的接触面积，进而进一步减小晶体管开启时的漏电流。
示例的，如图6所示，每个晶体管的沟道靠近第一极的一端在阵列基板上的正投影，以及靠近第二极的一端在阵列基板上的正投影均呈三角形，因此每个晶体管开启时的漏电流较小，该静电保护电路的静电保护能力较强。
综上所述，本发明实施例提供了一种静电保护电路，该静电保护电路包括设置在相邻两条信号线之间的至少一个第一晶体管和至少一个第二晶体管，该第一晶体管能够将第一信号线产生的静电释放至第二信号线，而第二晶体管则能够将第二信号线产生的静电释放至第一信号线，由此可以有效避免静电引起的短路等缺陷，而且该静电保护电路无需在阵列基板上额外布线，占用空间较小，有利于窄边框显示面板的实现。
本发明实施例提供了一种阵列基板，该阵列基板可以包括：如图1至图6任一所示的静电保护电路。
可选的，该阵列基板上可以设置有多条信号线，参考图1、图4A至图6可以看出，该多条信号线中每两条相邻的信号线之间可以均设置有静电保护电路。并且，若某条信号线分别与两条信号线相邻，则该信号线所覆盖的区域内可以设置有两个晶体管，该两个晶体管分别与一条相邻的信号线连接。例如图6所示的结构中，第二信号线P2覆盖的区域内设置有一个第二晶体管M2，以及一个第一晶体管M1，该第二晶体管M2用于连接第二信号线P2左侧的第一信号线P1，该第一晶体管M1用于连接第二信号线P2右侧的信号线。
当阵列基板上多条信号线中的任一信号线上产生静电时，静电保护电路中，栅极与该产生静电的信号线连接的晶体管可以开启，将该产生静电的信号线与相邻的信号线连通，从而将静电释放至该相邻的信号线。进一步的，若该产生静电的信号线释放的静电较大，则栅极与该相邻的信号线连接的晶体管也可以被驱动开启，从而将静电再释放至另一信号线，直至某条信号线上释放的静电无法再驱动晶体管开启为止。由此可以实现每条信号线上静电的有效释放，降低了信号线因静电而产生漏电或者短路等缺陷的概率。
需要说明的是，在本发明实施例中，该阵列基板上的信号线可以包括栅线、数据线或者公共电极线等任一种信号线，且相邻的信号线可以为同种类型的信号线，也可以为不同类型的信号线，本发明实施例对此不做限定。
本发明实施例还提供一种显示装置，该显示装置可以包括阵列基板，该阵列基板可以包括如图1至图6任一所示的静电保护电路。该显示装置可以为：液晶面板、电子纸、OLED面板、AMOLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种静电保护电路，其特征在于，所述静电保护电路包括：至少一个第一晶体管和至少一个第二晶体管；
每个所述第一晶体管的栅极和第一极与第一信号线连接，每个所述第一晶体管的第二极与第二信号线连接；
每个所述第二晶体管的栅极和第一极与所述第二信号线连接，每个所述第二晶体管的第二极与所述第一信号线连接；
其中，所述第一信号线和所述第二信号线为阵列基板上任意两条相邻的信号线。
2.根据权利要求1所述的静电保护电路，其特征在于，每个所述第一晶体管和每个所述第二晶体管均为薄膜晶体管；
每个所述第一晶体管的栅极与所述第一信号线同层设置；
每个所述第二晶体管的栅极与所述第二信号线同层设置。
3.根据权利要求1所述的静电保护电路，其特征在于，每个所述第一晶体管和每个所述第二晶体管均为薄膜晶体管；
每个所述第一晶体管的第一极和第二极与所述第一信号线同层设置；
每个所述第二晶体管的第一极和第二极与所述第二信号线同层设置。
4.根据权利要求1所述的静电保护电路，其特征在于，每个所述第一晶体管为薄膜晶体管；
所述第一信号线包括设置在不同层的第一导线和第二导线，所述第一导线的引线部分通过设置在引线区的过孔与所述第二导线的引线部分连接；
每个所述第一晶体管的栅极由所述第一导线的引线部分构成，每个所述第一晶体管的第一极由所述第二导线的引线部分构成，每个所述第一晶体管的第二极由所述第二信号线的引线部分构成。
5.根据权利要求1所述的静电保护电路，其特征在于，每个所述第二晶体管为薄膜晶体管；
所述第二信号线包括设置在不同层的第三导线和第四导线，所述第三导线的引线部分通过设置在引线区的过孔与所述第四导线的引线部分连接；
每个所述第二晶体管的栅极由所述第三导线的引线部分形成，每个所述第二晶体管的第一极由所述第四导线的引线部分形成，每个所述第二晶体管的第二极由所述第一信号线的引线部分构成。
6.根据权利要求1至5任一所述的静电保护电路，其特征在于，每个晶体管的沟道的宽长比小于或等于四分之一。
7.根据权利要求1至5任一所述的静电保护电路，其特征在于，每个晶体管的沟道在所述阵列基板上的正投影呈弯折的蛇形。
8.根据权利要求1至5任一所述的静电保护电路，其特征在于，
每个所述第一晶体管的沟道在所述阵列基板上的正投影位于所述第一信号线在所述阵列基板的正投影内；
每个所述第二晶体管的沟道在所述阵列基板上的正投影位于所述第二信号线在所述阵列基板的正投影内。
9.根据权利要求1至5任一所述的静电保护电路，其特征在于，
每个所述第一晶体管的第一极在所述阵列基板上的正投影位于所述第一信号线在所述阵列基板的正投影内；
每个所述第二晶体管的第一极在所述阵列基板上的正投影位于所述第二信号线在所述阵列基板的正投影内。
10.根据权利要求1至5任一所述的静电保护电路，其特征在于，每个晶体管的第一极和第二极中的至少一极靠近沟道的一端在阵列基板上的正投影呈三角形或者梯形，所述三角形的尖端朝向所述沟道，所述梯形的上底相对于下底靠近所述沟道。
11.根据权利要求1至5任一所述的静电保护电路，其特征在于，每个晶体管的沟道靠近第一极的一端在阵列基板上的正投影呈三角形或者梯形，所述三角形的尖端朝向所述第一极，所述梯形的上底相对于下底靠近所述第一极；
和/或，每个晶体管的沟道靠近第二极的一端在阵列基板上的正投影呈三角形或者梯形，所述三角形的尖端朝向所述第二极，所述梯形的上底相对于下底靠近所述第二极。
12.一种阵列基板，其特征在于，所述阵列基板包括：
如权利要求1至11任一所述的静电保护电路。
13.根据权利要求12所述的阵列基板，其特征在于，
所述阵列基板上设置有多条信号线，所述多条信号线中每两条相邻的信号线之间设置有所述静电保护电路。
14.一种显示装置，其特征在于，所述显示装置包括：如权利要求12或13所述的阵列基板。
CN201710994724.6A 2017-10-23 2017-10-23 静电保护电路、阵列基板及显示装置 Active CN109698192B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201710994724.6A CN109698192B (zh) 2017-10-23 2017-10-23 静电保护电路、阵列基板及显示装置
PCT/CN2018/098275 WO2019080577A1 (zh) 2017-10-23 2018-08-02 静电保护电路、阵列基板及显示装置
EP18865335.6A EP3703125B1 (en) 2017-10-23 2018-08-02 Electrostatic protection circuit, array substrate, and display device
JP2019563387A JP7278965B2 (ja) 2017-10-23 2018-08-02 静電気保護回路及びその製造方法、アレイ基板、表示装置
US16/340,186 US11495594B2 (en) 2017-10-23 2018-08-02 Electrostatic protection circuit and manufacturing method thereof, array substrate and display device
US17/897,302 US20240072039A1 (en) 2017-10-23 2022-08-29 Electrostatic protection circuit and manufacturing method thereof, array substrate and display device
JP2023077361A JP2023103336A (ja) 2017-10-23 2023-05-09 静電気保護回路、アレイ基板、及び表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710994724.6A CN109698192B (zh) 2017-10-23 2017-10-23 静电保护电路、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN109698192A true CN109698192A (zh) 2019-04-30
CN109698192B CN109698192B (zh) 2021-01-22

Family

ID=66225976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710994724.6A Active CN109698192B (zh) 2017-10-23 2017-10-23 静电保护电路、阵列基板及显示装置

Country Status (5)

Country Link
US (2) US11495594B2 (zh)
EP (1) EP3703125B1 (zh)
JP (2) JP7278965B2 (zh)
CN (1) CN109698192B (zh)
WO (1) WO2019080577A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220026172A (ko) * 2020-08-25 2022-03-04 엘지디스플레이 주식회사 디스플레이 장치
WO2023127165A1 (ja) * 2021-12-29 2023-07-06 シャープディスプレイテクノロジー株式会社 表示装置
TWI820876B (zh) * 2022-08-23 2023-11-01 友達光電股份有限公司 顯示裝置及檢測其之檢測方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202550507U (zh) * 2012-03-15 2012-11-21 京东方科技集团股份有限公司 静电保护电路、阵列基板及显示装置
CN105448224A (zh) * 2015-12-31 2016-03-30 上海中航光电子有限公司 显示面板及显示装置
CN205810810U (zh) * 2016-07-26 2016-12-14 京东方科技集团股份有限公司 一种静电保护电路、阵列基板及显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402539B (zh) 2003-12-17 2013-07-21 Semiconductor Energy Lab 顯示裝置和其製造方法
JP4610315B2 (ja) 2003-12-17 2011-01-12 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP4961819B2 (ja) * 2006-04-26 2012-06-27 株式会社日立製作所 電界効果トランジスタ及びその製造方法
KR100878439B1 (ko) * 2007-08-30 2009-01-13 주식회사 실리콘웍스 출력 드라이버단의 ｅｓｄ 보호 장치
US8212336B2 (en) * 2008-09-15 2012-07-03 Acorn Technologies, Inc. Field effect transistor source or drain with a multi-facet surface
JP2013251284A (ja) 2010-09-21 2013-12-12 Sharp Corp 半導体装置およびその製造方法
CN202332851U (zh) * 2011-11-22 2012-07-11 京东方科技集团股份有限公司 一种静电保护电路、阵列基板和液晶显示器
US9172244B1 (en) * 2012-03-08 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Self biased electro-static discharge clamp (ESD) for power rail
EP2905769A4 (en) 2012-10-02 2015-10-07 Sharp Kk SEMICONDUCTOR DEVICE AND DISPLAY DEVICE
TWI613759B (zh) * 2012-11-28 2018-02-01 半導體能源研究所股份有限公司 顯示裝置
KR101661015B1 (ko) * 2013-11-28 2016-09-28 엘지디스플레이 주식회사 대면적 유기발광 다이오드 표시장치
CN104113053B (zh) 2014-04-21 2017-05-24 京东方科技集团股份有限公司 静电放电保护电路、显示基板和显示装置
CN105304645B (zh) * 2015-10-16 2018-02-27 京东方科技集团股份有限公司 一种阵列基板、其静电释放方法及相应装置
CN105487317B (zh) 2016-01-25 2019-04-02 京东方科技集团股份有限公司 一种基板及显示装置
CN205450520U (zh) * 2016-04-06 2016-08-10 京东方科技集团股份有限公司 阵列基板和显示装置
CN105810677B (zh) 2016-05-16 2019-01-29 京东方科技集团股份有限公司 静电释放组件、阵列基板及其制备方法、显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202550507U (zh) * 2012-03-15 2012-11-21 京东方科技集团股份有限公司 静电保护电路、阵列基板及显示装置
CN105448224A (zh) * 2015-12-31 2016-03-30 上海中航光电子有限公司 显示面板及显示装置
CN205810810U (zh) * 2016-07-26 2016-12-14 京东方科技集团股份有限公司 一种静电保护电路、阵列基板及显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
谷至华: "《薄膜晶体管 TFT 阵列制造技术》", 30 September 2007, 复旦大学出版社 *

Also Published As

Publication number Publication date
EP3703125A1 (en) 2020-09-02
JP2023103336A (ja) 2023-07-26
CN109698192B (zh) 2021-01-22
WO2019080577A1 (zh) 2019-05-02
EP3703125A4 (en) 2021-07-28
US20240072039A1 (en) 2024-02-29
US20210398970A1 (en) 2021-12-23
JP2021500736A (ja) 2021-01-07
EP3703125B1 (en) 2023-11-22
JP7278965B2 (ja) 2023-05-22
US11495594B2 (en) 2022-11-08

Similar Documents

Publication Publication Date Title
CN109427817B (zh) 薄膜晶体管基板以及显示器
US10651208B2 (en) Display device with different circuit groups
CN107479283B (zh) 一种阵列基板、显示面板及显示装置
KR101346921B1 (ko) 평판 표시 장치 및 그 제조방법
CN106908978B (zh) 触控显示面板和触控显示装置
CN108732841A (zh) 一种显示面板及其制备方法、显示装置
US10269788B2 (en) Array panel with ESD protection circuit
US20150115271A1 (en) Display device including electrostatic discharge circuit
JP5906551B2 (ja) 補助蓄積コンデンサを有するｃｍｏｓ技術における透過型液晶ディスプレイ
CN109698192A (zh) 静电保护电路、阵列基板及显示装置
JP2017097040A (ja) 液晶表示装置
JP6360718B2 (ja) 表示装置
CN103439840A (zh) 一种阵列基板、显示装置及阵列基板的制造方法
US20220069056A1 (en) Array substrate, display device and electrostatic protection unit
US20160035751A1 (en) Display device and display panel thereof
CN106129097A (zh) 像素结构及其显示面板
CN108254982B (zh) 显示装置
CN108169947B (zh) 阵列基板及其制造方法、触控显示装置
CN210199459U (zh) 一种阵列基板、显示面板以及显示装置
CN110061062A (zh) Esd防护薄膜晶体管及esd防护结构
CN104766868A (zh) 阵列基板及显示面板
KR20140142064A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN113534551B (zh) 一种显示基板和显示面板
CN105489617B (zh) 一种阵列基板、显示面板及显示装置
US10921655B2 (en) Pixel structure having multiple strip electrodes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant