CN202550507U - 静电保护电路、阵列基板及显示装置 - Google Patents
静电保护电路、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN202550507U CN202550507U CN 201220098877 CN201220098877U CN202550507U CN 202550507 U CN202550507 U CN 202550507U CN 201220098877 CN201220098877 CN 201220098877 CN 201220098877 U CN201220098877 U CN 201220098877U CN 202550507 U CN202550507 U CN 202550507U
- Authority
- CN
- China
- Prior art keywords
- short
- conducting sleeve
- film transistor
- circuited conducting
- static
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
本实用新型公开了一种静电保护电路，涉及显示面板制造技术领域，该静电保护电路包括：相邻两信号线及与所述相邻两信号线对应的短路环，还包括：设置在相邻两信号线之间的第一静电疏导电路，设置在所述相邻信号线和其对应的短路环之间的第二静电疏导电路，所述第一静电疏导电路连接所述相邻两信号线的第一信号线和第二信号线；所述第二静电疏导电路连接所述第一信号线和所述短路环，且连接所述第二信号线和所述短路环，还提供了包含上述静电保护电路的阵列基板和包括所述阵列基板的显示装置。本实用新型将静电释放进行多向疏导，以提高疏导效率。
Description
技术领域
本实用新型涉及显示面板制造技术领域，特别涉及一种静电保护电路、阵列基板及显示装置。
背景技术
在TFT-LCD制造过程中，静电防护是非常必要的电路保护措施。现有的静电保护电路通常是设计在信号线(栅线或数据线)与信号线(栅线或数据线)之间，即通常设计在栅线和栅线之间、数据线和数据线之间，或者信号线(栅线或数据线)线与对应的短路环(即Common线)之间。如图1和2所示(以栅线为例)。图1(a)中的静电保护电路为设置在栅线和栅线之间的只有一条路径的静电疏导电路，当Gate(n)发生静电释放时，薄膜晶体管T1导通，静电由Gate(n)释放到Gate(n+1)；图1(b)中的静电保护电路为设置在栅线和栅线之间的包含两条路径的静电疏导电路，当Gate(n)发生静电释放时，薄膜晶体管T1导通，静电由Gate(n)释放到Gate(n+1)；当Gate(n+1)发生静电释放时，薄膜晶体管T2导通，静电由Gate(n+1)释放到Gate(n)，即对于除第一条和最后一条栅线外的每条栅线都有两条路径将静电分别疏导至相邻的栅线。图2(a)中的静电保护电路为设置在栅线和栅线对应的短路环之间的静电疏导电路，该静电疏导电路中有一条从栅线到其短路环的疏导路径(通过T3连接的路径)和一条从短路环到栅线的疏导路径(通过T5连接的路径)。图2(b)中的静电保护电路为设置在栅线和栅线对应的短路环之间的静电疏导电路，该静电疏导电路中有两条从栅线到其短路环的疏导路径(通过T3和T4连接的路径)和两条从短路环到栅线的疏导路径(通过T5和T6连接的路径)。
上述方案对静电释放的疏导方向比较单一，效率比较低。
实用新型内容
(一)要解决的技术问题
本实用新型要解决的技术问题是：如何将静电释放进行多向疏导，以提高疏导效率。
(二)技术方案
为解决上述技术问题，本实用新型提供了一种静电保护电路，包括：相邻两信号线及与所述相邻两信号线对应的短路环，还包括：设置在相邻两信号线之间的第一静电疏导电路，设置在所述相邻信号线和其对应的短路环之间的第二静电疏导电路，所述第一静电疏导电路连接所述相邻两信号线的第一信号线和第二信号线；所述第二静电疏导电路连接所述第一信号线和所述短路环，且连接所述第二信号线和所述短路环。
其中，所述第一静电疏导电路包括：连接在相邻两信号线间的第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的栅极连接所述相邻两信号线中的第一信号线，源漏极分别连接所述第一信号线和第二信号线，所述第二薄膜晶体管的栅极连接所述相邻两信号线中的第二信号线，源漏极分别连接所述第一信号线和第二信号线。
其中，所述第一静电疏导电路包括：
连接在信号线n和其相邻信号线中的信号线n-1或信号线n+1的第一薄膜晶体管，所述第一薄膜晶体管的栅极连接所述信号线n，源漏极分别连接所述信号线n和信号线n-1，或连接信号线n和信号线n+1。
其中，所述第二静电疏导电路包括：
第一子电路，所述第一子电路包括第三薄膜晶体管和第四薄膜晶体管，所述第三薄膜晶体管的栅极连接所述第一信号线，源漏极分别连接所述第一信号线和所述短路环，所述第四薄膜晶体管的栅极连接所述相邻两信号线中的第二信号线，源漏极分别连接所述第二信号线和所述短路环；
第二子电路，所述第二子电路包括第五薄膜晶体管和第六薄膜晶体管，所述第五薄膜晶体管的栅极连接所述短路环，源漏极分别连接所述第一信号线和所述短路环，所述第六薄膜晶体管的栅极连接所述短路环，源漏极分别连接所述第二信号线和所述短路环。
其中，所述第二静电疏导电路包括：
第一子电路，所述第一子电路包括第三薄膜晶体管，所述第三薄膜晶体管的栅极连接所述第一信号线或第二信号线，源漏极分别连接所述第一信号线和所述短路环，或连接所述第二信号线和所述短路环；
第二子电路，所述第二子电路包括第四薄膜晶体管，所述第四薄膜晶体管的栅极连接所述短路环，源漏极分别连接所述第一信号线和所述短路环，或连接所述第二信号线和所述短路环。
本实用新型还提供了一种阵列基板，包括：形成在相邻两栅线和栅线短路环之间的如上述任一项所述的静电保护电路，和/或形成在相邻两数据线和数据线短路环之间的所述静电保护电路。
其中，所述栅线短路环连接所述数据线短路环。
本实用新型还提供了一种显示装置，所述显示装置的阵列基板为上述的阵列基板。
(三)有益效果
本实用新型通过在相邻两信号线之间和信号线与其对应的短路环之间分别设有静电疏导电路，使得静电释放发生在短路环时，能把静电导向相应的信号线(Gate线或Data线)；在静电释放发生在信号线时，能够把静电导向对应的短路环的同时，还将静电导向相邻的信号线，由于静电电荷是同时导向不同的导线，因此，增强了静电疏导能力，提高了静电疏导效率。
附图说明
图1是现有技术的一种静电保护电路结构示意图，(a)(b)分别为两种不同的结构；
图2是现有技术的另一种静电保护电路结构示意图，(a)(b)分别为两种不同的结构；
图3是本实用新型实施例的一种静电保护电路结构示意图；
图4是图3的电路中当静电释放发生在第n条栅线时，向第n+1条栅线的静电疏导路径图；
图5是图3的电路中当静电释放发生在第n条栅线时，向第n-1条栅线的静电疏导路径图；
图6是图3的电路中当静电释放发生在栅线短路环时的静电疏导路径图；
图7是在三条栅线和栅线短路环间的静电保护电路图。
具体实施方式
下面结合附图和实施例，对本实用新型的具体实施方式作进一步详细描述。以下实施例用于说明本实用新型，但不用来限制本实用新型的范围。
实施例1
本实施例提供了一种静电保护电路，以阵列基板中栅线(Gate)和栅线短路环(Common)间的静电保护电路来说明(数据线和数据线短路环间的静电保护电路于此类似)，如图3所示，该静电保护电路包括：相邻两栅线Gate(n)和Gate(n+1)、栅线短路环、设置在相邻两栅线之间的第一静电疏导电路1(如图中虚线所示)，及栅线与其对应的栅线短路环之间的第二静电疏导电路2(如图中虚线所示)。
第一静电疏导电路1用于将栅线上静电释放发生时的静电疏导至与该栅线相邻的两条栅线上。第一静电疏导电路1包括：连接在相邻两栅线(Gate)间的薄膜晶体管T1和薄膜晶体管T2。薄膜晶体管T1的栅极和薄膜晶体管T2的栅极分别连接Gate(n)和Gate(n+1)。薄膜晶体管T1的源漏极分别连接Gate(n)和Gate(n+1)，薄膜晶体管T2的源漏极分别连接Gate(n)和Gate(n+1)。由于薄膜晶体管T1的栅极与Gate(n)相连，因此当静电释放发生在Gate(n)时，通过薄膜晶体管T1将静电释放至Gate(n+1)，同理，当静电释放发生在Gate(n+1)时，通过薄膜晶体管T2将静电释放至Gate(n)。
通过第一静电疏导电路1使得在静电释放发生在栅线时将静电疏导至相邻栅线。
第二静电疏导电路2用于将栅线上静电释放发生时的静电疏导至栅线短路环上，且将栅线短路环上静电释放发生时的静电疏导至栅线上。第二静电疏导电路2包括：将栅线上静电释放发生时的静电疏导至栅线短路环上的第一子电路和将栅线短路环上静电释放发生时的静电疏导至栅线上的第二子电路。
第一子电路包括薄膜晶体管T3和薄膜晶体管T4。薄膜晶体管T3的栅极和薄膜晶体管T4的栅极分别连接Gate(n)和Gate(n+1)，薄膜晶体管T3的源漏极分别连接Gate(n)和栅线短路环，薄膜晶体管T4的源漏极分别连接Gate(n+1)和栅线短路环。由于薄膜晶体管T3的栅极与Gate(n)相连，因此当静电释放发生在Gate(n)时，通过薄膜晶体管T1将静电释放至栅线短路环，同理，当静电释放发生在Gate(n+1)时，通过薄膜晶体管T4将静电释放至栅线短路环。
第二子电路包括薄膜晶体管T5和薄膜晶体管T6。薄膜晶体管T5的栅极和薄膜晶体管T6的栅极均连接栅线短路环，薄膜晶体管T5的源漏极分别连接Gate(n)和栅线短路环，薄膜晶体管T6的源漏极分别连接Gate(n+1)和栅线短路环。当静电释放发生在栅线短路环上时，通过薄膜晶体管T5将静电释放至Gate(n)，通过薄膜晶体管T6将静电释放至Gate(n+1)。
如图4、5和6所示，上述静电保护电路的工作原理如下：
当静电释放发生在栅线(Gate)上时，如静电释放发生在第n条栅线Gate(n)上。如图4所示，薄膜晶体管T1的栅极与Gate(n)连接，源漏与Gate(n)和Gate(n+1)连接。由于Gate(n)上发生静电释放，产生高压静电荷，开启薄膜晶体管T1的栅极，使得薄膜晶体管T1的源漏导通，从而将Gate(n)上的静电疏导至Gate(n+1)上。与此同时，产生的高压静电荷开启薄膜晶体管T3的栅极，得薄膜晶体管T3的源漏导通，从而将Gate(n)上的静电疏导至栅线短路环上。疏导路径如图4中箭头所标识的路径。同理，如图5所示，薄膜晶体管T2′的栅极与Gate(n)连接，源漏与Gate(n)和Gate(n-1)连接，由于Gate(n)上发生静电释放，产生高压静电荷，开启薄膜晶体管T1的栅极，通过薄膜晶体管T2′将Gate(n)上的静电疏导至Gate(n-1)上。与此同时，产生的高压静电荷开启薄膜晶体管T4′的栅极，得薄膜晶体管T4′的源漏导通，从而将Gate(n)上的静电疏导至栅线短路环上。疏导路径如图5中箭头所标识的路径。
当静电释放发生在栅线短路环上时，如图6所示，薄膜晶体管T5和T6的栅极与栅线短路环连接，薄膜晶体管T5的源漏分别连接Gate(n)和栅线短路环，薄膜晶体管T6的源漏分别连接Gate(n+1)和栅线短路环。由于栅线短路环上发生静电释放，产生高压静电荷，开启薄膜晶体管T5和T6的栅极，使得薄膜晶体管T5和T6的源漏导通，从而将栅线短路环上的静电通过薄膜晶体管T5疏导至Gate(n)上，将栅线短路环上的静电通过薄膜晶体管T6疏导至Gate(n+1)上。疏导路径如图6中箭头所标识的路径。
可见，无论静电释放发生在栅线还是栅线短路环上，都有多条路径将静电疏导至邻近的导线上，提高了静电疏导能力和效率。另外，只要多条路径中的某一条路径上的薄膜晶体管没有损坏，就能实现静电疏导，从而加强了静电保护的能力。
实施例2
实施例1中的静电保护电路为本实用新型的一个优选的实施例。考虑到该静电保护电路设置在相邻两栅线(或数据线)和其对应的短路环之间，对于某条栅线Gate(n)都会有多条静电释放路径，如Gate(n)放电时不但可以通过T4′将静电疏导至栅线短路环，还可以通过T3(如图7所示)将静电疏导至栅线短路环，通过T1和T2′将静电分别疏导至Gate(n+1)和Gate(n-1)。因此在设计相邻两栅线(或数据线)和其对应的短路环之间静电保护电路时可以适当地减少薄膜晶体管的数量，只要保证对于整个阵列基板而言，当某条导线(栅线、数据线或相应地短路环)发生静电释放时，能够将静电疏导至其相邻的一条导线及相应地的短路环即可。在设计电路时，薄膜晶体管T1和T2(T1′和T2′)可其中之一，薄膜晶体管T3和T4(T3′和T4′)可其中之一，薄膜晶体管T5和T6(T5′和T6′)可其中之一。如图7中实线所示，对于栅线Gate(n)，当发生静电释放时，可通过T1将静电疏导至Gate(n+1)，通过T3将静电疏导至栅线短路环。设计时只要保证第一条栅线(或数据线)和第N(N为栅线总数)条栅线(或数据线)也能将静电疏导至相邻的栅线(或数据线)及相应地短路环即可(对于第一条栅线保留必须保留如图1中的薄膜晶体管T1和T3，对于第N条栅线保留必须保留如图1中的薄膜晶体管T2和T4)。相对于上述优选地实施例1，本实施例的静电保护电路，如图7中的静电保护电路，虽然在疏导效率上有所降低，但是减少了薄膜晶体管的数量，节省了制作工艺和成本。
实施例3
本实施例提供了一种阵列基板，包括：形成于基板上的栅线、数据线、栅线短路环和数据线短路环，还包括：如形成在相邻两栅线和栅线短路环之间的如实施例1或2中所述的静电保护电路，和/或形成在相邻两数据线和数据线短路环之间的如实施例1或2中所述的静电保护电路。该静电保护电路能在静电释放发生在短路环时，把静电导向相应的Gate(或Date)线；在静电释放发生Gate(或Data)线时把静电同时导向相邻的Gate(或Data)线和对应的短路环，增强了静电的疏导能力。优选地，可将阵列基板上的栅线短路环和数据线短路环连接，增加了短路环上发生静电释放时的静电疏导路径，从而，更加增强了静电的疏导能力，提高了静电疏导效率，加强了静电保护能力。
实施例4
本实施例提供了一种显示装置，该显示装置中的阵列基板为实施例3中所述的阵列基板。由于采用了该阵列基板，该显示装置具有较好的静电保护能力，提高了该显示装置的产品质量。该显示装置可以为：液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
以上实施方式仅用于说明本实用新型，而并非对本实用新型的限制，有关技术领域的普通技术人员，在不脱离本实用新型的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本实用新型的范畴，本实用新型的专利保护范围应由权利要求限定。
Claims (8)
1.一种静电保护电路，包括：相邻两信号线及与所述相邻两信号线对应的短路环，其特征在于，还包括：设置在相邻两信号线之间的第一静电疏导电路，设置在所述相邻信号线和其对应的短路环之间的第二静电疏导电路，所述第一静电疏导电路连接所述相邻两信号线的第一信号线和第二信号线；所述第二静电疏导电路连接所述第一信号线和所述短路环，且连接所述第二信号线和所述短路环。
2.如权利要求1所述的静电保护电路，其特征在于，所述第一静电疏导电路包括：连接在相邻两信号线间的第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的栅极连接所述相邻两信号线中的第一信号线，源漏极分别连接所述第一信号线和第二信号线，所述第二薄膜晶体管的栅极连接所述相邻两信号线中的第二信号线，源漏极分别连接所述第一信号线和第二信号线。
3.如权利要求1所述的静电保护电路，其特征在于，所述第一静电疏导电路包括：
连接在信号线n和其相邻信号线中的信号线n-1或信号线n+1的第一薄膜晶体管，所述第一薄膜晶体管的栅极连接所述信号线n，源漏极分别连接所述信号线n和信号线n-1，或连接信号线n和信号线n+1。
4.如权利要求1～3中任一项所述的静电保护电路，其特征在于，所述第二静电疏导电路包括：
第一子电路，所述第一子电路包括第三薄膜晶体管和第四薄膜晶体管，所述第三薄膜晶体管的栅极连接所述第一信号线，源漏极分别连接所述第一信号线和所述短路环，所述第四薄膜晶体管的栅极连接所述相邻两信号线中的第二信号线，源漏极分别连接所述第二信号线和所述短路环；
第二子电路，所述第二子电路包括第五薄膜晶体管和第六薄膜晶 体管，所述第五薄膜晶体管的栅极连接所述短路环，源漏极分别连接所述第一信号线和所述短路环，所述第六薄膜晶体管的栅极连接所述短路环，源漏极分别连接所述第二信号线和所述短路环。
5.如权利要求1～3中任一项所述的静电保护电路，其特征在于，所述第二静电疏导电路包括：
第一子电路，所述第一子电路包括第三薄膜晶体管，所述第三薄膜晶体管的栅极连接所述第一信号线或第二信号线，源漏极分别连接所述第一信号线和所述短路环，或连接所述第二信号线和所述短路环；
第二子电路，所述第二子电路包括第四薄膜晶体管，所述第四薄膜晶体管的栅极连接所述短路环，源漏极分别连接所述第一信号线和所述短路环，或连接所述第二信号线和所述短路环。
6.一种阵列基板，其特征在于，包括：形成在相邻两栅线和栅线短路环之间的如权利要求1～5中任一项所述的静电保护电路，和/或形成在相邻两数据线和数据线短路环之间的所述静电保护电路。
7.如权利要求6所述的阵列基板，其特征在于，所述栅线短路环连接所述数据线短路环。
8.一种显示装置，其特征在于，所述显示装置的阵列基板为如权利要求6或7所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220098877 CN202550507U (zh) | 2012-03-15 | 2012-03-15 | 静电保护电路、阵列基板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220098877 CN202550507U (zh) | 2012-03-15 | 2012-03-15 | 静电保护电路、阵列基板及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202550507U true CN202550507U (zh) | 2012-11-21 |
Family
ID=47171076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201220098877 Expired - Lifetime CN202550507U (zh) | 2012-03-15 | 2012-03-15 | 静电保护电路、阵列基板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202550507U (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102983102A (zh) * | 2012-12-04 | 2013-03-20 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103199513A (zh) * | 2013-02-22 | 2013-07-10 | 合肥京东方光电科技有限公司 | 静电保护电路、显示装置和静电保护方法 |
| CN105093739A (zh) * | 2015-07-30 | 2015-11-25 | 深圳市华星光电技术有限公司 | 一种液晶显示面板及其防静电的阵列基板 |
| CN106019115A (zh) * | 2016-07-13 | 2016-10-12 | 武汉华星光电技术有限公司 | 测试电路 |
| CN107290908A (zh) * | 2017-06-23 | 2017-10-24 | 武汉华星光电技术有限公司 | 静电保护电路及液晶显示面板 |
| CN109698192A (zh) * | 2017-10-23 | 2019-04-30 | 京东方科技集团股份有限公司 | 静电保护电路、阵列基板及显示装置 |
| WO2020132805A1 (zh) * | 2018-12-24 | 2020-07-02 | 深圳市柔宇科技有限公司 | 双功能电路、显示面板及其测试方法、静电防护方法 |
-
2012
- 2012-03-15 CN CN 201220098877 patent/CN202550507U/zh not_active Expired - Lifetime
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102983102B (zh) * | 2012-12-04 | 2015-01-14 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN102983102A (zh) * | 2012-12-04 | 2013-03-20 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| EP2961020A4 (en) * | 2013-02-22 | 2016-12-14 | Boe Technology Group Co Ltd | ELECTROSTATIC PROTECTION CIRCUIT, DISPLAY DEVICE, AND ELECTROSTATIC PROTECTION METHOD |
| CN103199513A (zh) * | 2013-02-22 | 2013-07-10 | 合肥京东方光电科技有限公司 | 静电保护电路、显示装置和静电保护方法 |
| US9368962B2 (en) | 2013-02-22 | 2016-06-14 | Boe Technology Group Co., Ltd. | Electrostatic protection circuit, display device and electrostatic protection method |
| CN105093739A (zh) * | 2015-07-30 | 2015-11-25 | 深圳市华星光电技术有限公司 | 一种液晶显示面板及其防静电的阵列基板 |
| CN106019115B (zh) * | 2016-07-13 | 2018-09-04 | 武汉华星光电技术有限公司 | 测试电路 |
| CN106019115A (zh) * | 2016-07-13 | 2016-10-12 | 武汉华星光电技术有限公司 | 测试电路 |
| CN107290908A (zh) * | 2017-06-23 | 2017-10-24 | 武汉华星光电技术有限公司 | 静电保护电路及液晶显示面板 |
| CN109698192A (zh) * | 2017-10-23 | 2019-04-30 | 京东方科技集团股份有限公司 | 静电保护电路、阵列基板及显示装置 |
| JP2021500736A (ja) * | 2017-10-23 | 2021-01-07 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | 静電気保護回路、アレイ基板、及び表示装置 |
| CN109698192B (zh) * | 2017-10-23 | 2021-01-22 | 京东方科技集团股份有限公司 | 静电保护电路、阵列基板及显示装置 |
| US11495594B2 (en) | 2017-10-23 | 2022-11-08 | Boe Technology Group Co., Ltd. | Electrostatic protection circuit and manufacturing method thereof, array substrate and display device |
| JP7278965B2 (ja) | 2017-10-23 | 2023-05-22 | 京東方科技集團股▲ふん▼有限公司 | 静電気保護回路及びその製造方法、アレイ基板、表示装置 |
| WO2020132805A1 (zh) * | 2018-12-24 | 2020-07-02 | 深圳市柔宇科技有限公司 | 双功能电路、显示面板及其测试方法、静电防护方法 |
| CN112639601A (zh) * | 2018-12-24 | 2021-04-09 | 深圳市柔宇科技股份有限公司 | 双功能电路、显示面板及其测试方法、静电防护方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN202550507U (zh) | 静电保护电路、阵列基板及显示装置 | |
| CN205264701U (zh) | 一种阵列基板、显示面板和显示装置 | |
| CN103227173B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN104090437B (zh) | 一种阵列基板、显示装置、母板及其检测方法 | |
| US10289246B2 (en) | Integrated touch-control display panel and touch-control display device | |
| CN104571758B (zh) | 一种阵列基板和显示面板 | |
| CN107479283A (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN104503612B (zh) | 一种触控显示面板和电子设备 | |
| CN104866158A (zh) | 一种内嵌式触摸屏及显示装置 | |
| CN103944154A (zh) | 一种静电保护电路及液晶显示器 | |
| CN105487317A (zh) | 一种基板及显示装置 | |
| CN104267546A (zh) | 一种阵列基板和显示装置 | |
| CN102231090A (zh) | 触控显示面板和触控显示装置 | |
| CN103400852A (zh) | 发光二极管显示面板 | |
| US20180204829A1 (en) | Array substrate and display device | |
| CN105355163B (zh) | Gip信号检测电路、gip信号检测方法和平板显示装置 | |
| US20210043621A1 (en) | Electrostatic protection circuit, array substrate and display device | |
| US20180240413A1 (en) | Display device and manufacturing method thereof | |
| CN203117594U (zh) | 静电防护环及带有该防护环的液晶显示面板 | |
| CN103293795A (zh) | 一种液晶显示器的静电防护电路 | |
| CN106057818A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN101192379B (zh) | 具有静电放电防护能力的主动元件阵列基板 | |
| CN102629049A (zh) | 静电防护结构、阵列基板、液晶面板及显示装置 | |
| CN203480178U (zh) | 阵列基板和显示装置 | |
| CN203204267U (zh) | 一种阵列基板和显示器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20121121 |
|
| CX01 | Expiry of patent term |