CN109545787B - 三维可编程存储器的制备方法 - Google Patents

三维可编程存储器的制备方法 Download PDF

Info

Publication number
CN109545787B
CN109545787B CN201811117240.4A CN201811117240A CN109545787B CN 109545787 B CN109545787 B CN 109545787B CN 201811117240 A CN201811117240 A CN 201811117240A CN 109545787 B CN109545787 B CN 109545787B
Authority
CN
China
Prior art keywords
layer
strip
shaped groove
medium
memory structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811117240.4A
Other languages
English (en)
Other versions
CN109545787A (zh
Inventor
彭泽忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Ppm Technology Ltd
Original Assignee
Chengdu Ppm Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Ppm Technology Ltd filed Critical Chengdu Ppm Technology Ltd
Priority to CN201811117240.4A priority Critical patent/CN109545787B/zh
Publication of CN109545787A publication Critical patent/CN109545787A/zh
Priority to PCT/CN2019/105516 priority patent/WO2020063358A1/zh
Priority to US17/920,812 priority patent/US20230171955A1/en
Application granted granted Critical
Publication of CN109545787B publication Critical patent/CN109545787B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/16—Subject matter not provided for in other groups of this subclass comprising memory cells having diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels

Abstract

三维可编程存储器的制备方法，涉及存储器的制备技术。本发明包括下述步骤：1)形成基础结构体；2)对基层结构体开槽；3)在条形槽的内壁逐层设置预设的存储器结构所需的各存储介质层；4)在条形槽的空腔中填充核心介质，形成核心介质层；5)在条形槽的端部区域设置自顶层到底层贯穿的隔离槽，从形状上由隔离槽将各条形槽首尾连接为一条曲线，隔离槽侵入条形槽以使条形槽长边方向两侧的导电介质形成绝缘隔离；并在条形槽上开设自顶层到底层贯穿的切割槽孔，切割槽孔侵入其所在条形槽长边邻近的基础结构体，切割槽孔将条形槽分割为至少3个独立的存储体；6)在隔离槽和切割槽孔中填充绝缘介质。本发明得到的半导体存储器存储密度高。

Description

三维可编程存储器的制备方法
技术领域
本发明涉及存储器的制备技术。
背景技术
现有技术包括可擦除可编程只读存储器(EPROM)，电可擦除可编程只读存储器(EEPROM)，闪存，NAND-快闪存储器，硬磁盘、光盘(CD)、数字通用光盘(DVD)，蓝光光盘协会注册的蓝光光盘等在内的各种数字存储技术，50余年来已经广泛用于数据存储。然而，存储介质的寿命通常小于5年到10年。针对大数据存储而开发的反熔丝存储技术，因其非常昂贵且存储密度低，不能满足海量数据存储的需求。
发明内容
本发明所要解决的技术问题是，提供一种三维可编程存储器的制备方法，制备得到的可编程存储器具有高密度、低成本的特点。
本发明解决所述技术问题采用的技术方案是，三维可编程存储器的制备方法，包括下述步骤：
三维可编程存储器的制备方法，其特征在于，包括下述步骤：
1)形成基础结构体：以导电介质层和绝缘介质层交错重叠的方式，设置预定层数的导电介质层和绝缘介质层，形成基础结构体；
2)对基层结构体开槽：在基础结构体上至少开设3条自顶层到底层贯穿的并列的条形槽，各隔离槽相互独立，相邻两个条形槽的邻边为条形槽的长边；
3)在条形槽的内壁逐层设置预设的存储器结构所需的各存储介质层；
4)在条形槽的空腔中填充核心介质，形成核心介质层；
6)在条形槽的端部区域设置自顶层到底层贯穿的隔离槽，隔离槽侵入条形槽的至少一层存储介质层，从形状上由隔离槽将各条形槽首尾连接为一条曲线；并在条形槽上开设自顶层到底层贯穿的切割槽孔，切割槽孔侵入其所在条形槽长边邻近的基础结构体，切割槽孔将条形槽分割为至少3个独立的存储体；
7)在隔离槽和切割槽孔中填充绝缘介质；
所述步骤3)中，预设存储器结构为下述结构之一：
PN结型半导体存储器结构、肖特基半导体存储器结构、阻变存储器结构、磁变存储器结构、相变存储器结构、铁电存储器结构。
进一步的，所述隔离槽侵入条形槽内壁的第一层介质。
所述条形槽为矩形槽，所述切割槽孔为矩形槽，切割槽孔的长边垂直于条形槽的长边。
本发明的有益效果是，制备得到的半导体存储器存储密度高，并且工艺成本低，易于实现。
本发明具有下述特点:
1、多层2bits OTP存储单元从深槽通过深井介质隔离而形成。
2、只需要两次深井刻蚀及填充，单元隔离和左右指叉隔离一步完成。
3、单元隔离自对准矩形深孔单元口径可以做到最新尺寸，以取得最高的存储密度。
4、工艺比较容易控制。
附图说明
图1为本发明的步骤1形成的基础结构体的立体示意图。
图2为本发明的步骤1形成的基础结构体的俯视示意图。
图3为本发明第一种实施方式的步骤2示意图。
图4为本发明第一种实施方式的的步骤3示意图。
图5为本发明第一种实施方式的的步骤4示意图。
图6为本发明第一种实施方式的的步骤5示意图。
图7为本发明第一种实施方式的的步骤6示意图。
图8为本发明第一种实施方式的的步骤7示意图。
图9为3层结构存储器的示意图。
图10为4层结构存储器的示意图。
图11为实施例3的存储器结构示意图。
具体实施方式
三维可编程存储器的制备方法，包括下述步骤：
1)形成基础结构体：以导电介质层和绝缘介质层交错重叠的方式，设置预定层数的导电介质层和绝缘介质层，形成基础结构体；
2)对基层结构体开槽：在基础结构体上至少开设3条自顶层到底层贯穿的并列的条形槽，各隔离槽相互独立，相邻两个条形槽的邻边为条形槽的长边；
3)在条形槽的内壁逐层设置预设的存储器结构所需的各存储介质层。
4)在条形槽的空腔中填充核心介质，形成核心介质层；
6)在条形槽的端部区域设置自顶层到底层贯穿的隔离槽，从形状上由隔离槽将各条形槽首尾连接为一条曲线，隔离槽侵入条形槽以使条形槽长边方向两侧的导电介质形成绝缘隔离；并在条形槽上开设自顶层到底层贯穿的切割槽孔，切割槽孔侵入其所在条形槽长边邻近的基础结构体，切割槽孔将条形槽分割为至少3个独立的存储体；
7)在隔离槽和切割槽孔中填充绝缘介质；
所述步骤3)中，预设存储器结构为下述结构之一：
PN结型半导体存储器结构、肖特基半导体存储器结构、阻变存储器结构、磁变存储器结构、相变存储器结构、铁电存储器结构。
以图11所示实施例的PN结型半导体存储器结构为例，其包括P型导电区、N型导电区和设置于二者之间的绝缘介质区，本发明通过将各存储介质层按照“P型导电区——绝缘介质区——N型导电区”的顺序逐层生长。当基础结构体的导电介质层本身即采用P型导电材料时，可无需再次设置P型半导体，其核心介质为N型半导体，此实施例的制备工艺中，下述步骤：
“3)在条形槽的内壁逐层设置预设的存储器结构所需的各存储介质层”
此处的存储介质层即为绝缘介质层。
对于图9所示的条形槽内3层介质的结构而言，“预设的存储器结构所需的各存储介质层”即是指第一介质层和第二介质层。
亦即，设置于条形槽内的各存储介质层可以是构成存储器的部分结构层，当然也可以是构成存储器的所有结构层，由基础结构体中导电介质层的材料和核心介质层的材料类型决定。例如，若导电介质层的材料和核心介质层的材料皆为导体(低阻多晶硅)，存储器的全部结构层皆需要在槽壁上逐层沉积，导电介质层和核心介质层仅仅作为引出导线。
第一种实施方式：沉积/填充3层介质
参见图1～8。
本发明提供一种三维可编程存储器的制备方法，包括下述步骤：
1、形成基础结构体：以导电介质层(材质为低阻半导体或导体)和绝缘介质层交错重叠的方式(例如采用沉积工艺)，设置预定层数的导电介质层和绝缘介质层，形成基础结构体，如图1、2，图2是图1的俯视图。
2、对基层结构体开槽：采用掩膜定义，深井刻蚀工艺，在基础结构体上至少刻蚀出3条自顶层到底层贯穿的并列的条形槽32，各隔离槽相互独立，相邻两个条形槽的邻边为条形槽的长边，如图3，图中31为低阻半导体或导电材料；
3、采用ALD工艺，在条形槽的内壁沉积第一介质层41，如图4；
4、采用ALD工艺，在第一介质层41的表面沉积第二介质层51，如图5；
5、在设置有第一介质层和第二介质层的条形槽的空腔中填充形成核心介质层61，如图6；
6、采用掩膜定义，深井刻蚀工艺，在条形槽的端部区域设置自顶层到底层贯穿的隔离槽71，隔离槽71侵入条形槽的第一介质层及核心介质以保证条形槽上下的导电介质完全绝缘隔离，从形状上由隔离槽将各条形槽首尾连接为一条曲线；并在条形槽上开设自顶层到底层贯穿的切割槽孔72，切割槽孔72侵入其所在条形槽长边邻近的基础结构体，切割槽孔将条形槽分割为至少3个独立的存储体，如图7；隔离槽71和切割槽孔72是同步完成的。
经过本步骤，由隔离槽、条形槽以及分割槽孔构成了穿透基础结构体的分割结构，其在基础结构体上形成了交错的指叉结构，所述指叉结构包括至少两个指条和一个公共连接条，同一指叉结构中的各指条皆与该指叉结构中的公共连接条相接；
7)在隔离槽和切割槽孔中填充绝缘介质，如图8。
步骤6)中，隔离槽71侵入条形槽的第一介质层，更优选的方式是侵入至核心介质层以保证条形槽上下各自的导电介质完全绝缘隔离。
本实施方式中，涉及到的各介质的部分可用组合方式如下表。每一组合方式即为一个实施例。
Figure BDA0001810917530000051
Figure BDA0001810917530000061
上表中的绝缘介质的厚度优先0.5～5nm。
本发明的特点是，形成包含指条和公共连接条的指叉结构，两个指叉结构相互交叉，指条之间为多个由绝缘体隔离的独立的存储体，所述绝缘体即为填充于切割槽孔内的绝缘介质。在基础结构体的每一层中，每个存储体都包含了两个存储单元，如图9，所述存储单元由第一介质——第二介质——核心介质构成，第一介质和核心介质的材料满足PN结或者肖特基结构所需。图9中，以椭圆形虚线示出了两个存储单元。
存储单元的写操作：在选定的核心介质层和选定的第一介质层之间施加编程电压，编程电压击穿第二介质层，完成“写入”。
存储单元的读操作：检测选定的核心介质层和选定的第一介质层之间的导通/断开状态，即可得知该处的第二介质层是否被击穿，也就是该存储单元所存储的数据。
第二种实施方式：条形槽内两层介质
本实施方式和第一种实施方式的区别是，本实施方式在条形槽中只设置两层介质，即第一介质和核心介质。
采用本实施方式的工艺所制备的存储器示意图如图10。图11是单个存储体的放大示意图。
涉及到的各介质的部分可用组合方式如下表。每一组合方式即为一个实施例。实施例5～9的结构如图10、11。
Figure BDA0001810917530000062
Figure BDA0001810917530000071
所述记忆介质为阻变存储器、磁变存储器、相变存储器或铁电存储器。

Claims (10)

1.三维可编程存储器的制备方法，其特征在于，包括下述步骤：
1)形成基础结构体：以导电介质层和绝缘介质层交错重叠的方式，设置预定层数的导电介质层和绝缘介质层，形成基础结构体；
2)对基层结构体开槽：在基础结构体上至少开设3条自顶层到底层贯穿的并列的条形槽，各隔离槽相互独立，相邻两个条形槽的邻边为条形槽的长边；
3)在条形槽的内壁逐层设置预设的存储器结构所需的各存储介质层；
4)在条形槽的空腔中填充核心介质，形成核心介质层；
5)在条形槽的端部区域设置自顶层到底层贯穿的隔离槽，从形状上由隔离槽将各条形槽首尾连接为一条曲线，隔离槽侵入条形槽以使条形槽长边方向两侧的导电介质形成绝缘隔离；并在条形槽上开设自顶层到底层贯穿的切割槽孔，切割槽孔侵入其所在条形槽长边邻近的基础结构体，切割槽孔将条形槽分割为至少3个独立的存储体；
6)在隔离槽和切割槽孔中填充绝缘介质。
2.如权利要求1所述的三维可编程存储器的制备方法，其特征在于，所述步骤3)中，预设存储器结构为下述结构之一：
PN结型半导体存储器结构、肖特基半导体存储器结构、阻变存储器结构、磁变存储器结构、相变存储器结构、铁电存储器结构。
3.如权利要求1所述的三维可编程存储器的制备方法，其特征在于，预设存储器结构为PN结型半导体存储器结构，其包括P型导电区、N型导电区和设置于二者之间的绝缘介质区；
导电介质层为P型半导体，核心介质为N型半导体；
或者，导电介质层为N型半导体，核心介质层为P型半导体；
所述步骤3)包括：
3.1在条形槽内设置绝缘层。
4.如权利要求1所述的三维可编程存储器的制备方法，其特征在于，预设存储器结构为肖特基型二极管存储器结构，其包括半导体导电区、金属导电区和设置于二者之间的绝缘介质区；
导电介质层为形成肖特基二极管结构所需的半导体，核心介质为形成肖特基二极管结构所需的金属；
或者，导电介质层为形成肖特基二极管结构所需的金属，核心介质层为形成肖特基二极管结构所需的半导体；
所述步骤3)包括：
3.1在条形槽内设置绝缘层。
5.如权利要求1所述的三维可编程存储器的制备方法，其特征在于，预设存储器结构为记忆介质存储器结构，所述记忆介质存储器为阻变存储器结构、磁变存储器结构、相变存储器结构或铁电存储器结构；
所述导电介质层和核心介质层的材质皆为金属或多晶硅；
所述步骤3)包括：
3.1在条形槽内设置记忆介质层。
6.如权利要求1所述的三维可编程存储器的制备方法，其特征在于，预设存储器结构为PN结型半导体存储器结构，其包括P型导电区、N型导电区和设置于二者之间的绝缘介质区；
导电介质层为P+型半导体，核心介质为N+型半导体或导体；
所述步骤3)包括：
3.1在条形槽内设置绝缘层，
3.2在绝缘层内壁设置低掺杂N型半导体层；
3.3在设置有绝缘层和低掺杂N型半导体层的条形槽的空腔内填充核心介质。
7.如权利要求1所述的三维可编程存储器的制备方法，其特征在于，预设存储器结构为PN结型半导体存储器结构，其包括P型导电区、N型导电区和设置于二者之间的绝缘介质区；
所述导电介质层为N+型半导体或导体，核心介质为P+型半导体；
所述步骤3)包括：
3.1在条形槽内设置低掺杂N型半导体层；
3.2在低掺杂N型半导体层内壁设置绝缘层；
3.3在设置有低掺杂N型半导体层和绝缘层的条形槽的空腔内填充核心介质。
8.如权利要求1所述的三维可编程存储器的制备方法，其特征在于，预设存储器结构为肖特基型半导体存储器结构，其包括金属导电区、半导体导电区和设置于二者之间的绝缘介质区；
所述步骤3)包括：
3.1在条形槽内设置绝缘层；
3.2在绝缘层内壁设置半导体层；
3.3在设置有绝缘层和导体层的条形槽的空腔内填充核心介质；
所述导电介质层为满足肖特基二极管所需的金属，所述半导体层为满足肖特基二极管所需的半导体，核心介质为导体。
9.如权利要求1所述的三维可编程存储器的制备方法，其特征在于，所述隔离槽侵入条形槽至核心介质层。
10.如权利要求1所述的三维可编程存储器的制备方法，其特征在于，所述条形槽为矩形槽，所述切割槽孔为矩形槽，切割槽孔的长边垂直于条形槽的长边。
CN201811117240.4A 2018-09-25 2018-09-25 三维可编程存储器的制备方法 Active CN109545787B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811117240.4A CN109545787B (zh) 2018-09-25 2018-09-25 三维可编程存储器的制备方法
PCT/CN2019/105516 WO2020063358A1 (zh) 2018-09-25 2019-09-12 三维可编程存储器的制备方法
US17/920,812 US20230171955A1 (en) 2018-09-25 2019-09-12 Methods of manufacturing 3d programmable memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811117240.4A CN109545787B (zh) 2018-09-25 2018-09-25 三维可编程存储器的制备方法

Publications (2)

Publication Number Publication Date
CN109545787A CN109545787A (zh) 2019-03-29
CN109545787B true CN109545787B (zh) 2021-04-09

Family

ID=65841196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811117240.4A Active CN109545787B (zh) 2018-09-25 2018-09-25 三维可编程存储器的制备方法

Country Status (3)

Country Link
US (1) US20230171955A1 (zh)
CN (1) CN109545787B (zh)
WO (1) WO2020063358A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545787B (zh) * 2018-09-25 2021-04-09 成都皮兆永存科技有限公司 三维可编程存储器的制备方法
CN110610943A (zh) * 2019-08-07 2019-12-24 成都皮兆永存科技有限公司 高密度三维结构半导体存储器及制备方法
CN113035874A (zh) * 2020-04-08 2021-06-25 成都皮兆永存科技有限公司 高密度三维可编程存储器的制备方法
CN112992906B (zh) * 2021-02-19 2023-08-01 成都皮兆永存科技有限公司 全自对准高密度3d多层存储器的制备方法
CN113644074B (zh) * 2021-06-04 2023-12-15 成都皮兆永存科技有限公司 高密度三维多层存储器及制备方法
CN113540097A (zh) * 2021-07-02 2021-10-22 成都皮兆永存科技有限公司 高密度三维多层存储器及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447502A (zh) * 2007-11-29 2009-06-03 三星电子株式会社 非易失性存储装置及其制造和使用方法
CN101615656A (zh) * 2008-06-26 2009-12-30 三星电子株式会社 非易失性存储装置及其制造方法
CN103022348A (zh) * 2011-09-27 2013-04-03 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN108461517A (zh) * 2017-02-22 2018-08-28 中电海康集团有限公司 随机存储器及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100007229A (ko) * 2008-07-11 2010-01-22 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8203187B2 (en) * 2009-03-03 2012-06-19 Macronix International Co., Ltd. 3D memory array arranged for FN tunneling program and erase
US20120208347A1 (en) * 2011-02-11 2012-08-16 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR102091729B1 (ko) * 2013-10-10 2020-03-20 삼성전자 주식회사 3차원 반도체 메모리 소자의 제조 방법 및 그 방법에 의해 제조된 3차원 반도체 메모리 소자
CN106910743B (zh) * 2017-04-05 2019-06-28 中国科学院上海微系统与信息技术研究所 三维非易失性存储器件及其制造方法
CN109545787B (zh) * 2018-09-25 2021-04-09 成都皮兆永存科技有限公司 三维可编程存储器的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447502A (zh) * 2007-11-29 2009-06-03 三星电子株式会社 非易失性存储装置及其制造和使用方法
CN101615656A (zh) * 2008-06-26 2009-12-30 三星电子株式会社 非易失性存储装置及其制造方法
CN103022348A (zh) * 2011-09-27 2013-04-03 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN108461517A (zh) * 2017-02-22 2018-08-28 中电海康集团有限公司 随机存储器及其制备方法

Also Published As

Publication number Publication date
CN109545787A (zh) 2019-03-29
WO2020063358A1 (zh) 2020-04-02
US20230171955A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
CN109545787B (zh) 三维可编程存储器的制备方法
JP6280256B2 (ja) ３次元メモリアレイアーキテクチャ
CN109686703B (zh) 可编程存储器的制备方法
JP6059349B2 (ja) ３次元メモリアレイアーキテクチャ
CN103971722B (zh) 三维半导体器件及其制造方法
CN101174648B (zh) 晶体管及存储单元阵列
CN109786390B (zh) 三维储存元件及其制造方法
CN112992906B (zh) 全自对准高密度3d多层存储器的制备方法
US20090283737A1 (en) Nonvolatile storage device and method for manufacturing same
JP2010010688A (ja) 不揮発性メモリ素子及びその製造方法
TW201709294A (zh) 半導體裝置及其製造方法
CN102544016A (zh) 非易失性存储器件及其制造方法
CN113035874A (zh) 高密度三维可编程存储器的制备方法
CN113644074B (zh) 高密度三维多层存储器及制备方法
WO2023273003A1 (zh) 高密度三维多层存储器及制备方法
CN105529398A (zh) 电阻式随机存取存储器及其制造方法
US9379165B2 (en) Semiconductor memory device
CN114400215A (zh) 低阻硅化物互联三维多层存储器及制备方法
US20220320178A1 (en) Methods of manufacturing programmable memory devices
US9178078B2 (en) Non-volatile memory device
JP2022030876A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant