CN113644074B - 高密度三维多层存储器及制备方法 - Google Patents

Abstract

高密度三维多层存储器及制备方法，涉及存储器的制备技术。本发明的存储器包括底层电路部分以及设置于底层电路部分上方的基础结构体，所述基础结构体由曲线状分割槽分为彼此独立的两个指叉结构，曲线状分割槽内并列设置有至少3个存储单元孔，每个存储单元孔内设置有一个垂直电极，所述存储介质为绝缘介质；在存储单元孔的内壁、第一导电介质层区域，设置有缓冲区，所述缓冲区自存储单元孔的内壁向存储单元孔的轴线凸出，缓冲区与存储介质相接。本发明的存储器存储密度高，层间电阻低，有利于存储器更为稳定的工作。

Description

高密度三维多层存储器及制备方法

技术领域

本发明涉及存储器的制备技术。

背景技术

现有技术包括可擦除可编程只读存储器(EPROM)，电可擦除可编程只读存储器(EEPROM)，闪存，NAND-快闪存储器，硬磁盘、光盘(CD)、数字通用光盘(DVD)，蓝光光盘协会注册的蓝光光盘等在内的各种数字存储技术，50余年来已经广泛用于数据存储。然而，存储介质的寿命通常小于5年到10年。针对大数据存储而开发的反熔丝存储技术，因其非常昂贵且存储密度低，不能满足海量数据存储的需求。

现有技术的三维存储器，在存储密度增大、存储单元面积减小的同时，若垂直电极采用电阻率较高的N-/N+或P-/P+多晶硅，电阻会比较大，将会导致不同层间垂直电极的电位差，也会导致存储单元的串联电阻较大，影响正常存储器工作性能。

发明内容

本发明所要解决的技术问题是，提供一种高密度三维多层存储器，具有高密度、低成本、垂直电极的电阻低等特点。

本发明还提供一种高密度三维多层存储器的制备方法，除所制备得到的存储器具有上述优点以外，还具有工艺简化、成品率高的优点。

本发明解决所述技术问题采用的技术方案是，高密度三维多层存储器，包括底层电路部分以及设置于底层电路部分上方的基础结构体，所述基础结构体由曲线状分割槽分为彼此独立的两个指叉结构，分别称为第一指叉结构和第二指叉结构，所述基础结构体包括自下向上交错重叠的第一导电介质层和绝缘介质层，曲线状分割槽内并列设置有至少3个存储单元孔，每个存储单元孔内设置有一个垂直电极，相邻两个存储单元孔之间为绝缘隔离柱；

垂直电极和指叉结构的第一导电介质层以及二者之间的存储介质形成存储器结构，

所述存储器为PN结型半导体存储器或肖特基半导体存储器；

其特征在于，

所述存储介质为绝缘介质；

在存储单元孔的内壁、第一导电介质层区域，设置有缓冲区，所述缓冲区自存储单元孔的内壁向存储单元孔的轴线凸出，缓冲区与存储介质相接。

所述存储单元孔的侧壁在纵向剖面上的轮廓线为直线。

所述垂直电极与底部电路部分形成电路连接。

第一导电介质的材料为P型半导体，垂直电极的材料为N型半导体，所述缓冲区的材质为掺杂类型与第一导电介质相同且掺杂浓度低于第一导电介质的半导体材料；

或者，第一导电介质层为N型半导体，垂直电极的材料为P型半导体，所述缓冲区的材质为掺杂类型与第一导电介质相同且掺杂浓度低于第一导电介质的半导体材料。

或者，第一导电介质层的材料为满足肖特基二极管所需的半导体材料，所述垂直电极的材料为满足肖特基二极管所需的金属，所述缓冲区的材质为掺杂类型与第一导电介质相同且掺杂浓度低于第一导电介质的半导体材料。

所述存储器为阻变存储器、磁变存储器、相变存储器或铁电存储器。

本发明还提供一种高密度三维多层存储器的制备方法，包括下述步骤：

1)形成基础结构体：以第一导电介质层和绝缘介质层交错重叠的方式，设置预定层数的第一导电介质层和绝缘介质层，形成基础结构体；

2)对基础结构体开槽：在基础结构体上开设一道自顶层到底层贯穿的曲线状分割槽，由此分割槽将基础结构体分割为两个交错且相互分离的指叉结构；

3)在分割槽内设置预定数量的存储单元孔，相邻存储单元孔之间为绝缘介质，存储单元孔内设置垂直电极，垂直电极和指叉结构之间为存储介质层；垂直电极、存储介质和第一导电介质的材料为符合预设的存储器所需的材料，所述预设的存储器为半导体存储器，PN结型半导体和肖特基存储器；

其特征在于，所述步骤3)中，在设置存储介质之前，包括下述步骤：

在分割槽内壁的第一导电介质区域表面设置缓冲区。

所述步骤6)中，所述存储单元孔为穿透基础结构体的通孔。

所述步骤3)包括：

3.1在分割槽内壁的第一导电介质区域表面沉积形成缓冲区，该缓冲区的导电类型与第一导电介质相同且掺杂浓度低于第一导电介质；

3.2在分割槽内填充绝缘介质，然后刻蚀填充的绝缘介质，形成沿分割槽排列的存储单元孔，并且缓冲区暴露于存储单元孔内；

3.3在存储单元孔内壁沉积绝缘材料作为存储介质，形成覆盖存储单元孔内壁的存储介质层，然后对存储单元孔底部的存储介质层刻蚀出通孔以暴露底部电路；

3.4在存储单元孔内设置垂直电极；

所述导电介质层、中间介质层和垂直电极层的材质为下述各项之一：

(a)第一导电介质层为P型半导体，垂直电极层为N型半导体；

(b)第一导电介质层为N型半导体，垂直电极层为P型半导体；

(c)第一导电介质层的材料为满足肖特基二极管所需的半导体材料，所述垂直电极的材料为满足肖特基二极管所需的金属。

或者，所述步骤3)包括：

(3.1)在分割槽内填充绝缘介质，然后刻蚀填充的绝缘介质，形成沿分割槽排列的存储单元孔；

(3.2)在存储单元孔内壁的第一导电介质区域表面沉积形成缓冲区，该缓冲区的导电类型与第一导电介质相同且掺杂浓度低于第一导电介质；

(3.3)在存储单元孔内沉积绝缘材料作为存储介质，形成覆盖存储单元孔内壁的存储介质层，然后对存储单元孔底部的存储介质层刻蚀出通孔以暴露底部电路；

(3.4)在存储单元孔内设置垂直电极；

所述导电介质层、中间介质层和垂直电极层的材质为下述各项之一：

(a)第一导电介质层为P型半导体，垂直电极层为N型半导体；

(b)第一导电介质层为N型半导体，垂直电极层为P型半导体；

(c)第一导电介质层的材料为满足肖特基二极管所需的半导体材料，所述垂直电极的材料为满足肖特基二极管所需的金属。

或者，所述步骤3)包括：

(3.1)在分割槽内壁的第一导电介质区域表面沉积形成缓冲区，该缓冲区的导电类型与第一导电介质相同且掺杂浓度低于第一导电介质；

(3.2)在分割槽内壁沉积绝缘材料作为存储介质，形成覆盖存储单元孔内壁的存储介质层，然后在预定的垂直电极位置处，将存储介质层刻蚀出通孔以暴露底部电路；

(3.3)在分割槽内沉积电极材料，形成电极材料区；

(3.4)刻蚀分割槽内的电极材料区，形成截断电极材料区的隔离孔，隔离孔将电极材料区分割为分离的垂直电极；

(3.5)在隔离孔内填充绝缘材料；

所述导电介质层、中间介质层和垂直电极层的材质为下述各项之一：

(a)第一导电介质层为P型半导体，垂直电极层为N型半导体；

(b)第一导电介质层为N型半导体，垂直电极层为P型半导体；

(c)第一导电介质层的材料为满足肖特基二极管所需的半导体材料，所述垂直电极的材料为满足肖特基二极管所需的金属。

本发明的有益效果是，本发明的存储器存储密度高，层间电阻低，有利于存储器更为稳定的工作。本发明的制备方法工艺成本低，成品率高，本发明的多层2bits OTP存储单元从半导体深槽通过深井介质隔离而形成，工艺上只需要两次深井刻蚀及填充，并且单元隔离和左右指叉隔离一步完成。由于只有存储单元阵列的最小尺寸由深井刻蚀工艺所限，而隔离槽的最小尺寸只需起到足够绝缘作用即可,因此本发明可获得更高密度。本发明一致性比较好，除极少量牺牲单元以外，存储单元的编程介质不受刻蚀工艺的损害，特别的，本发明工艺参数更容易控制。

附图说明

图1为基础结构体的立体示意图。

图2为本发明的原型结构体的俯视示意图。

图3为本发明的原型结构体的正视方向剖视示意图。

图4为开设了曲线分割槽的原型结构体俯视方向示意图。

图5为开设了曲线分割槽的原型结构体A--A'方向剖视示意图。

图6为实施例1的步骤A1在原型结构体俯视方向示意图。

图7为实施例1步骤A1在原型结构体A--A'方向剖视示意图。

图8为实施例1的步骤A2在原型结构体俯视方向示意图。

图9为实施例1步骤A2在原型结构体A--A'方向剖视示意图。

图10为实施例1的步骤A3在原型结构体俯视方向示意图。

图11为实施例1步骤A3在原型结构体A--A'方向剖视示意图。

图12为实施例1的步骤A4在原型结构体俯视方向示意图。

图13为实施例1步骤A4在原型结构体A--A'方向剖视示意图。

图14为实施例1的步骤A5在原型结构体俯视方向示意图。

图15为实施例1步骤A5在原型结构体A--A'方向剖视示意图。

图16为实施例2的步骤B4在原型结构体俯视方向示意图。

图17为实施例2步骤B4在原型结构体A--A'方向剖视示意图。

图18为实施例2的步骤B5在原型结构体俯视方向示意图。

图19为实施例2步骤B5在原型结构体A--A'方向剖视示意图。

其中，图19a为实施例2的第一种刻蚀状态示意图，图19b为实施例2的第二种刻蚀状态示意图。

图20为实施例2的步骤B6在原型结构体俯视方向示意图。

图21为实施例2步骤B6在原型结构体A--A'方向剖视示意图。

图22为实施例2的步骤B7在原型结构体俯视方向示意图。

图23为实施例2步骤B7在原型结构体A--A'方向剖视示意图。

图24为实施例3的步骤C3在原型结构体俯视方向示意图。

图25为实施例3步骤C3在原型结构体A--A'方向剖视示意图。

图26为实施例3的步骤C4在原型结构体俯视方向示意图。

图27为实施例3步骤C4在原型结构体A--A'方向剖视示意图。

图28为实施例3的步骤C5在原型结构体俯视方向示意图。

图29为实施例3步骤C5在原型结构体A--A'方向剖视示意图。

具体实施方式

理想状态下，刻蚀工艺形成的槽或者孔的顶部与底部宽度一致，但是，实际工艺中，顶部和底部宽度保持一致是非常困难的。本发明的原型结构体A--A'方向剖视示意图按照实际情况示出，分割槽在纵向剖面视图上体现为上宽下窄的梯形。为简化起见，俯视图并未表现出这一梯形结构，特此说明。

本发明的各部分材料可以为下表中1～6项之一：

本发明中，若第一导电介质为半导体，缓冲层为衬底选择性沉积形成的缓冲区，导电类型与第一导电介质相同(同为P型或同为N型)但掺杂浓度低于第一导电介质。若存储器为PN结存储器，垂直电极为P型半导体，第一导电介质为N型半导体，则缓冲区为低掺杂N型半导体(即N-半导体)。若存储器为肖特基存储器，垂直电极为P型肖特基金属，第一导电介质为N型半导体或与缓冲层形成欧姆接触的金属，则缓冲区为低掺杂N型半导体(即N-半导体)。缓冲层的掺杂浓度与厚度根据器件性能进行优化，如第一导电介质为N型半导体，缓冲层的掺杂浓度通常低于第一导电介质。

实施例1：

本实施例是制备方法的第一个实施例，包括下述步骤：

A1.在底部电路43上形成基础结构体：以第一导电介质层41和绝缘介质层42交错重叠的方式，设置预定层数的第一导电介质层和绝缘介质层，形成基础结构体，参见图2、图3；

A2.对基础结构体开槽：在基础结构体上开设一道自顶层到底层贯穿的曲线状分割槽，由此分割槽将基础结构体分割为两个交错且相互分离的指叉结构，参见图4、图5；

A3.对位于分割槽内壁的第一导电介质区域进行衬底特异性沉积，在分割槽内壁的第一导电介质表面区域形成低掺杂半导体材质的缓冲区71，参见图6、图7。缓冲区因完全覆盖分割槽内壁的第一导电介质区表面，优选的方式是，对第一导电介质区上下的绝缘介质区亦有部分覆盖，以保证在存储介质被击穿后，垂直电极和第一导电介质之间有缓冲区的作用。

A4.在步骤A3处理后的分割槽内壁沉积绝缘材料作为存储介质，形成覆盖分割槽内壁的存储介质层110，参见图8、图9；在分割槽底部、垂直电极位置处的存储介质层应予以穿透处理，详见后文。

A5.在分割槽内填充电极材料，形成电极材料区，参见图10、图11；

A6、采用掩膜下刻蚀工艺，沿填充有绝缘介质的分割槽刻蚀出隔离孔121。隔离孔将电极材料区分割为多个离散的垂直电极。本发明中，隔离孔的宽度可以做到很小(如10nm及以下)，保持不低于绝缘介质击穿厚度(如二氧化硅层的击穿厚度0.5-5nm)即可，参见图12、图13；

A7.在隔离孔内填充绝缘介质141，参见图14、15。

经过步骤A4沉积后，会在分割槽的底部区域形成底部隔离，会将步骤A7设置在存储单元孔内的垂直电极隔离于底部电路，因此需要对沉积在分割槽底部的绝缘介质进行“穿透”处理，使垂直电极和底部电路形成导电连接。

第一种穿透方式是，在步骤A4完成后，将底部区域的绝缘介质刻蚀出通孔至暴露出底部电路，使步骤A5-A7设置的垂直电极与底部电路直接接触，此方式称为刻蚀穿透。

第二种穿透方式是，在步骤A7之前，并不处理底部绝缘介质。设置垂直电极后，在垂直电极和底部电路之间施加击穿电压，击穿存储单元孔内底部、垂直电极和底部电路之间的绝缘介质，形成导电连接。

实施例2：

本实施例是制备方法的第二个实施例，包括下述步骤：

B1.在底部电路43上形成基础结构体：以第一导电介质层41和绝缘介质层42交错重叠的方式，设置预定层数的第一导电介质层和绝缘介质层，形成基础结构体，参见图2、图3；

B2.对基础结构体开槽：在基础结构体上开设一道自顶层到底层贯穿的曲线状分割槽，由此分割槽将基础结构体分割为两个交错且相互分离的指叉结构，参见图4、图5；

B3.对位于分割槽内壁的第一导电介质表面区域进行衬底特异性沉积，形成低掺杂半导体材质的缓冲区71，参见图6、图7。

B4.在分割槽内填充绝缘介质，参见图16、图17；

B5.刻蚀分割槽内绝缘介质，形成存储单元孔，如图18、图19；图19a示出了一种理想情况的刻蚀，将沉积在分割槽内壁的绝缘介质完全刻蚀。实际上，缓冲区之间的、步骤B4沉积的绝缘介质也可以保留，以降低工艺成本，如图19b。

B6.在存储单元孔内壁沉积绝缘材料作为存储介质，形成覆盖存储单元孔内壁的存储介质层，如图20和图21。

B7、存储单元孔内设置垂直电极，如图22和图23。

存储单元孔内底部区域绝缘介质的穿透与实施例1同理。

实施例3

本实施例是制备方法的第三个实施例，包括下述步骤：

C1.在底部电路43上形成基础结构体：以第一导电介质层41和绝缘介质层42交错重叠的方式，设置预定层数的第一导电介质层和绝缘介质层，形成基础结构体，参见图2、图3；

C2.对基础结构体开槽：在基础结构体上开设一道自顶层到底层贯穿的曲线状分割槽，由此分割槽将基础结构体分割为两个交错且相互分离的指叉结构，参见图4、图5；

C3.在分割槽内填充绝缘介质，然后刻蚀绝缘介质形成存储单元孔，参见图24、图25；

C4.对位于存储单元孔内壁的第一导电介质表面区域进行特异性沉积，形成低掺杂半导体材质的缓冲区，参见图26、图27。

C5.在存储单元孔内壁沉积绝缘材料作为存储介质，形成覆盖存储单元孔内壁的存储介质层110，如图28和图29；

C6.存储单元孔内设置垂直电极。

存储单元孔内底部区域绝缘介质的穿透与实施例1同理。

实施例4

本实施例是一种高密度三维多层存储器，其结构可参见制备方法的各图。本实施例包括底层电路部分以及设置于底层电路部分上方的基础结构体，所述基础结构体由曲线状分割槽分为彼此独立的两个指叉结构，分别称为第一指叉结构和第二指叉结构，所述基础结构体包括自下向上交错重叠的第一导电介质层和绝缘介质层，曲线状分割槽内并列设置有至少3个存储单元孔，每个存储单元孔内设置有一个垂直电极，相邻两个存储单元孔之间为绝缘隔离柱；

垂直电极和指叉结构的第一导电介质层以及二者之间的存储介质形成存储器结构，

所述存储器为PN结型半导体存储器或肖特基半导体存储器；

所述存储介质为绝缘介质；

在存储单元孔的内壁、第一导电介质层区域，设置有缓冲区，所述缓冲区自存储单元孔的内壁向存储单元孔的轴线凸出，缓冲区与存储介质相接。所述存储单元孔的侧壁在纵向剖面上的轮廓线为直线，图5的椭圆形虚线区域内的最长直线即为存储单元孔在纵向剖面上的一部分轮廓线。

Claims (5)

1.高密度三维多层存储器，包括底层电路部分以及设置于底层电路部分上方的基础结构体，所述基础结构体由曲线状分割槽分为彼此独立的两个指叉结构，分别称为第一指叉结构和第二指叉结构，所述基础结构体包括自下向上交错重叠的第一导电介质层和绝缘介质层，曲线状分割槽内并列设置有至少3个存储单元孔，每个存储单元孔内设置有一个垂直电极，相邻两个存储单元孔之间为绝缘隔离柱；

垂直电极和指叉结构的第一导电介质层以及二者之间的存储介质形成存储器结构，

所述存储器为PN结型半导体存储器或肖特基半导体存储器；

其特征在于，

所述存储介质为绝缘介质；

在存储单元孔的内壁、第一导电介质层区域，设置有缓冲区，所述缓冲区自存储单元孔的内壁向存储单元孔的轴线凸出，缓冲区与存储介质相接；

第一导电介质的材料为P型半导体，垂直电极的材料为N型半导体，所述缓冲区的材质为掺杂类型与第一导电介质相同且掺杂浓度低于第一导电介质的半导体材料；

或者，第一导电介质层为N型半导体，垂直电极的材料为P型半导体，所述缓冲区的材质为掺杂类型与第一导电介质相同且掺杂浓度低于第一导电介质的半导体材料；

或者，第一导电介质层的材料为满足肖特基二极管所需的半导体材料，所述垂直电极的材料为满足肖特基二极管所需的金属，所述缓冲区的材质为掺杂类型与第一导电介质相同且掺杂浓度低于第一导电介质的半导体材料。

2.如权利要求1所述的高密度三维多层存储器，其特征在于，所述存储单元孔的侧壁在纵向剖面上的轮廓线为直线。

3.如权利要求1所述的高密度三维多层存储器，其特征在于，所述垂直电极与底部电路部分形成电路连接。

4.如权利要求1所述的高密度三维多层存储器，其特征在于，所述存储器为阻变存储器、磁变存储器、相变存储器或铁电存储器。

5.高密度三维多层存储器的制备方法，包括下述步骤：

1)形成基础结构体：以第一导电介质层和绝缘介质层交错重叠的方式，设置预定层数的第一导电介质层和绝缘介质层，形成基础结构体；

2)对基础结构体开槽：在基础结构体上开设一道自顶层到底层贯穿的曲线状分割槽，由此分割槽将基础结构体分割为两个交错且相互分离的指叉结构；

3)在分割槽内设置预定数量的存储单元孔，相邻存储单元孔之间为绝缘介质，存储单元孔内设置垂直电极，垂直电极和指叉结构之间为存储介质层；垂直电极、存储介质和第一导电介质的材料为符合预设的存储器所需的材料，所述存储器为PN结型半导体存储器或肖特基半导体存储器；

其特征在于，

所述步骤3)中，在设置存储介质之前，包括下述步骤：

在分割槽内壁的第一导电介质区域表面设置缓冲区；

所述步骤3)包括：

3.1在分割槽内壁的第一导电介质区域表面沉积形成缓冲区，该缓冲区的导电类型与第一导电介质相同且掺杂浓度低于第一导电介质；

3.2在分割槽内填充绝缘介质，然后刻蚀填充的绝缘介质，形成沿分割槽排列的存储单元孔，并且缓冲区暴露于存储单元孔内；

3.3在存储单元孔内壁沉积绝缘材料作为存储介质，形成覆盖存储单元孔内壁的存储介质层，然后对存储单元孔底部的存储介质层刻蚀出通孔以暴露底部电路；

3.4在存储单元孔内设置垂直电极；

所述导电介质层、中间介质层和垂直电极层的材质为下述各项之一：

(a)第一导电介质层为P型半导体，垂直电极层为N型半导体；

(b)第一导电介质层为N型半导体，垂直电极层为P型半导体；

(c)第一导电介质层的材料为满足肖特基二极管所需的半导体材料，所述垂直电极的材料为满足肖特基二极管所需的金属；

或者，所述步骤3)包括：

(3.1)在分割槽内填充绝缘介质，然后刻蚀填充的绝缘介质，形成沿分割槽排列的存储单元孔；

(3.2)在存储单元孔内壁的第一导电介质区域表面沉积形成缓冲区，该缓冲区的导电类型与第一导电介质相同且掺杂浓度低于第一导电介质；

(3.3)在存储单元孔内沉积绝缘材料作为存储介质，形成覆盖存储单元孔内壁的存储介质层，然后对存储单元孔底部的存储介质层刻蚀出通孔以暴露底部电路；

(3.4)在存储单元孔内设置垂直电极；

所述导电介质层、中间介质层和垂直电极层的材质为下述各项之一：

(a)第一导电介质层为P型半导体，垂直电极层为N型半导体；

(b)第一导电介质层为N型半导体，垂直电极层为P型半导体；

(c)第一导电介质层的材料为满足肖特基二极管所需的半导体材料，所述垂直电极的材料为满足肖特基二极管所需的金属；

或者，所述步骤3)包括：

(3.1)在分割槽内壁的第一导电介质区域表面沉积形成缓冲区，该缓冲区的导电类型与第一导电介质相同且掺杂浓度低于第一导电介质；

(3.2)在分割槽内壁沉积绝缘材料作为存储介质，形成覆盖存储单元孔内壁的存储介质层，然后在预定的垂直电极位置处，将存储介质层刻蚀出通孔以暴露底部电路；

(3.3)在分割槽内沉积电极材料，形成电极材料区；

(3.4)刻蚀分割槽内的电极材料区，形成截断电极材料区的隔离孔，隔离孔将电极材料区分割为分离的垂直电极；

(3.5)在隔离孔内填充绝缘材料；

所述导电介质层、中间介质层和垂直电极层的材质为下述各项之一：

(a)第一导电介质层为P型半导体，垂直电极层为N型半导体；

(b)第一导电介质层为N型半导体，垂直电极层为P型半导体；

(c)第一导电介质层的材料为满足肖特基二极管所需的半导体材料，所述垂直电极的材料为满足肖特基二极管所需的金属。