CN109686703B - 可编程存储器的制备方法 - Google Patents
可编程存储器的制备方法 Download PDFInfo
- Publication number
- CN109686703B CN109686703B CN201811117241.9A CN201811117241A CN109686703B CN 109686703 B CN109686703 B CN 109686703B CN 201811117241 A CN201811117241 A CN 201811117241A CN 109686703 B CN109686703 B CN 109686703B
- Authority
- CN
- China
- Prior art keywords
- layer
- finger
- memory
- medium
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Semiconductor Memories (AREA)
Abstract
可编程存储器的制备方法,涉及存储器的制备技术。本发明包括下述步骤:1)形成基础结构体的步骤;2)在基础结构体上形成指叉结构的步骤;3)形成柱形存储单元的步骤:按照预设的存储器的结构,在柱形孔内壁逐层设置所需的各中间层介质材料,最后在柱形孔内填充核心介质材料,形成核心介质材料层。本发明的有益效果是,制备得到的半导体存储器存储密度高,并且工艺成本低,易于实现。
Description
技术领域
本发明涉及存储器的制备技术。
背景技术
现有技术包括可擦除可编程只读存储器(EPROM),电可擦除可编程只读存储器(EEPROM),闪存,NAND-快闪存储器,硬磁盘、光盘(CD)、数字通用光盘(DVD),蓝光光盘协会注册的蓝光光盘等在内的各种数字存储技术,50余年来已经广泛用于数据存储。然而,存储介质的寿命通常小于5年到10年。针对大数据存储而开发的反熔丝存储技术,因其非常昂贵且存储密度低,不能满足海量数据存储的需求。
发明内容
本发明所要解决的技术问题是,提供一种可编程存储器的制备方法,制备得到的存储器具有高密度、低成本的特点。
本发明解决所述技术问题采用的技术方案是,可编程存储器的制备方法,包括下述步骤:
1)形成基础结构体的步骤:以导电介质层和绝缘介质层交错重叠的方式,设置预定层数的导电介质层和绝缘介质层,形成基础结构体;
2)在基础结构体上形成指叉结构的步骤:通过设置贯穿基础结构体顶层到底层的分割结构,将基础结构体分为两个交错的指叉结构,所述指叉结构包括至少两个指条和一个公共连接条,同一指叉结构中的各指条皆与该指叉结构中的公共连接条相接;所述分割结构包括柱形孔阵列和填充有绝缘材料的隔离槽;相邻两个指条之间的区域称为指间区域,处于同一指间区域的柱形孔为同行的柱形孔;
3)形成柱形存储单元的步骤:按照预设的存储器的结构,在柱形孔内壁逐层设置所需的各中间层介质材料,最后在柱形孔内填充核心介质材料,形成核心介质材料层。
进一步的,所述步骤3)中,预设的存储器为:PN结型半导体存储器、肖特基二极管型存储器或记忆介质存储器;
所述记忆介质存储器为阻变存储器、磁变存储器、相变存储器或铁电存储器。
进一步的,所述步骤2)中,各柱形孔相互分离。
所述步骤2)包括:
2a.通过设置贯穿基础结构体顶层到底层的隔离槽,将基础结构体分为两个交错的指叉结构,所述指叉结构包括至少两个指条和一个公共连接条,同一指叉结构中的各指条皆与该指叉结构中的公共连接条相接;
2b.在隔离槽中填充绝缘材料;
2c.在隔离槽处钻孔,形成贯穿基础结构体顶层到底层的柱形孔,所述柱形孔侵入其两侧的指叉结构中的各层导电介质层和各层绝缘介质层。
或者,所述步骤2)包括下述步骤:
在同行且相邻的两柱形孔的中心点之间设置隔离孔,隔离孔侵入与其相邻的两柱形孔,且隔离孔的边缘位于相邻两柱形孔的中心点之间;然后在隔离孔中填充绝缘材料。
所述步骤2)中,在柱形孔阵列中,同一行且相邻的柱形孔相互侵入,侵入方的最近边缘处于侵入方中心点与被侵入方中心点之间,所述最近边缘为最靠近被侵入方中心点的边缘。
进一步的,各步骤顺序为:A)形成基础结构体的步骤:以导电介质层和绝缘介质层交错重叠的方式,设置预定层数的导电介质层和绝缘介质层,形成基础结构体;
B)在基础结构体上形成指叉结构的步骤:
B1.通过设置贯穿基础结构体顶层到底层的隔离槽,将基础结构体分为两个交错的指叉结构,所述指叉结构包括至少两个指条和一个公共连接条,同一指叉结构中的各指条皆与该指叉结构中的公共连接条相接;
B2.在隔离槽中填充绝缘介质;
B3.在隔离槽处形成贯穿基础结构体顶层到底层的孔,形成柱形孔阵列;相邻两个指条之间的区域称为指间区域,处于同一指间区域的柱形孔为同行的柱形孔;
C)形成柱形存储单元的步骤:按照预设的存储器的结构,在柱形孔内壁逐层设置所需的各中间层介质材料,最后在柱形孔内填充核心介质材料,形成核心介质材料层。
或者,本发明按顺序为以下步骤:
Ⅰ)形成基础结构体的步骤:以导电介质层和绝缘介质层交错重叠的方式,设置预定层数的导电介质层和绝缘介质层,形成基础结构体;
Ⅱ)在基础结构体上形成指叉结构雏形和柱形存储单元的步骤:
Ⅱ1.在基础结构体上设置贯穿基础结构体顶层到底层的孔,形成柱形孔阵列;相邻两行柱形孔之间为指条区域;
Ⅱ2.按照预设的存储器的结构,在柱形孔内壁逐层设置所需的各中间层介质材料,最后在柱形孔内填充核心介质材料,形成核心介质材料层;
Ⅲ)形成指叉结构:在同一行的相邻两柱形孔之间以及每一行柱形孔的左右两端设置隔离孔,所述隔离孔侵入其两侧的柱形孔内的核心介质材料层,并在各指条区域左右两个端部中按行交替择一设置隔离槽,形成两个交错的指叉结构,并在所述隔离槽和隔离孔中填充绝缘介质。
所述隔离槽和隔离孔中的绝缘介质为二氧化硅或空气。
本发明的有益效果是,制备得到的半导体存储器存储密度高,并且工艺成本低,易于实现。
附图说明
图1是本发明的实施例1的制备方法所得到的半导体存储器的立体结构示意图。
图2是本发明的存储单元示意图(俯视方向)。
图3是本发明的实施例2的步骤1的立体示意图。
图4是本发明的实施例2的步骤1的俯视示意图。
图5是本发明的实施例2的步骤2的示意图。
图6是本发明的实施例2的步骤3的示意图。
图7是本发明的实施例2的步骤4的示意图。
图8是本发明的实施例2的步骤5的示意图。
图9是本发明的实施例2的步骤6的示意图。
图10是本发明的实施例3的步骤7示意图。
图11是本发明的实施例3的步骤8示意图。
图12示出了实施例4的两个相邻的柱形孔的范围。
图13示出了实施例4的隔离孔的位置。
图14示出了实施例4步骤2的示意图。
图15示出了实施例4步骤3的示意图。
图16示出了实施例4步骤4的示意图。
图17示出了实施例4步骤5的示意图。
图18示出了实施例4步骤6的示意图。
图19示出了实施例4步骤7的示意图。
图20示出了实施例5的示意图。
具体实施方式
参见图1,图1示出了本发明所制备得到的半导体存储器结构中的一种。其中,11为导电介质,12为第一介质层,13为核心介质材料层。
图2中,椭圆形虚线所示区域为存储器。同一层的两个存储器分布在一个圆柱形结构的两侧。
实施例1:本实施例为两层圆柱结构,参见图1和图2。导电介质层、第一介质层和核心介质材料层的材料可采用表1中的任一组合。
表1
导电介质层 | 第一介质层 | 核心介质材料层 | |
组合1 | P型半导体 | 绝缘介质 | N型半导体 |
组合2 | N型半导体 | 绝缘介质 | P型半导体 |
组合3 | 肖特基金属 | 绝缘介质 | 半导体 |
组合4 | 半导体 | 绝缘介质 | 肖特基金属 |
组合5 | 导体 | 记忆介质 | 导体 |
实施例2:本实施例的圆柱为3层结构。
步骤1:采用沉积工艺,以导电介质层和绝缘介质层交错重叠的方式,设置预定层数的导电介质层和绝缘介质层,形成基础结构体,图3为基础结构体的立体示意图,图4为俯视图。
步骤2:用掩膜定义,并用深井刻蚀工艺刻蚀出贯穿基础结构体顶层到底层的隔离槽50,形成两个交错的指叉结构,所述指叉结构包括至少两个指条和一个公共连接条,同一指叉结构中的各指条皆与该指叉结构中的公共连接条相接,并在隔离槽中填充绝缘介质。在图5中,51、52、53、54为指条,55和56为公共连接条,指条51、53与公共连接条55形成第一个指叉结构,指条52、54与公共连接条56形成第二个指叉结构,两个指叉结构的指条交错排列,如图5。
步骤3:用掩膜定义,并用深井刻蚀工艺,在隔离槽处形成贯穿基础结构体顶层到底层的孔60,形成柱形孔阵列;相邻两个指条之间的区域称为指间区域,处于同一指间区域的柱形孔为同行的柱形孔,如图6。
步骤4:在用ALD工艺在柱形孔内壁生长一层厚度0.5~5nm的可编程的介质,作为第一介质层,如图7;
步骤5:用ALD工艺在柱形孔内壁(即第一介质层的表面)生长一层缓冲P-多晶硅或硅,作为第二介质层,其厚度根据编程反向二极管漏电流的要求优化而定。如图8。
步骤6:在柱形孔内壁的介质层设置完毕后,在柱形孔内部的空腔中,用ALD工艺沉积填充核心介质材料,形成核心介质材料层。所述核心介质材料为N+半导体或肖特基金属,如图9。
导电介质层、第一介质层、第二介质层和核心介质材料层的材料可采用表2中的任一组合:
表2
实施例3
本实施例在实施例2的步骤6之后还有下述步骤:
步骤7:用掩膜定义,并用深井刻蚀工艺,在同行且相邻的两柱形孔的中心点之间设置隔离孔,隔离孔侵入与其相邻的两柱形孔,且隔离孔的边缘位于相邻两柱形孔的中心点之间,亦即,在开设了隔离孔以后,柱形孔的核心介质材料层依然保持为一个整体,参见图10;
步骤8:用ALD工艺,在隔离孔中填充绝缘材料,如图11。
实施例2和实施例3的柱形孔是相互独立的。作为实施例4,同一行且相邻的柱形孔相互侵入,由于后续工艺中会设置隔离孔,隔离孔会将其左右两侧的柱形孔中相关介质完全隔离。侵入方的最近边缘处于侵入方中心点与被侵入方中心点之间,所述最近边缘为最靠近被侵入方中心点的边缘,以保持核心介质的完整性。参见图12和图13。图12示出了两个相邻的柱形孔的范围,图13示出了隔离孔的位置。
实施例4
本实施例是一种改进的实施例。具体包括下述步骤:
1:形成基础结构体的步骤:以导电介质层和绝缘介质层交错重叠的方式,设置预定层数的导电介质层和绝缘介质层,形成基础结构体;此步骤与实施例2相同。
2:用掩膜定义,并用深井刻蚀工艺,在基础结构体上设置贯穿基础结构体顶层到底层的孔,形成柱形孔阵列;相邻两行柱形孔之间为指条区域,如图14。
3.用ALD工艺在柱形孔内壁表面上长一层0.5~5nm的可编程的介质形成第一介质层,如图15。
4.用ALD工艺在柱形孔内第一介质层表面上长一层层缓冲P-多晶硅或硅,形成第二介质层,其厚度根据编程反向二极管漏电流的要求优化而定。如图16。
5.柱形孔内壁的介质层设置完毕后,在柱形孔内部的空腔中填充核心介质材料,例如N+半导体或硅,或肖特基金属,形成核心介质材料层;如图17。
6.在同一行的相邻两柱形孔之间以及每一行柱形孔的左右两端设置隔离孔,所述隔离孔侵入其两侧的柱形孔内的核心介质材料层,并在各指条区域左右两个端部中按行交替择一设置隔离槽,形成两个交错的指叉结构,如图18。
7.在所述隔离槽和隔离孔中填充绝缘介质。如图19。
实施例5
相较于实施例2、3,本实施例的指叉结构最终是通过在指条的端部钻孔形成,区别于实施例2、3的先以隔离槽形成完整指叉结构的方式。参见图20。
在指条端部的孔可以是作为存储单元的柱形孔,也可以是隔离孔。前者相当于扩展了存储单元的数量。
Claims (10)
1.可编程存储器的制备方法,其特征在于,包括下述步骤:
1)形成基础结构体的步骤:以导电介质层和绝缘介质层交错重叠的方式,设置预定层数的导电介质层和绝缘介质层,形成基础结构体;
2)在基础结构体上形成指叉结构的步骤:通过设置贯穿基础结构体顶层到底层的分割结构,将基础结构体分为两个交错的指叉结构,所述指叉结构包括至少两个指条和一个公共连接条,同一指叉结构中的各指条皆与该指叉结构中的公共连接条相接;所述分割结构包括柱形孔阵列和填充有绝缘材料的隔离槽;相邻两个指条之间的区域称为指间区域,处于同一指间区域的柱形孔为同行的柱形孔;在同行且相邻的两柱形孔的中心点之间设置隔离孔,隔离孔侵入与其相邻的两柱形孔,且隔离孔的边缘位于相邻两柱形孔的中心点之间;然后在隔离孔中填充绝缘材料;
3)形成柱形存储单元的步骤:按照预设的存储器的结构,在柱形孔内壁逐层设置所需的各中间层介质材料,最后在柱形孔内填充核心介质材料,形成核心介质材料层。
2.如权利要求1所述的可编程存储器的制备方法,其特征在于,
所述步骤3)中,预设的存储器为:PN结型半导体存储器、肖特基二极管型存储器或记忆介质存储器;
所述记忆介质存储器为阻变存储器、磁变存储器、相变存储器或铁电存储器。
3.如权利要求1所述的可编程存储器的制备方法,其特征在于,所述步骤2)中,各柱形孔相互分离。
4.如权利要求1所述的可编程存储器的制备方法,其特征在于,所述步骤2)包括:
2a.通过设置贯穿基础结构体顶层到底层的隔离槽,将基础结构体分为两个交错的指叉结构,所述指叉结构包括至少两个指条和一个公共连接条,同一指叉结构中的各指条皆与该指叉结构中的公共连接条相接;
2b.在隔离槽中填充绝缘材料;
2c.在隔离槽处钻孔,形成贯穿基础结构体顶层到底层的柱形孔,所述柱形孔侵入其两侧的指叉结构中的各层导电介质层和各层绝缘介质层。
5.如权利要求4所述的可编程存储器的制备方法,其特征在于,所述步骤2)中,在柱形孔阵列中,同一行且相邻的柱形孔相互侵入,侵入方的最近边缘处于侵入方中心点与被侵入方中心点之间,所述最近边缘为最靠近被侵入方中心点的边缘。
6.如权利要求1所述的可编程存储器的制备方法,其特征在于,各步骤顺序为:
A)形成基础结构体的步骤:以导电介质层和绝缘介质层交错重叠的方式,设置预定层数的导电介质层和绝缘介质层,形成基础结构体;
B)在基础结构体上形成指叉结构的步骤:
B1.通过设置贯穿基础结构体顶层到底层的隔离槽,将基础结构体分为两个交错的指叉结构,所述指叉结构包括至少两个指条和一个公共连接条,同一指叉结构中的各指条皆与该指叉结构中的公共连接条相接;
B2.在隔离槽中填充绝缘介质;
B3.在隔离槽处形成贯穿基础结构体顶层到底层的孔,形成柱形孔阵列;相邻两个指条之间的区域称为指间区域,处于同一指间区域的柱形孔为同行的柱形孔;
C)形成柱形存储单元的步骤:按照预设的存储器的结构,在柱形孔内壁逐层设置所需的各中间层介质材料,最后在柱形孔内填充核心介质材料,形成核心介质材料层。
7.如权利要求1所述的可编程存储器的制备方法,其特征在于,按顺序为以下步骤:
Ⅰ)形成基础结构体的步骤:以导电介质层和绝缘介质层交错重叠的方式,设置预定层数的导电介质层和绝缘介质层,形成基础结构体;
Ⅱ)在基础结构体上形成指叉结构雏形和柱形存储单元的步骤:
Ⅱ1.在基础结构体上设置贯穿基础结构体顶层到底层的孔,形成柱形孔阵列;相邻两行柱形孔之间为指条区域;
Ⅱ2.按照预设的存储器的结构,在柱形孔内壁逐层设置所需的各中间层介质材料,最后在柱形孔内填充核心介质材料,形成核心介质材料层;
Ⅲ)形成指叉结构:在同一行的相邻两柱形孔之间以及每一行柱形孔的左右两端设置隔离孔,所述隔离孔侵入其两侧的柱形孔内的核心介质材料层,并在各指条区域左右两个端部中按行交替择一设置隔离槽,形成两个交错的指叉结构,并在所述隔离槽和隔离孔中填充绝缘介质。
8.如权利要求1所述的可编程存储器的制备方法,其特征在于,所述隔离槽和隔离孔中的绝缘介质为二氧化硅或空气。
9.如权利要求1、2、3、4、5、6、7或8所述的可编程存储器的制备方法,其特征在于,在柱形孔内壁设置的中间层为第一介质层,导电介质层、第一介质层和核心介质材料层的材料为下述组合之一:
。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811117241.9A CN109686703B (zh) | 2018-09-25 | 2018-09-25 | 可编程存储器的制备方法 |
PCT/CN2019/105517 WO2020063359A1 (zh) | 2018-09-25 | 2019-09-12 | 可编程存储器的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811117241.9A CN109686703B (zh) | 2018-09-25 | 2018-09-25 | 可编程存储器的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109686703A CN109686703A (zh) | 2019-04-26 |
CN109686703B true CN109686703B (zh) | 2020-11-20 |
Family
ID=66185657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811117241.9A Active CN109686703B (zh) | 2018-09-25 | 2018-09-25 | 可编程存储器的制备方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN109686703B (zh) |
WO (1) | WO2020063359A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109686703B (zh) * | 2018-09-25 | 2020-11-20 | 成都皮兆永存科技有限公司 | 可编程存储器的制备方法 |
CN110610943A (zh) * | 2019-08-07 | 2019-12-24 | 成都皮兆永存科技有限公司 | 高密度三维结构半导体存储器及制备方法 |
CN113035874A (zh) * | 2020-04-08 | 2021-06-25 | 成都皮兆永存科技有限公司 | 高密度三维可编程存储器的制备方法 |
CN112992906B (zh) * | 2021-02-19 | 2023-08-01 | 成都皮兆永存科技有限公司 | 全自对准高密度3d多层存储器的制备方法 |
US20220320178A1 (en) * | 2021-03-25 | 2022-10-06 | Jack Zezhong Peng | Methods of manufacturing programmable memory devices |
CN113644074B (zh) * | 2021-06-04 | 2023-12-15 | 成都皮兆永存科技有限公司 | 高密度三维多层存储器及制备方法 |
CN113540097A (zh) * | 2021-07-02 | 2021-10-22 | 成都皮兆永存科技有限公司 | 高密度三维多层存储器及制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN200953345Y (zh) * | 2005-09-13 | 2007-09-26 | 威盛电子股份有限公司 | 具有指叉结构的内嵌式电容器 |
CN204189796U (zh) * | 2014-09-16 | 2015-03-04 | 华中科技大学 | 一种三维半导体存储器件 |
US9397043B1 (en) * | 2015-03-27 | 2016-07-19 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
CN108140644A (zh) * | 2015-11-25 | 2018-06-08 | 桑迪士克科技有限责任公司 | 用于三维存储器器件的阵列内替换开口 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7177191B2 (en) * | 2004-12-30 | 2007-02-13 | Sandisk 3D Llc | Integrated circuit including memory array incorporating multiple types of NAND string structures |
TWI490862B (zh) * | 2011-01-19 | 2015-07-01 | Macronix Int Co Ltd | 改良位元線電容單一性之3d陣列記憶體結構 |
CN106910743B (zh) * | 2017-04-05 | 2019-06-28 | 中国科学院上海微系统与信息技术研究所 | 三维非易失性存储器件及其制造方法 |
CN109686703B (zh) * | 2018-09-25 | 2020-11-20 | 成都皮兆永存科技有限公司 | 可编程存储器的制备方法 |
-
2018
- 2018-09-25 CN CN201811117241.9A patent/CN109686703B/zh active Active
-
2019
- 2019-09-12 WO PCT/CN2019/105517 patent/WO2020063359A1/zh active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN200953345Y (zh) * | 2005-09-13 | 2007-09-26 | 威盛电子股份有限公司 | 具有指叉结构的内嵌式电容器 |
CN204189796U (zh) * | 2014-09-16 | 2015-03-04 | 华中科技大学 | 一种三维半导体存储器件 |
US9397043B1 (en) * | 2015-03-27 | 2016-07-19 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
CN108140644A (zh) * | 2015-11-25 | 2018-06-08 | 桑迪士克科技有限责任公司 | 用于三维存储器器件的阵列内替换开口 |
Also Published As
Publication number | Publication date |
---|---|
WO2020063359A1 (zh) | 2020-04-02 |
CN109686703A (zh) | 2019-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109686703B (zh) | 可编程存储器的制备方法 | |
CN109545787B (zh) | 三维可编程存储器的制备方法 | |
CN109920793A (zh) | 3d存储器件及其制造方法 | |
US20120181599A1 (en) | Low cost scalable 3d memory | |
WO2022174593A1 (zh) | 全自对准高密度3d多层存储器的制备方法 | |
KR101056113B1 (ko) | 분리 절연막 스택으로 둘러싸인 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법 | |
JP2018078160A (ja) | 半導体記憶装置 | |
CN109887923A (zh) | 三维可编程存储器制备方法 | |
JP2019009383A (ja) | 半導体装置及びその製造方法 | |
US11127793B2 (en) | Manufacturing methods of three-dimensional vertical memory | |
US20170077133A1 (en) | Semiconductor device | |
CN104269404B (zh) | 三维存储器及制备方法 | |
WO2023273003A1 (zh) | 高密度三维多层存储器及制备方法 | |
CN109545794A (zh) | 3d存储器件及其制造方法 | |
WO2021203897A1 (zh) | 高密度三维可编程存储器的制备方法 | |
CN113644074B (zh) | 高密度三维多层存储器及制备方法 | |
WO2020007376A1 (zh) | 半导体存储器 | |
CN208954987U (zh) | 3d存储器件 | |
US20220320178A1 (en) | Methods of manufacturing programmable memory devices | |
CN114649327B (zh) | 低阻互联高密度三维存储器件及制备方法 | |
US10431630B2 (en) | Method for producing transistors, in particular selection transistors for non-volatile memory, and corresponding device | |
CN114400215A (zh) | 低阻硅化物互联三维多层存储器及制备方法 | |
JP2022143319A (ja) | 半導体装置およびその製造方法 | |
CN208796998U (zh) | 3d存储器件 | |
US20240224546A1 (en) | High-density three-dimensional multilayer memory and fabrication method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |