CN109427652A - 埋入式字符线结构的制作方法和结构 - Google Patents

埋入式字符线结构的制作方法和结构 Download PDF

Info

Publication number
CN109427652A
CN109427652A CN201710770218.9A CN201710770218A CN109427652A CN 109427652 A CN109427652 A CN 109427652A CN 201710770218 A CN201710770218 A CN 201710770218A CN 109427652 A CN109427652 A CN 109427652A
Authority
CN
China
Prior art keywords
layer
groove
word line
substrate
flush type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710770218.9A
Other languages
English (en)
Other versions
CN109427652B (zh
Inventor
林哲平
林冠君
许启茂
詹书俨
邹世芳
吕佐文
詹电针
张峰溢
颜士贵
李甫哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201710770218.9A priority Critical patent/CN109427652B/zh
Priority to US15/712,133 priority patent/US10217750B1/en
Priority to US16/226,648 priority patent/US10497704B2/en
Publication of CN109427652A publication Critical patent/CN109427652A/zh
Application granted granted Critical
Publication of CN109427652B publication Critical patent/CN109427652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches

Abstract

本发明公开一种埋入式字符线结构的制作方法和结构，其制作方法包含：首先，提供一基底，一字符线沟槽位于基底中，二源极/漏极掺杂区位于字符线沟槽两侧的基底中，然后形成一氧化硅层覆盖字符线沟槽，之后形成一氮化钛层覆盖氧化硅层，接着进行一斜角掺质注入制作工艺，将硅原子注入氮化钛层中使得部分的氮化钛层转变为一氮硅化钛层，接续形成一导电层于字符线沟槽中，再移除部分的导电层、部分的氮硅化钛层、部分氧化硅以形成一凹槽，最后形成一帽盖层填入凹槽。

Description

埋入式字符线结构的制作方法和结构
技术领域
本发明涉及一种埋入式字符线结构的制作方法和结构，特别是涉及一种可以降低栅极引发漏极漏电流现象的制作方法和结构。
背景技术
动态随机存取存储器(Dyanmic Random Access Memory，DRAM)是许多电子产品内的必要元件。一般来说，动态随机存取存储器单元会包含一晶体管与一电荷贮存装置，为了增加组件密度以及提升动态随机存取存储器的整体性能，工业制造商不断地努力以缩小用于动态随机存取存储器的晶体管的尺寸。然而，随着存储器朝高度集成及高密度发展，字符线的线距逐渐变小，造成字符线之间的耦合增加与栅极引发漏极漏电流(Gate InducedDrain Leakage,GIDL)。因此急需一种能降低栅极引发漏极漏电流的字符线结构。
发明内容
根据本发明的一优选实施例，一种埋入式字符线结构的制作方法，包含：首先，提供一基底，一字符线沟槽位于基底中，二源极/漏极掺杂区位于字符线沟槽两侧的基底中，然后形成一氧化硅层覆盖字符线沟槽，之后形成一氮化钛层覆盖氧化硅层，接着进行一斜角掺质注入制作工艺，将硅原子注入氮化钛层中使得部分的氮化钛层转变为一氮硅化钛层，接续形成一导电层于字符线沟槽中，再移除部分的导电层、部分的氮硅化钛层、部分氧化硅以形成一凹槽，最后形成一帽盖层填入凹槽。
根据本发明的一优选实施例，一种埋入式字符线结构，包含一基底，一字符线沟槽设置于基底中，字符线沟槽包含：一第一沟槽和一第二沟槽，第一沟槽包含一开口和一第一侧壁，一第二沟槽和第一沟槽连通，第二沟槽包含一第二侧壁和一底部，其中第一沟槽的开口的宽度大于第二沟槽的底部的宽度，第二侧壁包含一弧形转角，弧形转角连接第一侧壁，一氧化硅层覆盖第二沟槽，其中接触弧形转角的氧化硅层的厚度大于接触底部的氧化硅层的厚度，一字符线位于第二沟槽中，一帽盖层位于第一沟槽中，二源极/漏极掺杂区位于字符线两侧的基底中。
根据本发明的一优选实施例，一种埋入式字符线结构的制作方法，包含首先提供一基底包含一掺杂区，然后形成一第一沟槽于掺杂区中，并且将掺杂区分为二源极/漏极掺杂区，接着形成一掩模层覆盖第一沟槽的侧壁，之后以掩模层和该等源极/漏极掺杂区为掩模，蚀刻基底以形成一第二沟槽，其中第一沟槽和第二沟槽形成一阶梯轮廓，在形成第二沟槽后，完全移除掩模层，接续进行一氧化制作工艺以形成一氧化硅层覆盖第一沟槽和第二沟槽，最后形成一字符线于第一沟槽和第二沟槽。
附图说明
图1至图6为本发明的第一优选实施例所绘示的一种埋入式字符线结构的制作方法的示意图，其中图3a、图3b和图3c分别绘示不同长度的氮硅化钛层的示意图。
图7至图14为本发明的第二优选实施例所绘示的一种埋入式字符线结构的制作方法的示意图，其中：
图12a是接续图11的步骤的示意图，图12b为图12a中圆形位置的放大图；
图13a绘示的接续图12a、图12b的步骤的示意图，图13b绘示的是弧形转角位于源极/漏极掺杂区下方的基底中的示意图。
主要元件符号说明
10 基底 12 掩模层
14 字符线沟槽 16 源极/漏极掺杂区
18 底部 20 底部
22 氧化硅层 24 氮化钛层
26 氮硅化钛 28 界面
30 导电层 32 凹槽
34 字符线 36 帽盖层
40 字符线结构 42 层间介电层
44 位线插塞 46 电容插塞
48 电容 50 动态随机存取存储器
60 基底 62 掺杂区
64 第一沟槽 66 源极/漏极掺杂区
68 掩模层 70 侧壁
72 底部 74 第二沟槽
76 阶梯轮廓 78 氧化硅层
80 圆形位置 82 弧形转角
84 功函数层 86 导电层
88 字符线 90 帽盖层
92 层间介电层 94 位线插塞
96 电容插塞 98 电容
100 埋入式字符线结构 102 侧壁
104 底部 106 上表面
108 侧表面 200 动态随机存取存储器
A 尖端 D 距离
W1 宽度 W2 宽度
Y 垂直方向
具体实施方式
图1至图6为依据本发明的第一优选实施例所绘示的一种埋入式字符线结构的制作方法。如图1所示，首先提供一基底10，基底10包含一硅基底或一硅锗基底，基底10上覆盖有一掩模层12，掩模层12可以例如为氧化硅、氮化硅、氮氧化硅或是其它绝缘材料，然后进行一离子注入制作工艺，在基底10中形成一掺杂区，在本实施例中所注入的掺质为N型掺质，但不限于此，视不同的产品需求，离子注入制作工艺也可以注入P型掺质，接着图案化掩模层12，再以掩模层12为掩模，蚀刻基底10以在基底10内形成一字符线沟槽14，字符线沟槽14将掺杂区分为二个源极/漏极掺杂区16，也就是说二个源极/漏极掺杂区16分别在字符线沟槽14的两侧，各个源极/漏极掺杂区16具有一底部18，字符线沟槽14也具有一底部20，源极/漏极掺杂区16的底部18至字符线沟槽14的底部20在垂直方向Y有一距离D，垂直方向Y为垂直基底10的上表面的方向，也基底10的上表面即是基底10和掩模层12接触的表面。
然后形成一氧化硅层22覆盖字符线沟槽14的内侧，氧化硅层22可以利用临场蒸气产生技术(In Situ Steam Generation,ISSG)、沉积制作工艺或热氧化制作工艺等方式形成，如图2所示，形成一氮化钛(titanium nitride,TiN)层24接触并覆盖氧化硅层22，氮化钛层24可以利用沉积制作工艺形成，氮化钛层24也会沉积在掩模层12的表面上，之后可以选择性地把在掩模层12上表面的氮化钛层24移除，保留在字符线沟槽14的氮化钛层24层。如图3a～图3c所示，进行一斜角掺质注入制作工艺，将硅原子注入在字符线沟槽14侧壁上的氮化钛层24中，使得部分氮化钛层24转变为一氮硅化钛(titanium silicon nitride,TiSiN)层26，斜角掺质注入制作工艺可通过调整掺质注入的角度，配合遮蔽效应(shadowing effect)以掩模层12为掩模，改变硅原子注入氮化钛层24的范围，进而造成在字符线沟槽14侧壁上的氮硅化钛层26的长度不同，详细来说图3a～图3c中，图3a中注入硅原子后所形成的氮硅化钛层26的长度最长，图3b中的氮硅化钛层26的长度次之，而图3c中的氮硅化钛层26的长度最短。另外，由于遮蔽效应因此在字符线沟槽14的底部20和部分侧壁上的氮化钛层24不会被硅原子注入，余留下来的氮化钛层24和氮硅化钛层26之间形成一界面28，在图3a中界面28低于源极/漏极掺杂区16的底部18，并且界面28和各个源极/漏极掺杂区16的底部18之间在垂直方向Y的距离小于0.2倍的距离D，在图3b中界面28和各个源极/漏极掺杂区16的底部18切齐，在图3c中界面28高于各个源极/漏极掺杂区16的底部18，并且界面28和各个源极/漏极掺杂区16的底部18之间在垂直方向Y的距离小于0.2倍的距离D，根据本发明的优选实施例，图3b中界面28和各个源极/漏极掺杂区16的底部18切齐为较佳的态样，在后续的图示中以图3b为例接续说明。根据本发明的优选实施例，斜角掺质注入制作工艺所使用的倾斜角度介于5至20度之间，倾斜角度是指硅原子注入的路径和基底10的上表面的法线之间的夹角，硅原子浓度介于5E13至1E16原子/平方厘米(atoms/cm2)，硅原子注入能量(implant energy)介于0.2至30千电子伏特(kev)，依据不同的产品需求，倾斜角度、硅原子浓度和硅原子注入能量都可以调整。
如图4所示，形成一导电层30填入字符线沟槽14，导电层30包含钨、铜或铝，如图5所示，移除部分的导电层30、部分的氮硅化钛层26、部分氧化硅层22以形成一凹槽32，凹槽32即是部分的字符线沟槽14，剩余的导电层30作为一字符线34，剩余的氮硅化钛层26作为阻挡栅极引发漏极漏电流的阻挡层，氮化钛层24则作为N型半导体的功函数层。接着如图6所示，形成一帽盖层36填入凹槽32中，帽盖层36可以为氮化硅或是其它絶缘材料，至此本发明的N型埋入式字符线结构40业已完成，然后移除掩模层12，在不同实施例中掩模层12可以保留，之后形成一层间介电层42、位线插塞44、电容插塞46和电容48，至此本发明的一动态随机存取存储器50业已完成。
本发明将硅原子注入氮化钛层24，使得部分的氮化钛层24转化成氮硅化钛层26，又利用斜角掺质注入制作工艺将氮硅化钛层26形成在字符线沟槽14的侧壁，最后余留下来的氮硅化钛层26位于字符线34和源极/漏极掺杂区16之间，氮化钛层24的功函数约为4.5电子伏特，而氮硅化钛层26的功函数约为4.2电子伏特，由于氮硅化钛层26的功函数较低所以和N型源极/漏极掺杂区16之间不易形成电场，因此氮硅化钛层26可以降低栅极引发漏极漏电流的现象发生。此外使用斜角掺质注入制作工艺来转化氮化钛层24，是利用形成字符线沟槽14的掩模层12配合斜角注入来调整硅原子注入的位置，因此不需为了注入硅原子额外增加掩模。
图7至图13b为依据本发明的第二优选实施例所绘示的一种埋入式字符线结构的制作方法。如图7所示，首先提供一基底60，基底60包含一硅基底或一硅锗基底，然后进行一离子注入制作工艺，在基底60中形成一掺杂区62，在本实施例中所注入的掺质为N型掺质，但不限于此，视不同的产品需求，离子注入制作工艺也可以注入P型掺质，接着形成一第一沟槽64于掺杂区62，并且第一沟槽64将掺杂区分为二源极/漏极掺杂区66，如图8所示，进行一沉积制作工艺以形成一掩模层68顺应的覆盖第一沟槽64的侧壁70和底部72以及源极/漏极掺杂区66的上表面，掩模层68较佳为氮化硅或氮化钛，沉积制作工艺较佳可使用原子层沉积(Atomic Layer Deposition,ALD)、化学气相沉积(Chemical Vapor Deposition,CVD)或物理气相沉积(Physical vapor deposition,PVD)。
如图9所示，移除在源极/漏极掺杂区66的上表面和在第一沟槽64的底部72的掩模层68，保留位于第一沟槽64的侧壁70的掩模层68，如图10所示，以掩模层68和源极/漏极掺杂区66为掩模，蚀刻位于第一沟槽64的底部72的基底60以形成一第二沟槽74，第一沟槽64和第二沟槽74相通。如图11所示，完全移除掩模层68，曝露出原本被掩模层68覆盖的第一沟槽64的侧壁70，值得注意的是：第二沟槽74开口的宽度W2较第一沟槽开口的宽度W1小，第二沟槽74开口的宽度W2和第一沟槽64开口的宽度W1之间的差值，约是掩模层68的厚度，所以掩模层68的厚度越大，第二沟槽74的开口的宽度W2则越小。此外，因为第一沟槽64和第二沟槽74的开口宽度不同，又第一沟槽64和第二沟槽74连通，因此在第一沟槽64和第二沟槽74相连的位置会形成一阶梯轮廓76。
如图12a～图12b所示，进行一氧化制作工艺，氧化第一沟槽64和第二沟槽74的表面，以形成一氧化硅层78覆盖第一沟槽64和第二沟槽74，在图12a为接续图11的步骤，图12b为图12a中圆形位置80的放大图，请同时参阅图11和图12a～图12b，值得注意的是：阶梯轮廓76上有一个尖端A，在氧化制作工艺时，尖端A处的氧化速度会比平坦处来得快，因此阶梯轮廓76被氧化的速度会比第一沟槽64和第二沟槽74的其它表面快，阶梯轮廓76在氧化之后会形成一弧形转角82，此外在弧形转角82上的氧化硅层78会比在第一沟槽64和第二沟槽74其它位置的氧化硅层78来的厚，除了在弧形转角82的氧化硅层78，其它位置的氧化硅层78的厚度相同，接着形成一功函数层84和一导电层86填入第一沟槽64和第二沟槽74中，其中功函数层84可以为氮化钛，导电层86包含钨、铜或铝。
如图13a所示，将在第一沟槽64中的功函数层84和导电层86移除，余留在第二沟槽74中的导电层86则作为一字符线88，在第一沟槽64中的氧化硅层78可以选择性移除，在本实施例中以保留在第一沟槽64中的氧化硅层78为例。之后形成一帽盖层90填入第一沟槽64，至此本发明的埋入式字符线结构100业已完成。
在本实施例中，阶梯轮廓76的尖端A是位于源极/漏极掺杂区66中，而后来形成的弧形转角82也是在源极/漏极掺杂区66中，然而通过调整图9中所形成的第一沟槽64的深度，可调整最后弧形转角82的位置，举例而言，如图13b所示，弧形转角82是位于源极/漏极掺杂区66下方的基底60中。如图14所示，接续的图13a的步骤，形成一层间介电层92、位线插塞94、电容插塞96和电容98，至此本发明的一动态随机存取存储器200业已完成。
如图13a～图13b所示，一种埋入式字符线结构100，包含：一基底60，一字符线沟槽设置于基底60中，字符线沟槽包含一第一沟槽64和一第二沟槽74，第一沟槽64和第二沟槽74连通，第一沟槽64包含一开口和一侧壁70，第二沟槽64包含侧壁102和底部104，请同时参阅图11，在氧化制作工艺前，第一沟槽64的开口的宽度W1大于第二沟槽74的开口的宽度W2，而第二沟槽74的底部104的宽度和第二沟槽74的开口的宽度W2相同，所以第一沟槽64的开口的宽度W1大于第二沟槽74的底部104的宽度，第二侧壁102包含一弧形转角82，弧形转角82连接第一侧壁70，一氧化硅层78覆盖第二沟槽74，其中接触弧形转角82的氧化硅层78的厚度大于接触底部104的氧化硅层78的厚度，一字符线88位于第二沟槽74中，一帽盖层90位于第一沟槽64中以及二源极/漏极掺杂区66位于字符线88两侧的基底60中。此外请参阅图12b，接触弧形转角82的氧化硅层78包含一上表面106和一侧表面108，上表面106和侧表面108形成一直角。再者如图13a所示，弧形转角82位于源极/漏极掺杂区66中，如图13b所示，弧形转角82也可位于源极/漏极掺杂区66的下方。
本发明利用先后形成第一沟槽64和第二沟槽74的方式，配合掩模层68而形成阶梯轮廓76，再使用氧化制作工艺转化第一沟槽64和第二沟槽74的表面形成氧化硅层78，此时阶梯轮廓76变成弧形转角82，而在弧形转角82上的氧化硅层78的厚度比在第一沟槽64和第二沟槽74其它位置的氧化硅层78厚，较厚的氧化硅层78可以阻挡栅极引发漏极漏电流的发生。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (13)

1.一种埋入式字符线结构的制作方法，包含：
提供一基底，一字符线沟槽位于该基底中，二源极/漏极掺杂区位于该字符线沟槽两侧的该基底中；
形成一氧化硅层覆盖该字符线沟槽；
形成一氮化钛层覆盖该氧化硅层；
进行一斜角掺质注入制作工艺，将硅原子注入该氮化钛层中使得部分的该氮化钛层转变为一氮硅化钛层；
形成一导电层于该字符线沟槽中；
移除部分的该导电层、部分的该氮硅化钛层、部分该氧化硅以形成一凹槽；以及
形成一帽盖层填入该凹槽。
2.如权利要求1所述的埋入式字符线结构的制作方法，其中各该源极/漏极掺杂区的底部至该字符线沟槽的底部在垂直方向具有一距离，其中该垂直方向垂直该基底的表面。
3.如权利要求2所述的埋入式字符线结构的制作方法，其中该氮化钛层和该氮硅化钛层之间的界面和高于各该源极/漏极掺杂区的底部，并且该氮化钛层和该氮硅化钛层之间的界面和各该源极/漏极掺杂区的底部之间的垂直距离小于0.2倍的该距离。
4.如权利要求2所述的埋入式字符线结构的制作方法，其中该氮化钛层和该氮硅化钛层之间的界面和低于各该源极/漏极掺杂区的底部，并且该氮化钛层和该氮硅化钛层之间的界面和各该源极/漏极掺杂区的底部之间的垂直距离小于0.2倍的该距离。
5.如权利要求3所述的埋入式字符线结构的制作方法，其中该氮化钛层和该氮硅化钛层之间的界面和各该源极/漏极掺杂区的底部切齐。
6.一种埋入式字符线结构，包含：
基底；
字符线沟槽，设置于该基底中，该字符线沟槽包含：
第一沟槽，包含一开口和一第一侧壁；
第二沟槽，和该第一沟槽连通，该第二沟槽包含第二侧壁和底部，其中该开口的宽度大于该底部的宽度，该第二侧壁包含一弧形转角，该弧形转角连接该第一侧壁；
氧化硅层，覆盖该第二沟槽，其中接触该弧形转角的该氧化硅层的厚度大于接触该底部的该氧化硅层的厚度；
字符线，位于该第二沟槽中；
帽盖层，位于该第一沟槽中；以及
二源极/漏极掺杂区，位于该字符线两侧的该基底中。
7.如权利要求6所述的埋入式字符线结构，其中该弧形转角位于该二源极/漏极掺杂区中。
8.如权利要求6所述的埋入式字符线结构，其中该弧形转角位于该二源极/漏极掺杂区下方。
9.如权利要求6所述的埋入式字符线结构，其中接触该弧形转角的该氧化硅层包含一上表面和一侧表面，该上表面和该侧表面形成一直角。
10.一种埋入式字符线结构的制作方法，包含：
提供一基底，包含一掺杂区；
形成一第一沟槽于该掺杂区中，并且将该掺杂区分为二源极/漏极掺杂区；
形成一掩模层，覆盖该第一沟槽的侧壁；
以该掩模层和该二源极/漏极掺杂区为掩模，蚀刻该基底以形成一第二沟槽，其中该第一沟槽和该第二沟槽形成一阶梯轮廓；
在形成该第二沟槽后，完全移除该掩模层；
进行一氧化制作工艺，以形成一氧化硅层覆盖该第一沟槽和该第二沟槽；以及
形成一字符线于该第一沟槽和该第二沟槽。
11.如权利要求10所述的埋入式字符线结构的制作方法，其中该掩模层包含氮化硅或氮化钛。
12.如权利要求10所述的埋入式字符线结构的制作方法，其中在该氧化制作工艺时，该阶梯轮廓被氧化并且形成一弧形转角。
13.如权利要求12所述的埋入式字符线结构的制作方法，其中接触该弧形转角的该氧化硅层的厚度大于接触该第二沟槽的底部的该氧化硅层的厚度。
CN201710770218.9A 2017-08-31 2017-08-31 埋入式字符线结构的制作方法和结构 Active CN109427652B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710770218.9A CN109427652B (zh) 2017-08-31 2017-08-31 埋入式字符线结构的制作方法和结构
US15/712,133 US10217750B1 (en) 2017-08-31 2017-09-21 Buried word line structure and method of making the same
US16/226,648 US10497704B2 (en) 2017-08-31 2018-12-20 Buried word line structure and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710770218.9A CN109427652B (zh) 2017-08-31 2017-08-31 埋入式字符线结构的制作方法和结构

Publications (2)

Publication Number Publication Date
CN109427652A true CN109427652A (zh) 2019-03-05
CN109427652B CN109427652B (zh) 2020-08-18

Family

ID=65410785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710770218.9A Active CN109427652B (zh) 2017-08-31 2017-08-31 埋入式字符线结构的制作方法和结构

Country Status (2)

Country Link
US (2) US10217750B1 (zh)
CN (1) CN109427652B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113658917A (zh) * 2020-05-12 2021-11-16 长鑫存储技术有限公司 埋入式字线结构的制作方法及其半导体存储器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427652B (zh) * 2017-08-31 2020-08-18 联华电子股份有限公司 埋入式字符线结构的制作方法和结构
KR102657070B1 (ko) * 2019-01-03 2024-04-16 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US11056576B1 (en) * 2020-01-31 2021-07-06 Nanya Technology Corporation Method of manufacturing semiconductor device
EP3975252B1 (en) * 2020-08-14 2024-01-10 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method for semiconductor structure
US11424360B1 (en) * 2021-02-04 2022-08-23 Nanya Technology Corporation Semiconductor device and method for manufacturing the same
TWI823410B (zh) * 2021-06-02 2023-11-21 新加坡商發明與合作實驗室有限公司 在閘極-汲極重疊區之間有增厚閘極介電層的電晶體結構
CN116133363A (zh) * 2021-08-06 2023-05-16 长鑫存储技术有限公司 半导体结构及其制作方法
CN116133390A (zh) * 2021-09-06 2023-05-16 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
US11832432B2 (en) 2021-12-16 2023-11-28 Nanya Technology Corporation Method of manufacturing memory device having word lines with reduced leakage
CN117334564A (zh) * 2022-06-24 2024-01-02 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110003468A1 (en) * 2009-07-03 2011-01-06 Song Pil-Geun Method for fabricating semiconductor device with buried gates
CN103426825A (zh) * 2012-05-15 2013-12-04 南亚科技股份有限公司 半导体制造工艺及半导体结构
CN104112746A (zh) * 2013-04-19 2014-10-22 华邦电子股份有限公司 埋入式字线动态随机存取存储器及其制造方法
CN105304710A (zh) * 2014-05-29 2016-02-03 爱思开海力士有限公司 双功函数掩埋栅型晶体管、形成方法和包括其的电子器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008144B2 (en) 2006-05-11 2011-08-30 Micron Technology, Inc. Dual work function recessed access device and methods of forming
KR101556238B1 (ko) 2009-02-17 2015-10-01 삼성전자주식회사 매립형 배선라인을 갖는 반도체 소자의 제조방법
KR101110437B1 (ko) 2010-01-25 2012-02-24 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US9972628B1 (en) * 2016-11-11 2018-05-15 Micron Technology, Inc. Conductive structures, wordlines and transistors
CN109427652B (zh) * 2017-08-31 2020-08-18 联华电子股份有限公司 埋入式字符线结构的制作方法和结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110003468A1 (en) * 2009-07-03 2011-01-06 Song Pil-Geun Method for fabricating semiconductor device with buried gates
CN103426825A (zh) * 2012-05-15 2013-12-04 南亚科技股份有限公司 半导体制造工艺及半导体结构
CN104112746A (zh) * 2013-04-19 2014-10-22 华邦电子股份有限公司 埋入式字线动态随机存取存储器及其制造方法
CN105304710A (zh) * 2014-05-29 2016-02-03 爱思开海力士有限公司 双功函数掩埋栅型晶体管、形成方法和包括其的电子器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113658917A (zh) * 2020-05-12 2021-11-16 长鑫存储技术有限公司 埋入式字线结构的制作方法及其半导体存储器
CN113658917B (zh) * 2020-05-12 2023-10-13 长鑫存储技术有限公司 埋入式字线结构的制作方法及其半导体存储器

Also Published As

Publication number Publication date
US10497704B2 (en) 2019-12-03
US10217750B1 (en) 2019-02-26
US20190164977A1 (en) 2019-05-30
CN109427652B (zh) 2020-08-18
US20190067293A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
CN109427652A (zh) 埋入式字符线结构的制作方法和结构
US9356095B2 (en) Vertical devices and methods of forming
CN108257919B (zh) 随机动态处理存储器元件的形成方法
US20100210105A1 (en) Method of fabricating semiconductor device having buried wiring
US9337308B2 (en) Semiconductor device and method for forming the same
JP2004526325A (ja) 窓枠状のｇｃおよびｃｂを改良するために加工した縦型ゲート上部の処理
CN112447604A (zh) 存储器及其形成方法
CN103050407A (zh) 嵌入式晶体管
CN108346666A (zh) 半导体元件及其制作方法
TW201606963A (zh) 降低接觸電阻的半導體結構
CN109427669A (zh) 减少半导体制造中接触件深度变化的方法
KR100470292B1 (ko) 강유전체 메모리 트랜지스터의 제조방법
CN108346665A (zh) 半导体元件及其制作方法
KR20120012593A (ko) 반도체 소자 및 그 제조 방법
US9269819B2 (en) Semiconductor device having a gate and a conductive line in a pillar pattern
KR101160036B1 (ko) 반도체 소자의 형성 방법
US10903328B2 (en) Method for fabricating semiconductor device
CN109659275B (zh) 动态随机存取存储器的制作方法
US6573136B1 (en) Isolating a vertical gate contact structure
CN110875391A (zh) 晶体管及其形成方法、集成电路存储器
CN109509751A (zh) 具有字符线的半导体结构及其制作方法
CN110875317A (zh) 集成电路存储器及其形成方法
US20230074214A1 (en) Semiconductor structure and method for manufacturing same
CN104733377A (zh) 实现沟槽场效应晶体管源极接触槽自对准结构的方法
CN209993595U (zh) 半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant