CN104112746A - 埋入式字线动态随机存取存储器及其制造方法 - Google Patents
埋入式字线动态随机存取存储器及其制造方法 Download PDFInfo
- Publication number
- CN104112746A CN104112746A CN201310138207.0A CN201310138207A CN104112746A CN 104112746 A CN104112746 A CN 104112746A CN 201310138207 A CN201310138207 A CN 201310138207A CN 104112746 A CN104112746 A CN 104112746A
- Authority
- CN
- China
- Prior art keywords
- word line
- embedded type
- doped region
- type word
- random access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种埋入式字线动态随机存取存储器及其制造方法。所述埋入式字线动态随机存取存储器包括基板、至少一个埋入式字线结构、第一掺杂区以及第二掺杂区。埋入式字线结构是配置在基板中。第一掺杂区是邻接埋入式字线结构配置在基板中。第二掺杂区是配置在第一掺杂区上方的基板中，其中第一掺杂区的掺杂浓度低于第二掺杂区的掺杂浓度。
Description
技术领域
本发明是有关于一种动态随机存取存储器及其制造方法，且特别是有关于一种埋入式字线动态随机存取存储器及其制造方法。
背景技术
动态随机存取存储器属于一种易失性存储器，其是由多个存储单元构成。每一个存储单元主要是由一个晶体管与一个由晶体管所操控的电容器所构成，且每一个存储单元通过字线与位元线彼此电性连接。
为提高动态随机存取存储器的积集度以加快元件的操作速度，以及符合消费者对于小型化电子装置的需求，近年来发展出埋入式字线动态随机存取存储器（buried word line DRAM），以满足上述种种需求。
然而，传统的埋入式字线动态随机存取存储器使用单一离子浓度的离子注入工艺来形成源/漏极，此种注入方法会在埋入式字线栅极下方产生较高的电场，从而在源/漏极与栅极之间的重叠区域造成较高的栅极引致漏极漏电流（GIDL current），并降低埋入式字线动态随机存取存储器的存储时间（retention time）。
发明内容
本发明的目的在于提供一种埋入式字线动态随机存取存储器及其制造方法，可改善较高的栅极引致漏极漏电流及较短的存储时间的问题。
本发明提供一种埋入式字线动态随机存取存储器，包括基板、至少一个埋入式字线结构、第一掺杂区以及第二掺杂区。埋入式字线结构，配置在基板中。第一掺杂区，邻接埋入式字线结构配置在基板中。第二掺杂区，配置在第一掺杂区上方的基板中，其中第一掺杂区的掺杂浓度低于第二掺杂区的掺杂浓度。
依照本发明的一实施例所述，在上述的埋入式字线动态随机存取存储器中，第一掺杂区的掺杂剂量为1.5×1012atoms/cm2～1.5×1013atoms/cm2。
依照本发明的一实施例所述，在上述的埋入式字线动态随机存取存储器中，第二掺杂区的掺杂剂量为1.5×1013atoms/cm2～1.5×1014atoms/cm2。
依照本发明的一实施例所述，在上述的埋入式字线动态随机存取存储器中，埋入式字线结构包括埋入式字线以及栅介电层。埋入式字线，配置于基板的沟道内。栅介电层，配置于沟道的底部及侧壁上，其中埋入式字线通过栅介电层与基板分隔。
依照本发明的一实施例所述，在上述的埋入式字线动态随机存取存储器中，埋入式字线结构还包括衬层，衬层配置于埋入式字线与栅介电层之间。
依照本发明的一实施例所述，在上述的埋入式字线动态随机存取存储器中，第一掺杂区与第二掺杂区的界面在基板中的深度为埋入式字线的顶部表面在基板中的深度。
本发明提供一种埋入式字线动态随机存取存储器的制造方法，包括以下步骤。提供基板，基板中形成有至少一埋入式字线结构。在基板中形成邻接埋入式字线结构的第一掺杂区。在基板中形成第二掺杂区，其中第二掺杂区形成于第一掺杂区上方，且第一掺杂区的掺杂浓度低于第二掺杂区的掺杂浓度。
依照本发明的一实施例所述，在上述的埋入式字线动态随机存取存储器的制造方法中，第一掺杂区的掺杂剂量为1.5×1012atoms/cm2～1.5×1013atoms/cm2，而第二掺杂区的掺杂剂量为1.5×1013atoms/cm2～1.5×1014atoms/cm2。
依照本发明的一实施例所述，在上述的埋入式字线动态随机存取存储器的制造方法中，形成第一掺杂区时所提供的掺杂能量大于形成第二掺杂区时所提供的掺杂能量。
依照本发明的一实施例所述，在上述的埋入式字线动态随机存取存储器的制造方法中，形成埋入式字线结构的步骤包括以下步骤。于基板中形成沟道。于沟道的表面形成栅介电层。于栅介电层上形成埋入式字线。
依照本发明的一实施例所述，在上述的埋入式字线动态随机存取存储器的制造方法中，形成埋入式字线之前还可包括于栅介电层表面形成衬层。
基于上述，在本发明所提出的埋入式字线动态随机存取存储器中，由于在邻接埋入式字线结构的基板中配置掺杂浓度不同的第一掺杂区及第二掺杂区，且其中第一掺杂区的掺杂浓度小于第二掺杂区的掺杂浓度，因此在不劣化源/漏极导电性及存储器的单胞电流（cell current）的情形下，可以有效地减少埋入式字线的栅极边缘角落下方的电场，并从而改善旧有埋入式字线动态随机存取存储器的较高的栅极引致漏极漏电流及较短的存储时间的问题。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1为本发明的一实施例中的埋入式字线动态随机存取存储器的剖面示意图。
图2A至图2C表示本发明的一实施例中的埋入式字线动态随机存取存储器的制造方法的流程图。
图3表示本发明的一实施例中的埋入式字线动态随机存取存储器的掺杂区的掺杂浓度曲线图。
其中，附图标记说明如下：
10、20：埋入式字线动态随机存取存储器
100、200：基板
102、202：埋入式字线结构
104、204：第一掺杂区
106、206：第二掺杂区
108、208：埋入式字线
110、210：栅介电层
112、212：衬层
114、214：井区
200a：沟道
304、306、314：掺杂浓度曲线
具体实施方式
图1为本发明的一实施例中的埋入式字线动态随机存取存储器的剖面示意图。
请参照图1，埋入式字线动态随机存取存储器10包括基板100、至少一个埋入式字线结构102、第一掺杂区104以及第二掺杂区106。基板100的材料例如是单晶硅、多晶硅、非晶硅或其他适合的材料。在本实施例中，基板100还可包括井区114，井区114一般配置在基板100上。井区114例如是经P型掺质或N型掺质所掺杂的区域，且井区114的形成方法包括离子注入法。
埋入式字线结构102配置在基板100中。在本实施例中，埋入式字线结构102包括埋入式字线108、栅介电层110以及衬层112。埋入式字线108配置在基板100的沟道内，埋入式字线108的材料例如是钨、硅化钨、氮化钛…等过渡金属导体，形成方法例如是物理气相沈积法、化学气相沈积法或原子层气相沈积法。栅介电层110配置在基板100中的沟道的底部及侧壁上，其中埋入式字线108通过栅介电层110与基板100分隔。栅介电层110的材料例如是氧化硅，其形成方法包括在炉管中进行热氧化工艺之类的工艺。衬层112配置在埋入式字线108与栅介电层110之间。衬层112的材料包括氮化钛、氮化钽…等过渡金属氮化物，其形成方法例如是物理气相沈积法、化学气相沈积法或原子层气相沈积法。衬层112的作用为增加埋入式字线108与栅介电层110之间的附着力，从而增加埋入式字线动态随机存取存储器10的可靠度。
第一掺杂区104是邻接埋入式字线结构102而配置在基板100中。第一掺杂区104的形成方法例如是离子注入法，第一掺杂区104的掺质例如是N型掺质(如磷或砷,但不限于此)或P型掺质(如硼,但不限于此)，掺质与井区114的P型或N型掺质相反，且第一掺杂区104的掺杂剂量例如是1.5×1012atoms/cm2～1.5×1013atoms/cm2。
第二掺杂区106，配置在第一掺杂区104上的基板100中。第二掺杂区106的形成方法例如是离子注入法，其中第二掺杂区106的掺质例如是N型掺质或P型掺质，掺质与第一掺杂区104的相同，且第二掺杂区106的掺杂剂量例如是1.5×1013atoms/cm2～1.5×1014atoms/cm2。在本实施例中，第一掺杂区104与第二掺杂区106的界面在基板100中的深度大约为埋入式字线108的顶部表面在基板100中的深度，因此可减少第二掺杂区106与埋入式字线108的重叠深度，从而可减少埋入式字线108栅极附近的高电场区的面积，进一步降低栅极引致漏极漏电流。另外，第一掺杂区104掺杂浓度降低亦使得第一掺杂区104与埋入式字线108的重叠区域的电场强度降低，从而降低栅极引致漏极漏电流。更具体地说，相较于传统单一掺杂浓度的埋入式字线动态随机存取存储器而言，由于在本实施例中，第二掺杂区106在深度上几乎不与具有良好导电性的埋入式字线108重叠，而且第一掺杂区104与埋入式字线108的重叠区域的掺质浓度降低，因此可降低埋入式字线108所造成的栅极引致漏极漏电流。
值得一提的是，由于第一掺杂区104的掺杂浓度低于第二掺杂区106的掺杂浓度，且第二掺杂区106在深度上几乎不与埋入式字线108重叠，因此在不劣化埋入式字线动态随机存取存储器10的单胞电流的情形下，可降低埋入式字线动态随机存取存储器10的栅极引致漏极漏电流，并从而提高埋入式字线动态随机存取存储器10的存储时间。除此之外，相较于仅具有单一掺杂区的传统埋入式字线动态随机存取存储器而言，由于埋入式字线108在深度上几乎不与第二掺杂区106重叠，因此在此可降低栅极至源/漏极电容（gate-tosource/drain capacitance）的情形下，本实施例的埋入式字线动态随机存取存储器10可提供源/漏极较佳的栅极覆盖控制（overlay control of gate to source/drain），进而降低栅极至源/漏极的耦合电容（coupled capacitance），并进一步地改善耦合干扰（coupling disturbance）。
基于上述实施例可知，相较于第一掺杂区104而言，第二掺杂区106的掺杂浓度较大且几乎不与埋入式字线108重叠，因此在不劣化埋入式字线动态随机存取存储器10的单胞电流的情形下，可降低埋入式字线动态随机存取存储器10的栅极引致漏极漏电流，因而提高埋入式字线动态随机存取存储器10的存储时间。
需注意的是，虽然在本实施例中，为了方便说明而以埋入式字线动态随机存取存储器10具有一个埋入式字线结构102为例进行说明，但是本发明并不以此为限。在其他实施例中，埋入式字线动态随机存取存储器10亦可具有多个埋入式字线结构102，亦即只要是具有至少一个埋入式字线结构102即属于本发明所保护的范围。除此之外，在本实施例中，虽然使用上述的埋入式字线结构102，但是本发明不以此为限，在其他实施例中，亦可使用其他类型的埋入式字线结构。
图2A至图2C表示本发明的一实施例中的埋入式字线动态随机存取存储器的制造方法的流程图。
首先，请参照图2A，提供基板200，基板200中形成有至少一个埋入式字线结构202及井区214。在本实施中，形成埋入式字线结构202包括以下步骤。于基板200中先形成沟道200a，沟道200a的形成方法例如是干式蚀刻或其他非等向性(anisotropic)蚀刻方法；接着，于基板200的沟道200a的表面形成栅介电层210，栅介电层210的形成方法例如是在炉管中进行热氧化工艺；继之，在于栅介电层210上可选择性地形成衬层212，衬层212的形成方法例如是物理气相沈积法、化学气相沈积法或原子层气相沈积法。接着，于衬层212表面形成埋入式字线208，埋入式字线208的形成方法例如是物理气相沈积法、化学气相沈积法或原子层气相沈积法。在本实施例中，衬层212是形成于埋入式字线208与栅介电层210之间。然而，本发明并不以此为限，在其他实施例中，亦可不形成衬层212而直接在基板200的沟道200a的底部与侧壁上形成埋入式字线208。井区214的结构及形成方法相似于上述实施例的井区114，故在此不再赘述。
接着，请参照图2B，在基板200中形成邻接埋入式字线结构202的第一掺杂区204。第一掺杂区204的掺质可为N型掺质，例如磷或砷，但不限于此；或者，第一掺杂区204的掺质可为P型掺质，例如硼，但不限于此。而第一掺杂区204的掺质一般与井区114的P型或N型掺质相反，且第一掺杂区204的形成方法例如是离子注入法，掺杂剂量约为1.5×1012atoms/cm2～1.5×1013atoms/cm2。
继之，请参照图2C，在基板200中形成第二掺杂区206，其中第二掺杂区206形成于第一掺杂区204上，且第一掺杂区204的掺杂浓度低于第二掺杂区206的掺杂浓度。第二掺杂区206的掺质与第一掺杂区204的掺质相同。在本实施例中，相较于第一掺杂区204的形成方法而言，第二掺杂区206的形成方法例如是在基板200上以较小的掺杂能量进行离子注入法，从而在第一掺杂区204上形成掺杂剂量约为1.5×1013atoms/cm2～1.5×1014atoms/cm2的第二掺杂区206。进一步地说，由于第二掺杂区206是直接形成于第一掺杂区204上，故在形成第二掺杂区206时不用额外提供另外的光掩模即可进行第二掺杂区206的离子注入工艺，因此可降低光掩模的使用成本，且此工艺完全相容于现今的DRAM工艺技术。除此之外，在本实施例中，由于第一掺杂区204所提供的掺杂能量大于形成所提供的掺杂能量，因此可确保第一掺杂区204在基板200中的掺杂深度大于第二掺杂区206在基板200中的掺杂深度。除此之外，可适当地调整上述掺杂能量以调整第二掺杂区206的深度，从而避免第二掺杂区206与埋入式字线208发生过度重叠而造成栅极引致漏极漏电流的问题。
接着，以本发明所属技术领域技术人员所熟知的埋入式字线动态随机存取存储器的工艺完成埋入式字线动态随机存取存储器20，并在此不再赘述。
基于上述实施例可知，由于第二掺杂区206的掺杂浓度是形成在第一掺杂区204上方的基板200中，因此可利用同一个光掩模进行第一掺杂区204与第二掺杂区206的离子注入工艺，故此工艺方法可节省光掩模的使用成本。
实例
将原有漏极掺杂能量20KeV、掺杂剂量为2.8×1013atoms/cm2的工艺参数，改为第一掺杂区的掺杂能量35KeV、掺杂剂量为1×1013atoms/cm2；第二掺杂区的掺杂能量10KeV、掺杂剂量为2.4×1013atoms/cm2。结果和原有的掺杂区相比，具有不同掺杂浓度的两个掺杂区的存储时间可改善40毫秒(millisecond)以上。
图3表示本发明的一实施例中的埋入式字线动态随机存取存储器的掺杂区的掺杂浓度曲线图。图3的纵轴表示在埋入式字线动态随机存取存储器的深度，而图3的横轴表示上述深度所对应的掺杂浓度。
请参照图3，其中曲线314为图1的实施例中的井区114的掺杂浓度曲线，曲线304表示图1的实施例中的第一掺杂区104的掺杂浓度曲线，而曲线306表示图1的实施例中的第二掺杂区106的掺杂浓度曲线。实务上，图3的掺杂浓度可由下述的掺杂剂量来实现:第一掺杂区106的掺杂深度大约为200nm～300nm，且所对应的掺杂剂量大约为1.5×1012atoms/cm2～1.5×1013atoms/cm2；第二掺杂区106的掺杂深度大约为100nm～200nm，且所对应的掺杂剂量大约为1.5×1013atoms/cm2～1.5×1014atoms/cm2。
综上所述，上述实施例至少具有以下特点。上述实施例所提出的埋入式字线动态随机存取存储器在不劣化埋入式字线动态随机存取存储器的单胞电流的情形下，可有效地降低埋入式字线动态随机存取存储器的栅极引致漏极漏电流，并进而提高埋入式字线动态随机存取存储器的存储时间。除此之外，依照本发明的制造方法，更可利用同一个光掩模进行两次不同掺杂能量的离子注入工艺以节省光掩模成本。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的申请专利权利要求范围所界定者为准。
Claims (11)
1.一种埋入式字线动态随机存取存储器，其特征在于包括：
基板；
至少一埋入式字线结构，配置于所述基板中；
第一掺杂区，邻接所述埋入式字线结构配置在所述基板中；以及
第二掺杂区，配置在所述第一掺杂区上方的所述基板中，其中所述第一掺杂区的掺杂浓度低于所述第二掺杂区的掺杂浓度。
2.如权利要求1所述的埋入式字线动态随机存取存储器，其特征在于所述第一掺杂区的掺杂剂量为1.5×1012atoms/cm2～1.5×1013atoms/cm2。
3.如权利要求1所述的埋入式字线动态随机存取存储器，其特征在于所述第二掺杂区的掺杂剂量为1.5×1013atoms/cm2～1.5×1014atoms/cm2。
4.如权利要求1所述的埋入式字线动态随机存取存储器，其特征在于所述埋入式字线结构包括：
埋入式字线，配置于所述基板的沟道内；以及
栅介电层，配置所述沟道的底部及侧壁上，其中所述埋入式字线通过所述栅介电层与所述基板分隔。
5.如权利要求4所述的埋入式字线动态随机存取存储器，其特征在于所述埋入式字线结构还包括衬层，所述衬层配置于所述埋入式字线与所述栅介电层之间。
6.如权利要求1所述的埋入式字线动态随机存取存储器，其特征在于所述第一掺杂区与所述第二掺杂区的界面在所述基板中的深度为所述埋入式字线的顶部表面在所述基板中的深度。
7.一种埋入式字线动态随机存取存储器的制造方法，其特征在于包括：
提供基板，所述基板中形成有至少一埋入式字线结构；
在所述基板中形成邻接所述埋入式字线结构的第一掺杂区；以及
在所述基板中形成第二掺杂区，其中所述第二掺杂区形成于所述第一掺杂区上方，且所述第一掺杂区的掺杂浓度低于所述第二掺杂区的掺杂浓度。
8.如权利要求7所述的埋入式字线动态随机存取存储器的制造方法，其特征在于所述第一掺杂区的掺杂剂量为1.5×1012atoms/cm2～1.5×1013atoms/cm2，而所述第二掺杂区的掺杂剂量为1.5×1013atoms/cm2～1.5×1014atoms/cm2。
9.如权利要求7所述的埋入式字线动态随机存取存储器的制造方法，其特征在于形成所述第一掺杂区时所提供的掺杂能量大于形成所述第二掺杂区时所提供的掺杂能量。
10.如权利要求7所述的埋入式字线动态随机存取存储器的制造方法，其特征在于形成所述埋入式字线结构的步骤包括：
于所述基板中形成沟道；
于所述沟道的表面形成栅介电层；以及
于所述栅介电层上形成埋入式字线。
11.如权利要求10所述的埋入式字线动态随机存取存储器的制造方法，其特征在于形成所述埋入式字线之前，还包括于所述栅介电层的表面形成衬层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310138207.0A CN104112746B (zh) | 2013-04-19 | 2013-04-19 | 埋入式字线动态随机存取存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310138207.0A CN104112746B (zh) | 2013-04-19 | 2013-04-19 | 埋入式字线动态随机存取存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104112746A true CN104112746A (zh) | 2014-10-22 |
| CN104112746B CN104112746B (zh) | 2017-06-06 |
Family
ID=51709477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310138207.0A Active CN104112746B (zh) | 2013-04-19 | 2013-04-19 | 埋入式字线动态随机存取存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104112746B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108666310A (zh) * | 2017-03-28 | 2018-10-16 | 联华电子股份有限公司 | 半导体存储装置及其形成方法 |
| CN109427652A (zh) * | 2017-08-31 | 2019-03-05 | 联华电子股份有限公司 | 埋入式字符线结构的制作方法和结构 |
| CN112635660A (zh) * | 2019-10-08 | 2021-04-09 | 华邦电子股份有限公司 | 非易失性存储器及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4635333B2 (ja) * | 2000-12-14 | 2011-02-23 | ソニー株式会社 | 半導体装置の製造方法 |
| KR100843716B1 (ko) * | 2007-05-18 | 2008-07-04 | 삼성전자주식회사 | 자기 정렬된 콘택플러그를 갖는 반도체소자의 제조방법 및관련된 소자 |
| JP2012134439A (ja) * | 2010-11-30 | 2012-07-12 | Elpida Memory Inc | 半導体装置及びその製造方法 |
-
2013
- 2013-04-19 CN CN201310138207.0A patent/CN104112746B/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108666310A (zh) * | 2017-03-28 | 2018-10-16 | 联华电子股份有限公司 | 半导体存储装置及其形成方法 |
| US11882683B2 (en) | 2017-03-28 | 2024-01-23 | United Microelectronics Corp. | Method of forming semiconductor memory device having saddle portion |
| CN109427652A (zh) * | 2017-08-31 | 2019-03-05 | 联华电子股份有限公司 | 埋入式字符线结构的制作方法和结构 |
| CN109427652B (zh) * | 2017-08-31 | 2020-08-18 | 联华电子股份有限公司 | 埋入式字符线结构的制作方法和结构 |
| CN112635660A (zh) * | 2019-10-08 | 2021-04-09 | 华邦电子股份有限公司 | 非易失性存储器及其制造方法 |
| CN112635660B (zh) * | 2019-10-08 | 2024-02-27 | 华邦电子股份有限公司 | 非易失性存储器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104112746B (zh) | 2017-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10497704B2 (en) | Buried word line structure and method of making the same | |
| WO2019047886A1 (en) | SEMICONDUCTOR MEMORY STRUCTURE | |
| CN101546772B (zh) | 包括电容器元件的半导体器件及其制造方法 | |
| CN104112746A (zh) | 埋入式字线动态随机存取存储器及其制造方法 | |
| US20100155801A1 (en) | Integrated circuit, 1T-1C embedded memory cell containing same, and method of manufacturing 1T-1C memory cell for embedded memory application | |
| TW201306180A (zh) | 記憶體結構之製造方法 | |
| EP2355143A1 (en) | Device having a contact between semiconductor regions through a buried insulating layer, and process for fabricating said device | |
| TWI512902B (zh) | 埋入式字元線動態隨機存取記憶體及其製造方法 | |
| CN208655659U (zh) | 晶体管及集成电路存储器 | |
| TWI532181B (zh) | 凹入式通道存取電晶體元件及其製作方法 | |
| US20110298040A1 (en) | Semiconductor device and method of manufacturing the same | |
| US6380045B1 (en) | Method of forming asymmetric wells for DRAM cells | |
| US8525248B2 (en) | Memory cell comprising a floating body, a channel region, and a diode | |
| CN102522408B (zh) | 一次可编程存储器以及制造方法 | |
| US7473595B2 (en) | Method for decreasing PN junction leakage current of dynamic random access memory | |
| CN101483140A (zh) | 一种可减小漏电流的mos管制造方法 | |
| CN110875391A (zh) | 晶体管及其形成方法、集成电路存储器 | |
| CN204885163U (zh) | 一种具有u型沟槽的半浮栅存储器件 | |
| CN103208495A (zh) | 半导体装置及其制造方法 | |
| TW571354B (en) | Manufacturing method of source/drain device | |
| CN208767306U (zh) | 一种半导体器件 | |
| US10497705B2 (en) | Bit line gate and manufacturing method thereof | |
| TWI289924B (en) | Deep-trench 1T-SRAM with buried out diffusion well merged with an ion implantation well | |
| TW201620137A (zh) | 半導體結構 | |
| CN116092927A (zh) | 半导体器件的制备方法及半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |