CN113658917B - 埋入式字线结构的制作方法及其半导体存储器 - Google Patents

Abstract

本公开关于一种埋入式字线结构的制作方法及相关设备，属于半导体技术领域。该方法包括：提供半导体衬底；向所述半导体衬底中注入目标离子，以在所述半导体衬底中形成注入区域；对包括所述注入区域的所述半导体衬底退火，以将所述注入区域转换成绝缘区域；在所述绝缘区域内形成字线沟槽；填充字线金属于所述字线沟槽中，以形成埋入式字线结构。通过本公开实施例提供的方案，能够避免对半导体衬底的损伤，且可以简化埋入式字线结构的制造工艺。

Description

埋入式字线结构的制作方法及其半导体存储器

技术领域

本公开涉及半导体技术领域，具体而言，涉及一种埋入式字线结构的制作方法及其半导体存储器。

背景技术

DRAM(Dynamic Random Access Memory，动态随机存储器)，是较为常见的系统内存，其中每个存储单元(cell)包括一个晶体管和一个对应的电容，利用电容内存储电荷的多寡来代表0和1，为了避免电荷不足导致数据出错，需要周期性地刷新电容。

为提升DRAM的集成度以加快对每个存储单元的操作速度，以及应对来自PC(Personal Computer，个人计算机)、智能手机、平板等市场对DRAM的强劲需求，近年来发展出了埋入式字线结构(buried word line)的DRAM以满足上述需求。

在埋入式字线结构的DRAM中，埋入式字线结构形成于半导体衬底内并与半导体衬底内的有源区相交，从而部分字线可以用作存储单元的晶体管的栅极，晶体管的源漏区形成于该栅极两侧的衬底中。

但是，相关技术中，DRAM中的buried word line是通过干法蚀刻进行开槽，采用这种方法，会对半导体衬底的硅表面造成很大的损伤，从而导致DRAM中产生漏电流。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于克服上述现有技术的不足，提供一种埋入式字线结构的制作方法及其半导体存储器，能够避免对半导体衬底的损伤，且可以简化埋入式字线结构的制造工艺。

根据本公开的一个方面，提供一种埋入式字线结构的制作方法，所述方法包括：提供半导体衬底；向所述半导体衬底中注入目标离子，以在所述半导体衬底中形成注入区域；对包括所述注入区域的所述半导体衬底退火，以将所述注入区域转换成绝缘区域；在所述绝缘区域内形成字线沟槽；填充字线金属于所述字线沟槽中，以形成埋入式字线结构。

在本公开的一些示例性实施例中，在向所述半导体衬底中注入目标离子之前，所述方法还包括：在所述半导体衬底的上表面形成第一掩膜层，所述第一掩膜层包括用于部分暴露所述半导体衬底的上表面的第一开口。

在本公开的一些示例性实施例中，在所述绝缘区域内形成字线沟槽之前，所述方法还包括：在所述半导体衬底的上表面形成第二掩膜层，所述第二掩膜层包括用于部分暴露所述绝缘区域的上表面的第二开口，所述第二开口小于所述第一开口。

在本公开的一些示例性实施例中，在填充字线金属于所述字线沟槽中之前，所述方法还包括：在所述字线沟槽的底部及侧壁补充沉积栅介质层。

在本公开的一些示例性实施例中，所述目标离子包括含氧离子。

在本公开的一些示例性实施例中，注入所述目标离子的浓度在1E16至5E16cm^-2之间。

在本公开的一些示例性实施例中，利用50至1000KeV的能量注入所述目标离子。

在本公开的一些示例性实施例中，所述目标离子的注入深度为30nm至300nm。

在本公开的一些示例性实施例中，退火温度在850至1300摄氏度之间，退火时间在5至60秒之间。

根据本公开的一个方面，提供一种半导体存储器，所述半导体存储器包括：采用上述任一实施例所述方法制作的埋入式字线结构。

本公开某些实施例提供的埋入式字线结构的制作方法及其半导体存储器，一方面，在制作埋入式字线结构的过程中，通过采用离子注入法来形成字线沟槽，即向半导体衬底中注入目标离子，在半导体衬底中形成注入区域，对包括注入区域的半导体衬底退火，将注入区域转换成绝缘区域，然后在绝缘区域内形成字线沟槽，从而可以避免对半导体衬底的损伤；另一方面，可以直接将字线金属填充于字线沟槽中，可以不再形成栅介质层，简化了埋入式字线结构的制造工艺。同时，将该埋入式字线结构应用于制作半导体存储器时，可以避免半导体存储器中的漏电流的产生，从而可以提高半导体存储器的性能。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1-3示出了相关技术中埋入式字线结构的制作方法的示意图；

图4示意性示出了根据本公开的一实施例的埋入式字线结构的制作方法的流程图；

图5-12示意性示出了根据本公开的一实施例的埋入式字线结构的制作方法的示意图；

图13-16示意性示出了根据本公开的一实施例的埋入式字线结构的制作方法的示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本公开的各方面。

附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”仅作为标记使用，不是对其对象的数量限制。

根据下面的说明，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。应该理解，在以下的描述中，可以基于附图进行关于在各层“上”和“下”的指代。但应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置或者以其他不同方式定位(如旋转)，示例性术语“在……上”也可以包括“在……下”和其他方位关系。当层、区域、图案或结构被陈祚在衬底、层、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。类似的，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。

图1-3示出了相关技术中埋入式字线结构的制作方法的示意图。

DRAM中的buried word line是一种深埋式的gate(栅极)。相关技术中，如图1所示，首先在半导体衬底101的上表面形成掩膜层102，然后通过干法蚀刻在半导体衬底101中进行开槽，形成字线沟槽103。如图2所示，接着去除掩膜层102，并在字线沟槽103的侧壁和底壁上生长氧化层104。如图3所示，然后，将字线金属106填充至字线沟槽103中，以作为DRAM中的晶体管的栅极。

但是，上述相关技术中，在图1中对半导体衬底采用干法蚀刻进行开槽时，会对半导体衬底的硅表面产生很大的损失，从而造成漏电流的产生。

本公开实施例提供的方法以用于解决上述相关技术中存在的技术问题。图4示意性示出了根据本公开的一实施例的埋入式字线结构的制作方法的流程图。

如图4所示，本公开实施例提供的方法可以包括以下步骤。

在步骤S410中，提供半导体衬底。

例如，如图5所示，提供半导体衬底1。

本公开实施例中，所述半导体衬底可采用但不限于包含硅(Si)、锗(Ge)、锗硅(SiGe)、碳化硅(SiC)、SiCGe、绝缘体上硅(Silicon-On-Insulator，SOI)等半导体衬底材料中的任意一种。在下面的实施例中，均以半导体衬底采用含Si材料为例进行举例说明。

在步骤S420中，向所述半导体衬底中注入目标离子，以在所述半导体衬底中形成注入区域。

在示例性实施例中，在向所述半导体衬底中注入目标离子之前，所述方法还可以包括：在所述半导体衬底的上表面形成第一掩膜层，所述第一掩膜层包括用于部分暴露所述半导体衬底的上表面的第一开口。

本公开实施例中，可以在半导体衬底的上表面旋涂一层光刻胶，之后借助掩膜版进行曝光显影工艺，将半导体衬底上对应注入区域的光刻胶打开，形成具有第一开口的第一掩膜层。第一掩膜层的材料例如可以是氮化硅，但不限于此，第一掩膜层的材料也可以是氧化物USG(undoped-silicate glass，非掺杂硅玻璃)、BPSG(boro-phospho-silicateglass，硼磷硅玻璃)、BSG(boro-silicate glass，硼硅玻璃)、PSG(phospho-silicateglass，磷硅玻璃)、TEOS(tetraethoxysilane，硅酸乙酯)等中的任意一种或者两种以上的组合。

具体的，第一掩膜层的形成方法可以包括化学气相沉积(Chemical VapourDeposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)、原子层沉积(Atomiclayer deposition，ALD)、高密度等离子CVD(high-density plasma CVD，HDPCVD)、金属有机CVD(Metal-organic Chemical Vapor Deposition，MOCVD)、等离子体增强CVD(PlasmaEnhanced Chemical Vapor Deposition，PECVD)或其他适合的沉积工艺。下文所描述的第二掩膜层、栅介质层等膜层也可以利用类似的沉积方法制作，因而在下文对埋入式字线结构的制作方法的描述中，将不再介绍各膜层的沉积方法。

例如，如图6所示，在半导体衬底1的上表面形成第一掩膜层2，第一掩膜层2可以包括第一开口3，通过该第一开口3可以部分暴露出半导体衬底1的上表面，以用于后续形成该注入区域。

其中，第一开口3的尺寸和所处位置与当前所要制作的埋入式字线结构的具体要求有关，本公开对此不做限定。这里假设第一开口3的大小为L1，L1的具体取值可以根据当前所要制作的埋入式字线结构的具体要求而设定，可选的，L1的取值可以为20nm至80nm，本公开对此不做限定。

例如，如图7所示，向半导体衬底1注入目标离子4，从而在该半导体衬底1内对应第一开口3对应的部分形成注入区域5。这里的注入区域是指注入了目标离子的区域。

本公开实施例中，注入目标离子4时，可以采用连续的或者脉冲式的离子注入过程，本公开对此不做限定。

在示例性实施例中，所述目标离子可以包括含氧离子。

在示例性实施例中，注入所述目标离子的浓度可以在1E16至5E16cm^-2之间。

在示例性实施例中，可以利用50至1000KeV的能量注入所述目标离子。

在示例性实施例中，所述目标离子的注入深度H可以为30nm至300nm。可选的，所述目标离子的注入深度可以为60nm、100nm、160nm、200nm、260nm。但本公开并不限定于此，可以根据实际需要调整注入目标离子的种类、浓度、能量等参数，从而改变目标离子的注入深度。

在步骤S430中，对包括所述注入区域的所述半导体衬底退火，以将所述注入区域转换成绝缘区域。

在示例性实施例中，退火温度可以在850至1300摄氏度之间，退火时间可以在5至60秒之间。但本公开并不限定于此，可以根据具体应用场景进行退火参数的调整。

本公开实施例中，如图8所示，可以在退火之前，先去除半导体衬底1上表面上的第一掩膜层2。之后，对半导体衬底1进行高温退火，使得图7中的注入区域5转变成图8中的绝缘区域6。

在步骤S440中，在所述绝缘区域内形成字线沟槽。

在示例性实施例中，在所述绝缘区域内形成字线沟槽之前，所述方法还可以包括：在所述半导体衬底的上表面形成第二掩膜层(例如图9中的第二掩膜层71或者图13中的第二掩膜层72)，所述第二掩膜层包括用于部分暴露所述绝缘区域的上表面的第二开口(例如图9中的第二开口81或者图13中的第二开口82)，这里假设第二开口81的大小为L2，82的大小为L3，所述第二开口小于所述第一开口(图9中的L2小于L1，或者图13中的L3小于L1)，L2的具体取值可以根据当前所要制作的埋入式字线结构的具体要求而设定，可选的，L2或L3的取值可以为10nm至70nm，本公开对此不做限定。

刻蚀并形成字线沟槽的方法可以采用湿法刻蚀工艺和/或干法刻蚀工艺。对于湿法蚀刻工艺，采用的刻蚀液可以是酸性刻蚀液或碱性刻蚀液。字线沟槽也可以通过多次刻蚀工艺形成。可以理解，无论是干法蚀刻工艺还是湿法蚀刻工艺，均应该具有能够被调节的蚀刻参数，例如所用的刻蚀液(或蚀刻气体)、蚀刻温度、蚀刻液(或蚀刻气体)浓度、蚀刻压力、电源功率、蚀刻液(或蚀刻气体)流速以及其他合适的参数，以便得到本公开实施例所描述的字线沟槽的尺寸及形状。

本公开实施例中，可以采用具有第二开口图案的第二掩膜层为掩膜向下刻蚀，刻蚀方法例如是等离子体干法蚀刻，蚀刻半导体衬底，从而在半导体衬底中形成字线沟槽。

在步骤S450中，填充字线金属于所述字线沟槽中，以形成埋入式字线结构。

本公开实施例中，字线金属的材料可选自金属(例如钨、钽、钛、钼、铝、铪、钌)、金属硅化物(例如硅化钛、硅化钴、硅化镍、硅化钽)、金属氮化物(例如氮化钛、氮化钽)、导电的多晶硅等所组成的一种或者多种。

本公开实施例中，在半导体衬底中形成有字线沟槽，字线形成于字线沟槽中，字线沿平行于半导体衬底的表面延伸，在用作半导体存储器时，半导体衬底中还可具有有源区(未示出)以及用于限定有源区范围的隔离结构。

本公开实施例中，可以通过制作过程中的工艺参数的调整，控制所形成的绝缘区域和字线沟槽的大小和形状，以使得形成的绝缘区域可以用作字线沟槽中填充的字线金属的侧壁和底壁的氧化层和栅介质层。

下面分别通过图9-12和图13-16对上述步骤S440和S450进行举例说明。

本公开实施例提供的埋入式字线结构的制作方法，一方面，在制作埋入式字线结构的过程中，通过采用离子注入法来形成字线沟槽，即向半导体衬底例如硅中注入目标离子，该目标离子可以包含高浓度氧离子，在半导体衬底中形成注入区域，然后对包括注入区域的半导体衬底进行高温退火，对注入区域内的目标离子进行激活，以将注入区域转换成绝缘区域，然后在绝缘区域内形成字线沟槽，从而可以避免对半导体衬底的损伤；另一方面，可以直接将字线金属填充于字线沟槽中，即将绝缘区域作为氧化层，可以通过不开孔方式形成buried word line所需的氧化层，也可以不再形成栅介质层，简化了埋入式字线结构的制造工艺。同时，将该埋入式字线结构应用于制作半导体存储器时，可以避免半导体存储器中的漏电流的产生，从而可以提高半导体存储器的性能。

图5-12示意性示出了根据本公开的一实施例的埋入式字线结构的制作方法的示意图。

图5-8的描述可以参照上述实施例。如图9所示，在半导体衬底1的上表面形成第二掩膜层71，第二掩膜层71具有第二开口81，第二开口81的大小假设为L2，且L2小于上述实施例中的第一开口3的大小L1，以使得通过第二开口81部分暴露出绝缘区域6的上表面。

如图10所示，对绝缘区域6对应第二开口81的部分进行刻蚀，在绝缘区域6中形成字线沟槽91，字线沟槽91的高度小于绝缘区域6的高度H，从而可以避免损伤半导体衬底1，防止漏电流的产生。图10中，刻蚀绝缘区域6后剩余部分可以作为埋入式字线结构的栅氧化层61，这里栅氧化层61的厚度可以为3-8nm，可以根据实际需要进行调整，本公开对此不做限定，只要刻蚀后留下的绝缘区域6的厚度能够满足埋入式字线结构的栅氧化层的要求即可。

如图11所示，可以去除第二掩膜层71。

如图12所示，可以将字线金属111填充至字线沟槽中以用于形成埋入式字线结构。

本公开实施例中，字线沟槽具有相互连接的底壁和侧壁。

可选地，可以在填充字线金属111于字线沟槽中之前，在字线沟槽的侧壁和底壁形成一层金属阻挡层101，金属阻挡层101例如可以采用氮化钛或者导电的多晶硅等材料。

本公开实施方式提供的埋入式字线结构的制作方法，采用离子注入方法形成埋入式字线结构中的绝缘区域，绝缘区域直接作为该埋入式字线结构的栅介质层，其相比于相关技术，一方面，不会损失半导体衬底的硅表面，从而不会导致漏电流的产生，提高了半导体存储器的可靠性；另一方面，少了一层栅介质层的制作过程，即简化了埋入式字线结构的制作工艺，降低了成本。

图13-16示意性示出了根据本公开的一实施例的埋入式字线结构的制作方法的示意图。

本公开实施例中其它制作步骤可以参照上述图5-8的描述。如图13所示，在半导体衬底1的上表面形成第二掩膜层72，第二掩膜层72具有第二开口82，第二开口82的大小假设为L3，且L3小于上述实施例中的第一开口3的大小L1，以使得通过第二开口82部分暴露出绝缘区域6的上表面。

对于制作同一规格的埋入式字线结构而言，图13实施例中的第二开口82的大小L3大于图9实施例中的第二开口81的大小L2，即图13实施例相比图9实施例，可以暴露出更多的绝缘区域6的上表面。

如图14所示，对绝缘区域6对应第二开口82的部分进行刻蚀，在绝缘区域6中形成字线沟槽92，字线沟槽92的高度小于绝缘区域6的高度H，从而可以避免损伤半导体衬底1，防止漏电流的产生。图14中，刻蚀绝缘区域6后剩余部分可以作为埋入式字线结构的栅氧化层62，这里栅氧化层62的厚度可以小于图10实施例中的栅氧化层61的厚度。

对应的，由于L3大于L2，因此，图14实施例中形成的字线沟槽92的宽度大于图10实施例中的字线沟槽91的宽度。

如图15所示，可以去除第二掩膜层72，并在字线沟槽92的侧壁和底壁补充沉积一层栅介质层12，该栅介质层12覆盖在栅氧化层62表面上。栅介质层12可以对栅氧化层62进行修补，使得栅氧化层62的表面更为平滑，同样也不会伤害到半导体衬底1。栅介质层12的材料例如可以是氧化硅，但本公开并不限定于此。

如图16所示，可以将字线金属112填充至字线沟槽92中以用于形成埋入式字线结构。

可选地，可以在填充字线金属112之前，在栅介质层12上再形成一层金属阻挡层102。

本公开实施例中，可以形成柱状且底壁带一点弧度的字线沟槽，从而可以填充至该字线沟槽中的字线金属自动形成柱状且底壁带一点弧度的字线，保证了两者形状的一致性。

本公开实施例中，可以采用激光退火，能够实现快速退火，使目标离子注入的注入区域保持柱状且底壁带一点弧度的形状，从而使得最终形成和栅极形状一致的字线结构。

本公开实施方式提供的埋入式字线结构的制作方法，采用离子注入方法形成埋入式字线结构中的绝缘区域，绝缘区域直接作为该埋入式字线结构的栅介质层，其相比于相关技术，不会损失半导体衬底的硅表面，从而不会导致漏电流的产生，提高了半导体存储器的可靠性。

进一步地，本公开实施例还提供了一种半导体存储器，所述半导体存储器可以包括采用上述任一实施例所述方法制作的埋入式字线结构。

本公开实施例中，所述半导体存储器可以是任意一种半导体存储器，例如，DRAM(Dynamic Random Access Memory，动态随机存储器)，，但本公开并不限定于此，半导体存储器可以是任意一种存储器。

本公开实施例提供的半导体存储器包括上述埋入式字线结构，因而具有与上述埋入式字线结构相同或类似的优点。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (8)

1.一种埋入式字线结构的制作方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底的上表面形成第一掩膜层，所述第一掩膜层包括用于部分暴露所述半导体衬底的上表面的第一开口；

向所述半导体衬底中注入目标离子，以在所述半导体衬底中形成注入区域；

对包括所述注入区域的所述半导体衬底退火，以将所述注入区域转换成绝缘区域；

在所述半导体衬底的上表面形成第二掩膜层，所述第二掩膜层包括用于部分暴露所述绝缘区域的上表面的第二开口，所述第二开口小于所述第一开口；

在所述绝缘区域内形成字线沟槽；

填充字线金属于所述字线沟槽中，以形成埋入式字线结构。

2.根据权利要求1所述的埋入式字线结构的制作方法，其特征在于，在填充字线金属于所述字线沟槽中之前，所述方法还包括：

在所述字线沟槽的底部及侧壁补充沉积栅介质层。

3.根据权利要求1所述的埋入式字线结构的制作方法，其特征在于，所述目标离子包括含氧离子。

4.根据权利要求1所述的埋入式字线结构的制作方法，其特征在于，注入所述目标离子的浓度在1E16至5E16cm^-2之间。

5.根据权利要求1所述的埋入式字线结构的制作方法，其特征在于，利用50至1000KeV的能量注入所述目标离子。

6.根据权利要求1所述的埋入式字线结构的制作方法，其特征在于，所述目标离子的注入深度为30nm至300nm。

7.根据权利要求1所述的埋入式字线结构的制作方法，其特征在于，退火温度在850至1300摄氏度之间，退火时间在5至60秒之间。

8.一种半导体存储器，其特征在于，包括采用上述权利要求1-7任一项所述方法制作的埋入式字线结构。