CN109309068A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN109309068A
CN109309068A CN201710685224.4A CN201710685224A CN109309068A CN 109309068 A CN109309068 A CN 109309068A CN 201710685224 A CN201710685224 A CN 201710685224A CN 109309068 A CN109309068 A CN 109309068A
Authority
CN
China
Prior art keywords
electronic component
fan
electronic
packing
packing colloid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710685224.4A
Other languages
English (en)
Inventor
蔡文山
郑子企
林长甫
余国华
陈汉宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN109309068A publication Critical patent/CN109309068A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种电子封装件及其制法，形成一具多个封装单元的堆叠结构，并于该堆叠结构中形成至少一电性连接各该封装单元的导电柱，以透过该导电柱达到跳接线路及缩短导通线路的路径的目的，并能减少布线所需的线路层的数量与布线长度。

Description

电子封装件及其制法
技术领域
本发明有关一种封装技术，尤指一种堆叠型电子封装件及其制法。
背景技术
由于电子产业的蓬勃发展，大部分的电子产品均不断朝小型化、轻量化和高速化的目标迈进，其中更有不少电子产品需将多个芯片整合在一起，以达到小型化或高速化的目标。
现有多芯片封装构造已有许多型态，为达到较小表面接合面积，一般常见的多芯片模组封装(Multi-Chip Module，简称MCM)，会将多颗芯片并列置放在一载体上，待模压及整平后，再形成重布线路层。另外，亦有将多个芯片堆叠的立体态样。
图1为现有半导体封装件1的剖面示意图。如图1所示，该半导体封装件1包含一线路板10、堆叠设于该线路板10上的半导体芯片11、射频芯片12与控制芯片13，且该半导体芯片11、射频芯片12与控制芯片13以多个焊线14电性连接至该线路板10，并以封装胶体16包覆该半导体芯片11、射频芯片12与控制芯片13。
惟，现有半导体封装件1中，由于该些焊线14的制程限制，使该半导体封装件1的整体高度难以降低，故该半导体封装件1无法符合微小化的需求。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明提供一种电子封装件及其制法，能减少布线所需的线路层的数量与布线长度。
本发明的电子封装件，包括：一具多个封装单元的堆叠结构，其中，各该封装单元包含封装胶体、埋设于该封装胶体中的电子元件、及设于该封装胶体上并电性连接该电子元件的扇出型线路重布结构，且该扇出型线路重布结构包括至少一绝缘部与结合该绝缘部的线路层；以及至少一导电柱，其同时贯穿该多个封装单元的扇出型线路重布结构与封装胶体，使该导电柱至少电性连接两该线路层，且该导电柱的周面直接接触该多个封装单元的扇出型线路重布结构与封装胶体。
本发明还提供一种电子封装件的制法，包括：形成一具多个封装单元的堆叠结构，其中，各该封装单元包含封装胶体、埋设于该封装胶体中的电子元件、及设于该封装胶体上并电性连接该电子元件的扇出型线路重布结构，且该扇出型线路重布结构包括至少一绝缘部与结合该绝缘部的线路层；形成至少一连通该具多个封装单元的堆叠结构的穿孔；以及形成导电材于该穿孔中以作为导电柱，且该导电柱同时贯穿该多个封装单元的扇出型线路重布结构与封装胶体，使该导电柱至少电性连接两该线路层，且该导电柱的周面直接接触该多个封装单元的扇出型线路重布结构与封装胶体。
前述的电子封装件及其制法中，至少两该封装单元的厚度不同。
前述的电子封装件及其制法中，至少两该封装单元的电子元件的尺寸不同。
前述的电子封装件及其制法中，该导电体(或该穿孔)为依序贯穿该些封装单元的扇出型线路重布结构与封装胶体。
前述的电子封装件及其制法中，该导电柱(或穿孔)呈现类锥状。
前述的电子封装件的制法中，该封装单元的制程包括：置放电子元件于承载件上，其中，该电子元件具有相对的作用面与非作用面，并以该作用面接置该承载件；形成封装胶体于该承载件上并包覆该电子元件；移除该承载件以外露出该电子元件的作用面；以及于该封装胶体与该电子元件的作用面上形成电性连接该电子元件的扇出型线路重布结构。
前述的电子封装件的制法中，形成该具多个封装单元的堆叠结构的制程包括：于该扇出型线路重布结构上置放另一电子元件，其中该另一电子元件具有相对的作用面与非作用面，并以该非作用面接置该扇出型线路重布结构；形成另一封装胶体于该扇出型线路重布结构上并包覆该另一电子元件；以及于该另一封装胶体与该另一电子元件的作用面上形成电性连接该另一电子元件的另一扇出型线路重布结构。
由上可知，本发明的电子封装件及其制法，主要通过该穿孔贯穿该些封装单元，使单一该导电柱可选择性电性连接各该封装单元的扇出型线路重布结构的线路层，故本发明的电子封装件不仅能达到跳接线路的目的，且能缩短导通线路的路径，并能有效减少布线所需的线路层的数量与布线长度。
此外，相比于现有技术的打线方式，本发明的电子封装件，其导电柱的延伸长度至多等于该些封装单元的堆叠高度总和，因而无需考量现有焊线的弧高，进而有效降低整体高度。
附图说明
图1为现有半导体封装件的剖面示意图；
图2A至图2G为本发明的电子封装件的制法的剖面示意图；
图3A及图3B为对应图2F的其它实施例的局部剖面示意图；以及
图4A及图4B为对应图2F的不同实施例的局部上视示意图。
符号说明：
1 半导体封装件 10 线路板
11 半导体芯片 12 射频芯片
13 控制芯片 14 焊线
16 封装胶体 2 电子封装件
2a 封装单元 20 承载件
200 离形层 21 电子元件
21a 作用面 21b 非作用面
210 电极垫 22 封装胶体
22a 第一表面 22b 第二表面
23 扇出型线路重布结构 230 绝缘部
231 线路层 24,34,34’ 导电柱
24c,34c 周面 240,340,340’ 穿孔
25 导电元件 9 支撑板
S 切割路径。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2G为本发明的电子封装件2的制法的剖面示意图。
如图2A所示，提供一承载件20，且置放多个电子元件21于该承载件20上。
于本实施例中，该承载件20为如玻璃的半导体材质的圆形板体，其上以涂布方式形成有一黏着层200，以供该些电子元件21设于该黏着层200上。
此外，该电子元件21为主动元件、被动元件或其二者组合，且该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。于本实施例中，该电子元件21例如为半导体芯片，其具有相对的作用面21a与非作用面21b，该作用面21a具有多个电极垫210，且该电子元件21以其作用面21a设着于该黏着层200上。
如图2B所示，形成一封装胶体22于该承载件20的黏着层200上，以包覆该电子元件21。
于本实施例中，该封装胶体22具有相对的第一表面22a与第二表面22b，且该封装胶体22以其第一表面22a结合该承载件20的离形层200。
此外，该封装胶体22如环氧树脂或其它适当材质，其可用压合(lamination)或模压(molding)的方式形成。
又，可依需求进行整平制程，使该电子元件21的非作用面21b外露于该封装胶体22的第二表面22b。例如，该整平制程采用研磨方式移除该封装胶体22的材质，且可依需求移除该电子元件21的非作用面21b的部分材质。
如图2C所示，移除该承载件20及该黏着层200，以外露出该封装胶体22的第一表面22a与该电子元件21的作用面21a。
于本实施例中，该封装胶体22的第一表面22a齐平该电子元件21的作用面21a，该封装胶体22的第二表面22b齐平该电子元件21的非作用面21b。
如图2D所示，通过线路重布层(redistribution layer，简称RDL)的制程，形成一扇出型(fan out)线路重布结构(RDL)23于该封装胶体22的第一表面22a与该电子元件21的作用面21a上，使该扇出型线路重布结构23电性连接该电子元件21的电极垫210，以制成一封装单元2a。
于本实施例中，一般线路重布结构(RDL)的布设为相对芯片定义有扇入(fan in)与扇出的两种型式。具体地，缩小芯片线路规格(线宽/线距)的布线为扇入型，且放大芯片线路规格(线宽/线距)的布线为扇出型。
此外，该扇出型线路重布结构23包含至少一绝缘部230与至少一结合该绝缘部230的线路层231。例如，形成该线路层231的材质为铜，且形成该绝缘部230的材质为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材。
如图2E所示，将前述封装单元2a置于一支撑板9上，并参照前述制程，重复于该扇出型线路重布结构23上设置另一电子元件、形成另一封装胶体及另一扇出型线路重布结构，最终于该支撑板9上形成具多个封装单元2a的堆叠结构，之后，形成多个连通该些封装单元2a的穿孔240。
于本实施例中，该些封装单元2a以相同置放方向相互堆叠。例如，各该封装单元2a的封装胶体22的第二表面22b朝下，而该扇出型线路重布结构23朝上。
此外，至少两该封装单元2a的厚度不同，且至少两该封装单元2a的电子元件21的尺寸不同。然而，该些封装单元2a的厚度可依需求相同或不同，且嵌埋于该些封装单元2a内的电子元件的数量、功能、尺寸及类型亦可依需求相同或不同，而可因应实际需求变化设置。
此外，该些穿孔240自预定位置以蚀刻、机钻或雷射等方式进行钻孔制程，依序贯穿各该封装单元2a的扇出型线路重布结构23与封装胶体22，而不会贯穿该电子元件21。应可理解地，由于最下方封装单元2a的封装胶体22中并无电性功能，故该些穿孔240可选择性延伸(如图2E所示)或不延伸(图未示)至最下方封装单元2a的封装胶体22中。
如图2F所示，形成导电材于该穿孔240中以作为导电柱24，且单一该导电柱24同时贯穿该多个封装单元2a的扇出型线路重布结构23与封装胶体22，使该单一导电柱24至少电性连接两该线路层231，且该导电柱24的周面24c直接接触该多个封装单元的扇出型线路重布结构23与封装胶体22。
于本实施例中，该导电柱24的材质为导电胶、如铜的金属材或焊锡材。
此外，该导电柱24可依需求未接触该线路层231(如图4A所示)或接触该线路层231(如图4B所示)，以供选择欲电性连接的线路层231，由此达到跳接的目的。
如图2G所示，沿如图2F所示的切割路径S进行切单制程，且移除该支撑板9，以获取多个个电子封装件2，且单一电子封装件2将多个电子元件21立体堆叠化整合为三维(3D)堆叠型式。
于本实施例中，可形成多个如焊球的导电元件25于最外侧的封装单元2a的线路层231上，俾供后续接置如电路板、封装结构或其它电子装置(图略)。
此外，于其它实施例中，如图3A及图3B所示的导电柱34,34’，依据钻孔方式或电镀液电镀效率的选择，会使该穿孔340,340’呈现类锥状，以令孔端为上大下小(如图3A所示)或上小下大(如图3B所示)。
因此，本发明的制法通过该穿孔240,340,340’同时贯穿不同的封装单元2a，使单一该导电柱24,34,34’可选择性电性连接该封装单元2a的扇出型线路重布结构23的线路层231，故本发明的电子封装件2不仅能达到跳接线路的目的，且能缩短导通线路的路径，并能有效减少布线所需的线路层的数量与布线长度。
此外，相比于现有技术的打线方式，本发明的电子封装件2，其导电柱24,34,34’的延伸长度至多等于该些封装单元2a的堆叠高度总和，因而无需考量现有焊线的弧高，进而有效降低整体高度。
本发明亦提供一种电子封装件2，其包括：多个相堆叠的封装单元2a、以及至少一贯穿各该封装单元2a的导电柱24,34,34’。
所述的封装单元2a包含一封装胶体22、至少一埋设于该封装胶体22中的电子元件21、及一设于该封装胶体23上并电性连接该电子元件21的扇出型线路重布结构23，且该扇出型线路重布结构23包括至少一绝缘部230与结合该绝缘部230的线路层231。
所述的导电柱24,34,34’为同时贯穿该多个封装单元2a的扇出型线路重布结构23与封装胶体22，使该导电柱24,34,34’至少电性连接两该线路层231，且该导电柱24,34,34’的周面24c,34c直接接触该多个封装单元2a的扇出型线路重布结构23与封装胶体22。
于一实施例中，至少两该封装单元2a的厚度不同。
于一实施例中，至少两该封装单元2a的电子元件21的尺寸不同。
于一实施例中，该导电柱24,34,34’为依序延伸经过该些封装单元2a的扇出型线路重布结构23与封装胶体22。
于一实施例中，该导电柱34,34’呈现类锥状。
综上所述，本发明的电子封装件及其制法，通过该导电柱延伸经过各该封装单元，以电性连接各该封装单元的扇出型线路重布结构，使本发明不仅能达到跳接线路的目的，且能缩短导通线路的路径，并能有效减少布线所需的线路层数量与布线长度，
此外，由于本发明的导电柱的延伸长度至多等于该些封装单元的堆叠高度总和，故本发明的电子封装件能有效降低其整体高度。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (12)

1.一种电子封装件，其特征为，该电子封装件包括：
一具多个封装单元的堆叠结构，其中，各该封装单元包含封装胶体、埋设于该封装胶体中的电子元件、及设于该封装胶体上并电性连接该电子元件的扇出型线路重布结构，且该扇出型线路重布结构包括至少一绝缘部与结合该绝缘部的线路层；以及
至少一导电柱，其同时贯穿该多个封装单元的扇出型线路重布结构与封装胶体，使该导电柱至少电性连接两该线路层，且该导电柱的周面直接接触该多个封装单元的扇出型线路重布结构与封装胶体。
2.如权利要求1所述的电子封装件，其特征为，至少两该封装单元的厚度不同。
3.如权利要求1所述的电子封装件，其特征为，至少两该封装单元的电子元件的尺寸不同。
4.如权利要求1所述的电子封装件，其特征为，该导电柱为依序延伸经过该些封装单元的扇出型线路重布结构与封装胶体。
5.如权利要求1所述的电子封装件，其特征为，该导电柱呈现类锥状。
6.一种电子封装件的制法，其特征为，该制法包括：
形成一具多个封装单元的堆叠结构，其中，各该封装单元包含封装胶体、埋设于该封装胶体中的电子元件、及设于该封装胶体上并电性连接该电子元件的扇出型线路重布结构，且该扇出型线路重布结构包括至少一绝缘部与结合该绝缘部的线路层；
形成至少一连通该具多个封装单元的堆叠结构的穿孔；以及
形成导电材于该穿孔中以作为导电柱，且该导电柱同时贯穿该多个封装单元的扇出型线路重布结构与封装胶体，使该导电柱至少电性连接两该线路层，且该导电柱的周面直接接触该多个封装单元的扇出型线路重布结构与封装胶体。
7.如权利要求6所述的电子封装件的制法，其特征为，至少两该封装单元的厚度不同。
8.如权利要求6所述的电子封装件的制法，其特征为，至少两该封装单元的电子元件的尺寸不同。
9.如权利要求6所述的电子封装件的制法，其特征为，该些穿孔为依序贯穿该些封装单元的扇出型线路重布结构与封装胶体。
10.如权利要求6所述的电子封装件的制法，其特征为，该穿孔呈现类锥状。
11.如权利要求6所述的电子封装件的制法，其特征为，该封装单元的制程包括：
置放电子元件于承载件上，其中，该电子元件具有相对的作用面与非作用面，并以该作用面接置该承载件；
形成封装胶体于该承载件上并包覆该电子元件；
移除该承载件以外露出该电子元件的作用面；以及
于该封装胶体与该电子元件的作用面上形成电性连接该电子元件的扇出型线路重布结构。
12.如权利要求6所述的电子封装件的制法，其特征为，形成该具多个封装单元的堆叠结构的制程包括：
于该扇出型线路重布结构上置放另一电子元件，其中该另一电子元件具有相对的作用面与非作用面，并以该非作用面接置该扇出型线路重布结构；
形成另一封装胶体于该扇出型线路重布结构上并包覆该另一电子元件；以及
于该另一封装胶体与该另一电子元件的作用面上形成电性连接该另一电子元件的另一扇出型线路重布结构。
CN201710685224.4A 2017-07-27 2017-08-11 电子封装件及其制法 Pending CN109309068A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106125280A TWI622143B (zh) 2017-07-27 2017-07-27 電子封裝件及其製法
TW106125280 2017-07-27

Publications (1)

Publication Number Publication Date
CN109309068A true CN109309068A (zh) 2019-02-05

Family

ID=62640054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710685224.4A Pending CN109309068A (zh) 2017-07-27 2017-08-11 电子封装件及其制法

Country Status (2)

Country Link
CN (1) CN109309068A (zh)
TW (1) TWI622143B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111525290A (zh) * 2020-04-30 2020-08-11 番禺得意精密电子工业有限公司 基板及基板的制作方法
CN111816628A (zh) * 2020-09-11 2020-10-23 甬矽电子(宁波)股份有限公司 半导体封装结构和封装方法
CN111933590A (zh) * 2020-09-11 2020-11-13 甬矽电子(宁波)股份有限公司 封装结构和封装结构制作方法
CN112768437A (zh) * 2021-04-08 2021-05-07 甬矽电子(宁波)股份有限公司 多层堆叠封装结构和多层堆叠封装结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192547A (zh) * 2006-11-28 2008-06-04 全懋精密科技股份有限公司 半导体元件埋入承载板的叠接结构及其制法
CN103887291A (zh) * 2014-04-02 2014-06-25 华进半导体封装先导技术研发中心有限公司 三维扇出型PoP封装结构及制造工艺
CN104124212A (zh) * 2013-04-25 2014-10-29 矽品精密工业股份有限公司 半导体封装件及其制法
CN106716613A (zh) * 2014-11-20 2017-05-24 苹果公司 扇出型晶圆级封装件的三维集成

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101465948B1 (ko) * 2007-12-27 2014-12-10 삼성전자주식회사 웨이퍼 레벨 스택 패키지 및 웨이퍼 레벨 스택 패키지 제조방법
US9601471B2 (en) * 2015-04-23 2017-03-21 Apple Inc. Three layer stack structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192547A (zh) * 2006-11-28 2008-06-04 全懋精密科技股份有限公司 半导体元件埋入承载板的叠接结构及其制法
CN104124212A (zh) * 2013-04-25 2014-10-29 矽品精密工业股份有限公司 半导体封装件及其制法
CN103887291A (zh) * 2014-04-02 2014-06-25 华进半导体封装先导技术研发中心有限公司 三维扇出型PoP封装结构及制造工艺
CN106716613A (zh) * 2014-11-20 2017-05-24 苹果公司 扇出型晶圆级封装件的三维集成

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111525290A (zh) * 2020-04-30 2020-08-11 番禺得意精密电子工业有限公司 基板及基板的制作方法
CN111816628A (zh) * 2020-09-11 2020-10-23 甬矽电子(宁波)股份有限公司 半导体封装结构和封装方法
CN111933590A (zh) * 2020-09-11 2020-11-13 甬矽电子(宁波)股份有限公司 封装结构和封装结构制作方法
CN112768437A (zh) * 2021-04-08 2021-05-07 甬矽电子(宁波)股份有限公司 多层堆叠封装结构和多层堆叠封装结构的制备方法
CN112768437B (zh) * 2021-04-08 2021-06-18 甬矽电子(宁波)股份有限公司 多层堆叠封装结构和多层堆叠封装结构的制备方法

Also Published As

Publication number Publication date
TWI622143B (zh) 2018-04-21
TW201911501A (zh) 2019-03-16

Similar Documents

Publication Publication Date Title
US11791256B2 (en) Package substrate and method of fabricating the same
US8878360B2 (en) Stacked fan-out semiconductor chip
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
TWI536519B (zh) 半導體封裝結構以及其製造方法
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
KR101394203B1 (ko) 적층형 반도체 패키지 및 그 제조 방법
US8461691B2 (en) Chip-packaging module for a chip and a method for forming a chip-packaging module
CN111952274B (zh) 电子封装件及其制法
KR102033789B1 (ko) 적층형 패키지 및 그 제조방법
US9947644B2 (en) Semiconductor package
CN107785334B (zh) 电子封装结构及其制法
CN106711118B (zh) 电子封装件及其制法
CN109309068A (zh) 电子封装件及其制法
CN112397474B (zh) 电子封装件及其组合式基板与制法
KR20210090522A (ko) 인터포즈 브리지를 가진 모듈들이 스택된 반도체 패키지
CN108074905A (zh) 电子装置及其制法与基板结构
KR102506697B1 (ko) 관통 몰드 볼 커넥터를 포함하는 반도체 패키지
CN107708300A (zh) 电子堆迭结构及其制法
CN108987355A (zh) 电子封装件及其制法
TWI723414B (zh) 電子封裝件及其製法
TWI685944B (zh) 三維直通矽晶貫孔結構
CN205542764U (zh) 封装结构及其中介板
CN101465341B (zh) 堆叠式芯片封装结构
TWI612627B (zh) 電子封裝件及其製法
KR20130016565A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190205