CN109308951B - 导电性基板、电子装置以及显示装置 - Google Patents

导电性基板、电子装置以及显示装置 Download PDF

Info

Publication number
CN109308951B
CN109308951B CN201810838142.3A CN201810838142A CN109308951B CN 109308951 B CN109308951 B CN 109308951B CN 201810838142 A CN201810838142 A CN 201810838142A CN 109308951 B CN109308951 B CN 109308951B
Authority
CN
China
Prior art keywords
layer
conductive pattern
conductive
conductive substrate
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810838142.3A
Other languages
English (en)
Other versions
CN109308951A (zh
Inventor
大德高志
谷口晋
关映子
佐藤淳
堀川雄平
折笠诚
阿部寿之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN109308951A publication Critical patent/CN109308951A/zh
Application granted granted Critical
Publication of CN109308951B publication Critical patent/CN109308951B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及导电性基板、电子装置以及显示装置。导电性基板的特征在于具备：基材、被设置于基材上的基底层、被设置于基底层上的沟槽形成层、包含金属镀敷的导电图形层。形成具有基底层露出的底面的沟槽。导电图形层填充沟槽。基底层具有：混合区域，从基底层的导电图形层侧的表面形成到其内侧且含有构成导电图形层的金属并且包含进入到基底层的金属颗粒。

Description

导电性基板、电子装置以及显示装置
技术领域
本发明涉及导电性基板、电子装置以及显示装置。
背景技术
在触摸面板或者显示器的表面上会有安装搭载有具有透明性和导电性的导电性基板的透明天线的情况。近来，伴随于触摸面板以及显示器要大型化和多样化而变得对于导电性基板要求高透明性和高导电性并且还要求可挠性。现有的导电性基板例如在透明基材上具有由含有ITO、金属箔、或者导电性纳米线(nanowire)的树脂形成的、形成有微细图形的导电图形层。
但是，ITO或者导电性纳米线都是一种昂贵的材料。另外，作为将微细的导电图形层形成于基材上的方法一般是蚀刻(腐蚀)法，由蚀刻来完成的方法其必要的工序分别为曝光工序、显影工序、蚀刻工序、以及剥离工序等，即工序繁多。根据如此理由，对于以低成本来制作导电性基板来说是有限度的。
作为以低成本来制作导电性基板的方法，在日本专利申请公开2016-164694号公报中所公开的方法是使沟槽(trench)形成于树脂制的透明基材上，由蒸镀法或者溅射法来使铜等导电性材料填充到透明基材整个面上，用蚀刻法除去沟槽内部以外的导电性材料从而形成导电层。另外，在国际公开第2014/153895号中所公开的方法是使沟槽形成于树脂制的透明基材上，并使导电性材料填充于沟槽内部。
发明内容
发明所要解决的技术问题
然而，具有填充沟槽的导电图形层的现有的导电性基板在被重复弯曲的时候会有所谓发生导电层的剥离并且导电性降低的问题。
本发明的目的在于提供一种具有填充沟槽的导电图形层并且由弯曲引起的导电图形层剥离以及导电性降低被抑制的导电性基板、以及使用了该导电性基板的电子装置及显示装置。
解决技术问题的手段
本发明的一方面提供导电性基板，具备：基材、包含被设置于基材上的催化剂的基底层、被设置于基底层上的沟槽(trench)形成层、包含金属镀敷的导电图形层。形成具有基底层露出的底面和包含沟槽形成层表面的侧面的沟槽。导电图形层填充了沟槽。基底层具有：混合区域，从基底层的导电图形层侧的表面形成到其内侧且包含含有构成导电图形层的金属并且进入到基底层的金属颗粒。
混合区域的厚度相对于基底层的厚度之比优选为0.1～0.9。
导电图形层的宽度也可为0.3～5.0μm。导电图形层的厚度相对于导电图形层的宽度之比优选为0.1～10.0。
导电图形层的与沟槽底面相反侧的面的表面粗糙度Ra优选为100nm以下。
优选在导电图形层侧面当中的至少一部分与沟槽侧面之间形成间隙。
导电图形层也可以具有：黑化层，构成包含与沟槽底面相反侧的面的导电图形层表面。黑化层的表面粗糙度Ra优选为15～60nm。
导电性基板也可以进一步具备：保护膜，覆盖沟槽形成层以及导电图形层的与基材相反侧的面的至少一部分。保护膜的折射率优选大于1.0并且小于沟槽形成层的折射率。
导电图形层也可以形成网目状图形。
本发明的另一方面提供电子装置，其具备上述的导电性基板、被安装于导电性基板的电子部件。
本发明的另一方面提供显示装置，其具备上述的导电性基板、被安装于导电性基板的发光元件。
电子装置或显示装置进一步具备被设置于导电性基板的导电图形层上的连接部，电子部件或发光元件可以经由连接部被连接于导电性基板。
电子装置或显示装置进一步具备：紧密附着层，被设置于导电性基板的导电图形层上；绝缘层，被设置于沟槽形成层上以及紧密附着层上并覆盖沟槽形成层的与基底层相反侧的表面并且具有所述紧密附着层的一部分露出的开口部；UBM层，被设置于露出于紧密附着层开口部内的紧密附着层的面上；连接部，被设置于UBM层上；电子部件或发光元件可以通过连接部和UBM层以及紧密附着层被连接于导电性基板。
附图说明
图1是表示一个实施方式所涉及的导电性基板的示意截面图。
图2是图1所表示的导电性基板的部分放大图。
图3是示意性地表示图1所表示的导电性基板的制造方法的截面图。
图4A是表示一个实施方式所涉及的导电性基板的部分放大图，图4B是表示现有导电性基板的一个例子的部分放大图。
图5是表示一个实施方式所涉及的导电性基板的示意截面图。
图6是示意性地表示制造显示装置的方法的一个实施方式的截面图。
图7是示意性地表示制造显示装置的方法的其他实施方式的截面图。
图8是示意性地表示图7所表示的方法的变形例的截面图。
图9是示意性地表示由图6～图8所表示的方法制得的显示装置主要部分的平面图。
图10是表示现有导电性基板制造方法的工程图。
图11是耐弯曲性试验机的概略图。
具体实施方式
以下是适当参照附图并就本发明的实施方式进行说明。但是，本发明并不限定于以下所述的实施方式。
图1是表示一个实施方式所涉及的导电性基板的示意截面图。图1所表示的导电性基板1A具备薄膜状的基材2、被设置于基材2上的基底层3、被设置于底基层3的与基材2相反侧的面上的沟槽形成层4、导电图形层8。形成具有基底层3露出的底面6a和包含沟槽形成层4表面的侧面6b,6c的沟槽6，导电图形层8填充沟槽6。
基材2优选为透明基材，特别是优选为透明树脂薄膜。透明树脂薄膜例如可以是聚对苯二甲酸乙二醇酯(PET)、聚碳酸酯(PC)、聚萘二甲酸乙二醇酯(PEN)、环烯烃聚合物(COP)、或者聚酰亚胺(PI)的薄膜。或者，基材2也可以是玻璃基板或者Si晶片等。
基材2的厚度可以是10μm以上、20μm以上、或者35μm以上，另外，可以是500μm以下、200μm以下、或者100μm以下。
基底层3含有催化剂以及树脂。树脂可以是固化性树脂，作为其例子可以列举氨基树脂、氰酸酯树脂、异氰酸酯树脂、聚酰亚胺树脂、环氧树脂、氧杂环丁烷树脂、聚酯树脂、烯丙基树脂、酚醛树脂、苯并恶嗪树脂(benzoxazine resin)、二甲苯树脂、酮树脂、呋喃树脂、COPNA树脂、硅树脂、双环戊二烯树脂、苯并环丁烯树脂、环硫树脂、烯硫醇树脂(ene-thiolresin)、聚甲亚胺树脂、聚乙烯基苄基醚化合物、苊烯(acenaphthylene)、不饱和双键和环醚以及乙烯基醚等的包含以紫外线发生聚合反应的官能团的紫外线固化树脂等。
包含于基底层3的催化剂优选为无电解电镀催化剂。无电解电镀催化剂可以是选自Pd、Cu、Ni、Co、Au、Ag、Pd、Rh、Pt、In、以及Sn当中的金属，优选为Pd。催化剂也可以是单独1种或者2种以上的组合。通常是催化剂作为催化剂颗粒分散于树脂中。
基底层3中催化剂的含量可以是将基底层全量作为基准来设定为3质量％以上、4质量％以上、或者5质量％以上，并且可以设定为50质量％以下、40质量％以下、或者25质量％以下。
基底层3的厚度可以是10nm以上、20nm以上、或者30nm以上，并可以是500nm以下、300nm以下、或者150nm以下。
沟槽形成层4优选为透明树脂层。另外，沟槽形成层4也可以是包含光固化性或者热固化性树脂的层。作为构成沟槽形成层4的光固化性树脂以及热固化性树脂的例子可以列举丙烯酸树脂、氨基树脂、氰酸酯树脂、异氰酸酯树脂、聚酰亚胺树脂、环氧树脂、氧杂环丁烷树脂、聚酯树脂、烯丙基树脂、酚醛树脂、苯并恶嗪树脂(benzoxazineresin)、二甲苯树脂、酮树脂、呋喃树脂、COPNA树脂、硅树脂、双环戊二烯树脂、苯并环丁烯树脂、环硫树脂、烯硫醇树脂(ene-thiolresin)、聚甲亚胺树脂、聚乙烯基苄基醚化合物、苊烯(acenaphthylene)、不饱和双键和环醚以及乙烯基醚等的包含以紫外线发生聚合反应的官能团的紫外线固化树脂等。
沟槽形成层4的折射率(nd25)从提高导电性基板的透明性的观点出发优选小于基底层3的折射率，例如可以是1.0以上，另外，可以是1.7以下、1.6以下、或者1.5以下。折射率能够由反射分光膜厚仪来进行测定。
沟槽6是由基底层3露出的底面6、包含围绕底面6a的沟槽形成层4的表面的相对的侧面6b,6c形成。沟槽6是以对应于导电图形层8的图形被形成的形式在基底层3上进行延伸。如图1所示，侧面6b,6c既可以以沟槽6的宽度从沟槽形成层4的与基底层3相反侧的表面4a朝向底面6a变窄的形式相对于底面6a进行倾斜，侧面6b,6c也可以相对于底面6a为垂直。侧面6b,6c也可以形成台阶差。
沟槽6的宽度以及深度实质上通常分别与导电图形层8的宽度以及厚度相一致。在本说明书中，所谓沟槽的宽度是指在与沟槽进行延伸的方向相垂直的方向上的最大宽度。沟槽深度相对于沟槽宽度之比也可以与后面所述的导电图形层的纵横比相同。
导电图形层8既可以是由单一的金属镀敷构成的层，也可以由金属种类不同的多个金属镀敷构成。例如，导电图形层8也可以具有被形成于基底层3上的金属镀敷即种子层、在种子层的与基底层3相反侧的面上被形成的金属镀敷即1层以上的上部金属镀层。
作为导电图形层8的金属镀敷例如包含选自铜、镍、钴、钯、银、金、白金以及锡当中的至少1种金属，优选包含铜。导电图形层8在恰当的导电性被维持的范围内也可以进一步包含磷等非金属元素。
在导电图形层8具有种子层以及上部金属镀层的情况下，构成种子层的金属与构成上部金属镀层的金属既可以相同又可以不同，例如，也可以种子层包含镍而上部金属镀层包含铜。上部金属镀层也可以由被形成于种子层上的铜镀层和被形成于铜镀层上的包含金或者钯的最上层构成。
导电图形层8是以对应于沟槽6的图形被形成的形式在基底层3上进行延伸。导电图形层8的厚度既可以实质上与沟槽形成层4的厚度相一致，又可以为导电图形层8的厚度相对于沟槽形成层4的厚度的比处于0.8～1.2的范围内。
导电图形层8的宽度既可以是1μm以上、10μm以上、或者20μm以上，也可以是90μm以下、70μm以下、或者30μm以下。在本说明书中，所谓导电图形层的宽度是指在垂直于导电图形层延伸方向的方向上的最大宽度。
导电图形层8的宽度从提高导电性基板的透明性的观点出发可以是0.3μm以上、0.5μm以上、或者1.0μm以上，也可以是5.0μm以下、4.0μm以下、或者3.0μm以下。
导电图形层8的厚度可以是0.1μm以上、1.0μm以上、或者2.0μm以上，也可以是10.0μm以下、5.0μm以下、或者3.0μm以下。导电图形层8的宽度以及厚度能够通过变更后面所述的模具7的设计并变更沟槽6的宽度以及厚度来进行调整。
导电图形层8的纵横比可以是0.1以上、0.5以上、或者1.0以上，也可以是10.0以下、7.0以下、或者4.0以下。通过将导电图形层8的纵横比控制在上述范围从而就能够进一步提高导电图形8的对基底层3的紧密附着性，并且还能够进一步提高导电性。所谓导电图形层的纵横比是指导电图形层厚度相对于导电图形层宽度之比(厚度/宽度)。
导电图形层8例如也可以包含一边沿着一定的方向进行延伸一边进行排列的多个线状部，并且也可以被形成为网目状。
图2是图1所表示的导电性基板1的截面图中区域R的放大图。如图2所示，基底层3具有从基底层3的导电图形层8侧的表面(或者上侧边界M)形成到其内侧且含有构成导电图形层8的金属并且包含进入到基底层3的多个金属颗粒8R的混合区域20。混合区域20包含金属颗粒8R、基底层3的主要成分即树脂31以及催化剂颗粒32。金属颗粒8R通常包括将催化剂颗粒32作为起点来进行生长的金属镀敷。因此，会有较多的情况为催化剂颗粒32被掺入到金属颗粒8R。优选多个金属颗粒8R当中的至少一部分从导电图形层8连续性地连续到混合区域20。混合区域20被形成的情况例如是通过由扫描电子显微镜来进行观察，从而就能够得到确认。
混合区域20的厚度T从进一步提高导电性基板1的紧密附着性的观点出发优选为1nm以上；进一步优选为5nm以上；更加优选为10nm以上，另外，优选为500nm以下；进一步优选为300nm以下；更加优选为200nm以下；特别优选为100nm以下。
在此，混合区域20的厚度T是作为从导电图形层8侧的上侧边界M到与其相比更靠下的基材2侧的下侧边界N为止的距离来进行定义的。上侧边界M以及下侧面边界N分别是垂直于导电性基板1厚度方向的方向上的截面(以下称之为“水平面”)。上侧边界M为包含构成基底层3的树脂31的水平面当中位于最靠近导电图形层侧的边界。下侧边界N为包含金属颗粒8R的水平面当中位于最靠近基材2侧的边界。上侧边界M以及下侧边界N通过用扫描电子显微镜等来观察沿着导电性基板1A厚度方向的截面(以下称之为“垂直面”)，从而就能够被确定。观察多个垂直面来求得混合区域的厚度T，也可以将那些平均值看作为导电性基板1上的混合区域20的厚度T。通过形成混合区域从而可以有效地抑制导电图形层8从基底层3发生剥离。
混合区域20的厚度T相对于基底层3厚度之比优选为0.1以上；进一步优选为0.2以上；更加优选为0.3以上，另外，优选为0.9以下；进一步优选为0.6以下；更加优选为0.5以下。
导电图形层8的与沟槽6的底面6a相反侧的面8a的表面粗糙度Ra优选为100nm以下，进一步优选为70nm以下，更加优选为30nm以下。如果导电图形层8的面8a的表面粗糙度Ra为100nm以下的话，则能够减小趋肤效应损耗。表面粗糙度Ra的下限值并没有特别的限定，例如为5nm以上。导电图形层8的侧面也可以具有这些数值范围内的表面粗糙度Ra。
在导电图形层8的侧面当中的至少一部分与沟槽6的侧面6b以及/或者6c之间也可以形成间隙。由此，导电性基板1A能够更加有效地抑制在弯曲的时候对导电图形层8的损伤。间隙优选被形成于导电图形层8的侧面与沟槽6的相对的侧面6b以及6c双方之间。间隙的宽度可以是1nm以上、5nm以上、或者10nm以上，另外，可以是150nm以下、125nm以下、或者100nm以下。所谓间隙的宽度是指垂直于电图形层8延伸方向的方向上的导电图形层8与沟槽6的距离的最大值。如后面所述，通过从基底层3或者基底层3上的种子层使金属镀敷生长，从而就能够容易地使间隙形成于导电图形层8与沟槽6的侧面6b,6c之间。
图3是示意性地表示制造图1所表示的导电性基板1A的方法的一个实施方式的截面图。在本实施方式所涉及的方法中，首先，如图3A所示是含有催化剂的基底层3形成于薄膜状的基材2的一个主面2a上。图3A的工序也可以是准备具备基材2和被形成于基材2上的基底层3的层叠体的工序。
接着，如图3B所示将沟槽形成层4形成于基底层3的与基材2相反侧的面3a上。图3B的工序也可以是准备按下述顺序具备基材2、基底层3、沟槽形成层4的层叠体5A的工序。
接着，如图3C以及图3D所示由使用了具有凸部7a的模具的压印法(imprintingmethod)来形成沟槽(槽部)6。在该工序中，通过在以箭头A进行表示的方向上使具有规定形状的凸部7a的模具7移动从而压入到沟槽形成层4(图3C)。凸部7a的前端也可以直到到达基底层3而压入模具7。在此状态下，在沟槽形成层4为包含未固化的光固化性树脂或者热固化性树脂的层的情况下使之固化。在沟槽形成层4为包含光固化性树脂的层的情况下，通过照射紫外线等光从而就能够使沟槽形成层4固化。之后，通过取出模具7从而就形成了具有模具7的凸部7a的形状被翻转的形状的沟槽6(图3D)。形成沟槽6的方法并不限定于压印法，例如也可以由激光法、干式蚀刻法、或者光刻法来形成沟槽6。
如图3D所示，沟槽6是由基底层3露出的底面6a、包含围绕底面6a的沟槽形成层4表面的相对的侧面6b,6c来形成。沟槽6是以对应于导电图形层8的图形被形成的形式在基底层3上进行延伸。也可以为了使基底层3露出于沟槽6的底面6a而在取出模具7之后由干式蚀刻等蚀刻法来除去残存于沟槽6内的基底层3上的沟槽形成层4。
模具7可以由石英、Ni、紫外线固化性液状硅橡胶(PDMS)等来进行形成。模具7的凸部7a的形状是对应于被形成的沟槽6的形状被设计。
接着，如图3E所示，形成填充沟槽6的导电图形层8。导电图形层8可以由从基底层3使金属镀敷生长的无电解电镀法来进行形成。通过将沟槽6被形成的层叠体5A浸渍于含有金属离子的无电解电镀液中，从而就能够将包含于基底层3中的催化剂作为起点来形成作为导电图形层8的金属镀敷。通过形成填充了沟槽6的导电图形层8，从而就能够获得导电性基板1A。
无电解电镀液包含构成导电图形层的金属离子。无电解电镀液也可以进一步含有磷、硼、铁等。
在使层叠体5A浸渍于无电解电镀液的时候的无电解电镀液的温度例如可以是40～90℃。另外，无电解电镀液的浸渍时间由导电图形层8的厚度等而会有所不同，例如为10～30分钟。
具有种子层以及上部金属镀层的导电图形层能够由包含使种子层形成于基底层上的工序和使上部金属镀层形成于种子层上的工序的方法来进行形成。通过将沟槽6被形成的层叠体5A浸渍于种子层形成用的无电解电镀液，从而就能够将包含于基底层3中的催化剂作为起点来将金属镀敷作为种子层进行形成。之后，通过将具有种子层的层叠体浸渍于导电层形成用的无电解电镀液中，从而就能够形成上部金属镀层。也可以在形成上部金属镀层之前使催化剂吸附于种子层，并且将吸附于种子层的催化剂作为起点来形成上部金属镀层。
种子层的厚度可以是10nm以上、30nm以上、或者50nm以上，另外，也可以是500nm以下、300nm以下、或者100nm以下。
本实施方式所涉及的方法在所谓容易形成一定宽度的导电图形层这一点上也表现优异。图4是表示具有形成了网目状图形的导电图形层的导电性基板例子的部分放大图。由本实施方式所涉及的方法来形成的导电性基板的情况，如图4A所例示的那样导电图形层8的宽度即使在2根导电图形层8的交点附近的区域P也不会发生大变化，并且一定的宽度容易被维持。相对于此，由蚀刻来形成导电图形层的现有方法的情况，如图4B所例示的那样导电图形层8’的宽度在2根导电图形层8’的交点附近的区域Q有变大的趋向。导电图形层8的宽度偏差小和导电图形层8的宽度在交点附近的区域不变大都表明在全光线透过率变高这一点上是有利的，导电图形层8的宽度偏差小表明在全光线透过率偏差小这一点上是有利的。
图5是表示导电性基板的其他实施方式的示意截面图。图5所表示的导电性基板1B的导电图形层8具有其表面当中沟槽6的与底面6a相反侧的面8a(以下会有称作为导电图形层的上表面8a的情况)、构成包含侧面8b,8c的部分的黑化层25。说到黑化层25(黑化)则意味着以相对于入射到黑化层25表面的光的正反射率被降低的形式加工表面。
黑化层25既可以是使用黑色金属镀敷用的镀液来进行形成的黑色金属镀敷，也可以是由RAYDENT处理(注册商标)进行形成的黑色金属镀敷。黑化层25通常是作为构成导电图形层8的一部分的导电层被设置。
作为用黑色金属镀敷用的镀液来进行形成的黑色金属镀敷可以列举黑镍镀层、黑铬镀层、锌镀层的黑色铬酸盐、黑铑镀层、黑钌镀层、锡-镍-铜的合金镀层、锡-镍的合金镀层、置换钯镀层。
黑化层25也可以由对导电图形层8的表面实行粗化的方法来进行形成。在此情况下，黑化层25的表面粗糙度Ra优选为15nm以上，进一步优选为20nm以上，更加优选为30nm以上，另外，优选为60nm以下，进一步优选为55nm以下，更加优选为50nm以下。Ra能够由扫描探针显微镜(SPM)来进行测定。粗化可根据由酸处理等来粗化导电图形层8表面的方法或者以导电图形层8的表面变粗的形式形成导电图形层8的方法等被实行。
黑化层25(黑色金属镀敷的膜)的厚度可以是10nm以上、30nm以上、50nm以上，另外，可以是150nm以下、125nm以下、或者100nm以下。
构成沟槽6的与底面6a相反侧的面8a的黑化层25例如是通过在形成导电图形层8之后形成覆盖面8a的黑色金属镀敷来形成的。在间隙被形成于导电图形层8的侧面8b,8c与沟槽6的侧面之间的情况下，多数情况是由对黑色金属镀敷用镀液的浸渍而形成覆盖导电图形层8的沟槽6的与底面6a相反侧的面8a并且覆盖导电图形层8的侧面8b,8c的黑色金属镀敷。
黑化层25也可以作为构成导电图形层8的沟槽6的底面6a侧表面的层被设置。构成导电图形层8的沟槽6的底面6a侧表面的黑化层例如也可以在形成了沟槽6之后将黑色金属镀敷(例如黑镍镀层)种子层被形成于基底层3上。
导电性基板也可以进一步具备覆盖沟槽形成层4以及导电图形层8的与基材2相反侧的面当中的至少一部分的保护膜。保护膜例如也可以包含树脂以及填充料。作为保护膜的树脂的例子可以列举氨基树脂、异氰酸酯树脂、硅树脂、丙烯酸树脂、聚碳酸酯树脂、氟树脂、不饱和双键和环醚以及乙烯基醚等的包含以紫外线发生聚合反应的官能团的紫外线固化树脂等。作为保护膜的填充料的例子可以列举氧化硅、氧化锆、氧化钛、氧化铝、氟化镁氧化锌、氧化锑、磷掺杂氧化锡、锑掺杂氧化锡、锡掺杂氧化铟、Ag纳米胶体等。保护膜例如能够通过将保护膜形成用的树脂组合物涂布于沟槽形成层4以及导电图形层8的与基材2相反侧的面上并且对应于必要对涂膜实行干燥以及/或者固化来进行形成。在间隙被形成于导电图形层8与沟槽6的侧面6b,6c之间的情况下，保护膜也可以填充该间隙。
保护膜的厚度可以是10nm以上、50nm以上、或者100nm以上，另外，可以是5000nm以下、3000nm以下、或者1000nm以下。
保护膜的折射率从导电性基板的透明性的观点出发可以是1.0以上、或者1.3以上、另外，可以是1.6以下、或者1.5以下。保护膜的折射率优选小于沟槽形成层4的折射率。保护膜的折射率例如能够通过增减填充料的含量来进行调整。
[显示装置]
通过将发光元件安装于以上所述的导电性基板，从而就能够制造出具备该导电性基板以及发光元件的显示装置。以上所述的导电性基板因为从基底层的导电图形层的剥离被抑制，所以具备该导电性基板的显示装置能够被制造成薄如布或者纸那样，可以作为能够弯曲并且弄圆的柔性(挠性)显示装置(display)来使用。如此柔性(挠性)显示装置能够实行小型化·轻量化，并且能够提高收纳性·设计性。
图6是示意性地表示制造显示装置的方法的一个实施方式的截面图。在该方法中，首先，如图6A所示准备发光元件40和导电性基板1A。发光元件40具备发光部41、被设置于发光部41的一个主面41a上的正极42、从正极42空开间隔并被设置于主面41a上的负极43。以下会有将正极42以及负极43统称成电极42,43的情况。发光元件40可以是能够发出红色、绿色光或者蓝色光的元件。发光元件40例如可以是发光二极管(LED)。本实施方式的情况是导电性基板1A中的导电图形层8包含沿着一定方向进行延伸的多个线状部81,82。
发光元件40的形状(发光部41的形状)并没有被特别限制，例如可以是大致矩形状(长方形状、正方形状等)。发光元件40的尺寸可以被适当设定，但是在发光元件40为矩形状的情况下发光元件40的宽度从进一步提高显示装置的分辨率的观点出发优选为100μm以下、80μm以下、60μm以下、30μm以下、或者20μm以下。在此情况下的发光元件40的长度优选为50μm以下、40μm以下、30μm以下、20μm以下、或者10μm以下。发光元件40的宽度可以是5μm以上、10μm以上、或者20μm以上。在此情况下的发光元件40的长度可以是5μm以上、或者10μm以上。发光元件40的宽度在后面所述的工序中在将发光元件40安装于导电性基板1A的时候作为对应于导电图形层8宽度的方向被设定。发光元件40的长度作为沿着导电图形层8延伸方向的方向被设定。
接着，如图6B所示将发光元件40安装于导电性基板1A。该工序包含将发光元件40的电极42,43连接于导电性基板1A的导电图形层8的工序。此时，通过分别使发光元件40的正极42以及负极43接触于导电图形层8的相邻的2个线状部81,82，从而发光元件40与导电图形层8相电连接。由此，就能够获得发光元件40被安装于导电性基板1A的显示装置50A。
图7是示意性地表示制造显示装置的方法的其他实施方式的截面图。在该方法中，将发光元件40安装于导电性基板1A的工序在包含将连接部形成于导电性基板1A中的导电图形层8上的处理和经由连接部将发光元件40连接于导电图形层8的处理这一点上与以上所述的实施方式不同。
在该方法中，首先，如图7A和图7B所示将连接部44形成于导电性基板1A中的导电图形层8上。连接部44可以以与导电图形层8的上表面8a上的至少一部分相接触的形式被形成。
连接部44可以通过使用由焊料合金构成的微小球而形成于导电图形层8的上表面8a，也可以通过印刷由焊料合金构成的膏体(浆料)来形成。连接部44也可以由从导电图形层8使金属镀敷生长的无电解电镀法来形成。在连接部44根据无电解电镀法被形成的情况下，连接部44既可以包含作为构成材料的锡、银、铜、铋、铟等，也可以包含由这些金属中任意2个以上金属元素构成的合金。在本实施方式中，连接部44优选用由焊料合金构成的微小球或者膏体(浆料)来形成。
连接部44的尺寸只要是发光元件40中的电极42,43能够接触的大小，则可以被适当设定。例如，如图7B所示连接部44的宽度也可以以与导电图形层8的宽度相同的尺寸进行形成。连接部44被形成为小于导电图形层8的宽度，导电图形层8的上表面8a的一部分也可以露出。
接着，如图7C所示通过使发光元件40的电极42,43接触于连接部44上的与导电图形层8相接触的面的相反侧的面44a，从而经由连接部44使发光元件40连接于导电性基板1A。此时，通过使发光元件40中的正极42以及负极43接触于相邻的2个连接部44，从而电连接发光元件40。由此，就能够获得发光元件40被安装于导电性基板1A的显示装置50B。
图8是示意性地表示包含经由连接部44使发光元件40连接于导电性基板1A的处理的制造显示装置的方法的一个变形例的截面图。根据本变形例，因为对于导电性基板1A能够更适宜并且更容易地安装发光元件40，所以在将更小的发光元件40安装于导电性基板1A的情况下被特别优选使用。
在该方法中，首先，如图8A以及图8B所示将紧密附着层45形成于导电性基板1A的导电图形层8上。紧密附着层45也可以被形成于导电图形层8的上表面8a上的至少一部分。通过形成紧密附着层45，从而在将后面所述的绝缘层形成于沟槽形成层4上、以及导电图形层8上的时候能够抑制绝缘层的剥离。
紧密附着层45优选根据从导电图形层8使金属镀敷生长的无电解电镀法被形成。紧密附着层45从提高与后面所述的UBM层再有被设置于UBM层上的连接部44以及发光元件40的紧密附着性的观点出发，优选包含作为构成材料的选自镍以及镍合金当中的至少1种。紧密附着层45除了选自镍以及镍合金当中的至少1种之外更加优选含有选自锌以及磷当中的至少1种。
对于紧密附着层45来说优选与接触于导电图形层8的面相反侧的面45a(以下也会称作为紧密附着层45的上表面45a)被粗化。通过紧密附着层45的上表面45a被粗化，从而绝缘层由锚定效应而容易变得更加紧密附着。
对紧密附着层45的上表面45a实行粗化的方法是根据由酸处理等来对电镀后的紧密附着层45的上表面45a实行粗化的方法或者在以紧密附着层45的表面变粗糙的形式调整镀液之后形成紧密附着层45的方法等被实行。
紧密附着层45的表面粗糙度Ra从进一步提高与后面所述的绝缘层的紧密附着性的观点出发优选为0.1μm以上，进一步优选为0.3μm以上，更加优选为0.5μm以上。Ra从确保显示装置的强度的观点出发优选为1μm以下，进一步优选为0.8μm以下，更加优选为0.7μm以下。Ra能够由与关于以上所述的黑化层已作了说明的方法相同的测定方法来进行测定。
紧密附着层45的厚度从获得适宜的表面粗糙度Ra的观点出发优选为0.1μm以上，进一步优选为0.5μm以上，更加优选为1.0μm以上。紧密附着层45的厚度可以是2.0μm以下、1.8μm以下、或者1.5μm以下。
接着，如图8C所示，覆盖沟槽形成层4的与基底层3相反侧的表面4a并具有紧密附着层45的上表面45a露出的开口部的绝缘层46被形成。绝缘层46优选以覆盖沟槽形成层4的表面4a和紧密附着层45的一部分(例如紧密附着层45的上表面45a的端部)的形式被形成。
绝缘层46是由具有绝缘性的素材来形成。具有绝缘性的素材可以是无机材料或者树脂。作为无机材料例如可以列举SiO2、SiN等含有硅的化合物。作为树脂可以列举环氧树脂、聚酰亚胺等。
如图8D所示，将UBM层(下部阻挡金属层under barrier metallayer)47形成于露出于绝缘层46开口部内的紧密附着层45的上表面45a上。UBM层47优选根据从紧密附着层45使金属镀敷生长的无电解电镀法被形成。UBM层47可以包含选自镍、钴、铁以及铜当中的至少1种金属。UBM层47也可以进一步包含磷等非金属元素。UBM层47优选含有镍或者优选含有镍以及磷。
如图8E所示，将连接部44形成于UBM层47的与导电性基板1A相反侧的面47a上。连接部44的构成材料以及形成方法可以与以上所述的实施方式中的构成材料以及形成方法相同，但是对于本变形例来说从安装更小的发光元件40的观点出发，连接部44优选根据从UBM层47使金属镀敷生长的无电解电镀法被形成。连接部44优选包含作为构成材料的锡或者其合金。被形成于UBM层47上的连接部44其一部分也可以接触于绝缘层46的表面。
如图8F所示，将发光元件40连接于被形成了的连接部44。由此，就能够获得发光元件40经由连接部44和UBM层47以及紧密附着层45被连接于导电性基板1A的导电图形层8的显示装置50C。即，由包含形成紧密附着层45、绝缘层46、UBM层47以及连接部44的加工和将发光元件40连接于连接部44的加工的工序而将发光元件40安装于导电性基板1A。
图9是示意性地表示由图6～图8所表示的方法制得的显示装置50(50A～50C)主要部分的平面图。在图9所表示的显示装置50中，多个发光元件40(40a、40b以及40c)一边跨过导电性基板1A上的导电图形层8的相邻的2个线状部81,82一边沿着这些线状部的延伸方向L被排列。发光元件40可以由具有红色发光部的发光元件40a、具有绿色发光部的发光元件40b、以及具有蓝色发光部的发光元件40c构成，这些发光元件40a、40b以及40c可以以任意顺序被配置。作为邻接的发光元件40(40a、40b以及40c)彼此的间隔例如导电图形层8的宽度方向上的间隔D1可以是400μm以下，导电图形层8的延伸方向L上的间隔D2可以是200μm以下。
在制造以上所述的显示装置50的方法中，也可以进一步具备设置覆盖发光元件40露出部分的封闭部的工序。封闭部例如可以由硅树脂、环氧树脂、烯烃树脂等树脂来进行形成。
即使相对于其他实施方式所涉及的导电性基板1B也能够根据与第1实施方式相同的方法安装发光元件，并且能够制造显示装置。在此情况下，发光元件40可以通过直接或者经由连接部44被连接于导电性基板1B上的黑化层25上来进行安装。
[电子装置]
在其他的实施方式中，根据上述制造方法制造的导电性基板上，也能够安装发光元件以外的电子部件。作为发光元件以外的电子部件，可以列举例如电容器、电感器、热敏电阻等的无源元件、半导体元件、连接器等。由此，除显示装置以外，也能够制造根据上述方法制造的导电性基板上具备电子部件的电子装置。
[实施例]
以下是由实施例来具体说明本发明，但是本发明并不限定于这些实施例。
[实施例1]
准备含有20质量％的Pd颗粒和异氰酸酯树脂的基底层形成用的含有催化剂的树脂。用刮棒涂布机(bar coater)来将该含有催化剂的树脂涂布于透明基材即PET薄膜(厚度100μm)上。通过将涂膜加热到80℃并使之固化，从而形成基底层(厚度100nm)。之后，使用刮棒涂布机来将紫外线固化性的透明丙烯酸树脂类低聚物涂布于基底层上并形成沟槽形成层(厚度2μm)。
准备具有形成了网目状图形的宽度1μm的凸部的Ni制模具。将该模具推压于沟槽形成层并使模具的凸部的前端到达基底层。在该状态下由紫外线照射来使沟槽形成层固化。由此，就形成了具有基底层露出的底面的沟槽。沟槽的宽度为1μm，深度为2μm，相邻的沟槽的间隔为100μm。
将具有形成了沟槽的沟槽形成层的层叠体浸渍于含有表面活性剂的碱性脱脂液中5分钟。之后，用纯水清洗从脱脂液中取出的层叠体。将清洗后的层叠体浸渍于含有硫酸镍以及次磷酸钠的无电解电镀液中3分钟，从露出于沟槽底面的基底层使作为由Ni和P构成的种子层(厚度100nm)的金属镀敷生长。用纯水清洗从无电解电镀液中取出的层叠体。接着，在将形成了种子层的层叠体浸渍于含有Pd的水溶液中5分钟之后用纯水清洗并使作为催化剂的Pd颗粒吸附于种子层。之后，通过将层叠体浸渍于含有硫酸铜以及福尔马林的无电解电镀液中15分钟，从而使填充沟槽的Cu镀层(上部金属镀层)生长于种子层上。用纯水清洗从无电解电镀液取出的层叠体，在80℃温度条件下使之干燥3分钟，从而形成网目状图形并获得具有由种子层以及Cu镀层构成的导电图形层的导电性基板。在该导电性基板中，导电图形层的宽度W为1μm，厚度为2μm，纵横比(厚度/宽度)为2。相邻的导电图形层彼此的间隔S为200μm。对于所获得的导电性基板使用截面抛光机，切割出导电图形层的截面，通过使用扫描电子显微镜来进行观察从而可以确认在沟槽的侧面与导电图形层的侧面之间形成了间隙。
[实施例2～5]
除了将导电图形层的宽度W(沟槽的宽度)以及导电图形层的厚度(沟槽的深度)变更到表1所记载的值之外，其余均以与实施例1相同的方法来制作导电性基板。
[实施例6～9]
除了将导电图形层的厚度(沟槽的深度)变更到表1所记载的值之外，其余均以与实施例1相同的方法来制作导电性基板。
[比较例1]
按照图10所表示的现有制造方法制作不配备基底层的导电性基板。首先，将紫外线固化性的透明丙烯酸树脂类低聚物涂布于与实施例相同的PET薄膜(基材2)，并形成沟槽形成层4(厚度2μm)。将形成了网目状图形的具有宽度1μm凸部的模具推压于沟槽形成层4，并使凸部的前端到达基材2。在此状态下，通过由紫外线照射来使沟槽形成层4固化，从而获得具有基材2露出的底面的沟槽6被形成了的层叠体5C(图10A)。接着，根据溅射法形成由覆盖沟槽形成层4的表面以及底面6a全体的Cu构成的种子层11(图10B)。之后，通过将层叠体5C浸渍于含有硫酸铜以及甲醛的无电解电镀液中从而从种子层11使Cu镀层生长，形成填充沟槽6并覆盖沟槽形成层4全体的Cu镀层8A(图10C)。之后，由蚀刻来除去Cu镀层8A当中填充沟槽6内部的部分以外的部分(图10D)，从而制作出具有导电图形层8的比较例1所涉及的导电性基板1C。对于所获得的导电性基板使用截面抛光机，切割出导电图形层的截面，通过使用扫描电子显微镜来进行观察从而可以确认导电图形层8与沟槽6的侧面6b,6c紧密附着并且在它们之间形成间隙。
使用扫描探针显微镜在1μm的视野中测定各个导电性基板上的导电图形层的与沟槽底面相反侧的面的表面粗糙度Ra。另外，观察各个导电性基板的截面(垂直面)，并确认到包含构成导电图形层的种子层的金属即镍的颗粒进入到基底层的混合区域被形成。在混合区域中，多个金属颗粒从导电图形层连续性地进行连接。根据垂直面的观察，测定混合区域的厚度。在比较例1的导电性基板上没有形成混合区域。
＜弯曲试验＞
准备长150mm；宽50mm的各个导电性基板的试样。将该试样提供给使用了图11所表示的耐弯曲性试验机的遵照JISC5016的弯曲试验。即，通过一边将导电性基板1的端部12固定于固定部13一边使导电性基板1沿着弯曲部14的圆形的周面(曲率半径d：5mm)，从而以导电性基板1进行弯曲的形式进行配置。之后，沿着箭头B所表示的方向使与端部12相反侧的端部15往返。往返的移动距离为30mm，往返的周期为150次/分钟，重复使端部15往返1分钟。
＜导电性的评价(表面电阻的测定)＞
使用非接触式电阻测定器EC-80P[日本NAPSON CORPORATION制]，分别对于弯曲试验前后的导电性基板测定表面电阻。测定是对于导电性基板的表面φ20mm的区域来实行的。根据测定结果以以下所述的4个阶段的等级来评价导电性。在等级A的情况下，可以说导电性最优异。
等级A：表面电阻小于5Ω/□
等级B：表面电阻为5Ω/□以上小于10Ω/□
等级C：表面电阻为10Ω/□以上小于15Ω/□
等级D：表面电阻为15Ω/□以上
＜紧密附着性的评价＞
用扫描电子显微镜来观察弯曲试验后的导电性基板的截面，确认导电图形层有无从基底层或者基材发生剥离。
＜透明性的评价＞
使用浊度计(Haze meter)NDH5000(日本电色工业株式会社制)并遵照JISK7136来测定导电性基板的全光线透过率。相对于测定结果，根据以下所述的3个阶段的等级评价透明导电性基板的透明性。可以说在等级A的情况下，透明性最优异。
等级A：导电性基板的全光线透过率/基材的全光线透过率×100％＝98％以上
等级B：导电性基板的全光线透过率/基材的全光线透过率×100％＝96％以上并小于98％
等级C：导电性基板的全光线透过率/基材的全光线透过率×100％＝小于96％
[表1]
Figure BDA0001744938050000201
如表1所示，对于实施例1～9的导电性基板来说可以了解到在弯曲试验后，导电图形层的剥离被抑制并维持了良好的导电性。
[实施例10～12]
以与实施例1相同的方法制作出多个导电性基板。在将该导电性基板浸渍于含有Pd的水溶液中5分钟之后用纯水清洗，并使作为催化剂的Pd颗粒吸附于导电图形层的表面。之后，将导电性基板浸渍于黑色Ni电镀用的无电解电镀液中3分钟，作为导电图形层的与沟槽的底面相反侧以及沟槽侧面侧的最表层而形成了黑色Ni镀膜。用纯水清洗从无电解电镀液中取出的各个导电性基板。进一步对黑Ni镀膜实行酸处理，通过调整酸处理的时间从而将黑色镍镀膜的表面粗糙度Ra调整到15nm(实施例10)、58nm(实施例11)或者65nm(实施例12)。以与实施例1～9相同的方法来测定表面粗糙度Ra以及混合区域的厚度。
＜导电性的评价、透过率的测定＞
由与以上所述的方法相同的方法来对于实施例10～12以及实施例1的导电性基板评价透明性以及导电性。如表2所示就可了解到在Ra为15～60nm的时候透明性以及导电性特别优异。
[表2]
Figure BDA0001744938050000211
[实施例13～15]
以与实施例1相同的方法制作多个导电性基板。用刮片(doctor blade)将保护膜形成用的固化性树脂组合物涂布于这些导电性基板的沟槽形成层以及导电图形层的表面。在干燥了涂膜之后由紫外线照射来使之固化，从而形成覆盖沟槽形成层以及导电图形的保护膜(厚度100nm)。这里所使用的保护膜形成用的固化性树脂组合物含有填充料(氧化硅)以及氟树脂。通过变更填充料的含量，从而以成为表3所记载的值的形式调整保护膜的折射率。以与实施例1～9相同的方法来测定混合区域的厚度。
＜透明性的评价＞
根据与以上所述的方法相同的方法对于实施例13～15以及实施例1的导电性基板测定导电性基板的透明性。将测定结果表示于表3中。如表3所示，可以了解到保护膜的折射率大于空气的折射率1.0，另外，在小于沟槽形成层的折射率的情况下透明性特别优异。
[表3]
Figure BDA0001744938050000221
根据本发明就能够提供一种具有填充了沟槽的导电图形层并且由弯曲引起的导电图形层剥离以及导电性降低被抑制的导电性基板、以及使用了该导电性基板的电子装置。
本发明还能够进一步提高在导电性基板上导电图形层剥离被抑制的显示装置。近年来，具备发光二极管(LED)等发光元件的显示装置(例如LED显示器)的开发不断进展。相对于就液晶显示器(LCD)而言是由透过型液晶来控制背光的光的技术，而就LED显示器而言是使用自然发光元件即发光二极管来构成像素。由此，LED显示器具有所谓高辉度、长寿命、大视角的特征。
对于具备发光元件的显示装置来说，如果为了提高其分辨率而减小发光元件自身的话即可。但是，因为如果发光元件小，则有必要形成细微的导电图形层，所以导电图形层容易发生剥离，另外，会有确保导电性变得困难的倾向。根据本发明，即使是发光元件小的情况，导电性基板上的导电图形层也难以发生剥离，并且能够容易地制造出在发光元件与导电性基板的紧密附着性方面也表现出更加优异的显示装置。
符号说明
1A,1B.导电性基板
2.基材
3.基底层
4.沟槽形成层
6.沟槽
6a.沟槽的底面
6b,6c.沟槽的侧面
8.导电图形层
8a.导电图形层的与沟槽底面相反侧的面
8b,8c.导电图形层的侧面
8R.金属颗粒
20.混合区域
25.黑化层
31.树脂
32.催化剂颗粒
T.混合区域的厚度
40.发光元件
44.连接部
45.紧密附着层
46.绝缘层
47.UBM层
50.显示装置

Claims (12)

1.一种导电性基板，其特征在于，
具备：
基材；
包含被设置于所述基材上的催化剂的基底层；
被设置于所述基底层上的沟槽形成层；以及
包含金属镀敷的导电图形层，
形成有具有所述基底层露出的底面和包含所述沟槽形成层的表面的侧面的沟槽，
所述导电图形层填充所述沟槽，
所述基底层具有：混合区域，从所述基底层的所述导电图形层侧的表面形成到其内侧且包含含有构成所述导电图形层的金属并且进入到所述基底层的金属颗粒，
所述导电图形层的与所述沟槽的底面相反侧的面的表面粗糙度Ra为70nm以下，
在所述导电图形层的侧面中的至少一部分与所述沟槽的侧面之间形成有间隙。
2.如权利要求1所述的导电性基板，其特征在于，
所述混合区域的厚度相对于所述基底层的厚度之比为0.1～0.9。
3.如权利要求1或者2所述的导电性基板，其特征在于，
所述导电图形层的宽度为0.3～5.0μm，而且所述导电图形层的厚度相对于所述导电图形层的宽度之比为0.1～10.0。
4.如权利要求1或2所述的导电性基板，其特征在于，
所述导电图形层具有：黑化层，构成包含与所述沟槽的底面相反侧的面的所述导电图形层的表面，
所述黑化层的表面粗糙度Ra为15～60nm。
5.如权利要求1或2所述的导电性基板，其特征在于，
进一步具备：保护膜，覆盖所述沟槽形成层以及所述导电图形层的与所述基材相反侧的面的至少一部分，
所述保护膜的折射率大于1.0并且小于所述沟槽形成层的折射率。
6.如权利要求1或2所述的导电性基板，其特征在于，
所述导电图形层形成网目状的图形。
7.一种电子装置，其特征在于，
具备权利要求1～6中任一项所述的导电性基板、被安装于所述导电性基板的电子部件。
8.如权利要求7所述的电子装置，其特征在于，
进一步具备被设置于所述导电性基板的导电图形层上的连接部，
所述电子部件经由所述连接部而被连接于所述导电性基板。
9.如权利要求7所述的电子装置，其特征在于，
进一步具备：
紧密附着层，被设置于所述导电性基板的导电图形层上；
绝缘层，被设置于所述沟槽形成层上以及所述紧密附着层上，并覆盖所述沟槽形成层的与所述基底层相反侧的表面，并且具有所述紧密附着层的一部分露出的开口部；
UBM层，被设置于露出于所述紧密附着层的开口部内的所述紧密附着层的面上；以及
连接部，被设置于所述UBM层上，
所述电子部件经由所述连接部、所述UBM层以及所述紧密附着层而被连接于所述导电性基板。
10.一种显示装置，其特征在于，
具备权利要求1～6中任一项所述的导电性基板、被安装于所述导电性基板的发光元件。
11.如权利要求10所述的显示装置，其特征在于，
进一步具备被设置于所述导电性基板的导电图形层上的连接部，
所述发光元件经由所述连接部而被连接于所述导电性基板。
12.如权利要求10所述的显示装置，其特征在于，
进一步具备：
紧密附着层，被设置于所述导电性基板的导电图形层上；
绝缘层，被设置于所述沟槽形成层上以及所述紧密附着层上，并覆盖所述沟槽形成层的与所述基底层相反侧的表面，并且具有所述紧密附着层的一部分露出的开口部；
UBM层，被设置于露出于所述紧密附着层的开口部内的所述紧密附着层的面上；以及
连接部，被设置于所述UBM层上，
所述发光元件经由所述连接部、所述UBM层以及所述紧密附着层而被连接于所述导电性基板。
CN201810838142.3A 2017-07-28 2018-07-26 导电性基板、电子装置以及显示装置 Active CN109308951B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-146672 2017-07-28
JP2017146672 2017-07-28

Publications (2)

Publication Number Publication Date
CN109308951A CN109308951A (zh) 2019-02-05
CN109308951B true CN109308951B (zh) 2020-10-13

Family

ID=65003974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810838142.3A Active CN109308951B (zh) 2017-07-28 2018-07-26 导电性基板、电子装置以及显示装置

Country Status (6)

Country Link
US (3) US10867898B2 (zh)
JP (1) JP7172211B2 (zh)
KR (2) KR102278516B1 (zh)
CN (1) CN109308951B (zh)
DE (1) DE102018118133A1 (zh)
TW (1) TWI672983B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7172211B2 (ja) * 2017-07-28 2022-11-16 Tdk株式会社 導電性基板、電子装置及び表示装置
CN109975786B (zh) * 2019-03-25 2021-03-02 国科光芯(海宁)科技股份有限公司 一种光束成像装置以及激光雷达
CN115362600A (zh) * 2020-04-09 2022-11-18 大日本印刷株式会社 配线基板和配线基板的制造方法
KR20220030438A (ko) * 2020-08-31 2022-03-11 삼성디스플레이 주식회사 전자 장치 및 이의 제조 방법
CN114594624A (zh) * 2022-01-27 2022-06-07 业成科技（成都）有限公司 显示模组及制作方法与触控显示模组、显示器、电子设备
CN114613724B (zh) * 2022-03-02 2023-06-02 业成科技（成都）有限公司 导电结构及其制造方法
CN114334810A (zh) * 2022-03-11 2022-04-12 甬矽半导体(宁波)有限公司 三维封装结构的制备方法和三维封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050006759A1 (en) * 2003-07-10 2005-01-13 Min-Lung Huang [wafer structure and bumping process thereof]
CN101189924A (zh) * 2005-06-01 2008-05-28 三井金属矿业株式会社 电路基板形成用铸型及其制造方法、电路基板及其制造方法、多层层压电路基板的制造方法以及导电孔的形成方法
US20100113264A1 (en) * 2007-03-30 2010-05-06 Fujifilm Corporation Conductive substance-adsorbing resin film, method for producing conductive substance-adsorbing resin film, metal layer-coated resin film using the same, and method for producing metal layer-coated resin film
US20140218325A1 (en) * 2011-10-05 2014-08-07 Fujifilm Corporation Conductive sheet, touch panel, and display device
JP2015148966A (ja) * 2014-02-06 2015-08-20 日本写真印刷株式会社 透明導電性支持体、タッチセンサ、及びその製造方法
US20170142841A1 (en) * 2014-06-30 2017-05-18 3M Innovative Properties Company Metallic microstructures with reduced-visibility and methods for producing same

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3197397B2 (ja) 1993-08-11 2001-08-13 富士通株式会社 多層セラミック回路基板の作成方法
JP3675688B2 (ja) 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法
JP2002134879A (ja) 2000-10-27 2002-05-10 Nec Toyama Ltd パターン形成方法、金属パターン部材
JP2008030992A (ja) * 2006-07-28 2008-02-14 Canon Inc 基板の製造方法、配線基板の製造方法、配線基板、電子デバイス、電子源および画像表示装置
US20080136019A1 (en) * 2006-12-11 2008-06-12 Johnson Michael E Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications
JP5138394B2 (ja) 2008-01-21 2013-02-06 日立マクセル株式会社 ポリマー部材
JP2009191143A (ja) * 2008-02-13 2009-08-27 Hitachi Maxell Ltd プラスチック射出成形体を含む複合材料の製造方法およびプラスチック製品
JP5370752B2 (ja) 2008-06-25 2013-12-18 日立化成株式会社 導体層パターン付き基材、その製造法及びそれを用いた電磁波遮蔽部材
JP5296590B2 (ja) * 2009-03-30 2013-09-25 新光電気工業株式会社 半導体パッケージの製造方法
WO2011052207A1 (ja) * 2009-10-30 2011-05-05 パナソニック電工株式会社 回路基板、及び前記回路基板の製造方法
US9244573B2 (en) 2010-03-03 2016-01-26 Miraenanotech Co., Ltd. Capacitive touch panel including embedded sensing electrodes
KR20110100034A (ko) 2010-03-03 2011-09-09 미래나노텍(주) 정전 용량 방식 터치 패널 및 그 제조방법
TWI423750B (zh) 2010-09-24 2014-01-11 Kuang Hong Prec Co Ltd 非導電性載體形成電路結構之製造方法
JP5645581B2 (ja) * 2010-10-05 2014-12-24 富士フイルム株式会社 タッチパネル
CN102063951B (zh) * 2010-11-05 2013-07-03 苏州苏大维格光电科技股份有限公司 一种透明导电膜及其制作方法
US9059262B2 (en) * 2011-02-24 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including conductive structures through a substrate and methods of making the same
CN102222538B (zh) * 2011-03-11 2012-12-05 苏州纳格光电科技有限公司 图形化的柔性透明导电薄膜及其制法
JP5714526B2 (ja) * 2012-03-08 2015-05-07 日本写真印刷株式会社 フレキシブルタッチパネル
JP2014123609A (ja) 2012-12-20 2014-07-03 Hitachi Cable Ltd 発光素子搭載用基板の製造方法、発光素子パッケージの製造方法、及び発光素子搭載用基板
KR101555015B1 (ko) 2012-12-28 2015-09-22 주식회사 잉크테크 전도성 패턴의 형성방법
CN104350551B (zh) * 2013-03-07 2016-11-30 Lg化学株式会社 包括细金属线的透明基板以及其制造方法
WO2014157455A1 (ja) * 2013-03-28 2014-10-02 東芝ホクト電子株式会社 発光装置、その製造方法、および発光装置使用装置
CN103247366B (zh) 2013-03-28 2015-04-08 南昌欧菲光科技有限公司 电容式透明导电膜及其制造方法
JP6574757B2 (ja) * 2013-04-19 2019-09-11 インクテック カンパニー， リミテッドＩｎｋｔｅｃ Ｃｏ．， Ｌｔｄ． ディスプレイ用透明電極フィルムの製造方法およびディスプレイ用透明電極フィルム
US9699898B2 (en) * 2013-12-27 2017-07-04 Lg Chem, Ltd. Conductive film and method for manufacturing same
JP6299226B2 (ja) 2014-01-10 2018-03-28 住友金属鉱山株式会社 金属張積層基板、配線基板、および多層配線基板
JP6519176B2 (ja) * 2014-12-25 2019-05-29 大日本印刷株式会社 Ｌｅｄ素子用基板及びｌｅｄ表示装置
JP2016164694A (ja) 2015-03-06 2016-09-08 パナソニックＩｐマネジメント株式会社 タッチセンサおよびタッチセンサの製造方法
JP6639098B2 (ja) * 2015-03-20 2020-02-05 富士フイルム株式会社 タッチパネル部材、タッチパネル及びタッチパネル表示装置
CN204560015U (zh) * 2015-04-28 2015-08-12 遂宁市英创力电子科技有限公司 新型高稳定厚铜箔印制电路板
KR102401401B1 (ko) * 2016-02-19 2022-05-25 삼성디스플레이 주식회사 터치 부재 및 이의 제조 방법
CN106354314B (zh) * 2016-08-30 2019-08-13 上海天马微电子有限公司 一种触控结构以及制作方法
CN107315507B (zh) * 2017-07-05 2020-06-30 京东方科技集团股份有限公司 一种柔性触控基板及其制备方法、触控显示装置
JP7172211B2 (ja) * 2017-07-28 2022-11-16 Tdk株式会社 導電性基板、電子装置及び表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050006759A1 (en) * 2003-07-10 2005-01-13 Min-Lung Huang [wafer structure and bumping process thereof]
CN101189924A (zh) * 2005-06-01 2008-05-28 三井金属矿业株式会社 电路基板形成用铸型及其制造方法、电路基板及其制造方法、多层层压电路基板的制造方法以及导电孔的形成方法
US20100113264A1 (en) * 2007-03-30 2010-05-06 Fujifilm Corporation Conductive substance-adsorbing resin film, method for producing conductive substance-adsorbing resin film, metal layer-coated resin film using the same, and method for producing metal layer-coated resin film
US20140218325A1 (en) * 2011-10-05 2014-08-07 Fujifilm Corporation Conductive sheet, touch panel, and display device
JP2015148966A (ja) * 2014-02-06 2015-08-20 日本写真印刷株式会社 透明導電性支持体、タッチセンサ、及びその製造方法
US20170142841A1 (en) * 2014-06-30 2017-05-18 3M Innovative Properties Company Metallic microstructures with reduced-visibility and methods for producing same

Also Published As

Publication number Publication date
KR20190013591A (ko) 2019-02-11
US20210265256A1 (en) 2021-08-26
US10867898B2 (en) 2020-12-15
US20190035719A1 (en) 2019-01-31
US11869834B2 (en) 2024-01-09
CN109308951A (zh) 2019-02-05
KR102278516B1 (ko) 2021-07-16
US11031330B2 (en) 2021-06-08
KR20210088507A (ko) 2021-07-14
JP7172211B2 (ja) 2022-11-16
TW201911983A (zh) 2019-03-16
KR102442743B1 (ko) 2022-09-15
DE102018118133A1 (de) 2019-01-31
JP2019029658A (ja) 2019-02-21
TWI672983B (zh) 2019-09-21
US20200211951A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
CN109308951B (zh) 导电性基板、电子装置以及显示装置
CN109309012B (zh) 导电性基板、电子装置以及显示装置的制造方法
TWI576031B (zh) 含精細金屬線之透明基板及製造其之方法
JP5274006B2 (ja) ワイヤグリッド偏光子およびその製造方法
KR102169229B1 (ko) 시트재, 메탈 메시, 배선 기판 및 표시 장치, 및 그것들의 제조 방법
CN113470890B (zh) 一种透明导电薄膜结构及其制作方法
WO2020149113A1 (ja) 透明導電性フィルム
WO2023022175A1 (ja) 導電性フィルム及びその製造方法、並びに表示装置
KR101823367B1 (ko) 그래핀층을 포함하는 투광성 기판의 제조방법 및 이를 통해 제조된 투광성 기판
WO2022138003A1 (ja) 導電性フィルム及び電子装置
WO2024106228A1 (ja) 導電性フィルム及び表示装置
JP2024043944A (ja) 配線体、表示装置、及びアンテナ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant