CN109300430B - 发光装置及其制造方法 - Google Patents

发光装置及其制造方法 Download PDF

Info

Publication number
CN109300430B
CN109300430B CN201811141292.5A CN201811141292A CN109300430B CN 109300430 B CN109300430 B CN 109300430B CN 201811141292 A CN201811141292 A CN 201811141292A CN 109300430 B CN109300430 B CN 109300430B
Authority
CN
China
Prior art keywords
pattern
conductive pattern
electrically connected
conductive
seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811141292.5A
Other languages
English (en)
Other versions
CN109300430A (zh
Inventor
李明贤
林逸承
杨创丞
洪凯尉
林峻锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN109300430A publication Critical patent/CN109300430A/zh
Application granted granted Critical
Publication of CN109300430B publication Critical patent/CN109300430B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种发光装置，包含基底；电路阵列设置于基底上，且电路阵列包含多个电路单元；第一导电图案、第二导电图案、第一导线图案以及第二导线图案设置于电路阵列上；以及发光元件设置于这些电路单元中的一者上。发光元件包含第一电极与第二电极分别电性连接于第一导电图案与第二导电图案。第二电极不重叠于第一导线图案以及第二导线图案。一种发光装置的制造方法亦被提出。

Description

发光装置及其制造方法
技术领域
本发明涉及一种发光装置及其制造方法，且特别涉及一种改善电流电阻电压降的发光装置及其制造方法。
背景技术
发光二极管(light emitting diode,LED)由于具有省电、使用寿命长、启动快速、体积小等多种优点，因此近年来被广泛的应用在平面显示器中。其中，常见的发光二极管包括有机发光二极管(organic light emitting diode,OLED)、微型发光二极管(microLED)、次毫米发光二极管(mini LED)以及量子点发光二极管(quantum dot)。
目前包含发光二极管的发光装置中，一般会设置信号走线或电源线用以连接电路单元以及发光二极管，然而，在精细化走线的情况下，信号走线或电源线会具有较高的电阻。当以上述信号走线或电源线传递驱动电流至各发光二极管时，会产生电流壅挤效应(current crowding)以及电流电阻电压降(IR drop)等问题。此外，上述的电流电阻电压降更与发光二极管的总数量成正比，使各发光二极管的发光亮度随着发光二极管总数量的增加而下降，因此降低发光装置的显示品质。
发明内容
本发明的一实施例的发光装置的制造方法，包含以下步骤：形成电路阵列于基底上，其中电路阵列包含多个电路单元；同时形成第一导电图案与第二导电图案、以及第一导线图案与第二导线图案于电路阵列上；以及设置发光元件于这些电路单元中的一者上，其中发光元件包含第一电极与第二电极分别电性连接于第一导电图案与第二导电图案。
在本发明的一实施例中，在设置发光元件的步骤前，还包含：形成第一晶种图案及第二晶种图案分别位于第一导电图案及第二导电图案上。形成第一晶种图案及第二晶种图案的方法为溅镀法、热蒸镀法、电子枪真空蒸镀法、或原子层化学气相沉积法。第一导电图案及第二导电图案的材料包含氧化铟锡、钼、铝、钛、氧化钛、铜或铜合金、银或银和金。以及，于第一导电图案以及第二导电图案施加电压并以电镀法形成第一接垫及第二接垫分别位于第一晶种图案及第二晶种图案上。在设置发光元件的步骤后，第一接垫及第二接垫分别与第一电极及第二电极电性连接。
在本发明的一实施例中，上述发光装置的制造方法还包含：形成第三晶种图案及第四晶种图案分别位于第一导线图案及第二导线图案上；以及形成第一电源线及第二电源线分别位于第三晶种图案及第四晶种图案上。第一电源线、第二电源线、第一接垫以及第二接垫是同时形成。
本发明的一实施例的发光装置，包含基底、电路阵列设置于基底上，且电路阵列包含多个电路单元、第一导电图案、第二导电图案、第一导线图案以及第二导线图案设置于电路阵列上、以及发光元件设置于这些电路单元中的一者上。发光元件包含第一电极与第二电极分别电性连接于第一导电图案与第二导电图案，且第二电极不重叠于第一导线图案以及第二导线图案。
在本发明的一实施例中，上述发光装置还包含第一晶种图案以及第二晶种图案分别位于第一导电图案及第二导电图案上，且第一导电图案及第二导电图案的材料包含氧化铟锡、钼、铝、钛、氧化钛、铜或铜合金、银或银合金；第一接垫及第二接垫分别位于第一晶种图案及第二晶种图案上，且第一接垫及第二接垫分别与第一电极及第二电极电性连接；第三晶种图案及第四晶种图案分别位于第一导线图案及第二导线图案上；以及第一电源线及第二电源线分别位于第三晶种图案及第四晶种图案上，且第一电源线、第二电源线、第一接垫以及第二接垫是位于同一图案化膜层，且第一电源线、第二电源线、第一接垫以及第二接垫的材料包含铜、银、金、铝、锡或镍。
在本发明一实施例的发光装置及其制造方法中，由于可以通过低电阻材料同时形成第一接垫、第二接垫、第一电源线以及第二电源线，因此可以简化工艺，并降低第一电源线以及第二电源线的电阻，以减少电流壅挤效应，并减少电流电阻电压降。如此，相较于现有发光装置的电源线设计，本发明一实施例的发光装置可以减少耗能并减少压降，以提升发光元件的亮度、均匀度及发光品质。此外，由于供给至发光元件的电源电压与发光元件最适的工作电压大致相同，因此发光元件的寿命可被提升。借此，发光装置整体的亮度可被提升，并能进一步提升发光装置的品质。
本发明的目的之一为降低电源线的电阻。
本发明的目的之一为减少电流壅挤效应。
本发明的目的之一为减少电流电阻电压降。
本发明的目的之一为提升发光元件的发光品质。
本发明的目的之一为提升发光元件的寿命。
本发明的目的之一为简化发光装置的工艺。
本发明的目的之一为提升发光装置的亮度。
本发明的目的之一为减少发光装置的耗能。
本发明的目的之一为提升发光装置的品质。
本发明的目的之一为提升发光装置的亮度均匀性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为本发明一实施例的发光装置的局部放大俯视图。
图2为图1的发光装置沿剖面线A-A’的剖面示意图。
图3为图1的发光装置的等效电路图。
图4为本发明另一实施例的发光装置的剖面示意图。
图5为本发明又一实施例的发光装置的剖面示意图。
图6为本发明另一实施例的发光装置的俯视图。
附图标记说明：
10、10A、10B、10C：发光装置
12：主动区
14：周边区
100：基底
120：闸绝缘层
140：层间绝缘层
160：平坦层
200、200C：电路阵列
220、220C：电路单元
310：第一导电图案
312：第一晶种图案
314：第一接垫
320：第二导电图案
322、322B：第二晶种图案
324、324B：第二接垫
330：第一导线图案
332：第三晶种图案
334、334C：第一电源线
340：第二导线图案
342：第四晶种图案
344、344B、344C：第二电源线
350：连接图案
400：发光元件
410：第一电极
420：第二电极
A-A’：剖面线
D1：第一漏极
D2：第二漏极
DL：数据线
G1：第一栅极
G2：第二栅极
IC：外接电路
O1、O2：接触洞
S1：第一源极
S2：第二源极
SL：扫描线
T1：第一薄膜晶体管
T2：第二薄膜晶体管
V1、V2：接触洞
Vdd：电源电压
Vss：参考电压
具体实施方式
图1为本发明一实施例的发光装置的局部放大俯视图，为方便说明及观察，图1省略绘制部分构件。图2为图1的发光装置沿剖面线A-A’的剖面示意图。图3为图1的发光装置的等效电路图。请先参考图1及图2，在本实施例中，发光装置10包含基底100；电路阵列200设置于基底100上，其中电路阵列200包含多个电路单元220；第一导电图案310、第二导电图案320、第一导线图案330以及第二导线图案340设置于电路阵列200上；以及多个发光元件400分别设置于这些电路单元220上。发光元件400包含第一电极410与第二电极420分别电性连接于第一导电图案330与第二导电图案340。第二电极420不重叠于第一导线图案330以及第二导线图案340。在此须注意的是，图1为发光装置10的局部放大图，仅示意性地示出一个电路单元200，发光元件400设置于这些电路单元220中的一者上，但本发明不以此为限。
在本实施例中，第一晶种图案312以及第二晶种图案322分别位于第一导电图案310及第二导电图案320上。第一导电图案310及第二导电图案320的材料包含氧化铟锡、钼、铝、钛、氧化钛、铜或铜合金、银或银合金、或其他合适的材料，本发明不以此为限。
在本实施例中，第一接垫314及第二接垫324分别位于第一晶种图案312及第二晶种图案322上。第一接垫314及第二接垫324分别与第一电极410及第二电极420电性连接。
在本实施例中，第三晶种图案332及第四晶种图案342分别位于第一导线图案330及第二导线图案340上。第一电源线334及第二电源线344分别位于第三晶种图案332及第四晶种图案342上。
值得注意的是，由于第一晶种图案312以及第二晶种图案322分别位于第一导电图案310及第二导电图案320上，且第三晶种图案332及第四晶种图案342分别位于第一导线图案330及第二导线图案340上。因此可于同一工艺步骤中同时将第一接垫314及第二接垫324分别设置于第一晶种图案312及第二晶种图案322上，且将第一电源线334及第二电源线344分别设置于第三晶种图案332及第四晶种图案342上。如此，第一电源线334、第二电源线344、第一接垫314以及第二接垫324是位于同一图案化膜层，且可使用相同的材料制作，以简化工艺。在本实施例中，第一电源线334、第二电源线344、第一接垫314以及第二接垫324的材料包含铜、银、金、铝、锡、镍，或其他低电阻的材料，但本发明不以此为限。
以下将以铜做为第一电源线334、第二电源线344、第一接垫314以及第二接垫324的材料为例进行说明，但本发明不以此为限。请参考图2，由于第一导电图案310、第二导电图案320、第一导线图案330及第二导线图案340上分别设置由具有低电阻的铜形成的第一接垫314、第二接垫324、第一电源线334及第二电源线344，因此相较于现有结构，本实施例具有较低电阻的电源提供线。此外，由于电源线334、344包覆晶种图案332、342以及导线图案330、340，因此相较于导线图案330、340，电源线334、344具有较大的截面积。相较于直接使用导线图案330、340做为提供电源的导线，本实施例具有较低电阻的电源提供线，还可以减少电流壅挤效应，并减少电流电阻电压降。
请参考图1以及图2，在本实施例中，各电路单元220包含扫描线SL与数据线DL、第一薄膜晶体管T1、第二薄膜晶体管T2以及连接图案350。在本实施例中，扫描线SL以及数据线DL设置于基底100上。扫描线SL与数据线DL可属于不同膜层，且彼此交错设置，但本发明不以此为限。
请参考图1、图2及图3，在本实施例中，第一薄膜晶体管T1与第二薄膜晶体管T2位于基底100上。第一薄膜晶体管T1电性连接扫描线SL以及数据线DL，其包含第一栅极G1、第一通道层CH1、及第一源极S1与第一漏极D1。第一源极S1与第一漏极D1分别与第一通道层CH1电性连接。在本实施例中，第一栅极G1电线连接扫描线SL，且可属于同一膜层。类似地，第一源极S1与数据线DL可属于同一膜层，但本发明不以此为限。在本实施例中，第一源极S1电性连接数据线DL。上述第一薄膜晶体管T1是以底部栅极型薄膜晶体管(bottom gateTFT)为例，但本发明不限于此。根据其它实施例，上述第一薄膜晶体管T1也可为顶部栅极型薄膜晶体管(top gate TFT)或其它适当形式的薄膜晶体管。
在本实施例中，第二薄膜晶体管T2电性连接第一薄膜晶体管T1、第一电源线334以及第一导电图案310。举例而言，第二薄膜晶体管T1包含第二栅极G2、第二通道层CH2及第二源极S2与第二漏极D2。第二源极S2与第二漏极D2分别与第二通道层CH2电性连接。第一薄膜晶体管T1的第一漏极D1电性连接第二薄膜晶体管T2的第二栅极G2。举例而言，第一漏极D1与第二栅极G2属于同一膜层且可以同时制作，但本发明不以此为限。第二源极S2电性连接第一电源线334，且第二漏极D2电性连接第一导电图案310。上述第二薄膜晶体管T2是以顶部栅极型薄膜晶体管(top gate TFT)为例，但本发明不限于此。根据其它实施例，上述第二薄膜晶体管T2也可为底部栅极型薄膜晶体管(bottom gate TFT)或其它适当形式的薄膜晶体管。
如图2及图3所示，在本实施例中，通过第一导电图案310以及第一接垫314，发光元件400电性连接至第一电源线334以接收电源电压Vdd(示出于图3)。在本实施例中，发光元件400的第一电极410重叠第一导电图案310以及第一接垫314，且第二电极420重叠第二导电图案320以及第二接垫324。第二电极420不重叠于第一导线图案330以及第二导线图案340。
在本实施例中，连接图案350电性连接第二导电图案320以及第二导线图案340之间。借此，发光元件400电性连接至第二电源线344的参考电压Vss(示出于图3)。在本实施例中，连接图案350与第二源极S2及第二漏极D2可属于同一膜层且同时形成，但本发明不以此为限。
简言之，由于本发明一实施例的发光装置10可以通过低电阻材料同时形成接垫314、324以及电源线334、344，因此可以简化工艺。此外，电源线334、344的截面积可被提升，因此可以降低电源线334、344的电阻，以减少电流壅挤效应，并减少电流电阻电压降。如此，相较于现有发光装置的电源线设计，本发明一实施例的发光装置10可以减少耗能并减少压降，以提升发光元件400的亮度、亮度均匀性及发光品质。此外，由于供给至发光元件400的电源电压与发光元件400最适的工作电压大致相同，因此发光元件400的寿命可被提升。借此，发光装置10整体的亮度可被提升，并能进一步提升发光装置10的品质。
以下将以上述实施例为例，简单的描述本发明一实施例的发光装置10的制造方法。举例而言，如图1及图2所示，形成电路阵列200于基底100上，其中电路阵列200包含多个电路单元220。在本实施例中，基底100的材质例如为玻璃、石英、有机聚合物或其他可适用材料，然而，本发明不限于此。在其他实施例中，基底100的材质也可以为导电材料、晶圆、陶瓷或其他可适用的材料，本发明不以此为限。
如图1所示，各电路元件220包含扫描线SL与数据线DL、第一薄膜晶体管T1、第二薄膜晶体管T2以及连接图案350。基于导电性的考量，扫描线SL、数据线DL与连接图案350一般是使用金属材料，但本发明不限于此，根据其他实施例，扫描线SL、数据线DL与连接图案350也可以使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其他导电材料的堆叠层。
在本实施例中，第一薄膜晶体管T1与第二薄膜晶体管T2形成于基板100上，且彼此电性连接。举例而言，第一薄膜晶体管T1包含第一栅极G1、第一通道层CH1、及第一源极S1与第一漏极D1。第一源极S1与第一漏极D1分别与第一通道层CH1电性连接。第二薄膜晶体管T2包含第二栅极G2、第二通道层CH2、及第二源极S2与第二漏极D2。第二源极S2与第二漏极D2分别与第二通道层CH2电性连接。第一漏极D1电性连接第二栅极G2。在本实施例中，第一通道层CH1与第二通道层CH2的材料可以相同，但本发明不以此为限。举例而言，第一通道层CH1及第二通道层CH2的材料包含无机半导体材料或有机半导体材料，无机半导体材料可为非晶硅(a-si)、氧化铟镓锌(IGZO)或多晶硅的其中之一，但本发明不以此为限。
在本实施例中，发光装置10还包含闸绝缘层120。闸绝缘层120形成在基底100上且覆盖第二通道层CH2，并夹设于第二通道层CH2与第二栅极G2之间。接着，在闸绝缘层120上形成层间绝缘层140以覆盖第二栅极G2。形成第二源极S2、第二漏极D2以及连接图案350于层间绝缘层140上。然后，形成平坦层160于层间绝缘层140上，以覆盖第二源极S2、第二漏极D2以及连接图案350。在本实施例中，闸绝缘层120、层间绝缘层140以及平坦层160的材料可为无机材料或有机材料或上述组合。无机材料例如是氧化硅、氮化硅、氮氧化硅或上述至少二种材料的堆叠层，但本发明不以此为限。
然后，同时形成第一导电图案310与第二导电图案320、以及第一导线图案330与第二导线图案340于电路阵列200上。具体而言，第一导电图案310与第二导电图案320、以及第一导线图案330与第二导线图案340设置于平坦层160上，且第一导线图案330通过平坦层160的接触洞V1电性连接第二源极S2、第一导电图案310通过平坦层160的接触洞O1电性连接第二漏极D2、第二导电图案320及第二导线图案340分别通过平坦层160的接触洞O2、V2电性连接至连接图案350。在本实施例中，第一导电图案310及该第二导电图案320的材料包含氧化铟锡、钼、铝、钛、氧化钛、铜或铜合金、银或银合金。第一导线图案330与第二导线图案340的材料可与第一导电图案310及该第二导电图案320的材料相同，但本发明不以此为限。
接着，在设置发光元件400的步骤前，先形成第一晶种图案312及第二晶种图案322分别位于第一导电图案310及第二导电图案320上。在本实施例中，形成第一晶种图案312及第二晶种图案322的方法为溅镀法、热蒸镀法、电子枪真空蒸镀法、或原子层化学气相沉积法、或其他合适的方法，本发明不以此为限。第一晶种图案312及第二晶种图案322的材料可包含铜、银、金、铝、锡、镍、或其他合适的材料，本发明不以此为限。
此外，可形成第三晶种图案332及第四晶种图案342分别位于第一导线图案330及第二导线图案340上。在本实施例中，形成第三晶种图案332及第四晶种图案342的方法为溅镀法、热蒸镀法、电子枪真空蒸镀法、或原子层化学气相沉积法、或其他合适的方法，本发明不以此为限。第三晶种图案332及第四晶种图案342的材料可包含铜、银、金、铝、锡、镍、或其他合适的材料，但本发明不以此为限。在本实施例中，晶种图案312、322、332、342可以同时形成或按序形成，本发明不以此为限。
然后，于第一导电图案310以及第二导电图案320施加电压并以电镀法形成第一接垫314及第二接垫324分别位于第一晶种图案312及第二晶种图案322上。类似地，于第一导线图案330以及第二导线图案340施加电压并以电镀法形成第一电源线334及第二电源线344分别位于第三晶种图案332及第四晶种图案342上。在本实施例中，第一电源线334、第二电源线344、第一接垫314以及第二接垫324是同时形成。如此，可以通过相同的电镀工艺同时制作电源线334、344以及接垫314、324，以简化工艺。
上述实施例是通过电镀法以形成电源线334、344以及接垫314、324，但本发明不以此为限。在其他实施例中，也可以通过其他方法以同时形成电源线334、344以及接垫314、324。以下将以一实施例说明。
在本实施例中，于形成第一晶种图案312、第二晶种图案322、第三晶种图案332及第四晶种图案342后，将基底100浸入化学镀液(未示出)。以化学镀铜为例，化学镀液举例包含硫酸铜及甲醛，其中甲醛做为使二价铜离子还原为金属铜的还原剂，但本发明不以此为限。如此，可以化学镀膜法形成第一接垫314及第二接垫324分别位于第一晶种图案312及第二晶种图案322上。类似地，以化学镀膜法形成第一电源线334及第二电源线344分别位于第三晶种图案332及第四晶种图案342上。如此，可以通过相同的化学镀膜工艺同时制作电源线334、344以及接垫314、324，以简化工艺。
在本实施例中，第一接垫314生长于第一晶种图案312上，实际上第一接垫314与第一晶种图案312可视为一体。类似地，第二接垫324与第二晶种图案322、第一电源线334与第三晶种图案332、以及第二电源线344与第四晶种图案342分别可视为一体。借此，第一电源线334与第三晶种图案332构成的电源提供线以及第二电源线344与第四晶种图案342构成的另一条电源提供线的截面积可以提升，因此能降低电源提供线的电阻。另外，第一电源线334、第二电源线344、第一接垫314以及第二接垫324的材料包含铜、银、金、铝、锡、镍、或其他低电阻材料，本发明不以此为限。在上述的设置下，电源线334、344可以低电阻的材料形成，本实施例具有较低电阻的电源线，此外，本实施例具有较低电阻的电源提供线，因此可以减少电流壅挤效应，并减少电流电阻电压降。
最后，请参考图1及图2，设置发光元件400于这些电路单元220中的一者上。在本实施例中，发光元件400包含第一电极410与第二电极420分别电性连接第一导电图案310与第二导电图案320。举例而言，在设置发光元件400的步骤后，第一接垫314及第二接垫324分别与第一电极410及第二电极420电性连接。第二电极420不重叠于第一导线图案310以及第二导线图案320。在本实施例中，设置多个发光元件400分别位于多个电路单元220上的方法举例是将多个发光元件400由载具移转至基底100上且分别电性连接至多个电路单元220，但本发明不以此为限。
简言之，由于本发明一实施例的发光装置10可以通过低电阻材料同时形成接垫314、324以及电源线334、344，因此可以简化工艺。此外，电源线334、344可以低电阻的材料形成，因此具有较低电阻的电源线，以减少电流壅挤效应，并减少电流电阻电压降。另外，第一电源线334与第三晶种图案332、以及第二电源线344与第四晶种图案342分别可视为一体而分别构成电源提供线，借此，电源提供线的截面积可以提升，进一步降低电源提供线的电阻。如此，相较于现有发光装置的电源线设计，本发明一实施例的发光装置10可以减少耗能并减少压降，以提升发光元件400的亮度及发光品质。此外，由于供给至发光元件400的电源电压与发光元件400最适的工作电压大致相同，因此发光元件400的寿命及亮度均匀性可被提升。借此，发光装置10整体的亮度可被提升，并能进一步提升发光装置10的品质。
下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，关于省略了相同技术内容的部分说明可参考前述实施例，下述实施例中不再重复赘述。
图4为本发明另一实施例的发光装置的剖面示意图。请参考图2及图4，本实施例的发光装置10A与图2的发光装置10相似，主要的差异在于：第一电极410直接电性连接第一晶种图案312、第二电极420直接电性连接第二晶种图案322。第三晶种图案332形成于第一导线图案330上，且第四晶种图案342形成于第二导线图案340上。换句话说，在本实施例中，发光装置10在形成晶种图案312、322、332、342后，不会经过电镀或化学镀膜工艺，而直接将第一晶种图案312视为第一接垫而接触第一电极410，且直接将第二晶种图案322视为第二接垫而接触第二电极420。类似地，第三晶种图案332及第四晶种图案342分别视为第一电源线及第二电源线。如此，发光装置10A可获致与上述实施例类似的技术效果。
图5为本发明又一实施例的发光装置的剖面示意图。请参考图2及图5，本实施例的发光装置10B与图2的发光装置10相似，主要的差异在于：第二导电图案320是与第二导线图案340直接连接而省略设置连接图案350。在本实施例中，于形成导电图案310、320以及导线图案330、340后，形成第一晶种图案312于第一导电图案310上以及形成第三晶种图案332于第一导线图案330上。第二晶种图案322B形成并覆盖于第二导电图案320以及第二导线图案340上。接着，通过电镀法或化学镀膜法形成第一接垫314于第一晶种图案312上、形成第一电源线334于第三晶种图案332上、以及形成第二接垫324B于第二晶种图案322B上，以同时覆盖第二导电图案320以及第二导线图案340。也就是说，在本实施例中，第二接垫324B可作为第二电源线344B的部分，而实际上为一体的结构。此外，第二接垫324B做为第二电源线344B的部分，可使第二导电图案320及第二导线图案340于同一膜层上直接连接。如此，可以省去制作相对于第二导电图案320及第二导线图案340而属于不同膜层的连接图案350，进一步简化工艺。另外，第二接垫324B具有较大的截面积且可以使用低电阻的材料形成，因此可以减少电流壅挤效应，并减少电流电阻电压降。如此，发光装置10B可获致与上述实施例类似的技术效果。在其他实施例中，第二导电图案320是不与第二导线图案340直接连接，而是通过同时覆盖第二导电图案320及第二导线图案340的晶种图案322B而彼此电性连接。
图6为本发明另一实施例的发光装置的俯视图，为方便说明及观察，图6仅示意性地示出数个电路单元220C与数条扫描线SL及数据线DL的连接关系。请参考图1及图6，本实施例的发光装置10C与图1的发光装置10相似，主要的差异在于：发光装置10C还包含主动区12及周边区14，其中多个发光元件400以及电路阵列200C的多个电路单元220C是位于主动区12中。各第一电源线334C以及各第二电源线344C不位于主动区12中且位于周边区14中。在本实施例中，各电路单元220C可通过由桥接线(未示出)、第二源极(未示出)以及连接图案(未示出)共同形成自主动区12延伸至周边区14的连接结构以分别电性连接第一电源线334C及第二电源线344C。第一电源线334C以及各第二电源线344C可电性连接外接电路IC，例如：柔性印刷电路板(flexible printed circuit board)、卷带式芯片载体封装(tapecarrier package)或薄膜覆晶封装(chip on film)，但本发明不以此为限。在上述的设置下，由于主动区12中的接垫(未示出)与周边区14中的电源线334C、344C均可以同时通过低电阻的材料且通过电镀工艺或化学镀膜工艺制作，因此可以简化发光装置10C的工艺并降低电源线334C、344C的电阻。如此，发光装置10C可获致与上述实施例类似的技术效果。
综上所述，本发明一实施例的发光装置及其制造方法，由于可以通过低电阻材料同时形成第一接垫、第二接垫、第一电源线以及第二电源线，因此可以简化工艺。此外，可以降低第一电源线以及第二电源线的电阻，以减少电流壅挤效应，并减少电流电阻电压降。另外，第一电源线与第三晶种图案、以及第二电源线与第四晶种图案分别可视为一体，借此，电源提供线的截面积可以提升，进一步降低电源提供线的电阻。如此，相较于现有发光装置的电源线设计，本发明一实施例的发光装置可以减少耗能并减少压降，以提升发光元件的亮度及发光品质。此外，由于供给至发光元件的电源电压与发光元件最适的工作电压大致相同，因此发光元件的寿命、亮度均匀性可被提升。借此，发光装置整体的亮度可被提升，并能进一步提升发光装置的品质。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (9)

1.一种发光装置的制造方法，包含：
形成一电路阵列于一基底上，其中该电路阵列包含多个电路单元；
同时形成一第一导电图案与一第二导电图案、以及一第一导线图案与一第二导线图案于该电路阵列上；以及
设置一发光元件于该些电路单元中的一者上，其中该发光元件包含一第一电极与一第二电极分别电性连接于该第一导电图案与该第二导电图案。
2.如权利要求1所述的发光装置的制造方法，其中在设置该发光元件的步骤前，还包含：
形成一第一晶种图案及一第二晶种图案分别位于该第一导电图案及该第二导电图案上，其中形成该第一晶种图案及该第二晶种图案的方法为溅镀法、热蒸镀法、电子枪真空蒸镀法、或原子层化学气相沉积法，其中该第一导电图案及该第二导电图案的材料是选自氧化铟锡、钼、铝、钛、氧化钛、铜、铜合金、银及银合金所构成的族群；以及
于该第一导电图案以及该第二导电图案施加电压并以电镀法形成一第一接垫及一第二接垫分别位于该第一晶种图案及该第二晶种图案上，其中在设置该发光元件的步骤后，该第一接垫及该第二接垫分别与该第一电极及该第二电极电性连接。
3.如权利要求1所述的发光装置的制造方法，其中在设置该发光元件的步骤前，还包含：
形成一第一晶种图案及一第二晶种图案分别位于该第一导电图案及该第二导电图案上，其中形成该第一晶种图案及该第二晶种图案的方法为溅镀法、热蒸镀法、电子枪真空蒸镀法、或原子层化学气相沉积；以及
以化学镀膜法形成一第一接垫及一第二接垫分别位于该第一晶种图案及该第二晶种图案上，其中在设置该发光元件的步骤后，该第一接垫及该第二接垫分别与该第一电极及该第二电极电性连接。
4.如权利要求2或3所述的发光装置的制造方法，还包含：
形成一第三晶种图案及一第四晶种图案分别位于该第一导线图案及该第二导线图案上；以及
形成一第一电源线及一第二电源线分别位于该第三晶种图案及该第四晶种图案上，其中该第一电源线、该第二电源线、该第一接垫以及该第二接垫是同时形成。
5.如权利要求4所述的发光装置的制造方法，其中该第一电源线、该第二电源线、该第一接垫以及该第二接垫的材料是选自铜、银、金、铝、锡及镍所构成的族群，其中各该电路单元包含：
一扫描线与一数据线；
一第一薄膜晶体管电性连接该扫描线以及该数据线，其中该第一薄膜晶体管包含一第一栅极、一第一通道层、及一第一源极与一第一漏极分别与该第一通道层电性连接；
一第二薄膜晶体管包含一第二栅极、一第二通道层及一第二源极与一第二漏极分别与该第二通道层电性连接，其中该第一漏极电性连接该第二栅极，该第二源极电性连接该第一电源线，该第二漏极电性连接该第一导电图案，该第二电极不重叠于该第一导线图案以及该第二导线图案；以及
一连接图案电性连接于该第二导电图案以及该第二导线图案之间。
6.一种发光装置，包含：
一基底；
一电路阵列设置于该基底上，其中该电路阵列包含多个电路单元；
一第一导电图案、一第二导电图案、一第一导线图案以及一第二导线图案设置于该电路阵列上；
一发光元件设置于该些电路单元中的一者上，该发光元件包含一第一电极与一第二电极分别电性连接于该第一导电图案与该第二导电图案，且该第二电极不重叠于该第一导线图案以及该第二导线图案，其中，该发光装置还包含：
一第一晶种图案以及一第二晶种图案分别位于该第一导电图案及该第二导电图案上，其中该第一导电图案及该第二导电图案的材料是选自氧化铟锡、钼、铝、钛、氧化钛、铜、铜合金、银及银合金所构成的族群；
一第一接垫及一第二接垫分别位于该第一晶种图案及该第二晶种图案上，其中该第一接垫及该第二接垫分别与该第一电极及该第二电极电性连接；
一第三晶种图案及一第四晶种图案分别位于该第一导线图案及该第二导线图案上；以及
一第一电源线及一第二电源线分别位于该第三晶种图案及该第四晶种图案上，其中该第一电源线、该第二电源线、该第一接垫以及该第二接垫是位于同一图案化膜层，其中该第一电源线、该第二电源线、该第一接垫以及该第二接垫的材料是选自铜、银、金、铝、锡及镍所构成的族群。
7.如权利要求6所述的发光装置，其中各该电路单元包含：
一扫描线与一数据线；
一第一薄膜晶体管电性连接该扫描线以及该数据线，其中该第一薄膜晶体管包含一第一栅极、一第一通道层、及一第一源极与一第一漏极分别与该第一通道层电性连接；
一第二薄膜晶体管包含一第二栅极、一第二通道层及一第二源极与一第二漏极分别与该第二通道层电性连接，其中该第一漏极电性连接该第二栅极，该第二源极电性连接该第一电源线，该第二漏极电性连接该第一导电图案，该第二电极不重叠于该第一导线图案以及该第二导线图案；以及
一连接图案电性连接于该第二导电图案以及该第二导线图案之间。
8.如权利要求6所述的发光装置，其中各该电路单元包含：
一扫描线与一数据线；
一第一薄膜晶体管电性连接该扫描线以及该数据线，其中该第一薄膜晶体管包含一第一栅极、一第一通道层、及一第一源极与一第一漏极分别与该第一通道层电性连接；以及
一第二薄膜晶体管包含一第二栅极、一第二通道层及一第二源极与一第二漏极分别与该第二通道层电性连接，其中该第一漏极电性连接该第二栅极，该第二源极电性连接该第一电源线，该第二漏极电性连接该第一导电图案，该第二电极不重叠于该第一导线图案以及该第二导线图案，该第二导电图案是与该第二导线图案直接连接。
9.如权利要求6所述的发光装置，其中该发光元件以及该些电路单元是位于一主动区中，该第一电源线以及该第二电源线不位于该主动区中且位于一周边区中，各该电路单元包含：
一扫描线与一数据线；
一第一薄膜晶体管电性连接该扫描线以及该数据线，其中该第一薄膜晶体管包含一第一栅极、一第一通道层、及一第一源极与一第一漏极分别与该第一通道层电性连接；以及
一第二薄膜晶体管包含一第二栅极、一第二通道层及一第二源极与一第二漏极分别与该第二通道层电性连接，其中该第一漏极电性连接该第二栅极，该第二源极电性连接该第一电源线，该第二漏极电性连接该第一导电图案，该第二电极不重叠于该第一导线图案以及该第二导线图案。
CN201811141292.5A 2018-07-18 2018-09-28 发光装置及其制造方法 Active CN109300430B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107124810A TWI691104B (zh) 2018-07-18 2018-07-18 發光裝置及其製造方法
TW107124810 2018-07-18

Publications (2)

Publication Number Publication Date
CN109300430A CN109300430A (zh) 2019-02-01
CN109300430B true CN109300430B (zh) 2020-10-30

Family

ID=65164883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811141292.5A Active CN109300430B (zh) 2018-07-18 2018-09-28 发光装置及其制造方法

Country Status (3)

Country Link
US (1) US10714668B2 (zh)
CN (1) CN109300430B (zh)
TW (1) TWI691104B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200052044A (ko) * 2018-11-06 2020-05-14 삼성전자주식회사 디스플레이 장치
CN110429089B (zh) * 2019-08-15 2023-02-03 京东方科技集团股份有限公司 驱动背板及其制作方法、显示装置
WO2021081906A1 (zh) * 2019-10-31 2021-05-06 京东方科技集团股份有限公司 承接背板及其制备方法、背板
CN110853531B (zh) * 2019-11-21 2021-11-05 京东方科技集团股份有限公司 显示用驱动背板及其制备方法、显示面板
TWI722857B (zh) * 2020-04-06 2021-03-21 恆顥科技股份有限公司 發光裝置
CN114280841B (zh) * 2020-09-27 2023-06-20 合肥鑫晟光电科技有限公司 一种发光基板及显示装置
TWI818199B (zh) * 2020-10-06 2023-10-11 友達光電股份有限公司 發光裝置及其製造方法
CN114488607B (zh) * 2020-10-26 2023-05-23 合肥鑫晟光电科技有限公司 一种发光基板、显示装置
CN112928195B (zh) * 2021-01-29 2022-12-02 京东方科技集团股份有限公司 发光基板和制备发光基板的方法、显示装置
CN113745262B (zh) * 2021-08-18 2023-10-13 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1512222A (zh) * 2002-12-30 2004-07-14 Lg.������Lcd���޹�˾ 液晶显示器件及其制造方法
KR20050021718A (ko) * 2003-08-25 2005-03-07 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
CN101764148A (zh) * 2010-01-19 2010-06-30 友达光电股份有限公司 电致发光装置
CN102856506A (zh) * 2011-06-28 2013-01-02 三星显示有限公司 有机发光显示装置及其制造方法
CN103107140A (zh) * 2013-01-28 2013-05-15 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法
CN103490012A (zh) * 2013-09-23 2014-01-01 京东方科技集团股份有限公司 电致发光装置及其制备方法
CN104218041A (zh) * 2014-08-15 2014-12-17 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
TWI527282B (zh) * 2010-09-20 2016-03-21 友達光電股份有限公司 電致發光裝置之發光單元及其製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003079442A1 (en) * 2002-03-20 2003-09-25 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display devices, and their manufacture
KR100697272B1 (ko) * 2004-08-06 2007-03-21 삼성전자주식회사 강유전체 메모리 장치 및 그 제조 방법
KR100696479B1 (ko) * 2004-11-18 2007-03-19 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR101291845B1 (ko) * 2006-12-13 2013-07-31 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 이의 제조 방법
JP2010238994A (ja) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 半導体モジュールおよびその製造方法
KR101048987B1 (ko) * 2009-12-10 2011-07-12 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
CN102346609A (zh) * 2010-08-03 2012-02-08 群康科技(深圳)有限公司 具有电容式触控面板的显示系统及其制造方法
CN102741905B (zh) 2010-09-29 2014-11-12 松下电器产业株式会社 El显示面板、el显示装置及el显示面板的制造方法
JP6414839B2 (ja) * 2013-09-27 2018-10-31 日東電工株式会社 光電気混載基板およびその製法
CN103715228B (zh) * 2013-12-26 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR20150080769A (ko) * 2014-01-02 2015-07-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN104867450B (zh) * 2015-06-05 2017-09-19 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
TWM520726U (zh) 2015-12-25 2016-04-21 曹惠蘭 一種可撓的發光二極體顯示器
TW201817014A (zh) * 2016-10-07 2018-05-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1512222A (zh) * 2002-12-30 2004-07-14 Lg.������Lcd���޹�˾ 液晶显示器件及其制造方法
KR20050021718A (ko) * 2003-08-25 2005-03-07 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
CN101764148A (zh) * 2010-01-19 2010-06-30 友达光电股份有限公司 电致发光装置
TWI527282B (zh) * 2010-09-20 2016-03-21 友達光電股份有限公司 電致發光裝置之發光單元及其製造方法
CN102856506A (zh) * 2011-06-28 2013-01-02 三星显示有限公司 有机发光显示装置及其制造方法
CN103107140A (zh) * 2013-01-28 2013-05-15 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法
CN103490012A (zh) * 2013-09-23 2014-01-01 京东方科技集团股份有限公司 电致发光装置及其制备方法
CN104218041A (zh) * 2014-08-15 2014-12-17 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置

Also Published As

Publication number Publication date
TW202006979A (zh) 2020-02-01
US10714668B2 (en) 2020-07-14
TWI691104B (zh) 2020-04-11
US20200028044A1 (en) 2020-01-23
CN109300430A (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
CN109300430B (zh) 发光装置及其制造方法
CN104733499B (zh) 有机发光二极管显示装置及其制造方法
US11398537B2 (en) Organic light-emitting display apparatus
US7696518B2 (en) Flat panel display with anode electrode layer as power supply layer and fabrication method thereof
CN107516471B (zh) 发光面板
US9601674B2 (en) Light-emitting device
US20190326329A1 (en) Electronic device
CN113745265B (zh) Micro LED显示面板及其制备方法
CN114072724B (zh) 显示基板和显示装置
TWI760011B (zh) 顯示裝置及其製造方法
KR20200046213A (ko) 표시 장치 및 그 제조 방법
JP2023166490A (ja) アレイ基板、表示装置及びアレイ基板の製造方法
CN113921559A (zh) 显示装置
CN115732516A (zh) 电子装置
JP2022087756A (ja) 表示装置
CN113410218A (zh) 电子装置
CN113594197B (zh) 微型发光二极管面板及其制造方法
CN112928195B (zh) 发光基板和制备发光基板的方法、显示装置
CN113488576A (zh) 发光二极管结构及其制造方法
US7701135B2 (en) Organic electroluminescent device with two electrically connected conductive layers respectively disposed on different substrates
CN114203786B (zh) 显示面板及其制造方法
CN116097437A (zh) 显示装置
CN114503274A (zh) 显示基板及显示装置
US20230170353A1 (en) Display apparatus, method of manufacturing display apparatus, and electronic apparatus
CN113745262B (zh) 显示面板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant