CN109216432A - 沟槽型功率器件及其制备方法 - Google Patents
沟槽型功率器件及其制备方法 Download PDFInfo
- Publication number
- CN109216432A CN109216432A CN201710533771.0A CN201710533771A CN109216432A CN 109216432 A CN109216432 A CN 109216432A CN 201710533771 A CN201710533771 A CN 201710533771A CN 109216432 A CN109216432 A CN 109216432A
- Authority
- CN
- China
- Prior art keywords
- groove
- conduction type
- gate
- well region
- type well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 60
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 60
- 239000010703 silicon Substances 0.000 claims abstract description 60
- 238000000407 epitaxy Methods 0.000 claims abstract description 35
- 230000001413 cellular effect Effects 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 85
- 238000010586 diagram Methods 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000009413 insulation Methods 0.000 description 7
- 230000003834 intracellular effect Effects 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 239000003550 marker Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012946 outsourcing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Abstract
一种沟槽型功率器件，包括终端区和被终端区包围的元胞区；元胞区内包括多个元胞；元胞包括：第一导电类型重掺杂的硅衬底；第一导电类型轻掺杂的硅外延层；第二导电类型阱区；第一沟槽，贯穿第二导电类型阱区且延伸至硅外延层；第一沟槽内的主控制栅位于屏蔽栅的上部两侧；主控制栅和屏蔽栅、第一沟槽的侧壁之间形成有栅氧化层；第二沟槽，贯穿第二导电类型阱区；第二沟槽与第一沟槽相交连通；第二沟槽的宽度小于第一沟槽的宽度；第二沟槽内的辅助控制栅和第二沟槽的侧壁之间形成有栅氧化层；辅助控制栅与主控制栅相连；以及源区。上述沟槽型功率器件可以有效降低导通电阻。还提供一种沟槽型功率器件的制备方法。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种沟槽型功率器件及其制备方法。
背景技术
沟槽型功率器件如VDMOS管引入了场耗尽技术，分离栅器件结构是基于现行工艺较为容易实现的一种形式。但是采用分离栅技术，由于采用了双栅设计，沟槽(trench)底部需要承受的电压提高，导致器件的底部多晶硅外包氧化层厚度急剧增加，最终导致沟槽区所占元胞面积比重快速提升，有效导通面积降低，导通电阻增大。
发明内容
基于此，有必要提供一种能够降低导通电阻的沟槽型功率器件及其制备方法。
一种沟槽型功率器件，包括终端区和被所述终端区包围的元胞区；所述元胞区内包括多个元胞；所述元胞包括：
第一导电类型重掺杂的硅衬底；
第一导电类型轻掺杂的硅外延层，所述硅外延层形成于所述硅衬底表面；
第二导电类型阱区，形成于所述硅外延层的表面；
第一沟槽，贯穿所述第二导电类型阱区且延伸至所述硅外延层；所述第一沟槽内形成有屏蔽栅和主控制栅；所述主控制栅位于所述屏蔽栅两侧且位于所述屏蔽栅的上部；所述屏蔽栅和所述第一沟槽的侧壁及底部之间形成有氧化层；所述主控制栅和所述屏蔽栅、所述第一沟槽的侧壁之间形成有栅氧化层；
所述元胞还包括：
第二沟槽，贯穿所述第二导电类型阱区；所述第二沟槽与所述第一沟槽相交连通；所述第二沟槽的宽度小于所述第一沟槽的宽度；所述第二沟槽内形成有辅助控制栅；所述辅助控制栅与所述主控制栅相连；所述辅助控制栅和第二沟槽的侧壁之间形成有栅氧化层；以及
第一导电类型重掺杂的源区，形成于所述第二导电类型阱区的表面区域上且被所述第一沟槽和所述第二沟槽包围。
上述沟槽型功率器件，元胞内形成有第一沟槽和第二沟槽。其中第一沟槽内形成有传统的包围结构的屏蔽栅结构，也即主控制栅位于屏蔽栅两侧且位于屏蔽栅的上部。第二沟槽内则仅仅设置辅助控制栅，从而可以在元胞区增加导电通道，进而有效降低导通电阻。
在其中一个实施例中，所述主控制栅贯穿所述第二导电类型阱区；所述辅助控制栅贯穿所述第二导电类型阱区。
在其中一个实施例中，所述屏蔽栅的深度大于等于2微米；所述主控制栅的深度和所述辅助控制栅的深度均大于等于1微米。
在其中一个实施例中，所述屏蔽栅的上表面介于所述源区的上表面和所述第二导电类型阱区的上表面之间。
在其中一个实施例中，所述第二沟槽与所述第一沟槽相交连通呈“井”字格或“品”字格。
一种沟槽型功率器件的制备方法，包括：
提供第一导电类型重掺杂的硅衬底；
在所述硅衬底表面形成第一导电类型轻掺杂的硅外延层；
在所述硅外延层表面形成第二导电类型阱区；
刻蚀形成第一沟槽和第二沟槽；所述第一沟槽的宽度大于所述第二沟道的宽度；所述第二沟槽与所述第一沟槽相交连通；所述第一沟槽贯穿所述第二导电类型阱区且延伸至所述硅外延层；所述第二沟槽贯穿所述第二导电类型阱区；
进行沟槽氧化制备得到氧化层；所述氧化层覆盖所述第一沟槽的侧壁且将所述第二沟槽填充满；
对所述第一沟槽进行多晶硅填充；
对多晶硅进行回刻制备得到屏蔽栅；
对所述氧化层进行腐蚀以将所述第二沟槽内的氧化层去除且将屏蔽栅上部两侧的氧化层去除；
在器件表面制备栅氧化层；
进行栅多晶硅填充并回刻，在第一沟槽内得到主控制栅并在第二沟槽内得到辅助控制栅；所述辅助控制栅与所述主控制栅相连；以及
在所述第二导电类型阱区的表面形成第一导电类型重掺杂的源区。
在其中一个实施例中，在所述对所述氧化层进行腐蚀以将所述第二沟槽内的氧化层去除且将屏蔽栅上部两侧的氧化层去除的步骤中，形成的空腔贯穿所述第二导电类型阱区。
在其中一个实施例中，所述屏蔽栅的深度大于等于2微米；所述主控制栅的深度和所述辅助控制栅的深度均大于等于1微米。
在其中一个实施例中，所述屏蔽栅的上表面介于所述源区的上表面和所述第二导电类型阱区的上表面之间。
在其中一个实施例中，所述第二沟槽与所述第一沟槽相交连通呈“井”字格或“品”字格。
附图说明
图1为一实施例中的沟槽型功率器件的元胞区版图示意图；
图2为图1中的第一沟槽的截面示意图；
图3为图1中的第二沟槽的截面示意图；
图4为一实施例中的沟槽型功率器件的制备方法的流程图；
图5a为完成步骤S406的器件结构示意图；
图5b为完成步骤S408的器件结构示意图；
图5c为完成步骤S410的器件结构示意图；
图5d为完成步骤S412的器件结构示意图；
图5e为完成步骤S414的器件结构示意图；
图5f为完成步骤S416的器件结构示意图；
图5g为完成步骤S418的器件结构示意图；
图5h为步骤S420中完成栅多晶硅填充后的器件结构示意图；
图5i为完成步骤S420的器件结构示意图；
图6为另一实施例中的沟槽型功率器件的制备方法的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本说明书和附图中，分配给层或区域的参考标记N和P表示这些层或区域分别包括大量电子或空穴。进一步地，分配给N或P的参考标记+和－表示掺杂剂的浓度高于或低于没有这样分配到标记的层中的浓度。在下文的优选实施例的描述和附图中，类似的组件分配有类似的参考标记且该处省略其冗余说明。
一实施例中的沟槽型功率器件，包括终端区和被终端区包围的元胞区(也可成为有源区)。元胞区内包含有多个元胞。元胞区内的元胞可以根据预设规则进行排布。在本实施例中，元胞区内的元胞版图如图1所示。元胞内的元胞成矩阵排布。参见图1，其中，112表示源区、108表示第一沟槽，110则表示第二沟槽。图2为第一沟槽108的截面示意图，图3为第二沟槽110的截面示意图。下面结合图1～图3对本实施例中的沟槽型功率器件做详细说明。
元胞包括第一导电类型重掺杂的硅衬底102、第一导电类型轻掺杂的硅外延层104、第二导电类型阱区106、第一沟槽108、第二沟槽110以及源区112。在本实施例中，以硅衬底102的一面为正面，而相对面则为背面。正面和背面仅仅为方便后续表述，并不构成对技术方案本身的限定。硅外延层104形成于硅衬底102的正面。第二导电类型阱区106形成于硅外延层104的表面。也即，硅衬底102的正面依次层叠设置有硅外延层104和第二导电类型阱区106。在本实施例中，沟槽型功率器件为N型器件，故第一导电类型为N型，第二导电类型为P型。也即硅衬底102为N+层，硅外延层104为N-层。第二导电类型阱区106为P型阱区。在一实施例中，第二导电类型阱区106可以为P-型阱区。在其他的实施例中，沟槽型功率器件可以为P型器件，故第一导电类型为P型，第二导电类型为N型。
第一沟槽108贯穿第二导电类型阱区106且延伸至硅外延层104中。第一沟槽108的深度可以通过对其宽度的调整来进行调整。在本实施例中，第一沟槽108延伸至硅外延层104中靠近硅衬底102的区域，但是并不与硅衬底102接触。第一沟槽108内形成有屏蔽栅202和主控制栅204。其中，屏蔽栅202位于第一沟槽108的中间位置区域且同样贯穿第二导电类型阱区106并延伸至硅外延层104中，以确保屏蔽栅202能够正常工作。主控制栅204位于屏蔽栅202的两侧且位于屏蔽栅202的上部。在一实施例中，主控制栅204贯穿第二导电类型阱区106，以使得主控制栅204可以对沟道进行控制。进一步地，主控制栅204的深度可以比第二导电类型阱区106的深度(也即第二导电类型阱区106的有效掺杂深度)略深，从而确保主控制栅204可以完全控制沟道。在一实施例中，屏蔽栅202的深度至少为2微米，主控制栅204的深度大于等于1微米。通常将主控制栅204的深度设置为比1微米略深。屏蔽栅202的上表面介于源区112的上表面和第二导电类型阱区106的上表面之间。屏蔽栅202、主控制栅204和第一沟槽108的侧壁之间形成有氧化层206。主控制栅204和第一沟槽108的侧壁、屏蔽栅202之间形成有栅氧化层208。因此，栅氧化层208和主控制栅204构成主控制栅结构，氧化层206和屏蔽栅202则构成屏蔽栅结构(也可以称为分离栅结构)。由于主控制栅结构形成于屏蔽栅结构的两侧，也即第一沟槽108内的控制栅结构为包围结构。
第二沟槽110贯穿第二导电类型阱区106。在一实施例中，第二沟槽110略微延伸至硅外延层104内。在本实施例中，第二沟槽110的宽度小于第一沟槽108的宽度。第二沟槽110的宽度以其能够确保沟槽氧化层可以合拢的最大沟槽为上限，且第二沟槽110的宽度不低于控制栅要求深度的最小沟槽宽度。第二沟槽110的深度与主控制栅204的深度一致。第二沟槽110的深度与第二沟槽110的宽度相关，要使得第二沟槽110的深度与主控制栅204的深度相当，则需要严格控制第二沟槽110的宽度。通过对第二沟槽110的深度进行严格控制，可以避免第二沟槽110底部还有多余氧化层，从而有利于提高器件的耐压值。
第二沟槽110与第一沟槽108相交连通。在本实施例中，第二沟槽110垂直于第一沟槽108，第二沟槽110和第一沟槽108连通呈“井”字格(如图1所示)，从而使得元胞构成方格状元胞，有利于提高导通效率。在其他的实施例中，第二沟槽110与第一沟槽108相交连通呈“品”字格。可以理解，第二沟槽110和第一沟槽108相交连通后可以构成多种形式，并不限于上述实现方式。第二沟槽110内形成有辅助控制栅210。辅助控制栅210与第二沟槽110的侧壁之间通过栅氧化层208进行隔离。辅助控制栅210与主控制栅204相连。辅助控制栅210与栅氧化层208构成辅助控制栅结构。在一实施例中，辅助控制栅210在贯穿第二导电类型阱区106的同时还略微延伸至硅外延层104内，从而确保辅助控制栅210的深度略微大于第二导电类型阱区106的深度，进而确保辅助控制栅210可以完全控制沟道。辅助控制栅210的深度和主控制栅204的深度相同，均为1微米左右。对第二沟槽110的深度的控制可以通过严格控制第二沟槽110的宽度来实现，也即可以通过控制第一沟槽108和第二沟槽110的宽度比例来使得第一沟槽108和第二沟槽110的深度均满足设计需求。进一步地，第二沟槽110内各处的栅氧化层208的厚度一致或者几乎一致。
第二沟槽110内的辅助控制栅210与第一沟槽108内的主控制栅204相连接，从而使得所有的控制栅可以连接在一起通过一个电极引出即可。传统的包围结构的分离栅结构也即第一沟槽108内的分离栅结构，由于主控制栅204被中间的屏蔽栅202隔离，所以一般只能设置成条状元胞，以方便电极引出；如果非要将其设置成方格状元胞，则每个元胞内的主控制栅204会形成一个个独立的环形结构，从而不方便电极导入。除非是将每个主控制栅204都通过电极引出，而这并不具备可操作性。因此，本实施例中，通过增加第二沟槽110，第二沟槽110中仅仅设置辅助控制栅210，从而使得辅助控制栅210并不会被其他结构隔断。因此，当辅助控制栅210与主控制栅204连接后，可以将元胞区内的控制栅均连接在一起，通过一个电极引出即可，从而简化了电极引出处理过程。
源区112为第一导电类型重掺杂区。源区112形成于第二导电类型阱区106的表面区域上且被第一沟槽108和第二沟槽110包围。
上述沟槽型功率器件，元胞内形成有第一沟槽108和第二沟槽110。其中第一沟槽108内形成有传统的包围结构的屏蔽栅结构，也即主控制栅204位于屏蔽栅202两侧且位于屏蔽栅202的上部。第二沟槽110内则仅仅设置辅助控制栅210。元胞的耐压通过第一沟槽108方向的电场耗尽来实现，与第二沟槽110无关。但是在器件导通时，第二沟槽110却可以提供额外的导电沟槽，从而降低了器件的导通电阻。
在一实施例中，上述沟槽型功率器件还可以包括层间绝缘介质层114、源极金属层116和漏极金属层(图中未示)。层间绝缘介质层114覆盖于第一沟槽108、第二沟槽110和源区112表面。层间绝缘介质层114可以为硅玻璃(USG)、硼磷硅玻璃(BPSG)或者磷硅玻璃(PSG)。源区112位置处的层间绝缘介质层114中设置有接触孔118。接触孔内填充有金属层。填充的金属层可以为钨层。源极金属层116形成于层间绝缘介质层114的表面，作为器件的源极。漏极金属层则形成于硅衬底102的背面，也即与硅外延层104相对的一面上，作为器件的漏极。
上述沟槽型功率器件可以适用于所有表面类型结构相似的功率器件，如垂直导电的场耗尽型功率器件。功率器件可以为VDMOS管、MOS管、DMOS管或者IGBT等器件。可以理解，功率器件包括但并不限于上述提及的器件。
本申请一实施例还提供一种沟槽型功率器件的制备方法，其用于制备前述任一实施例中所介绍的沟槽型功率器件。图4为一实施例中的沟槽型功率器件的制备方法的流程图。该方法包括以下步骤：
步骤S402，提供第一导电类型重掺杂的硅衬底。
步骤S404，在硅衬底表面形成第一导电类型轻掺杂的硅外延层。
步骤S406，在硅外延层表面形成第二导电类型阱区。
图5a为完成步骤S406后的示意图。在本实施例中，以硅衬底102的一面为正面，而相对面则为背面。正面和背面仅仅是方便后续表述，并不构成对技术方案本身的限定。硅外延层104形成于硅衬底102的正面。第二导电类型阱区106形成于硅外延层104表面。在本实施例中，沟槽型功率器件为N型器件，故第一导电类型为N型，第二导电类型为P型。也即硅衬底102为N+层，硅外延层104为N-层。第二导电类型阱区106为P型阱区。在一实施例中，第二导电类型阱区106可以为P-型阱区。在其他的实施例中，沟槽型功率器件可以为P型器件，故第一导电类型为P型，第二导电类型为N型。
步骤S408，刻蚀形成第一沟槽和第二沟槽。
图5b为完成步骤S408后的示意图。在本实施例中，通过调整第一沟槽108和第二沟槽110的宽度比例，可以实现对第一沟槽108和第二沟槽110的深度的控制，进而确保第一沟槽108和第二沟槽110的深度均满足设计要求。在本实施例中，第二沟槽110的宽度小于第一沟槽108的宽度。第二沟槽110的宽度以其能够确保沟槽氧化层可以合拢的最大沟槽为上限，且第二沟槽110的宽度不低于控制栅要求深度的最小沟槽宽度。第一沟槽108贯穿第二导电类型阱区106且延伸至硅外延层104中。第一沟槽108延伸至硅外延层104中靠近硅衬底102的区域，但是并不与硅衬底102接触。第二沟槽110的深度与主控制栅204的深度一致。第二沟槽110的深度与第二沟槽110的宽度相关，要使得第二沟槽110的深度与主控制栅204的深度相当，则需要严格控制第二沟槽110的宽度。通过对第二沟槽110的深度进行严格控制，可以避免第二沟槽110底部还有多余氧化层，从而有利于提高器件的耐压值。在一实施例中，第二沟槽110贯穿第二导电类型阱区106且略微延伸至硅外延层104内。
第二沟槽110与第一沟槽108相交连通。在本实施例中，第二沟槽110垂直于第一沟槽108设置，第二沟槽110和第一沟槽108连通呈“井”字格(如图1所示)，从而使得元胞构成方格状元胞，有利于提高导通效率。在其他的实施例中，第二沟槽110与第一沟槽108相交连通呈“品”字格。可以理解，第二沟槽110和第一沟槽108相交连通后可以构成多种形式，并不限于上述实现方式。
步骤S410，进行沟槽氧化制备得到氧化层。
图5c为完成步骤S410后的示意图。制备得到的氧化层206覆盖第一沟槽108的侧壁且将第二沟槽110填充满。也即，在进行沟槽氧化的过程中，需要使得第二沟槽110内两侧的氧化层相互接触，第二沟槽110被氧化层填充满，而在第一沟槽108内形成沟槽。通过在第二沟槽110内填充满氧化层，可以防止步骤S412中的多晶硅填充到第二沟槽110中去，确保第二沟槽110内不形成屏蔽栅结构。
步骤S412，对第一沟槽进行多晶硅填充。
图5d为完成步骤S412后的示意图。
步骤S414，对多晶硅进行回刻制备得到屏蔽栅。
图5e为完成步骤S414后的示意图。在本实施例中，刻蚀后的屏蔽栅的上表面所在高度大于第二导电类型阱区106的表面所在高度。屏蔽栅202的深度至少为2微米。
步骤S416，对氧化层进行腐蚀以将第二沟槽内的氧化层去除且将屏蔽栅上部两侧的氧化层去除。
图5f为完成步骤S416后的示意图。在一实施例中，仅对屏蔽栅上部两侧位于第二导电类型阱区106区域的氧化层进行腐蚀形成空腔，并将第二沟槽内110内的氧化层腐蚀掉。氧化层腐蚀可以采用湿法腐蚀的方法。在一实施例中，第一沟槽108和第二沟槽110中的空腔均贯穿第二导电类型阱区106。更进一步地，该空腔的深度略微大于第二导电类型阱区106的深度。
步骤S418，在器件表面制备栅氧化层。
图5g为完成步骤S418后的示意图。
步骤S420，进行栅多晶硅填充并回刻，在第一沟槽内得到主控制栅并在第二沟槽内得到辅助控制栅。
在制备得到主控制栅和辅助控制栅时，需要先进行栅多晶硅填充，如图5h所示，然后在进行干法回刻腐蚀，以最终得到需要的主控制栅204和辅助控制栅210，如图5i所示。在一实施例中，得到的第二沟槽110内的辅助控制栅210与第一沟槽108内的主控制栅204相连接，从而使得所有的控制栅可以连接在一起通过一个电极引出即可。主控制栅204和辅助控制栅210均贯穿第二导电类型阱区106，以使得主控制栅204可以对沟道进行控制。进一步地，主控制栅204的深度可以比第二导电类型阱区106的深度(也即第二导电类型阱区106的有效掺杂深度)略深，从而确保主控制栅204可以完全控制沟道。在一实施例中，主控制栅204的深度大于等于1微米。通常将主控制栅204的深度设置为比1微米略深。辅助控制栅210的深度和主控制栅204的深度相同，均为1微米左右。
步骤S422，在第二导电类型阱区的表面形成第一导电类型重掺杂的源区。
制备得到的屏蔽栅202的上表面介于源区112的上表面和第二导电类型阱区106的上表面之间。
通过上述方法制备得到的沟槽型功率器件，元胞内形成有第一沟槽108和第二沟槽110。其中第一沟槽108内形成有传统的包围结构的屏蔽栅结构，也即主控制栅204位于屏蔽栅202两侧且位于屏蔽栅202的上部。第二沟槽110内则仅仅设置辅助控制栅210。元胞的耐压通过第一沟槽108方向的电场耗尽来实现，与第二沟槽110无关。但是在器件导通时，第二沟槽110却可以提供额外的导电沟槽，从而降低了器件的导通电阻。
在另一实施例中，上述方法在前述实施例的基础上还包括以下步骤，如图6所示。
步骤S502，在第一沟槽、第二沟槽和源区的表面形成层间绝缘介质层。
步骤S504，在源区位置处的层间绝缘介质层中设置接触孔。
步骤S506，进行金属填充，在接触孔内填充金属形成金属层。
步骤S508，在层间绝缘介质层表面形成由金属层组成的源极。
步骤S510，在衬底上与硅外延层相对的一面上形成由金属层组成的漏极。
制备完成后的器件截面图如图2和3所示。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种沟槽型功率器件，包括终端区和被所述终端区包围的元胞区；所述元胞区内包括多个元胞；所述元胞包括：
第一导电类型重掺杂的硅衬底；
第一导电类型轻掺杂的硅外延层，所述硅外延层形成于所述硅衬底表面；
第二导电类型阱区，形成于所述硅外延层的表面；
第一沟槽，贯穿所述第二导电类型阱区且延伸至所述硅外延层；所述第一沟槽内形成有屏蔽栅和主控制栅；所述主控制栅位于所述屏蔽栅两侧且位于所述屏蔽栅的上部；所述屏蔽栅和所述第一沟槽的侧壁及底部之间形成有氧化层；所述主控制栅和所述屏蔽栅、所述第一沟槽的侧壁之间形成有栅氧化层；
其特征在于，所述元胞还包括：
第二沟槽，贯穿所述第二导电类型阱区；所述第二沟槽与所述第一沟槽相交连通；所述第二沟槽的宽度小于所述第一沟槽的宽度；所述第二沟槽内形成有辅助控制栅；所述辅助控制栅与所述主控制栅相连；所述辅助控制栅和第二沟槽的侧壁之间形成有栅氧化层；以及
第一导电类型重掺杂的源区，形成于所述第二导电类型阱区的表面区域上且被所述第一沟槽和所述第二沟槽包围。
2.根据权利要求1所述的沟槽型功率器件，其特征在于，所述主控制栅贯穿所述第二导电类型阱区；所述辅助控制栅贯穿所述第二导电类型阱区。
3.根据权利要求1所述的沟槽型功率器件，其特征在于，所述屏蔽栅的深度大于等于2微米；所述主控制栅的深度和所述辅助控制栅的深度均大于等于1微米。
4.根据权利要求1所述的沟槽型功率器件，其特征在于，所述屏蔽栅的上表面介于所述源区的上表面和所述第二导电类型阱区的上表面之间。
5.根据权利要求1所述的沟槽型功率器件，其特征在于，所述第二沟槽与所述第一沟槽相交连通呈“井”字格或“品”字格。
6.一种沟槽型功率器件的制备方法，包括：
提供第一导电类型重掺杂的硅衬底；
在所述硅衬底表面形成第一导电类型轻掺杂的硅外延层；
在所述硅外延层表面形成第二导电类型阱区；
刻蚀形成第一沟槽和第二沟槽；所述第一沟槽的宽度大于所述第二沟道的宽度；所述第二沟槽与所述第一沟槽相交连通；所述第一沟槽贯穿所述第二导电类型阱区且延伸至所述硅外延层；所述第二沟槽贯穿所述第二导电类型阱区；
进行沟槽氧化制备得到氧化层；所述氧化层覆盖所述第一沟槽的侧壁且将所述第二沟槽填充满；
对所述第一沟槽进行多晶硅填充；
对多晶硅进行回刻制备得到屏蔽栅；
对所述氧化层进行腐蚀以将所述第二沟槽内的氧化层去除且将屏蔽栅上部两侧的氧化层去除；
在器件表面制备栅氧化层；
进行栅多晶硅填充并回刻，在第一沟槽内得到主控制栅并在第二沟槽内得到辅助控制栅；所述辅助控制栅与所述主控制栅相连；以及
在所述第二导电类型阱区的表面形成第一导电类型重掺杂的源区。
7.根据权利要求6所述的方法，其特征在于，在所述对所述氧化层进行腐蚀以将所述第二沟槽内的氧化层去除且将屏蔽栅上部两侧的氧化层去除的步骤中，形成的空腔贯穿所述第二导电类型阱区。
8.根据权利要求6所述的方法，其特征在于，所述屏蔽栅的深度大于等于2微米；所述主控制栅的深度和所述辅助控制栅的深度均大于等于1微米。
9.根据权利要求6所述的方法，其特征在于，所述屏蔽栅的上表面介于所述源区的上表面和所述第二导电类型阱区的上表面之间。
10.根据权利要求6所述的方法，其特征在于，所述第二沟槽与所述第一沟槽相交连通呈“井”字格或“品”字格。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710533771.0A CN109216432A (zh) | 2017-07-03 | 2017-07-03 | 沟槽型功率器件及其制备方法 |
| PCT/CN2018/094220 WO2019007319A1 (zh) | 2017-07-03 | 2018-07-03 | 沟槽型功率器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710533771.0A CN109216432A (zh) | 2017-07-03 | 2017-07-03 | 沟槽型功率器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109216432A true CN109216432A (zh) | 2019-01-15 |
Family
ID=64950616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710533771.0A Pending CN109216432A (zh) | 2017-07-03 | 2017-07-03 | 沟槽型功率器件及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109216432A (zh) |
| WO (1) | WO2019007319A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110379845A (zh) * | 2019-07-22 | 2019-10-25 | 无锡新洁能股份有限公司 | 可抑制非线性电容的功率半导体器件 |
| CN111009581A (zh) * | 2020-01-10 | 2020-04-14 | 济南安海半导体有限公司 | 一种新型sgt-mosfet器件栅结构 |
| WO2020199706A1 (zh) * | 2019-04-03 | 2020-10-08 | 杭州士兰微电子股份有限公司 | 双向功率器件及其制造方法 |
| CN112201583A (zh) * | 2020-10-27 | 2021-01-08 | 上海华虹宏力半导体制造有限公司 | 包含sgt结构的mosfet器件的制作方法 |
| CN112687735A (zh) * | 2019-10-14 | 2021-04-20 | 无锡先瞳半导体科技有限公司 | 一种屏蔽栅功率器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1536680A (zh) * | 2003-04-07 | 2004-10-13 | 株式会社东芝 | 绝缘栅型半导体器件 |
| CN103094321A (zh) * | 2011-11-01 | 2013-05-08 | 万国半导体股份有限公司 | 二维屏蔽栅晶体管器件及其制备方法 |
| CN103199017A (zh) * | 2003-12-30 | 2013-07-10 | 飞兆半导体公司 | 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法 |
| US20160013280A1 (en) * | 2014-07-14 | 2016-01-14 | Infineon Technologies Austria Ag | Semiconductor Device Comprising a Field Electrode |
| US9673318B1 (en) * | 2016-01-13 | 2017-06-06 | Infineon Technologies Americas Corp. | Semiconductor device including a gate trench having a gate electrode located above a buried electrode |
-
2017
- 2017-07-03 CN CN201710533771.0A patent/CN109216432A/zh active Pending
-
2018
- 2018-07-03 WO PCT/CN2018/094220 patent/WO2019007319A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1536680A (zh) * | 2003-04-07 | 2004-10-13 | 株式会社东芝 | 绝缘栅型半导体器件 |
| CN103199017A (zh) * | 2003-12-30 | 2013-07-10 | 飞兆半导体公司 | 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法 |
| CN103094321A (zh) * | 2011-11-01 | 2013-05-08 | 万国半导体股份有限公司 | 二维屏蔽栅晶体管器件及其制备方法 |
| US20160013280A1 (en) * | 2014-07-14 | 2016-01-14 | Infineon Technologies Austria Ag | Semiconductor Device Comprising a Field Electrode |
| US9673318B1 (en) * | 2016-01-13 | 2017-06-06 | Infineon Technologies Americas Corp. | Semiconductor device including a gate trench having a gate electrode located above a buried electrode |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020199706A1 (zh) * | 2019-04-03 | 2020-10-08 | 杭州士兰微电子股份有限公司 | 双向功率器件及其制造方法 |
| CN110379845A (zh) * | 2019-07-22 | 2019-10-25 | 无锡新洁能股份有限公司 | 可抑制非线性电容的功率半导体器件 |
| CN112687735A (zh) * | 2019-10-14 | 2021-04-20 | 无锡先瞳半导体科技有限公司 | 一种屏蔽栅功率器件及其制备方法 |
| CN111009581A (zh) * | 2020-01-10 | 2020-04-14 | 济南安海半导体有限公司 | 一种新型sgt-mosfet器件栅结构 |
| CN112201583A (zh) * | 2020-10-27 | 2021-01-08 | 上海华虹宏力半导体制造有限公司 | 包含sgt结构的mosfet器件的制作方法 |
| CN112201583B (zh) * | 2020-10-27 | 2024-02-27 | 上海华虹宏力半导体制造有限公司 | 包含sgt结构的mosfet器件的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019007319A1 (zh) | 2019-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109216432A (zh) | 沟槽型功率器件及其制备方法 | |
| CN102237279B (zh) | 用三个或四个掩膜制备的氧化物终止沟槽mosfet | |
| JP4393144B2 (ja) | 電力用半導体装置 | |
| US8735974B2 (en) | Semiconductor devices | |
| TW201436459A (zh) | 用於ｍｏｓｆｅｔ應用的可變緩衝電路 | |
| CN110164974A (zh) | 一种半导体器件及制造方法 | |
| WO2014094362A1 (zh) | 使用高介电常数槽结构的低比导通电阻的横向功率器件及其制备方法 | |
| JP6337702B2 (ja) | 半導体装置及びその製造方法 | |
| WO2017080213A1 (zh) | 一种绝缘栅双极晶体管及其制作方法 | |
| CN105448997B (zh) | 改善反向恢复特性及雪崩能力的超结mos器件及其制造方法 | |
| JP2016192479A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN105826360B (zh) | 沟槽型半超结功率器件及其制作方法 | |
| TWI536559B (zh) | 電荷庫igbt頂端結構及製備方法 | |
| CN101573800B (zh) | Pn结及mos电容器混合减低表面场晶体管 | |
| CN109216452A (zh) | 沟槽型功率器件及其制备方法 | |
| CN105789270A (zh) | 一种具有变k介质侧边的vdmos器件 | |
| US20210134990A1 (en) | Semiconductor device and method of manufacturing the same | |
| TWI644428B (zh) | Vdmos及其製造方法 | |
| JP2015195286A (ja) | 半導体装置 | |
| CN114023647A (zh) | 一种屏蔽栅沟槽mosfet及其制作方法 | |
| CN110047935B (zh) | 一种双分裂栅功率mosfet器件及其制备方法 | |
| TWI524524B (zh) | 功率半導體元件之製法及結構 | |
| CN113224133A (zh) | 多柵极变化的场效晶体管结构及其制造方法、芯片装置 | |
| JPH07335868A (ja) | 半導体装置 | |
| JP6458994B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190115 |
|
| RJ01 | Rejection of invention patent application after publication |