CN110379845A - 可抑制非线性电容的功率半导体器件 - Google Patents
可抑制非线性电容的功率半导体器件 Download PDFInfo
- Publication number
- CN110379845A CN110379845A CN201910660899.2A CN201910660899A CN110379845A CN 110379845 A CN110379845 A CN 110379845A CN 201910660899 A CN201910660899 A CN 201910660899A CN 110379845 A CN110379845 A CN 110379845A
- Authority
- CN
- China
- Prior art keywords
- type
- grid
- groove
- power semiconductor
- inhibit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 43
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 11
- 239000001301 oxygen Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 210000000746 body region Anatomy 0.000 claims description 11
- 238000000407 epitaxy Methods 0.000 description 9
- 230000001413 cellular effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000002407 reforming Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种能够抑制非线性电容的功率半导体结构。包括半导体基板，所述半导体基板包括第一导电类型衬底和生长在第一导电类型衬底上的第一导电类型外延层，所述第一导电类型外延层的上表面为所述半导体基板的第一主面，所述第一导电类型衬底的下表面为所述半导体基板的第二主面；所述第一导电类型外延层中开设有至少一个沟槽，所述沟槽内设有场氧层和被所述场氧层包裹的屏蔽栅，位于所述屏蔽栅上部两侧的沟槽中还分别设有栅极；所述栅极连接栅极电位，所述沟槽中的屏蔽栅连接栅极电位或源极电位；所述可抑制非线性电容的功率半导体器件可以明显增加漏源电压较高时的米勒电容。
Description
技术领域
本发明涉及一种可调节电容的器件结构，尤其是一种能够抑制非线性电容的功率半导体结构。
背景技术
功率半导体器件是不断发展的功率-电子系统的内在驱动力，尤其在节约能源、动态控制、噪音减少等方面。在过去的三十年里，功率器件取得了飞跃式的发展，特别是功率金属氧化物半导体场效应管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)，为了拓宽其应用领域，满足低功耗需求，必须有效的降低导通损耗与开关损耗，目前中低压功率器件中开关损耗最小的器件是屏蔽栅功率MOSFET，这种器件的米勒电容非常小，所以器件的开关速度极快，开关损耗小。在测试电容时，屏蔽栅功率MOSFET的米勒电容随着漏源电压的上升而下降，当屏蔽栅功率MOSFET的元胞密度越大时，米勒电容随着漏源电压的上升而下降的速率越快，这使得米勒电容出现非线性变化，导致屏蔽栅功率MOSFET在一些应用上出现严重的栅极震荡现象。
发明内容
为了解决现有技术中存在的不足，本发明提供一种可抑制非线性电容的功率半导体器件，所述可抑制非线性电容的功率半导体器件可以明显增加漏源电压较高时的米勒电容，从而使得米勒电容随着漏源电压增加而下降的速率减缓。
根据本发明提供的技术方案，能够抑制非线性电容的功率半导体结构包括：
半导体基板，所述半导体基板包括第一导电类型衬底和生长在第一导电类型衬底上的第一导电类型外延层，所述第一导电类型外延层的上表面为所述半导体基板的第一主面，所述第一导电类型衬底的下表面为所述半导体基板的第二主面；
所述第一导电类型外延层中开设有至少一个沟槽，所述沟槽内设有场氧层和被所述场氧层包裹的屏蔽栅，位于所述屏蔽栅上部两侧的沟槽中还分别设有栅极；所述栅极连接栅极电位，所述沟槽中的屏蔽栅连接栅极电位或源极电位；
所述沟槽两侧的第一导电类型外延层中设有第二导电类型体区，所述第二导电类型体区上表面设有第一导电类型源区，所述半导体基板第一主面上设有接触孔，所述接触孔上开设有与第二导电类型体区对应的接触孔，接触孔向下穿过对应的第一导电类型源区并延伸至对应的第二导电类型体区中，且所述接触孔中填充有金属，接触孔上设有源极金属层；接触孔中填充的金属一端与源极金属层接触，另一端依次与第一导电类型源区和第二导电类型体区接触。
进一步地，所述第二主面上设有漏极金属层。
进一步地，所述沟槽从半导体基板的第一主面上向第二主面方向延伸。
进一步地，所述第一导电类型外延层中开设有多个所述沟槽，多个所述沟槽并排且间隔地设置在所述第一导电类型外延层中；
至少一个沟槽中的屏蔽栅连接栅极电位，其他沟槽中的屏蔽栅连接源极电位。
进一步地，相邻沟槽相邻侧的第二导电类型体区连为一体，相邻沟槽相邻侧的第一导电类型源区连为一体。
进一步地，对于N型功率半导体器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型功率半导体器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。
从以上所述可以看出，本发明提供的一种可抑制非线性电容的功率半导体器件，与现有技术相比具备以下优点：本发明结构中屏蔽栅接栅极电位可以明显增加漏源电压较高时的米勒电容，从而使得米勒电容随着漏源电压增加而下降的速率减缓。
附图说明
图1为本发明的结构示意图。
图2为本发明结构与传统屏蔽栅结构的米勒电容对比图。
1. 漏极金属层，2. N型衬底，3. N型外延层，4. 沟槽，5. 场氧层，6. 屏蔽栅，7.栅极，8. 接触孔，9. P型体区，10. N型源区，11. 绝缘介质层，12. 源极金属层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“前”、“后”、“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
现有的MOS结构包括元胞区和终端保护区，所述元胞区位于器件的中心区，所述终端保护区环绕在所述元胞区的周围，所述元胞区由若干个MOSFET器件单元体并联而成。
本发明提供一种可抑制非线性电容的功率半导体器件，以下包括两种实施例，这两种实施例均是以N型功率半导体器件为例，对于N型功率半导体器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电。
作为本发明的第一种实施例，所述可抑制非线性电容的功率半导体器件包括：半导体基板，所述半导体基板包括N型衬底2和生长在N型衬底2上的N型外延层3，所述N型外延层3的上表面为所述半导体基板的第一主面，所述N型衬底2的下表面为所述半导体基板的第二主面；
所述第二主面上设有漏极金属层1；所述N型外延层3中开设有至少一个沟槽4，所述沟槽4从半导体基板的第一主面上向第二主面方向延伸；所述沟槽4内设有场氧层5和被所述场氧层5包裹的屏蔽栅6，位于所述屏蔽栅6上部两侧的沟槽4中还分别设有由导电多晶硅形成的栅极7；所述栅极7连接栅极电位，所述沟槽4中的屏蔽栅6连接栅极电位或源极电位。
所述沟槽4两侧的N型外延层3中设有P型体区9，所述P型体区9上表面设有N型源区10，所述半导体基板第一主面上设有绝缘介质层11，所述绝缘介质层11上开设有与P型体区9对应的接触孔8，接触孔8向下穿过对应的N型源区10并延伸至对应的P型体区9中，且所述接触孔8中填充有金属，绝缘介质层11上设有源极金属层12，接触孔8中填充的金属一端与源极金属层12接触，另一端依次与N型源区10和P型体区9接触。
如图1所示，作为本发明的第二种实施例，所述可抑制非线性电容的功率半导体器件包括：半导体基板，所述半导体基板包括N型衬底2和生长在N型衬底2上的N型外延层3，所述N型外延层3的上表面为所述半导体基板的第一主面，所述N型衬底2的下表面为所述半导体基板的第二主面；
所述第二主面上设有漏极金属层1；所述N型外延层3中开设有多个沟槽4，多个沟槽4并排且间隔地设置在所述N型外延层3中，多个所述沟槽4分别从半导体基板的第一主面上向第二主面方向延伸；每个所述沟槽4内都设有场氧层5和被所述场氧层5包裹的屏蔽栅6，位于所述屏蔽栅6上部两侧的各个沟槽4中还分别设有由导电多晶硅形成的栅极7；所述栅极7连接栅极电位，至少一个沟槽4中的屏蔽栅6连接栅极电位，其他沟槽4中的屏蔽栅6连接源极电位。
每个所述沟槽4两侧的N型外延层3中设有P型体区9，所述P型体区9上表面设有N型源区10，且相邻沟槽4相邻侧的P型体区9连为一体，相邻沟槽4相邻侧的N型源区10连为一体；所述半导体基板第一主面上设有绝缘介质层11，所述绝缘介质层11上开设有与P型体区9对应的接触孔8，连为一体的P型体区9对应一个接触孔8；所述接触孔8向下穿过对应的N型源区10并延伸至对应的P型体区9中，且所述接触孔8中填充有金属，绝缘介质层11上设有源极金属层12，接触孔8中填充的金属一端与源极金属层12接触，另一端依次与N型源区10和P型体区9接触。
如图2所示，曲线a表示传统屏蔽栅功率MOSFET的米勒电容随着漏源电压的上升而下降，且米勒电容随着漏源电压的上升而下降的速率越快，这使得米勒电容出现非线性变化，从而导致屏蔽栅功率MOSFET在一些应用上出现严重的栅极7震荡现象。曲线b表示器件中有1/16的屏蔽栅6连接栅极电位的结构的米勒电容随着漏源电压的变化曲线，曲线c表示是器件中有2/16的屏蔽栅6连接栅极电位的结构的米勒电容随着漏源电压的变化曲线，曲线d表示是器件中有3/16的屏蔽栅6连接栅极电位的结构的米勒电容随着漏源电压的变化曲线，从而可以看出当器件中接栅极电位的屏蔽栅6越多，米勒电容随着漏源电压的上升而下降的速率越缓慢，器件的非线性电容特性越弱。
本发明的工作原理：在本发明器件导通时，栅极7正常开启，接栅极电位的屏蔽栅6对沟道的开启没有影响。在本发明器件关断之后承受耐压时，接栅极电位的屏蔽栅6的电位与其它屏蔽栅6的电位相同，不影响器件耐压。
所属领域的普通技术人员应当理解：以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的主旨之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种可抑制非线性电容的功率半导体器件，其特征在于，所述可抑制非线性电容的功率半导体器件包括：
半导体基板，所述半导体基板包括第一导电类型衬底和生长在第一导电类型衬底上的第一导电类型外延层，所述第一导电类型外延层的上表面为所述半导体基板的第一主面，所述第一导电类型衬底的下表面为所述半导体基板的第二主面；
所述第一导电类型外延层中开设有至少一个沟槽（4），所述沟槽（4）内设有场氧层（5）和被所述场氧层（5）包裹的屏蔽栅（6），位于所述屏蔽栅（6）上部两侧的沟槽（4）中还分别设有栅极（7）；所述栅极（7）连接栅极电位，所述沟槽（4）中的屏蔽栅（6）连接栅极电位或源极电位；
所述沟槽（4）两侧的第一导电类型外延层的上表面设有第二导电类型体区，所述第二导电类型体区上表面设有第一导电类型源区，所述半导体基板第一主面上设有接触孔（11），所述接触孔（11）上开设有与第二导电类型体区对应的接触孔（8），接触孔（8）向下穿过对应的第一导电类型源区并延伸至对应的第二导电类型体区中，且所述接触孔（8）中填充有金属，接触孔（11）上设有源极金属层（12）；接触孔（8）中填充的金属一端与源极金属层（12）接触，另一端依次与第一导电类型源区和第二导电类型体区接触。
2.如权利要求1所述的可抑制非线性电容的功率半导体器件，其特征在于，所述第二主面上设有漏极金属层（1）。
3.如权利要求1所述的可抑制非线性电容的功率半导体器件，其特征在于，所述沟槽（4）从半导体基板的第一主面上向第二主面方向延伸。
4.如权利要求1所述的可抑制非线性电容的功率半导体器件，其特征在于，所述第一导电类型外延层中开设有多个所述沟槽（4），多个所述沟槽（4）并排且间隔地设置在所述第一导电类型外延层中；
至少一个沟槽（4）中的屏蔽栅（6）连接栅极电位，其他沟槽（4）中的屏蔽栅（6）连接源极电位。
5.如权利要求4所述的可抑制非线性电容的功率半导体器件，其特征在于，相邻沟槽（4）相邻侧的第二导电类型体区连为一体，相邻沟槽（4）相邻侧的第一导电类型源区连为一体。
6.如权利要求1~5中任一项所述的可抑制非线性电容的功率半导体器件，其特征在于，对于N型功率半导体器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型功率半导体器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910660899.2A CN110379845A (zh) | 2019-07-22 | 2019-07-22 | 可抑制非线性电容的功率半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910660899.2A CN110379845A (zh) | 2019-07-22 | 2019-07-22 | 可抑制非线性电容的功率半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110379845A true CN110379845A (zh) | 2019-10-25 |
Family
ID=68254791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910660899.2A Pending CN110379845A (zh) | 2019-07-22 | 2019-07-22 | 可抑制非线性电容的功率半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110379845A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111509049A (zh) * | 2020-03-19 | 2020-08-07 | 娜美半导体有限公司 | 一种屏蔽栅沟槽式金属氧化物半导体场效应管 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130001683A1 (en) * | 2006-02-17 | 2013-01-03 | Ji Pan | Flexible crss adjustment in a sgt mosfet to smooth waveforms and to avoid emi in dc-dc application |
| CN104051534A (zh) * | 2012-12-19 | 2014-09-17 | 万国半导体股份有限公司 | 垂直dmos晶体管 |
| CN105225935A (zh) * | 2015-09-22 | 2016-01-06 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅结构及其制造方法 |
| CN108336139A (zh) * | 2018-04-08 | 2018-07-27 | 无锡新洁能股份有限公司 | 一种高雪崩耐量的深沟槽功率器件 |
| CN109065542A (zh) * | 2018-08-10 | 2018-12-21 | 无锡新洁能股份有限公司 | 一种屏蔽栅功率mosfet器件及其制造方法 |
| CN109216432A (zh) * | 2017-07-03 | 2019-01-15 | 无锡华润上华科技有限公司 | 沟槽型功率器件及其制备方法 |
| CN210073858U (zh) * | 2019-07-22 | 2020-02-14 | 无锡新洁能股份有限公司 | 可抑制非线性电容的功率半导体器件 |
-
2019
- 2019-07-22 CN CN201910660899.2A patent/CN110379845A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130001683A1 (en) * | 2006-02-17 | 2013-01-03 | Ji Pan | Flexible crss adjustment in a sgt mosfet to smooth waveforms and to avoid emi in dc-dc application |
| CN104051534A (zh) * | 2012-12-19 | 2014-09-17 | 万国半导体股份有限公司 | 垂直dmos晶体管 |
| CN105225935A (zh) * | 2015-09-22 | 2016-01-06 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅结构及其制造方法 |
| CN109216432A (zh) * | 2017-07-03 | 2019-01-15 | 无锡华润上华科技有限公司 | 沟槽型功率器件及其制备方法 |
| CN108336139A (zh) * | 2018-04-08 | 2018-07-27 | 无锡新洁能股份有限公司 | 一种高雪崩耐量的深沟槽功率器件 |
| CN109065542A (zh) * | 2018-08-10 | 2018-12-21 | 无锡新洁能股份有限公司 | 一种屏蔽栅功率mosfet器件及其制造方法 |
| CN210073858U (zh) * | 2019-07-22 | 2020-02-14 | 无锡新洁能股份有限公司 | 可抑制非线性电容的功率半导体器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111509049A (zh) * | 2020-03-19 | 2020-08-07 | 娜美半导体有限公司 | 一种屏蔽栅沟槽式金属氧化物半导体场效应管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101587912A (zh) | 半导体装置 | |
| CN102723363B (zh) | 一种vdmos器件及其制作方法 | |
| TW200623311A (en) | Power metal oxide semiconductor transistor layout with lower output resistance and high current limit | |
| CN109065609A (zh) | 一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN207183281U (zh) | 一种可调节开关速度的沟槽栅超结半导体器件 | |
| CN107731922B (zh) | 一种带浮空区的低导通电阻碳化硅超结mosfet器件与制备方法 | |
| CN108091682B (zh) | 一种高可靠性肖特基接触超级势垒整流器 | |
| CN1212674C (zh) | 横向缓冲p型金属氧化物半导体管 | |
| CN113178485A (zh) | 一种P型槽栅结合极化层结构的GaN HEMT器件 | |
| CN109103257A (zh) | 高可靠性深沟槽功率mos器件 | |
| CN103441151B (zh) | 一种低正向压降的二极管 | |
| CN113471279B (zh) | 降低导通电阻的功率晶体管结构 | |
| CN110379845A (zh) | 可抑制非线性电容的功率半导体器件 | |
| CN208422922U (zh) | 一种优化开关速度的沟槽栅超结半导体器件 | |
| CN210073858U (zh) | 可抑制非线性电容的功率半导体器件 | |
| CN200986919Y (zh) | 垂直型自对准悬浮漏极mos三极管 | |
| CN106449768B (zh) | 一种jfet管 | |
| CN206322701U (zh) | 一种带有外延调制区的半导体装置 | |
| CN214279987U (zh) | 一种新型的槽栅型mos器件 | |
| CN212907743U (zh) | 一种带有槽型jfet的碳化硅mos器件 | |
| CN219180516U (zh) | 一种沟槽栅场效应晶体管 | |
| CN219513111U (zh) | 半导体功率mos器件 | |
| CN112271213A (zh) | 低导通电阻的深沟槽mosfet器件结构 | |
| CN201608184U (zh) | 一种具有改进型终端保护结构的沟槽型功率mos器件 | |
| CN220021122U (zh) | 高可靠性沟槽功率mos晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |