CN112271213A - 低导通电阻的深沟槽mosfet器件结构 - Google Patents
低导通电阻的深沟槽mosfet器件结构 Download PDFInfo
- Publication number
- CN112271213A CN112271213A CN202011355464.6A CN202011355464A CN112271213A CN 112271213 A CN112271213 A CN 112271213A CN 202011355464 A CN202011355464 A CN 202011355464A CN 112271213 A CN112271213 A CN 112271213A
- Authority
- CN
- China
- Prior art keywords
- layer
- low
- resistance
- deep trench
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 229920005591 polysilicon Polymers 0.000 claims abstract description 47
- 210000000746 body region Anatomy 0.000 claims abstract description 14
- 238000009825 accumulation Methods 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000001727 in vivo Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种低导通电阻的深沟槽MOSFET器件结构，所述器件的屏蔽栅极多晶硅和其上方的栅极多晶硅短接，在MESA区靠近深沟槽区域形成积累层；栅极多晶硅左右两侧往下延伸，在深沟槽侧壁形成低阻区域。本发明将传统的屏蔽栅极与源区短接改进为与栅极短接，进而将多晶硅间介质降低到最小，使得上层栅极多晶硅层往下延伸，将器件的部分MESA电阻转化为电阻率更低的积累层电阻，并通过栅极多晶硅层的延伸，将MESA内等势线从体区与漂移区之间的PN结转移至深沟槽中部位置，以实现深沟槽MOSFET平台纵向电场强度由驼峰分布转化为更均匀的近似矩形分布。
Description
技术领域
本发明涉及半导体功率器件技术领域，具体涉及一种低导通电阻的深沟槽MOSFET器件结构。
背景技术
在耐压低于250V的中低压功率器件领域，深沟槽MOSFET器件具有低特征导通电阻,、工艺复杂度适中等优点受到广泛应用。深沟槽MOSFET器件利用屏蔽栅极作为体内场板，降低漂移区电场，以达到降低漂移区电阻及特征导通电阻的目的。
因屏蔽栅极占用大量的漂移区空间，以及漂移区电阻率仍相对较高等特点，在深沟槽MOSFET器件导通电阻的众多组成部分中，MESA电阻占比相当大，阻碍了特征导通电阻的进一步降低。
发明内容
本发明的目的是提供一种低导通电阻的深沟槽MOSFET器件结构，将深沟槽MOSFET器件电阻率较高的MESA电阻部分转化为电阻率较低的积累层电阻，使得MESA区域的电阻明显降低，从而降低整个器件的特征导通电阻。
本发明所采用的技术方案为：
低导通电阻的深沟槽MOSFET器件结构，其特征在于：
所述器件的屏蔽栅极多晶硅和其上方的栅极多晶硅短接，在MESA区靠近深沟槽区域形成积累层。
栅极多晶硅左右两侧往下延伸，在深沟槽侧壁形成低阻区域。
所述器件包括与背面漏极接触的第一导电类型高浓度掺杂硅衬底以及位于第一导电类型高浓度掺杂硅衬底上的第一导电类型低浓度掺杂硅外延层,在所述第一导电类型低浓度掺杂硅外延层内设有深沟槽,在所述深沟槽内包裹位于下层的场氧化层和位于上层的栅氧化层,在所述场氧化层之间和栅氧化层之间分别设有位于下层的屏蔽栅极多晶硅和位于上层的栅极多晶硅,在所述屏蔽栅极多晶硅和栅极多晶硅的中间设有氧化层,在相邻深沟槽之间设有第二导电类型掺杂层体区，在所述第二导电类型掺杂层体区的上方设有第一导电类型高浓度掺杂层源区，在深沟槽及第一导电类型高浓度掺杂层源区上方设有介质层, 介质层上方设有与源极金属,与所述源极金属相连的通孔穿通介质层和第一导电类型高浓度掺杂层源区,延伸到第二导电类型掺杂层体区内，在所述通孔下方设有第二导电类型高浓度掺杂区,其特征在于：
屏蔽栅极多晶硅和栅极多晶硅通过通孔相连，其电位是始终保持一致的。
栅极多晶硅中间位置下边界在屏蔽栅极多晶硅上方，而所述栅极多晶硅左右两侧对屏蔽栅极多晶硅形成半包围结构。
场氧化层厚度厚于栅氧化层。
氧化层为多晶硅间氧化层，通过热氧化方式形成，其厚度在100-2000A。
深沟槽从第一导电类型低浓度掺杂硅外延层表面延伸至第一导电类型低浓度掺杂硅外延层内部，其深度不超过第一导电类型低浓度掺杂硅外延层厚度。
所述第二导电类型掺杂层体区深度不超过栅极多晶硅下边界。
对于N型深沟槽器件，所述第一导电类型为N型，第二导电类型为P型；
对于P型深沟槽器件，第一导电类型为P型，第二导电类型为N型。本发明具有以下优点：
本发明将屏蔽栅电极与栅极短接(通过版图实现互联)，在MESA区靠近深沟槽区域形成积累层，而栅极多晶硅左右两侧往下延伸进一步加强了电荷积累作用，在深沟槽侧壁形成低阻区域，从而达到降低MESA区电阻及特征导通电阻的效果。仿真结果表明，在相同耐压下，图2特征导通电阻相对于图1降低15%以上。同时，由于栅极多晶硅结构的改变，增强了MESA中部区域纵向电场，降低了体区与漂移区之间的PN结电场，使得纵向电场分布更加均匀。
附图说明
图1是传统深沟槽MOSFET器件（上下结构）元胞结构电流示意图。
图2是本发明器件元胞结构电流示意图。
图中标识为：第一导电类型高浓度掺杂硅衬底（1），第一导电类型低浓度掺杂硅外延层（2），深沟槽（3），场氧化层（4），栅氧化层（5），屏蔽栅极多晶硅（6），栅极多晶硅（7），氧化层（8），第二导电类型掺杂层体区（9），第一导电类型高浓度掺杂层源区（10），通孔（11），第二导电类型高浓度掺杂区（12），介质层（13），源极金属（14）。
具体实施方式
下面结合具体实施方式对本发明进行详细的说明。
本发明涉及一种低导通电阻的深沟槽MOSFET器件结构，所述器件包括与背面漏极接触的第一导电类型高浓度掺杂硅衬底1以及位于第一导电类型高浓度掺杂硅衬底1上的第一导电类型低浓度掺杂硅外延层2,在所述第一导电类型低浓度掺杂硅外延层2内设有深沟槽3,在所述深沟槽3内包裹位于下层的场氧化层4和位于上层的栅氧化层5,在所述场氧化层4之间和栅氧化层5之间分别设有位于下层的屏蔽栅极多晶硅6和位于上层的栅极多晶硅7,在所述屏蔽栅极多晶硅6和栅极多晶硅7的中间设有氧化层8。在相邻深沟槽3之间设有第二导电类型掺杂层体区9，在所述第二导电类型掺杂层体区9的上方设有第一导电类型高浓度掺杂层源区10，在深沟槽3及第一导电类型高浓度掺杂层源区10上方设有介质层13,介质层13上方设有与源极金属14。与所述源极金属14相连的通孔11穿通介质层13和第一导电类型高浓度掺杂层源区10,延伸到第二导电类型掺杂层体区9内，在所述通孔11下方设有第二导电类型高浓度掺杂区12，形成欧姆接触。
屏蔽栅极多晶硅6和栅极多晶硅7通过通孔相连，其电位是始终保持一致的。栅极多晶硅7中间位置下边界在屏蔽栅极多晶硅6上方，而所述栅极多晶硅7左右两侧对屏蔽栅极多晶硅6形成半包围结构。
场氧化层4厚度厚于栅氧化层5。氧化层8为多晶硅间氧化层，通过热氧化方式形成，其厚度在100-2000A。深沟槽3从第一导电类型低浓度掺杂硅外延层2表面延伸至第一导电类型低浓度掺杂硅外延层2内部，其深度不超过第一导电类型低浓度掺杂硅外延层2厚度。所述第二导电类型掺杂层体区9深度不超过栅极多晶硅7下边界。
对于N型深沟槽器件，所述第一导电类型为N型，第二导电类型为P型；对于P型深沟槽器件，第一导电类型为P型，第二导电类型为N型。
如图1所示，传统深沟槽MOSFET器件电流从背面漏极经衬底，外延区到达MESA区域，再经积累区，沟道，源区，通孔到达金属源极。MESA区域导通面积占比芯片有源区面积比例较小，且MESA区电阻率较大，因此MESA电阻在MOSFET的导通电阻中占比相当大。如图2所示，本发明将屏蔽栅电极与栅极短接（通过版图实现互联），在MESA区靠近深沟槽区域形成积累层，而栅极多晶硅左右两侧往下延伸进一步加强了电荷积累作用，在深沟槽侧壁形成低阻区域，从而达到降低MESA区电阻及特征导通电阻的效果。仿真结果表明，在相同耐压下，图2特征导通电阻相对于图1降低15%以上。同时，由于栅极多晶硅结构的改变，增强了MESA中部区域纵向电场，降低了体区与漂移区之间的PN结电场，使得纵向电场分布更加均匀。
本发明的内容不限于实施例所列举，本领域普通技术人员通过阅读本发明说明书而对本发明技术方案采取的任何等效的变换，均为本发明的权利要求所涵盖。
Claims (9)
1.低导通电阻的深沟槽MOSFET器件结构，其特征在于：
所述器件的屏蔽栅极多晶硅（6）和其上方的栅极多晶硅（7）短接，在MESA区靠近深沟槽区域形成积累层。
2.根据权利要求1所述的低导通电阻的深沟槽MOSFET器件结构，其特征在于：
栅极多晶硅（7）左右两侧往下延伸，在深沟槽侧壁形成低阻区域。
3.根据权利要求2所述的低导通电阻的深沟槽MOSFET器件结构，其特征在于：
所述器件包括与背面漏极接触的第一导电类型高浓度掺杂硅衬底（1）以及位于第一导电类型高浓度掺杂硅衬底（1）上的第一导电类型低浓度掺杂硅外延层（2）,在所述第一导电类型低浓度掺杂硅外延层（2）内设有深沟槽（3）,在所述深沟槽（3）内包裹位于下层的场氧化层（4）和位于上层的栅氧化层（5）,在所述场氧化层（4）之间和栅氧化层（5）之间分别设有位于下层的屏蔽栅极多晶硅（6）和位于上层的栅极多晶硅（7）,在所述屏蔽栅极多晶硅（6）和栅极多晶硅（7）的中间设有氧化层（8）,在相邻深沟槽（3）之间设有第二导电类型掺杂层体区（9），在所述第二导电类型掺杂层体区（9）的上方设有第一导电类型高浓度掺杂层源区（10），在深沟槽（3）及第一导电类型高浓度掺杂层源区（10）上方设有介质层（13）, 介质层（13）上方设有与源极金属（14）,与所述源极金属（14）相连的通孔（11）穿通介质层（13）和第一导电类型高浓度掺杂层源区（10）,延伸到第二导电类型掺杂层体区（9）内，在所述通孔（11）下方设有第二导电类型高浓度掺杂区（12）,其特征在于：
屏蔽栅极多晶硅（6）和栅极多晶硅（7）通过通孔相连，其电位是始终保持一致的。
4.根据权利要求3所述的低导通电阻的深沟槽MOSFET器件结构，其特征在于：
栅极多晶硅（7）中间位置下边界在屏蔽栅极多晶硅（6）上方，而所述栅极多晶硅（7）左右两侧对屏蔽栅极多晶硅（6）形成半包围结构。
5.根据权利要求4所述的低导通电阻的深沟槽MOSFET器件结构，其特征在于：
场氧化层（4）厚度厚于栅氧化层（5）。
6.根据权利要求5所述的低导通电阻的深沟槽MOSFET器件结构，其特征在于：
氧化层（8）为多晶硅间氧化层，通过热氧化方式形成，其厚度在100-2000A。
7.根据权利要求6所述的低导通电阻的深沟槽MOSFET器件结构，其特征在于：
深沟槽（3）从第一导电类型低浓度掺杂硅外延层（2）表面延伸至第一导电类型低浓度掺杂硅外延层（2）内部，其深度不超过第一导电类型低浓度掺杂硅外延层（2）厚度。
8.根据权利要求7所述的低导通电阻的深沟槽MOSFET器件结构，其特征在于：
所述第二导电类型掺杂层体区（9）深度不超过栅极多晶硅（7）下边界。
9.根据权利要求8所述的低导通电阻的深沟槽MOSFET器件结构，其特征在于：
对于N型深沟槽器件，所述第一导电类型为N型，第二导电类型为P型；
对于P型深沟槽器件，第一导电类型为P型，第二导电类型为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011355464.6A CN112271213A (zh) | 2020-11-27 | 2020-11-27 | 低导通电阻的深沟槽mosfet器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011355464.6A CN112271213A (zh) | 2020-11-27 | 2020-11-27 | 低导通电阻的深沟槽mosfet器件结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112271213A true CN112271213A (zh) | 2021-01-26 |
Family
ID=74339318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011355464.6A Pending CN112271213A (zh) | 2020-11-27 | 2020-11-27 | 低导通电阻的深沟槽mosfet器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112271213A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113257808A (zh) * | 2021-05-17 | 2021-08-13 | 成都挚信电子技术有限责任公司 | 一种芯片衬底外延片 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180226480A1 (en) * | 2017-02-07 | 2018-08-09 | Rohm Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN110739345A (zh) * | 2019-08-30 | 2020-01-31 | 电子科技大学 | 自偏置分裂栅沟槽型功率mosfet器件 |
-
2020
- 2020-11-27 CN CN202011355464.6A patent/CN112271213A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180226480A1 (en) * | 2017-02-07 | 2018-08-09 | Rohm Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN110739345A (zh) * | 2019-08-30 | 2020-01-31 | 电子科技大学 | 自偏置分裂栅沟槽型功率mosfet器件 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113257808A (zh) * | 2021-05-17 | 2021-08-13 | 成都挚信电子技术有限责任公司 | 一种芯片衬底外延片 |
| CN113257808B (zh) * | 2021-05-17 | 2023-04-07 | 成都挚信电子技术有限责任公司 | 一种芯片衬底外延片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI481038B (zh) | 帶有整合肖特基能障二極體的溝槽mosfet器件 | |
| CN114122123B (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| CN101752375A (zh) | 一种具有改进型终端保护结构的沟槽型功率mos器件 | |
| CN109166923B (zh) | 一种屏蔽栅mosfet | |
| CN102456690B (zh) | 半导体器件及其制造方法 | |
| JP4837236B2 (ja) | 半導体装置 | |
| CN113659009A (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| CN112271213A (zh) | 低导通电阻的深沟槽mosfet器件结构 | |
| CN208422922U (zh) | 一种优化开关速度的沟槽栅超结半导体器件 | |
| CN113889523A (zh) | 基于立体栅场板结构的半导体器件及其制作方法 | |
| CN110911481A (zh) | 一种含有浮空区及终止环的逆导型igbt | |
| CN116469924A (zh) | 漂移区电场优化的屏蔽栅mosfet | |
| CN208045509U (zh) | 低漏电流深沟槽功率mos器件 | |
| CN104600067A (zh) | 集成电路和制造集成电路的方法 | |
| CN211017087U (zh) | 低电容的沟槽型vdmos器件 | |
| CN104617139A (zh) | Ldmos器件及制造方法 | |
| CN113054016B (zh) | 一种碳化硅mosfet器件的元胞结构及功率半导体器件 | |
| CN209119109U (zh) | 一种具有倒流纵向沟道的mos器件 | |
| CN109994549B (zh) | 半导体功率器件 | |
| CN107863378B (zh) | 超结mos器件及其制造方法 | |
| CN110676312A (zh) | 具有阶梯型氧化层的屏蔽栅mos器件终端结构及制作方法 | |
| CN219873542U (zh) | 一种沟槽型mosfet器件 | |
| CN208045511U (zh) | 高可靠性沟槽型半导体mos器件 | |
| CN214043678U (zh) | 一种降低导通电阻的Trench MOSFET结构 | |
| CN115579398B (zh) | 一种带有深接触孔的屏蔽栅功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210126 |
|
| RJ01 | Rejection of invention patent application after publication |