CN109119115B - 存储器件 - Google Patents

存储器件 Download PDF

Info

Publication number
CN109119115B
CN109119115B CN201810461051.2A CN201810461051A CN109119115B CN 109119115 B CN109119115 B CN 109119115B CN 201810461051 A CN201810461051 A CN 201810461051A CN 109119115 B CN109119115 B CN 109119115B
Authority
CN
China
Prior art keywords
voltage
line
switching
memory cell
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810461051.2A
Other languages
English (en)
Other versions
CN109119115A (zh
Inventor
黄善劲
金柄宅
金容锡
李柱硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109119115A publication Critical patent/CN109119115A/zh
Application granted granted Critical
Publication of CN109119115B publication Critical patent/CN109119115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种存储器件，包括：存储单元阵列，包括第一开关单元、第二开关单元和多个存储单元，所述多个存储单元设置在所述第一开关单元和所述第二开关单元之间并连接到多个字线；和控制电路，被配置为通过将编程电压提供给所述多个字线之中的第一字线，将开关电压提供给所述多个字线之中的第二字线以及将通过电压提供给所述多个字线之中的剩余字线来执行编程操作。其中所述控制电路被配置为在所述编程操作的第一部分中关断所述第一开关单元和所述第二开关单元，并且被配置为在比第一部分稍后的编程操作的第二部分中导通所述第一开关单元并增加所述开关电压。

Description

存储器件
相关申请的交叉引用
本申请要求于2017年6月26日向韩国知识产权局提交的韩国专利申请第10-2017-0080423号的优先权，其公开内容通过引用整体并入本文。
技术领域
符合示例实施例的设备和装置涉及一种存储器件。
背景技术
在存储器件中，闪存器件是非易失性存储器，并且即使其中的电源被中断也具有保留已存储在其中的数据的特性。由于这种特性，闪存器件被广泛用作诸如智能手机、数码相机、固态驱动器(SSD)、膝上型计算机、平板个人计算机(PC)等的各种电子设备中的存储器件。随着闪存器件的应用范围扩大到涵盖更广泛的电子器件，正在开发用于有效操作闪存器件并降低其功耗的各种技术。
发明内容
一个或多个示例实施例可以提供采用有效编程方法的存储器件。
根据示例实施例的一个方面，一种存储器件，包括：存储单元阵列，包括第一开关单元、第二开关单元和多个存储单元，所述多个存储单元设置在所述第一开关单元和所述第二开关单元之间并连接到多个字线；和控制电路，被配置为通过将编程电压提供给所述多个字线之中的第一字线，将开关电压提供给所述多个字线之中的第二字线以及将通过电压提供给所述多个字线之中的剩余字线来执行编程操作。所述控制电路被配置为在所述编程操作的第一部分中关断所述第一开关单元和所述第二开关单元，并且被配置为在比第一部分稍后的编程操作的第二部分中导通所述第一开关单元并增加所述开关电压。
根据另一示例实施例的一方面，一种存储器件，包括：连接到第一选择线的第一开关单元；连接到第二选择线的第二开关单元；多个存储单元，彼此串联连接在所述第一开关单元和所述第二开关单元之间，并连接到多个字线；和控制电路，被配置为对所述多个存储单元中的编程存储单元执行编程操作。其中所述控制电路被配置为在所述编程操作期间向所述第一选择线和所述多个字线中的所述开关字线中的每一个顺序地提供导通电压，所述开关字线连接到与编程存储单元相邻的开关存储单元。
根据另一个示例实施例的一个方面，一种存储器件，包括：在与半导体衬底的上表面垂直的方向上延伸的沟道区；多个字线，堆叠在所述半导体衬底上以围绕所述沟道区，并且包括编程字线和位于所述编程字线上方的开关字线；在所述多个字线与所述半导体衬底之间的地选择线；在所述多个字线之上的串选择线；和控制电路，被配置为通过向地选择线和串选择线提供地电压，向编程字线提供编程电压，向开关字线提供处于第一电平的开关电压，以及向多个字线中的剩余字线提供通过电压，来升高位于开关字线的上部和下部中的每一个中的沟道区的电压。其中所述控制电路被配置为在所述串选择线的电压增加之后通过将所述开关电压增加到高于所述第一电平的第二电平而针对连接到所述编程字线的存储单元执行编程操作。
附图说明
根据以下结合附图的详细描述，将更清楚地理解上述和其他方面、特征和其他优点，其中：
图1是示意性示出根据示例实施例的存储器件的框图；
图2A和2B是示意性示出根据示例实施例的存储器件中包括的存储单元阵列的电路图；
图3是示出根据示例实施例的存储器件的透视图；
图4至图6是被提供以图示根据示例实施例的存储器件的操作的图；
图7至图9是被提供以图示根据示例实施例的存储器件的操作的图；
图10、图11A和图11B是提供用于图示根据示例实施例的存储器件的操作的曲线图；
图12和图13是被提供以图示根据示例实施例的存储器件的操作的图；
图14是示出根据示例实施例的存储器件的透视图；
图15是为了说明根据示例实施例的存储器件的操作而提供的图；
图16和图17是示出根据示例实施例的存储器件的图；
图18是为了说明根据示例实施例的存储器件的操作而提供的图；
图19是为了说明根据示例实施例的存储器件的编程操作与字线之间的关系而提供的图；
图20A和图20B是被提供以图示根据示例实施例的存储器件的编程操作的图；和
图21是示出根据示例实施例的包括短距离无线通信设备的电子设备的框图。
具体实施方式
现在将参考附图详细描述示例实施例。
图1是示意性示出根据示例实施例的存储器件的框图。
如图1所示，根据示例实施例的存储器件1可以包括存储单元阵列2和核心逻辑电路6。核心逻辑电路6可以包括行译码器3、输入和输出电路4以及控制电路(或控制逻辑)5。
存储单元阵列2可以包括布置成多行和多列的多个存储单元。在示例实施例中，存储单元阵列2可以包括多个存储单元串，并且多个存储单元串中的每一个可以包括：彼此串联连接的多个存储单元；以及分别连接到多个存储单元的两端的第一开关单元和第二开关单元。在示例实施例中，第一开关单元和第二开关单元可以分别是串选择晶体管和地选择晶体管。
多个存储单元串中的每一个可以通过字线WL、公共源极线CSL、串选择线SSL、地选择线GSL等连接到行译码器3，并且可以通过位线BL连接到输入和输出电路4。在示例实施例中，布置在同一行中的存储单元连接到相同的字线WL，并且包括在存储单元串中的存储单元连接到相同的位线BL。
包括在存储单元阵列2中的多个存储单元可以被分成多个存储块。每个存储块可以包括多个字线WL、多个串选择线SSL、多个地选择线GSL、多个位线BL以及至少一个公共源极线CSL。
行译码器3可以从控制电路5接收控制命令，并且在示例实施例中，控制命令可以包括地址信息。行译码器3可以根据地址信息来确定要被提供给连接到存储单元阵列2的字线WL、公共源极线CSL、串选择线SSL和地选择线GSL的至少一部分的电压。
输入和输出电路4可以根据从控制电路5接收的控制命令来选择连接到存储单元阵列2的位线BL的至少一部分。输入和输出电路4可读取存储在连接到已被选择的位线BL的存储单元中的数据，和/或可将数据写入到连接到已被选择的位线BL的存储单元。输入和输出电路4可以包括诸如页缓冲器、输入和输出缓冲器、数据锁存器等的电路以执行上述操作。
控制电路5可以在通信期间通过向/从外部主机等发送和/或接收数据DATA来控制行译码器3和输入和输出电路4的操作。当要读取存储在存储单元阵列2中的数据时，控制电路5可以控制行译码器3的操作，以将用于读取操作的电压提供给其中存储有待读取数据的字线WL。当用于读取操作的电压被提供给特定字线WL时，控制电路5可以控制输入和输出电路4以从连接到特定字线WL的存储单元读取数据，用于读取操作的电压提供给特定字线WL。
当数据要被写入到存储单元阵列2时，控制电路5可以控制行译码器3的操作以将用于写入操作的电压提供给要写入数据的字线WL。当用于写入操作的电压被提供给特定字线WL时，控制电路5可以控制输入和输出电路4将数据写入到连接到特定字线WL的存储单元，用于写入操作的电压提供给特定字线WL。
图2A和2B是示意性示出根据示例实施例的包括在存储器件中的存储单元阵列的电路图。
根据示例实施例的存储器件可以是NAND闪存器件。参考图2A，存储单元阵列可以包括作为多个存储单元串提供的存储单元串S，其包括n个彼此串联连接的存储单元MC1，...MCn-2，MCn-1和MCn以及包括作为分别与存储单元MC1至MCn的两端串联连接的地选择晶体管GST和串选择晶体管SST。彼此串联连接的n个存储单元MC1到MCn可以分别连接到用于选择每个存储单元MC1到MCn的n个字线WL1，...WLn-2，WLn-1和WLn。虚拟单元可以进一步设置在地选择晶体管GST和第一存储单元MC1之间以及串选择晶体管SST和第n存储单元MCn之间。
地选择晶体管GST的栅极端连接到地选择线GSL，源极端连接到公共源极线CSL。串选择晶体管SST的栅极端连接到串选择线SSL，并且源极端连接到存储单元MCn的漏极端。在诸如编程、读取、擦除等的操作中，串选择晶体管SST和地选择晶体管GST中的每一个可以作为用于选择存储单元MC1至MCn中的至少一个的开关单元来操作。在图2A中，示出了其中一个地选择晶体管GST和一个串选择晶体管SST连接到彼此串联连接的n个存储单元MC1至MCn的结构。或者，也可以将多个地选择晶体管GST或多个串选择晶体管SST连接于此。在示例实施例中，参考图2B，单个存储单元串S可以包括第一串选择晶体管SST1和第二串选择晶体管SST2。
串选择晶体管SST的漏极端可以连接到多个位线BL1至BLm中的一个。当通过串选择线SSL将信号施加到串选择晶体管SST的栅极端时，施加到位线BL1到BLm的信号被发送到彼此串联连接的n个存储单元MC1到MCn，以便可以执行数据读取和写入操作。另外，可以通过形成在衬底中的阱区施加预定的擦除电压，使得可以执行擦除操作以擦除写入在存储单元MC1至MCn上的数据。
参考图2A和2B，根据示例实施例的存储器件可以包括至少一个虚拟串DS。虚拟串DS可以是包括不连接到位线BL1至BLm的虚拟沟道的串。
图3是示出根据示例实施例的存储器件的透视图。
图3是示出存储器件的单元区域的透视图。参考图3，根据示例实施例的存储器件100可以包括衬底101，与衬底101的上表面(或图3所示的示例性实施例中的XY平面)垂直的多个沟道结构CH和虚设沟道结构DCH，以及堆叠在衬底101上以与沟道结构CH相邻的多个栅电极层130(例如，栅电极层131,132,133,134，135,136,137和138)。多个栅电极层130可以与多个绝缘层140(例如，绝缘层141,142,143,144,145,146,147,148和149)交替堆叠，并且多个栅电极层130的至少一部分可以通过隔离绝缘层155被分成多个栅电极层。
多个栅电极层130可以提供第一选择线131、第二选择线138和多个字线132至137。第一选择线131和第二选择线138中的每一个可以提供地选择晶体管GST和串选择晶体管SST以及沟道结构CH。多个字线132至137设置在第一选择线131与第二选择线138之间，并且可以将多个存储单元MC1至MCn与沟道结构CH一起提供。
多个栅电极层130可以通过公共源极线151分成多个区域。公共源极线151可以包括诸如金属、金属化合物、多晶硅等的绝缘材料并且可以电连接到形成在衬底101中的源极区103。源极区103可以被设置为地选择晶体管GST的源极区。在公共源极线151的侧表面中，可以在其中形成用于将公共源极线151与多个栅电极层130电分离的间隔件109。
多个沟道结构CH和虚拟沟道结构DCH可以在垂直于衬底101的上表面的方向(或者在图3所示的示例性实施例中的Z轴方向)上延伸。每个沟道结构CH可以包括沟道区110、填充沟道区110内的空间的嵌入绝缘层115、在沟道区110上方制备的漏极区113、在沟道区110和栅电极层130之间制备的栅极绝缘层160层等。栅绝缘层160可以包括隧穿层162、电荷存储层164、阻挡层166等，并且栅绝缘层160的至少一部分可以被设置为具有围绕栅电极层130的形状。根据一个示例实施例，沟道区110可以具有柱状形状，诸如圆柱形或棱柱形，并且可以不包括嵌入绝缘层115。另外，每个沟道结构CH可以具有根据纵横比朝向基板101变窄的倾斜侧表面。
多个沟道结构CH和虚拟沟道结构DCH可以在X-Y平面上彼此分离地设置。根据示例实施例，多个沟道结构CH和虚拟沟道结构DCH的数量和布置可以改变。例如，多个沟道结构CH和虚拟沟道结构DCH可以以至少一个方向以Z字形布置。在图3所示的示例实施例中，多个沟道结构CH对称地布置，隔离绝缘层155介于它们之间，并且多个虚拟沟道结构DCH被图示为穿过隔离绝缘层155，但是示例实施例不限于这种形式。
沟道区110可以通过存储器件100的下部中的外延层111电连接到衬底101。沟道区110可以包括诸如多晶硅或单晶硅的半导体材料，并且半导体材料可以是未掺杂杂质或可以包括P型或N型杂质的材料。外延层111可以是使用选择性外延生长(SEG)工艺生长的层。如图3所示，外延层111可以具有其中外延层渗透到衬底101中达预定深度的形式。
多个虚拟沟道结构DCH可以具有与沟道结构CH相似的结构。换句话说，多个虚拟沟道结构DCH可以包括漏极区113、沟道区110和嵌入绝缘层115，并且可以选择性地包括外延层111。然而，多个虚拟沟道结构DCH与栅极结构的上部中的位线电隔离，其与沟道结构CH不同。因此，可以不在由虚拟沟道结构DCH提供的存储单元MC1至MCn中执行编程操作。
图4至图6是被提供以图示根据示例实施例的存储器件的操作的图。
参考图4到6所示的存储器件的操作可以是用于将数据写入到特定存储单元的编程操作，并且根据图4到图6中所示的示例实施例的操作可以在执行编程操作期间顺序地执行。
参考图4至图6所示的编程操作可以由通过存储单元串、字线WL1，WL2，WL3，WL4，WL5，WL6，WL7和WL8、串选择线SSL、地选择线GSL、公共源极线CSL和位线BL连接的控制电路执行。参照图4至图6，根据示例实施例的存储器件可以包括存储单元串，并且存储单元串可以包括第一开关单元211和第二开关单元212以及彼此串联连接在第一开关单元211和第二开关单元212之间的多个存储单元220(例如，存储单元221，222，223，224，225，226，227和228)。
第一开关单元211可以通过漏极区201连接到位线BL，第二开关单元212可以通过源极区202连接到公共源极线CSL。第一开关单元211的栅电极可以由串选择线SSL提供，并且第二开关单元212的栅电极可以由地选择线GSL提供。在示例实施例中，第一开关单元211可以是串选择晶体管，并且第二开关单元212可以是地选择晶体管。
在图4至图6中示出的示例实施例中，存储单元串被示出为包括八个存储单元220，这仅是为了便于解释的示例。存储单元220的数量可以广泛地变化。多个存储单元220的栅电极可以由多个字线WL1至WL8提供。因此，多个存储单元220的操作可以通过输入到多个字线WL1至WL8的电压来确定。
当根据示例实施例在存储器件中执行编程操作时，控制电路可以允许第一开关单元211和第二开关单元212关断。在示例实施例中，控制电路可以通过向位线BL和串选择线SSL输入相同的电压(例如地电压)来使第一开关单元211关断。类似地，控制电路可以通过向公共源极线CSL和地选择线GSL输入相同的电压(例如地电压)来使第二开关单元212关断。
控制电路可以将编程电压VPGM输入到与被选择为编程目标(或用于编程的目标)的编程存储单元MC4连接的编程字线WL4，并且可以将开关电压VSWL输入到与编程字线WL4相邻的开关字线WL5。通过电压VPASS可以被输入到除编程字线WL4和开关字线WL5之外的剩余字线WL1至WL3和WL6至WL8。在示例实施例中，通过电压VPASS可具有大约8V至10V的值，并且编程电压VPGM可具有大约20V的值，其高于通过电压VPASS。开关电压VSWL可以具有比存储单元220的阈值电压VTH低的值，例如，低于0V的值。
当第一开关单元211和第二开关单元212关断并且各个电压被输入到字线WL1至WL8时，如图4所示，可以提升相对于开关字线WL5定义的第一沟道区CH1和第二沟道区CH2的电压。在示例实施例中，第一沟道区CH1可以是位于开关字线WL5和第一开关单元211之间的沟道区，并且第二沟道区CH2可以是位于开关字线WL5和第二开关单元212之间的沟道区。第一沟道区CH1和第二沟道区CH2中的每一个的电压可以增加与通过电压VPASS相同的值。
接下来，参考图5中所示的示例实施例，在第一沟道区CH1和第二沟道区CH2的电压被提升之后，控制电路可响应于串选择线SSL的电压VSSL增加以具有高于第一开关单元211的阈值电压的值而导通第一开关单元211。控制电路可以允许第二开关单元212保持在关断状态，并且可以允许输入到字线WL1至WL8的电压保持在相同的值。
当第一开关单元211导通时，可以在第一沟道区CH1中产生热载流子。然而，由于电流路径在开关字线WL5的下部被阻挡，所以在第一沟道区CH1中产生的热载流子可能不会移动到第二沟道区CH2。换句话说，在图5所示的示例实施例中，维持低于存储单元220的阈值电压的电压被输入到开关字线WL5的状态。因此，可以防止在第一沟道区CH1中产生的热载流子移动到第二沟道区CH2并且被捕获在连接到编程字线WL4的编程存储单元224中。
接下来，参考图6中示出的示例实施例，在串选择线SSL的电压VSSL增加到具有足够高于第一开关单元211的阈值电压的值之后，控制电路可以改变输入到开关字线WL5的开关电压VSWL的幅度。在一个示例性实施例中，控制电路可以增加开关电压VSWL的幅度到比第一电平高的第二电平，其在图4和5所示的示例实施例中保持在第一电平。第一电平可以具有比连接到开关字线WL5的开关存储单元225的阈值电压低的值，并且第二电平可以是比开关存储单元225的阈值电压更高的值。例如，第一电平可以具有低于地电压的值，并且第二电平可以具有与通过电压VPASS相同的值。换句话说，在根据图4至图6所示的示例实施例的编程操作中，输入到串选择线SSL、地选择线GSL、公共源极线CSL、位线BL以及字线WL1至WL8中的每一个的电压的幅度可以如表1中所示。
表1
操作 VBL VSSL VCS VGSL VPGM VSWL VPASS
图4 0 0 0 0 19 -2 9
图5 0 3 0 0 19 -2 9
图6 0 3 0 0 19 9 9
参照表1，根据图4所示的示例实施例，控制电路允许第一开关单元211和第二开关单元212在操作中关断，将约19V的编程电压VPGM输入到编程字线WL4，将比开关存储单元225的阈值电压低的-2V的开关电压VSWL输入到开关字线WL5，向其余的字线WL1至WL3和WL6至WL8传送9V的通过电压VPASS。在上述的电压条件下，在根据图4所示的示例实施例的操作中，可能发生第一沟道区CH1和第二沟道区CH2的升压。
当第一沟道区CH1和第二沟道区CH2的升压完成时，换句话说，当在保持根据图4所示的示例性实施例的电压条件的同时经过了预定时间时，则控制电路允许串选择线SSL的电压VSSL增加到约3V。换句话说，当第一沟道区CH1和第二沟道区CH2的升压完成时，控制电路允许串选择线SSL的电压VSSL增加到具有高于第一开关单元211的阈值电压的值，使得第一开关单元211可以导通。上述操作可以由控制电路向串选择线SSL输入第一导通电压来表示。第一导通电压可以被定义为高于第一开关单元211的阈值电压的值。当第一开关单元211导通时，可以在第一沟道区CH1中产生热载流子。
在串选择线SSL的电压VSSL增加到第一导通电压之后，控制电路可以增加开关电压VSWL。在示例实施例中，控制电路可以将开关电压VSWL增加到第二导通电压，该第二导通电压具有比开关存储单元225的阈值电压高的值。例如，开关电压VSWL可以增加到通过电压VPASS。换句话说，通过根据图5和图6中所示的各个示例实施例的操作，控制电路可以分别向串选择线SSL和开关字线WL5顺序地输入第一导通电压和第二导通电压。然而，输入到串选择线SSL的第一导通电压可以不同于输入到开关字线WL5的第二导通电压。
当开关电压VSWL增加到高于开关存储单元225的阈值电压的值时，在第一沟道区CH1中产生的热载流子移动到第二沟道区CH2，使得电流可以流动。可以通过被输入具有相对较高值的编程电压VPGM的编程字线WL4在编程存储单元224的电荷存储层中俘获移动到第二沟道区CH2的热载流子。因此，编程存储单元224的阈值电压可以改变，并且可以执行编程存储单元224的编程操作。
图7至图9是被提供以图示根据示例实施例的存储器件的操作的图。
在示例实施例中，参考图7至图9所示的存储器件可以包括在垂直于衬底300的上表面的方向上延伸的沟道区310。换句话说，在图7到9中示出的示例实施例中示出的操作可以是用于将数据写入到特定存储器单元的编程操作，并且可以应用于垂直型存储器器件。在编程操作的执行期间，根据图7至图9所示的示例实施例的操作可以顺序执行。
参考图7至图9，根据示例实施例的存储器件可以包括在垂直于衬底300的上表面的方向上延伸的沟道区310、形成为与沟道区310相邻的多个字线WL1，WL2，WL3，WL4，WL5，WL6，WL7以及WL8、分别设置在字线WL1至WL8两端的串选择线SSL和地选择线GSL等。在示例实施例中，地选择线GSL可以形成为与外延层303相邻而不是与沟道区310相邻。因此，地选择晶体管312可以具有不同于串选择晶体管311和存储单元320(例如，存储单元321,322,323,324,325,326,327和328)的结构。存储单元320可以串联连接在串选择晶体管311和地选择晶体管312之间。在图7至9所示的示例实施例中，八个存储单元320被图示为连接在串选择晶体管311和地选择晶体管312之间，这仅是为了便于解释的示例。存储单元320的数量可以被不同地修改。
包括导电材料的漏极区301可以形成在沟道区310上方，并且掺杂有杂质的源极区302可以形成在衬底300中。漏极区301和源极区302中的每一个可以分别连接到位线BL和公共源极线CSL。
当执行根据示例实施例的编程操作时，控制电路可允许串选择晶体管311和地选择晶体管312关断。控制电路可以将编程电压VPGM输入到连接到被选择为编程目标的编程存储单元324的编程字线WL4，并且可以将开关电压VSWL输入到与编程字线WL4相邻的开关字线WL5。通过电压VPASS可以被输入到除编程字线WL4和开关字线WL5之外的剩余字线WL1至WL3和WL6至WL8。在示例实施例中，通过电压VPASS可以具有大约8V至10V的值，并且编程电压VPGM可以具有比通过电压VPASS高的大约20V的值。开关电压VSWL可以具有低于存储单元320的阈值电压VTH的值，并且可以具有例如低于0V的值。
当串选择晶体管311和地选择晶体管312关断时，并且各个电压被输入到字线WL1至WL8，如图7所示，沟道区310的电压可以在开关字线WL5的上部和下部中升高。当沟道区310的电压在开关字线WL5的上部和下部中升高时，控制电路将串选择线SSL的电压VSSL增加到具有比串选择晶体管311的阈值电压高的值，使得串选择晶体管311可以导通。
当串选择晶体管311导通时，可以在位于开关字线WL5的上部的沟道区310中产生热载流子。在这种情况下，如在图8中所示的示例实施例中那样，控制电路允许输入到开关字线WL5的开关电压VSWL保持在低于第五存储单元325的阈值电压VTH的值，使得防止热载流子移动到与编程字线WL4相邻的沟道区310。
接下来，参考图9中示出的示例实施例，在串选择晶体管311完全导通之后，控制电路将输入到开关字线WL5的开关电压VSWL的幅度增加到具有高于第五存储单元325的阈值电压的值。因此，如图9所示，形成在沟道区310中的热载流子通过开关字线WL5，并且热载流子可以通过编程电压VPGM被俘获在编程存储单元324的电荷存储层330中。当热载流子被俘获在编程存储单元324的电荷存储层330中时，编程存储单元324的阈值电压VTH可能会改变，因此编程存储单元324的编程操作可能会完成。
图10、11A和11B是被提供以图示根据示例实施例的存储器件的操作的曲线图。在下文中，为了便于解释，将参照图4至6中所示的示例实施例进行描述。
参考图10，可以在第一部分(或第一时间间隔)T1和第二部分(或第二时间间隔)T2上执行根据示例实施例的存储器件的编程操作。第二部分T2可以是在第一部分T1之后的部分。在一个示例性实施例中，根据图4中所示的示例实施例的操作可以在第一部分T1期间执行，根据图5和6中所示的示例实施例的操作可以在第二部分T2期间执行。
参考图10，编程电压VPGM和通过电压VPASS可以在第一部分T1和第二部分T2的时间段期间保持相同的值，并且编程电压VPGM可以高于通过电压VPASS。地选择线GSL的电压VGSL可以在第一部分T1和第二部分T2上保持在地电压。
控制电路允许连接到串选择线SSL的第一开关单元211和连接到地选择线GSL的第二开关单元212关断，而串选择线SSL的电压VSSL和地选择线GSL的电压VGSL在第一部分T1中保持在地电压。在这种情况下，位线BL的电压VBL和公共源极线CSL的电压VCS可以保持在地电压。
控制电路可以将开关电压VSWL的幅度维持在第一部分T1中的第一电平LV1。参考图10，第一电平LV1可以低于开关存储单元225的阈值电压。在示例实施例中，第一电平可以低于地电压。由于在第一部分T1期间低于地电压的负电压被输入到开关字线SWL，所以限定在开关字线SWL两端的第一沟道区CH1和第二沟道区CH2的电压可以被升高。
当第一部分T1结束并且第二部分T2开始时，控制电路可以增加串选择线SSL的电压VSSL。第二部分T2中的串选择线SSL的电压VSSL可以被增加到具有比连接至串选择线SSL的第一开关单元211的阈值电压更高的值。因此，在第二部分T2中，第一开关单元211可以导通。即使在第一开关单元211导通时，控制电路也将开关电压VSWL的幅度保持在第一电平LV1。因此，当第一开关单元211导通时，在第一沟道区CH1中产生的热载流子可能不会移动到第二沟道区CH2。
当第一开关单元211导通时，控制电路可以将开关电压VSWL改变为高于第一电平LV1的第二电平LV2。第二电平LV2可以高于开关存储单元225的阈值电压。在示例实施例中，第二电平可以与通过电压VPASS相同。控制电路将开关电压VSWL设定为第二电平LV2，并且因此允许在第一沟道区CH1中产生的热载流子移动到第二沟道区CH2。将移动到第二沟道区CH2的热载流子通过相对较高的编程电压VPGM移动到编程存储单元224的电荷存储层。因此，可以完成编程存储单元224的编程操作。
在示例实施例中，控制电路在编程操作中将编程电压VPGM输入到编程字线WL4，将开关电压VSWL输入到开关字线WL5，并将通过电压VPASS输入到剩余的字线WL1到WL3和WL6到WL8。另外，控制电路允许第一开关单元211和第二开关单元212在编程操作的第一部分T1中关断，并将开关电压VSWL的幅度设置为第一电平LV1。当在第一部分T1之后第二部分T2到达时，控制电路允许第一开关单元211导通，并且将开关电压VSWL的幅度增加到高于第一电平LV1的第二电平LV2。通过上述一系列操作，可以执行编程存储单元224的编程操作。
具体而言，在示例实施例中，在第一开关单元211完全导通之后，开关电压VSWL增加到第二电平LV2。因此，在第一沟道区CH1中产生热载流子的可能性增加，并且可以基于相对较低的编程电压VPGM来执行编程操作。因此，存储器件的功耗可能降低。另外，可以减少与编程存储单元224相邻的外围存储单元的干扰。在下文中，将参照图11A和11B详细描述。
图11A和图11B是用于说明取决于串选择线SSL的电压VSSL的上升点和开关电压VSWL的上升点之间的差异的编程电压VPGM和阈值电压VTH之间的关系的曲线图。在图11B所示的曲线中，阈值电压VTH可以是编程存储单元224在用编程电压VPGM编程之后的阈值电压。参考图11A，示出了根据四个比较示例A至D的串选择线SSL的电压VSSL和开关电压VSWL。
参考示出图11A中的第一比较示例A的曲线图，串选择线SSL的电压VSSL的上升点与开关电压VSWL的上升点之间的差可以是0.3μs。参考示出图11B中的第一比较示例A的曲线图，当输入约13V的编程电压VPGM时，编程存储单元224的阈值电压VTH可能不实质变化。因此，在第一比较示例A中，需要输入用于精确编程的大大高的编程电压VPGM，这可能导致存储器件的功耗增加。
在第二比较示例B中，串选择线SSL的电压VSSL的上升点与开关电压VSWL的上升点之间的差可以是比第一比较示例A更长的0.5μs。在第二比较示例B中，当输入大约13V的编程电压VPGM时，编程存储单元224的阈值电压VT可能上升到大约1V。因此，与第一比较示例A相比，可以基于编程电压VPG的相同电压电平来执行更精确的编程操作。
在第三比较示例C中，串选择线SSL的电压VSSL的上升点和开关电压VSWL的上升点之间的差可以是比第一比较示例A和第二比较示例B中更长的0.7μs。在第三比较示例C中，当输入约13V的编程电压VPGM时，编程存储单元224的阈值电压VTH可升至约3.5V。因此，更精确的编程操作可以基于与第一比较示例A和第二比较示例B相比相同的编程电压VPGM的电压电平来执行。
在第四比较示例D中，串选择线SSL的电压VSSL的上升点与开关电压VSWL的上升点之间的差可以是1.0μs。参考示出图11B中的第四比较示例D的曲线图，响应于约13V的编程电压VPGM的输入，编程存储单元224的阈值电压VTH可升至约5.0V。
从第一比较示例A至第四比较示例D可以看出，随着串选择线SSL的电压VSSL的上升点与开关电压VSWL的上升点之间的时间差增大，响应于编程电压VPGM的相同电压电平，编程存储单元224的阈值电压VTH可以以更高的速率增加。随着串选择线SSL的电压VSSL的上升点与开关电压VSWL的上升点之间的时间差增大，第一沟道区CH1中产生热载流子的可能性增加，并且可以减小充分提高编程存储单元224的阈值电压VTH所需的编程电压VPGM的幅度。因此，存储器件的功耗可能降低。另外，随着编程存储单元224的阈值电压VTH响应于编程电压VPGM的相同电压电平而以更大的速率增加，编程操作中发生的干扰可能减少。
图12和图13是被提供以图示根据示例实施例的存储器件的操作的图。
根据示例实施例的存储器件可以是垂直型存储器件，并且可以包括在垂直于半导体衬底的上表面的方向上延伸的沟道区以及堆叠在与沟道区相邻的半导体衬底上的多个字线。第一选择线可以设置在多个字线和半导体衬底之间，第二选择线可以设置在多个字线的上部。
参照图12和图13，根据示例实施例的存储器件可以包括第一存储单元串STR1和第二存储单元串STR2。第一存储单元串STR1和第二存储单元串STR2可以共享字线WL(例如，WL1，...WLi-1，WLi，WLi+1，...，WLN-1和WLN)和公共源极线CSL。第一存储单元串STR1和第二存储单元串STR2中的每一个可以连接到第一位线BL1和第二位线BL2。
多个字线WL可以连接到多个存储单元，并且多个存储单元可以彼此串联连接。彼此串联连接的多个存储单元的两端可以分别连接到第一开关单元SC1和第二开关单元SC2。参考第一存储单元串STR1，第一开关单元SC1可以连接到第一位线BL1和第一选择线SSL，并且第二开关单元SC2可以连接到公共源极线CSL和第二选择线GSL。第一选择线SSL可以是串选择线，并且第二选择线GSL可以是地选择线。
在图12所示的示例实施例中，控制电路可以对连接到位于第i位置的第i字线WLi的第一存储单元MC1执行编程操作。控制电路将约20V的编程电压VPGM输入到第i字线WLi，并将开关电压VSWL输入到与第i字线WLi相邻的第i+1字线WLi+1。在执行编程操作时，开关电压VSWL可以具有幅度变化。约9V的通过电压VPASS可以被输入到除第i字线WLi和第i+1字线WLi+1之外的其余字线。根据上述电压条件，位于第二存储单元MC2的上部和下部中的沟道区的每个电压可以被升高。
当执行编程操作时，控制电路可以将第一位线BL1、公共源极线CSL和第二选择线GSL的电压保持在地电压。控制电路可以向连接到不包括要被编程的第一存储单元MC1的第二存储单元串STR2的第二位线BL2输入约3V的电压。输入到第二位线BL2的电压VBL2可以是与包括在第二存储单元串STR2中的第一开关单元SC3的阈值电压相同的值或高于第一开关单元SC3的阈值电压的值。
当编程操作开始并且时间t 1已经过去时，控制电路将输入到第一选择线SSL的电压VSSL的幅度从地电压增加到大约3V。在示例实施例中，输入到第一选择线SSL的电压VSSL的幅度可以增加到具有比包括在第一存储单元串STR1中的第一开关单元SC1的阈值电压更高的值。随着输入到第一选择线SSL的电压VSSL的幅度增加，第一开关单元SC1导通，并且可以在位于第二存储单元MC2和第一开关单元SC1之间的上沟道区中产生热载流子。
参考图12，在从时间t 1开始经过预定时间t d之后的时间t 2，控制电路可以增加开关电压VSWL。开关电压VSWL可以保持在大约-4V的第一电平直到时间t 2，并且第一电平可以被确定为比第二存储单元MC2的阈值电压低的任意值。当时间t 2到来时，控制电路将开关电压VSWL从第一电平增加到第二电平。在示例实施例中，第二电平可以被确定为高于第二存储单元MC2的阈值电压的任意值。在图12所示的示例实施例中，第二电平可以与通过电压VPASS处于同一电平。
控制电路将开关电压VSWL的幅度维持在第一电平直到时间t 2，并且因此防止在位于第二存储单元MC2和第一开关单元SC1之间的上沟道区中产生的热载流子移动到第一存储单元MC1。换句话说，由于开关电压VSWL保持在第一电平直到时间t 2，所以第二存储单元MC2可以防止电流流动。另外，在时间t d过去之后的时间t 2，开关电压VSWL增加，并且在时间t d期间在上沟道区中可以充分产生热载流子。因此，可以准确且有效地执行用于第一存储单元MC1的编程操作。
编程操作可以不在与第一存储单元串STR1相邻的第二存储单元串STR2中执行。参考图12，在对第一存储单元MC1执行编程操作的同时，连接到第二存储单元串STR2的第二位线BL2的电压VBL2可以具有与包括在第二存储单元串STR2中的第一开关单元SC3的阈值电压相同的值或者可以保持在比第一开关单元SC3的阈值电压更高的值。因此，即使当在时刻t1串选择线SSL的电压VSSL增加时，也可能不在第二存储单元串STR2的沟道区中产生热载流子，并且可能不执行编程操作。
接下来，在图13所示的示例实施例中，要由控制电路执行编程操作的第一存储单元MC1可以位于第一存储单元串STR1中包括的存储单元中的最下部分中。换句话说，连接到第一存储单元MC1的第一字线WL1可以位于字线WL中的最下部分中。
如在图13所示的示例实施例中那样，当待编程的第一存储单元MC1靠近第二选择线GSL时，在位于第一存储单元MC1上部的沟道区中产生的热载流子可能不会充分移动到第一存储单元MC1。因此，当靠近第二选择线GSL的第一存储单元MC1是编程目标时，控制电路可以通过使用Fowl er-Nordhei m(FN)隧穿方法来对第一存储单元MC1执行编程操作。
当使用FN隧穿方法时，不需要选择开关字线，并且编程电压VPGM仅被输入到与作为编程目标的第一存储单元MC1连接的第一字线WL1。通过电压VPASS可以被输入到剩余的字线。当第一存储单元串STR1中包括的第一开关单元SC1导通并且包括在第一存储单元串STR1中的第二开关单元SC2关断时，包括在第二存储单元串STR2中的第一开关单元SC3和第二开关单元SC4可能被关断。
如参照图12和图13所描述的，在示例实施例中，取决于要被编程的第一存储单元MC1的位置，可以一起使用FN隧穿方法和热载流子注入方法。在一个示例实施例中，当第一存储单元MC1接近第一开关单元SC1时，通过使用热载流子注入方法来执行编程操作。当第一存储单元MC1靠近第二开关单元SC2时，通过使用FN隧穿方法来执行编程操作。例如，当位于第一存储单元MC1和第一开关单元SC1之间的存储单元的数量大于位于第一存储单元MC1和第二开关单元SC2之间的存储单元的数量时，用于第一存储单元MC1的编程操作可以通过使用FN隧穿方法来执行。或者，当位于第一存储单元MC1和第一开关单元SC1之间的存储单元的数量大于预定的阈值数量时，可以通过使用FN隧穿方法来执行第一存储单元MC1的编程操作。而且，根据示例实施例，当位于第一存储单元MC1和第一开关单元SC1之间的存储单元的数量小于位于第一存储单元MC1和第二开关单元SC2之间的存储单元的数量时，可以通过使用热载流子注入方法来执行第一存储单元MC1的编程操作。可选地，当位于第一存储单元MC1和第一开关单元SC1之间的存储单元的数量小于预定的阈值数量时，可以通过使用热载流子注入方法来执行用于第一存储单元MC1的编程操作。
图14是示出根据示例实施例的存储器件的透视图。
图14是示出存储器件的单元区域的透视图。参考图14，根据示例实施例的存储器件400可以包括：衬底401；与所述衬底401的上表面(或者在图14所示的示例实施例中的XY平面)的垂直的多个沟道结构CH和虚设沟道结构DCH；堆叠在衬底401上以与沟道结构CH相邻的多个栅电极层430(例如，栅电极层431,432,433,434,435,436,437,438和439)，等等。多个栅电极层430可以与多个绝缘层440(例如，绝缘层441,442,443,444,445,446,447,448和449)交替地堆叠，并且多个栅电极层439的至少一部分可以通过隔离绝缘层455分成多个部分。
在图14所示的示例实施例中，沟道区410可以包括下沟道区410A和上沟道区410B。下沟道区410A可以连接至上沟道区410B。与下沟道区410A和上沟道区410B之间的边界相邻的栅电极层436可以提供虚拟存储单元DMC。在虚拟存储单元DMC中，可以不执行诸如编程、读取、擦除等的操作，这与其他存储单元MC1，MC2，MC3，MC4，...MCn-1和MCn不同。
除了沟道区410和虚拟存储单元DMC之外的其他组件可以与图3中示出的存储器件100的那些类似。可以通过公共源极线451和侧间隔物409将栅电极层430分成多个区域，并且公共源极线451可以连接到形成在衬底401中的源极区403。可以在沟道区410和栅电极层430之间形成栅绝缘层460。栅绝缘层460可以具有多个层，栅绝缘层460的至少一部分层可以形成在沟道区410的外部侧表面。
图15是被提供以图示根据示例实施例的存储器件的操作的图。
在图15所示的示例实施例中，控制电路可以对连接到位于第i位置的第i字线WLi的第一存储单元MC1执行编程操作。控制电路将约20V的编程电压VPGM输入到第i字线WLi，并将开关电压VSWL输入到与第i字线WLi相邻的第i+1字线WLi+1。开关电压VSWL可以具有在执行编程操作时变化的幅度。除了第i字线WLi和第i+1字线WLi+1之外，约9V的通过电压VPASS可以被输入到剩余的字线WL1，...WLi，...，WLN-1，WLN。根据上述电压条件，位于第二存储单元MC2的上部和下部中的沟道区的每个电压可以被升高。
在执行编程操作时，控制电路可以将第一位线BL1、公共源极线CSL和第二选择线GSL的电压保持在地电压。控制电路可以向连接到不包括要被编程的第一存储单元MC1的第二存储单元串STR2的第二位线BL2输入约3V的电压。换句话说，输入到第二位线BL2的电压VBL2可以被确定为与包括在第二存储单元串STR2中的第一开关单元SC3的阈值电压相同的值或高于第一开关单元SC3的阈值电压的值。
当编程操作开始并且时间t1已经过去时，控制电路将输入到第一选择线SSL的电压VSSL的幅度从地电压增加到大约3V，因此允许第一开关单元SC1被导通。在这种情况下，包括在第二存储单元串STR2中的第一开关单元SC3可以不被输入到第二位线BL2的电压VBL2导通。
参考图15，在从时间t1开始经过预定时间t d之后的时间t 2，控制电路可以增加开关电压VSWL。当时间t 2到来时，控制电路将开关电压VSWL从第一电平增加到第二电平。在示例实施例中，第二电平可以被确定为高于第二存储单元MC2的阈值电压的任意值。在图15所示的示例实施例中，第二电平可以与通过电压VPASS处于同一电平。
控制电路将开关电压VSWL的幅度维持在第一电平直到时间t 2，并且因此防止在位于第二存储单元MC2和第一开关单元SC1之间的上沟道区中产生的热载流子移动到第一存储单元MC1。换句话说，由于开关电压VSWL保持在第一电平直到时间t 2，所以第二存储单元MC2可以防止电流流动。另外，在经过时间t d之后的时间t 2，开关电压VSWL增加，并且在时间t d期间在上部沟道区中可以充分产生热载流子。因此，可以准确且有效地执行用于第一存储单元MC1的编程操作。
在图15所示的示例实施例中，输入到虚拟字线DWL的电压可以是通过电压VPASS。虚拟字线DWL可以是与分离工艺中形成的下沟道区410A和上沟道区410B之间的边界相邻的字线。在示例实施例中，在虚拟字线DWL中，可以不执行编程操作。换言之，虚拟字线DWL可能不提供存储单元。
而且，在图15所示的示例实施例中，在由虚拟字线DWL下方的字线提供的存储单元中，可以通过使用FN隧穿方法而不是热载流子方法来执行编程操作。当存储单元更接近公共源极线CSL时，使用FN隧穿方法的编程操作中所需的编程电压可能更小。因此，在图15所示的示例实施例中，关于位于虚拟字线DWL下方的字线，可以通过使用FN隧穿方法来执行编程操作。
图16和图17是示出根据示例实施例的存储器件的图。
根据图16和图17所示的示例实施例的存储器件500和600，源极区可以具有其中未形成衬底501和601的结构。因此，沟道区510和610可以具有U形，并且串选择晶体管的漏极区和地选择晶体管的源极区可以分别由形成在沟道区510和610的两端中的导电层513和613提供。
参考图16，多个栅电极层530(例如，栅电极层531,532,533,534,535,536,537和538)和多个绝缘层540(例如，绝缘层541,542,543,544,545,546,547,548和549)可以交替堆叠，并且沟道区510的内部可以填充有嵌入绝缘层515。栅绝缘层560可以形成在栅电极层530以及沟道区510之间，并且包括在栅绝缘层560中的多个层中的至少一个可以形成在沟道区510的外侧表面上。
可以通过隔离绝缘层550将栅电极层530分成多个区域。在示例实施例中，隔离绝缘层550可以设置在沟道区510中，该沟道区510被弯曲以具有U形。因此，存储器件500可以被实现为允许弯曲成具有U形的单个沟道区510，与分成多个区域的栅电极层530相邻。
接下来，参考图17，通过隔离绝缘层650将栅电极层分成多个区域，由此提供多个字线UWL和LWL。在示例实施例中，可以在串选择线SSL下方提供上字线UWL(例如，上字线UWL1，UWL2，...，UWLn-4，UWLn-3，UWLn-2，UWLn-1和UWLn)，并且可以在地选择线GSL下方提供下字线LWL(例如，下字线LWL1，LWL2，...LWLn-4，LWLn-3，LWLn-2，LWLn-1和LWLn)。上字线UWL和下字线LWL通过隔离绝缘层650彼此分离，从而提供彼此不同的存储单元。在图17所示的示例实施例中，沟道区610可以具有圆柱形状并弯曲成U形，并且栅绝缘层660可以设置在沟道区610的外侧表面上。
图18是被提供以图示根据示例实施例的存储器件的操作的图。在一个示例实施例中，参考图18示出的存储器件的编程操作可以由存储器件的控制电路执行，并且可以应用于根据图16和17中示出的示例实施例的存储器件500和600。
参考图18，包括上字线UWL1至UWLn的上串US可以连接在位线BL和后晶体管BT之间，并且包括下字线LWL1至LWLn的下串LS可以连接在源极线SL和后晶体管BT之间。后晶体管BT可以是由分别嵌入存储器件500和600中的衬底501和601中的沟道区510和610提供的晶体管。
在图18所示的示例实施例中，连接到要被编程的存储单元的编程字线可以是第i上字线UWLi。控制电路可以选择第i+1上字线UWLi+1作为开关字线。控制电路可以将通过电压VPASS输入到除了作为编程字线的第i上字线UWLi以及作为开关字线的第i+1上字线UWLi+1之外的其他字线。在这种情况下，通过电压VPASS可以被输入到确定后晶体管BT的导通/关断状态的后栅极端BG。
控制电路在时间t1增加输入到串选择线SSL的电压VSSL，并因此允许串选择晶体管导通，由此形成热载流子。在从时间t1经过了预定时间t d之后，控制电路增加开关字线UWLi+1，并且因此允许热载流子通过与开关字线UWLi+1相邻的沟道区。通过输入到编程字线UWLi的编程电压VPGM，可以将热载流子俘获在位于编程字线UWLi和沟道区之间的电荷存储层中。
在图18所示的示例实施例中，使用热载流子的编程操作可以应用于包括在上串US中的存储单元。使用FN隧穿方法的编程操作可以应用于包括在下串LS中的存储单元。
图19是为了说明根据示例实施例的存储器件的编程操作与字线之间的关系而提供的图。
图19是示出当使用FN隧穿方法执行编程操作时取决于存储单元的位置的编程电压VPGM的曲线图。参考图19，当要被编程的存储单元位于存储单元串的下部分中，即，在更靠近公共源极线的部分中时，可以基于低编程电压VPGM执行使用FN隧穿方法的编程操作。另一方面，当待编程的存储单元位于存储单元串的上部时，即位于更靠近位线的部分中时，可能需要高编程电压VPGM来执行使用FN隧穿方法的编程操作。
在示例实施例中，当要被编程的存储单元位于存储单元串的上部时，控制电路可以使用热载流子注入方法来执行编程操作。因此，可以获得减小编程电压VPGM的效果。由于在示例实施例中提出的使用热载流子注入方法的编程操作被应用于上部的存储单元，其中需要高编程电压VPGM以使用根据现有技术的FN隧穿方法来执行编程操作，所以编程电压VPGM降低的效果可能显着增加。考虑到由于热载流子注入而产生的电流等，根据现有技术的FN隧穿方法可以应用于靠近公共源极线的下部中的存储单元。
图20A和图20B是被提供用于图示根据示例实施例的存储器件的编程操作的图。
图20A是示出根据现有技术的FN隧穿方法的编程操作的图。在根据图20A所示的示例实施例的编程操作中，编程电压可以以增量步进脉冲编程(ISPP)方案施加。换句话说，如图20A所示，随着编程循环重复，编程电压可能逐渐增加。
参考图20A，在通过第一编程电压VPGM1执行编程操作之后，可以通过使用第一验证电压VVF1来识别具有比第一验证电压VVF1更低的阈值电压的存储单元。之后，当第二编程循环到来时，编程操作可以通过高于第一编程电压VPGM1的第二编程电压VPGM2来执行。在第二编程循环中，可以执行用于包括具有比第一验证电压VVF1低的阈值电压的存储单元的存储单元串的编程操作。因此，如图20A所示，在使用根据相关技术的FN隧穿方法的编程操作中，随着编程循环的进行，编程电压逐渐增加，并且可能导致存储器件的功耗增加。
接下来，参考图20B，根据示例实施例的使用热载流子注入方法的编程操作可以应用于根据I SPP方案的编程循环的至少一部分。在示例实施例中，根据示例实施例的使用热载流子注入方法的编程操作被应用于需要相对高的编程电压的编程循环。因此，根据示例实施例，存储器件的功耗可以降低。
如上所述，根据示例实施例的编程操作，基于与要被编程的编程存储单元相邻的开关存储单元，沟道区的电压可以在开关存储单元的两侧被提升。当沟道区的电压升高时，连接到位线的第一开关单元导通，并且在位于开关存储单元一侧的沟道区中产生热载流子。此后，随着开关字线的电压增加，由热载流子引起的电流被控制流过编程存储单元。因此，与根据相关技术的FN隧穿方法相比，输入到连接到编程存储单元的编程字线的编程电压可以减少，这可以降低存储器件的功耗。
图21是示出根据示例实施例的包括短距离无线通信设备的电子设备的框图。
参照图21，根据示例实施例的电子设备1000可以包括显示器1010、存储器1020、通信模块1030、传感器模块1040、处理器1050等。除了诸如智能电话、平板个人计算机(PC)、膝上型计算机等的移动设备之外，电子设备1000可以包括电视机、台式计算机等。诸如显示器1010、存储器1020、通信模块1030、传感器模块1040、处理器1050等的组件可以通过总线1060彼此通信。
存储器1020通过总线1060接收从处理器1050发送的命令，由此执行诸如编程、读取、擦除等的操作。存储器1020可以包括NAND型闪存器件，并且可以在使用FN隧穿方法的编程操作和使用热载流子注入方法的编程操作中将数据写入存储单元。基于各种条件选择性地应用FN隧穿方法和热载流子注入方法之一。在示例实施例中，可以根据要写入数据的存储单元的位置选择性地应用FN隧穿方法和热载流子注入方法之一。在另一个示例实施例中，根据I SPP方案，可以根据编程循环的顺序选择性地应用FN隧穿方法和热载流子注入方法之一。
如上所述，根据示例实施例，在沟道区升压之后，导通电压被顺序地输入到连接到位线和开关字线的开关单元。因此，在使用热载流子注入(HCI)的编程操作中，编程电压可能降低，并且存储单元之间的干扰现象可能减少。另外，根据要被编程的存储单元的条件，一起使用热载流子注入方法和FN隧穿方法，并且因此可以提高编程操作的可靠性。
尽管以上已经示出和描述了示例实施例，但是对于本领域技术人员显而易见的是，可以在不脱离由所附权利要求限定的本公开的范围的情况下进行修改和变化。

Claims (17)

1.一种存储器件，包括：
存储单元阵列，包括第一开关单元、第二开关单元和多个存储单元，所述多个存储单元设置在所述第一开关单元和所述第二开关单元之间并连接到多个字线；和
控制电路，被配置为通过将编程电压提供给所述多个字线之中的第一字线，将开关电压提供给所述多个字线之中的第二字线以及将通过电压提供给所述多个字线之中的剩余字线来执行编程操作，所述第一字线连接到第一存储单元，并且所述第二字线连接到与所述第一存储单元相邻的第二存储单元，
其中所述控制电路被配置为在所述编程操作的第一部分中关断所述第一开关单元和所述第二开关单元，并且被配置为在比第一部分稍后的编程操作的第二部分中导通所述第一开关单元并增加所述开关电压，并且其中，所述开关电压在所述第一部分中维持在低于所述第二存储单元的阈值电压的第一电平且在所述第二部分中增加到高于所述第二存储单元的阈值电压的第二电平。
2.根据权利要求1所述的存储器件，其中，所述第二字线与所述第一字线相邻并且设置在所述第一字线的上方。
3.根据权利要求1所述的存储器件，其中所述第二存储单元设置于所述第一存储单元与所述第一开关单元之间。
4.根据权利要求1所述的存储器件，其中所述第一开关单元连接到位线和第一选择线，并且所述第二开关单元连接到公共源极线和第二选择线。
5.根据权利要求4所述的存储器件，其中所述控制电路被配置为在所述第一部分及所述第二部分期间向所述公共源极线和所述第二选择线提供地电压。
6.根据权利要求4所述的存储器件，其中所述控制电路被配置为在所述第一部分期间向所述位线及所述第一选择线提供地电压，且在第二部分期间将高于所述第二开关单元的阈值电压的电压提供到所述第一选择线。
7.根据权利要求4所述的存储器件，其中，所述控制电路被配置为在所述第二部分期间响应于提供给所述第一选择线的电压高于所述第二开关单元的阈值电压而增加所述开关电压。
8.根据权利要求1所述的存储器件，其中所述第一字线与所述第一开关单元之间的字线的数目小于所述第一字线与所述第二开关单元之间的字线的数目。
9.根据权利要求1所述的存储器件，其中所述第一字线与所述第一开关单元之间的字线的数目小于预定阈值数目。
10.一种存储器件，包括：
连接到第一选择线和位线的第一开关单元；
连接到第二选择线和公共源极线的第二开关单元；
多个存储单元，彼此串联连接在所述第一开关单元和所述第二开关单元之间，并连接到多个字线；和
控制电路，被配置为对所述多个存储单元中的编程存储单元执行编程操作，
其中所述控制电路被配置为在所述编程操作期间向所述第一选择线和所述多个字线中的开关字线中的每一个顺序地提供导通电压，所述开关字线连接到与编程存储单元相邻的开关存储单元，并且
其中所述控制电路被配置为在向所述第一选择线提供导通电压之前向所述编程存储单元提供编程电压。
11.根据权利要求10所述的存储器件，其中，提供给所述第一选择线的所述导通电压的幅度不同于提供给所述开关字线的所述导通电压的幅度。
12.根据权利要求10所述的存储器件，其中，所述控制电路被配置为在编程操作期间向连接到所述编程存储单元的编程字线提供编程电压，并且向所述多个字线中除了所述编程字线和开关字线之外的剩余字线提供通过电压。
13.根据权利要求12所述的存储器件，其中提供给所述开关字线的所述导通电压与所述通过电压相同。
14.根据权利要求12所述的存储器件，其中所述控制电路被配置为提供所述编程电压及所述通过电压以升高位于所述开关存储单元与所述第一开关单元之间的沟道区的电压以及位于所述开关存储单元和所述第二开关单元之间的沟道区的电压。
15.根据权利要求12所述的存储器件，其中所述控制电路被配置为在将所述导通电压顺序地输入到所述第一选择线和开关字线中的每一者之前向所述第一选择线及开关字线中的每一者提供关断电压。
16.根据权利要求15所述的存储器件，其中提供给所述第一选择线的所述关断电压高于提供给所述开关字线的所述关断电压。
17.一种存储器件，包括：
在与半导体衬底的上表面垂直的方向上延伸的沟道区；
多个字线，堆叠在所述半导体衬底上以围绕所述沟道区，并且包括编程字线和位于所述编程字线上方的开关字线；
在所述多个字线与所述半导体衬底之间的地选择线；
在所述多个字线之上的串选择线；和
控制电路，被配置为通过向所述地选择线和所述串选择线提供地电压，向所述编程字线提供编程电压，向所述开关字线提供处于第一电平的开关电压，以及向所述多个字线中的剩余字线提供通过电压，来升高位于所述开关字线的上部和下部中的每一个中的所述沟道区的电压，
其中所述控制电路被配置为在所述串选择线的电压增加之后通过将所述开关电压增加到高于所述第一电平的第二电平而针对连接到所述编程字线的存储单元执行编程操作。
CN201810461051.2A 2017-06-26 2018-05-15 存储器件 Active CN109119115B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0080423 2017-06-26
KR1020170080423A KR102307063B1 (ko) 2017-06-26 2017-06-26 메모리 장치

Publications (2)

Publication Number Publication Date
CN109119115A CN109119115A (zh) 2019-01-01
CN109119115B true CN109119115B (zh) 2023-08-15

Family

ID=64692760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810461051.2A Active CN109119115B (zh) 2017-06-26 2018-05-15 存储器件

Country Status (3)

Country Link
US (1) US10304541B2 (zh)
KR (1) KR102307063B1 (zh)
CN (1) CN109119115B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102656527B1 (ko) * 2019-04-05 2024-04-15 삼성전자주식회사 메모리 장치
CN110580928B (zh) * 2019-08-09 2021-08-17 长江存储科技有限责任公司 一种三维存储器的控制方法、装置及存储介质
KR20210039047A (ko) * 2019-10-01 2021-04-09 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR20210119084A (ko) 2020-03-24 2021-10-05 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 동작 방법
US11074975B1 (en) * 2020-04-07 2021-07-27 Macronix International Co., Ltd. Non-volatile register and implementation of non-volatile register
CN114097082A (zh) * 2020-06-23 2022-02-25 汉阳大学校产学协力团 设置有背栅的三维快闪存储器
KR20220050303A (ko) * 2020-10-15 2022-04-25 삼성전자주식회사 상 변화 메모리 셀을 포함하는 메모리 장치 및 그것의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567213A (zh) * 2008-04-14 2009-10-28 三星电子株式会社 Nand闪速存储器件及其操作方法
CN101627439A (zh) * 2006-12-29 2010-01-13 桑迪士克股份有限公司 通过移除对字线数据的预充电相依性而以减少的编程干扰对非易失性存储器进行编程
CN102446549A (zh) * 2010-09-30 2012-05-09 旺宏电子股份有限公司 记忆体及与非门快闪记忆体的低电压程序化方法
CN103971743A (zh) * 2013-01-29 2014-08-06 旺宏电子股份有限公司 反及闪存及其热载子生成和写入方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3810985B2 (ja) 2000-05-22 2006-08-16 株式会社東芝 不揮発性半導体メモリ
US7023733B2 (en) 2004-05-05 2006-04-04 Sandisk Corporation Boosting to control programming of non-volatile memory
KR100591772B1 (ko) 2004-12-01 2006-06-26 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 전압 인가 방법
US7525841B2 (en) * 2006-06-14 2009-04-28 Micron Technology, Inc. Programming method for NAND flash
US7468911B2 (en) 2006-11-02 2008-12-23 Sandisk Corporation Non-volatile memory using multiple boosting modes for reduced program disturb
US7554846B2 (en) * 2007-06-28 2009-06-30 Micron Technology, Inc. Select gate transistors and methods of operating the same
KR100885785B1 (ko) 2007-09-10 2009-02-26 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
US7894263B2 (en) 2007-09-28 2011-02-22 Sandisk Corporation High voltage generation and control in source-side injection programming of non-volatile memory
JP2009266946A (ja) 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
US8335108B2 (en) * 2008-11-14 2012-12-18 Aplus Flash Technology, Inc. Bit line gate transistor structure for a multilevel, dual-sided nonvolatile memory cell NAND flash array
US8531886B2 (en) * 2010-06-10 2013-09-10 Macronix International Co., Ltd. Hot carrier programming in NAND flash
US8842479B2 (en) 2011-10-11 2014-09-23 Macronix International Co., Ltd. Low voltage programming in NAND flash with two stage source side bias
KR20130071689A (ko) * 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
JP5385435B1 (ja) 2012-07-18 2014-01-08 力晶科技股▲ふん▼有限公司 不揮発性半導体記憶装置とその読み出し方法
US8976581B2 (en) 2013-03-13 2015-03-10 Macronix International Co., Ltd. Non-volatile memory capable of programming cells by hot carrier injection based on a threshold voltage of a control cell
KR102210328B1 (ko) * 2014-02-12 2021-02-01 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작 방법
US9640273B1 (en) * 2016-08-25 2017-05-02 Sandisk Technologies Llc Mitigating hot electron program disturb

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101627439A (zh) * 2006-12-29 2010-01-13 桑迪士克股份有限公司 通过移除对字线数据的预充电相依性而以减少的编程干扰对非易失性存储器进行编程
CN101567213A (zh) * 2008-04-14 2009-10-28 三星电子株式会社 Nand闪速存储器件及其操作方法
CN102446549A (zh) * 2010-09-30 2012-05-09 旺宏电子股份有限公司 记忆体及与非门快闪记忆体的低电压程序化方法
CN103971743A (zh) * 2013-01-29 2014-08-06 旺宏电子股份有限公司 反及闪存及其热载子生成和写入方法

Also Published As

Publication number Publication date
KR102307063B1 (ko) 2021-10-01
CN109119115A (zh) 2019-01-01
KR20190001057A (ko) 2019-01-04
US20180374540A1 (en) 2018-12-27
US10304541B2 (en) 2019-05-28

Similar Documents

Publication Publication Date Title
KR102660057B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
CN109119115B (zh) 存储器件
US9589660B1 (en) Semiconductor pillars charged in read operation
US10748631B2 (en) Semiconductor memory device
KR101691088B1 (ko) 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8248853B2 (en) Methods of programming non-volatile flash memory devices by applying a higher voltage level to a selected word line than to a word line neighboring the selected word line
US8570808B2 (en) Nonvolatile memory device with 3D memory cell array
US20230368848A1 (en) Semiconductor memory device
KR102606826B1 (ko) 비휘발성 메모리 장치 및 그 소거 방법
US11183249B2 (en) Nonvolatile memory device with intermediate switching transistors and programming method
US10714184B2 (en) Memory device with improved program performance and method of operating the same
KR102198855B1 (ko) 메모리 시스템 및 상기 메모리 시스템의 동작 방법
CN109493905B (zh) 非易失性存储装置及其编程方法
KR20170006207A (ko) 메모리 장치 및 메모리 시스템
US10614889B2 (en) Nonvolatile memory device and method of performing an erase operation in the same
US9779830B2 (en) Non-volatile semiconductor memory device and erase method thereof
CN114496041A (zh) 非易失性存储器设备和在非易失性存储器中编程的方法
KR20100090968A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102128466B1 (ko) 메모리 시스템, 상기 메모리 시스템의 프로그램 방법 및 상기 메모리 시스템의 테스트 방법
US11315646B2 (en) Memory device having improved data reliability by varying program sequences
KR20240050458A (ko) 메모리 디바이스의 프로그램 교란을 감소시키는 방법 및 이를 이용한 메모리 디바이스
KR20230046007A (ko) 수직 채널 구조물을 포함하는 메모리 장치
CN115579034A (zh) 半导体存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant