KR100591772B1 - 플래시 메모리 장치 및 그것의 프로그램 전압 인가 방법 - Google Patents

플래시 메모리 장치 및 그것의 프로그램 전압 인가 방법 Download PDF

Info

Publication number
KR100591772B1
KR100591772B1 KR1020040099956A KR20040099956A KR100591772B1 KR 100591772 B1 KR100591772 B1 KR 100591772B1 KR 1020040099956 A KR1020040099956 A KR 1020040099956A KR 20040099956 A KR20040099956 A KR 20040099956A KR 100591772 B1 KR100591772 B1 KR 100591772B1
Authority
KR
South Korea
Prior art keywords
voltage
program
program voltage
pass
word line
Prior art date
Application number
KR1020040099956A
Other languages
English (en)
Other versions
KR20060061088A (ko
Inventor
채동혁
변대석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040099956A priority Critical patent/KR100591772B1/ko
Publication of KR20060061088A publication Critical patent/KR20060061088A/ko
Application granted granted Critical
Publication of KR100591772B1 publication Critical patent/KR100591772B1/ko

Links

Images

Landscapes

  • Read Only Memory (AREA)

Abstract

여기에 개시되는 플래시 메모리 장치 및 그것의 프로그램 방법에서는, 프로그램될 블록의 모든 워드라인들로 패스 전압(Vpass)을 인가하여 상기 워드라인들을 소정의 레벨로 프리챠지한 후, 프로그램될 셀의 워드라인으로 프로그램 전압(Vpgm_ramp)을 인가하되, 프로그램 전압(Vpgm_ramp)과 패스 전압(Vpass)을 각각 소정의 저항비로 분압하고, 상기 분압 결과들의 크기를 비교하여 프로그램 전압(Vpgm_ramp)의 인가 시점을 제어한다. 그 결과, 선택된 워드라인으로 인가되는 프로그램 전압(Vpgm_ramp)은 항상 패스 전압(Vpass) 보다 높은 값을 가지게 되어, 부스팅 효율을 높일 수 있고, 프로그램의 신뢰도를 높일 수 있게 된다.

Description

플래시 메모리 장치 및 그것의 프로그램 전압 인가 방법{FLASH MEMORY DEVICE AND METHOD FOR SUPPLYING PROGRAM VOLTAGE THEREOF}
도 1은 일반적인 프로그램 방법에 따른 워드라인 전압 변화를 보여주는 도면;
도 2는 프로그램시 목표로 하는 워드라인 전압의 레벨에 따른 워드라인 전압의 변화를 보여주는 도면;
도 3은 본 발명의 바람직한 실시예에 따른 플래시 메모리 장치의 블록도;
도 4는 도 3에 도시된 메모리 셀 어레이의 회로도;
도 5는 도 3에 도시된 워드라인 드라이브 회로의 상세 블록도;
도 6은 본 발명에 따른 프로그램시의 각 제어 신호와 고전압의 타이밍도; 그리고
도 7은 본 발명에 따른 프로그램시 워드라인으로 인가되는 전압의 변화를 보여주는 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 메모리 셀 어레이 20 : Y-게이트
30 : 페이지 버퍼회로 40 : Y-디코더
50 : X-디코더 60 : 워드라인 드라이브 회로
70 : 고전압 램프회로 80 : 고전압 발생회로
90 : 프로그램 제어부 100 : 플래시 반도체 메모리
본 발명은 불휘발성 반도체 메모리 장치에 관한 것으로서, 좀 더 구체적으로는 낸드형 플래시 메모리 장치 및 그것의 프로그램 전압 인가 방법에 관한 것이다.
불휘발성 메모리 장치는 전원이 공급되지 않아도 셀에 기록된 데이터가 소멸되지 않고 남아있다. 불휘발성 메모리들 중에서도 플래시 메모리는 전기적으로 셀의 데이터를 일괄적으로 소거하는 기능을 가지고 있기 때문에, 컴퓨터 및 메모리 카드 등에 널리 사용되고 있다.
플래시 메모리는 셀과 비트라인의 연결 상태에 따라 노어형과 낸드형으로 구분된다. 일반적으로, 노어형 플래시 메모리는 전류 소모가 크기 때문에 고집적화에는 불리하지만, 고속화에 용이하게 대처할 수 있는 장점이 있다. 그리고, 낸드형 플래시 메모리는 노어형 플래시 메모리에 비해 적은 셀 전류를 사용하기 때문에, 고집적화에 유리한 장점이 있다.
낸드 플래시 메모리는, 정보를 저장하기 위한 저장 영역으로서 메모리 셀 어레이를 포함한다. 메모리 셀 어레이는 복수 개의 블록으로 구성되고, 각각의 블록은 복수 개의 셀 스트링들(또는 낸드 스트링(NAND string)이라 불림)로 구성된다. 메모리 셀 어레이에 데이터를 저장하거나, 그것으로부터 데이터를 읽기 위해서 플 래시 메모리에는 페이지 버퍼 회로가 제공된다. 잘 알려진 바와 같이, 낸드형 플래시 메모리의 메모리 셀은 F-N 터널링 전류(Fowler-Nordheim tunneling current)를 이용하여 소거 및 프로그램된다. 낸드형 플래시 EEPROM의 소거 및 프로그램 방법들은 미국특허공보 5,473,563호에 "Nonvolatile Semiconductor Memory"라는 제목으로, 미국특허공보 5,696,717호에 "Nonvolatile Integrated Circuit Memory Devices Having Adjustable Erase/Program Threshold Voltage Verification Capability"라는 제목으로 각각 게재되어 있다.
도 1은 플래시 메모리 장치의 워드라인 전압 변화를 보여주는 도면이다.
도 1을 참조하면, 플래시 메모리 셀들의 문턱 전압 산포를 정확하게 제어하기 위해, 플래시 메모리 셀들은 증가형 스텝 펄스 프로그래밍(incremental step pulse programming: ISPP) 방식에 의해 프로그램 된다. ISPP 방식에 따라 프로그램 전압을 생성하는 회로는, 미국특허공보 5,642,309호에 "AUTO-PROGRAM CIRCUIT IN A NONVOLATILE SEMICONDUCTOR MEMORY DEVICE"라는 제목으로 게재되어 있다.
ISPP 프로그래밍 방식에 따른 프로그램 전압(Vpgm)은, 도 1에 도시된 바와 같이 프로그램 사이클의 프로그램 루프들이 반복됨에 따라 단계적으로 증가된다. 각 프로그램 루프는, 잘 알려진 바와 같이, 프로그램 구간과 프로그램 검증 구간으로 이루어진다. 프로그램 전압(Vpgm)은 정해진 증가분(△Vpgm)만큼 증가하게 되며, 프로그램 시간은 각 프로그램 루프에 대하여 일정하게 유지된다.
하지만, 각 프로그램 단계별로 수직적으로 증가된 프로그램 전압(Vpgm)이 발생하는 경우에는, 커플링 노이즈가 증가하게 된다. 커플링 노이즈는, 메모리 장치 의 집적도가 증가하고 인접한 신호 라인들간의 간격이 감소함에 따라, 인접한 신호 라인들(예컨대, 인접한 워드라인들, 스트링 선택 라인(SSL), 또는 그라운드 선택 트랜지스터들(GST)) 사이에 커패시턴스 커플링(Capacitance Coupling)이 증가함에 따라 발생된다. 이와 같은 문제를 해결하기 위해, 플래시 메모리 장치에서는 수직적으로 증가된 프로그램 전압(Vpgm)을 발생하는 대신, 고전압 램프 회로(high voltage ramping circuit)를 이용하여 순차적으로 상승된 프로그램 전압(Vpgm_ramp)을 발생한다.
도 2는 프로그램시 목표로 하는 워드라인 전압의 레벨에 따른 워드라인 전압의 변화를 보여주는 도면이다. 도 2에는 셀프 부스팅 스킴(Self-Boosting Scheme)을 이용한 프로그램 방지(program inhibit) 기법이 적용된 경우의 워드라인 전압의 변화가 도시되어 있다.
도 2를 참조하면, 셀프 부스팅 스킴을 이용한 프로그램 방지 기법에 따르면, 먼저 프로그램될 블록을 선택하고, 선택된 블록의 모든 워드라인들로 패스 전압(Vpass)을 인가한다. 워드라인들로 인가된 패스 전압(Vpass)에 의해 상기 블록에 포함된 메모리 셀들은 모두 소정의 레벨로 프리챠지 된다. 그리고 나서, 상기 메모리 셀들 중 프로그램될 셀의 워드라인으로 단계적으로 상승된 프로그램 전압(Vpgm_ramp)이 인가된다. 이 때 인가되는 프로그램 전압(Vpgm_ramp)은 도 1에 도시된 바와 같은 ISPP 스킴에 따라 단계적으로 발생된다. 그리고, ISPP의 각 단계별로 목표로 하는 프로그램 전압(Target Vpgm)은, 고전압 램프 회로에 의해 계단 형태로 순차적으로 상승된다.
도 2에서는 목표로 하는 프로그램 전압(Target Vpgm)의 레벨이 14V인 경우와 20V인 경우가 각각 도시되어 있다. 목표로 하는 프로그램 전압들(Target Vpgm)은 각각 5 단계에 걸친 램핑(ramping) 과정을 통해 발생된다. 바람직하게는, 램핑된 프로그램 전압(Vpgm_ramp)의 레벨은 워드라인들로 인가된 패스 전압(Vpass) 보다는 높아야 한다. 그러나, 도 2에 도시되어 있는 바와 같이, 목표로 하는 프로그램 전압(Target Vpgm)의 레벨이 낮아짐에 따라, 램핑된 프로그램 전압(Vpgm_ramp)이 오히려 패스 전압(Vpass)의 레벨 보다 낮아지게 되는 문제가 발생한다(도 2의 점선으로 표시된 부분 참조). 이와 같은 문제는, 목표로 하는 프로그램 전압(Target Vpgm)의 레벨이 낮음에도 불구하고, 고전압 램프 회로에서 램핑하는 단계는 소정의 레벨로 정해져 있기 때문에 발생된다. 이처럼 램핑된 프로그램 전압(Vpgm_ramp)이 패스 전압(Vpass)의 레벨 보다 낮아지게 되는 경우에는, 부스팅 효율이 떨어지게 되고, 이로 인해 프로그램의 신뢰성이 낮아지게 되는 문제점이 있다.
본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 높은 프로그램 신뢰도를 갖는 낸드형 플래시 메모리 장치 및 그것의 프로그램 방법을 제공하는데 있다.
상술한 제반 목적을 달성하기 위한 본 발명의 특징에 따르면, 플래시 메모리 장치의 프로그램 전압 인가 방법은, 프로그램될 메모리 블록의 모든 워드라인들로 패스 전압을 인가하는 단계; 상기 패스 전압이 인가되는 동안, 상기 패스 전압의 레벨 및 프로그램 전압의 레벨을 모니터링하는 단계; 그리고 상기 모니터링 결과, 상기 프로그램 전압이 상기 패스 전압 보다 높으면 상기 프로그램 전압을 선택된 워드라인으로 인가하는 단계를 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 프로그램 전압이 상기 패스 전압 보다 낮으면, 상기 패스 전압을 상기 선택된 워드라인으로 인가하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 프로그램 전압을 모니터링하는 단계는, 상기 패스 전압 및 상기 프로그램 전압을 분압하는 단계; 상기 분압 결과들의 크기를 비교하는 단계; 그리고 상기 비교 결과에 응답해서, 상기 프로그램 전압 및 상기 패스 전압 중 어느 하나를 상기 선택된 워드라인으로 인가하는 단계를 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 비교 결과, 상기 프로그램 전압의 분압 결과가 상기 패스 전압의 분압 결과 보다 낮으면 상기 패스 전압을 상기 선택된 워드라인으로 인가하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 프로그램 전압은, 프로그램 루프별로 단계적으로 증가되는 증가형 스텝 펄스 프로그래밍(incremental step pulse programming: ISPP) 방식에 의해 발생되며, 상기 프로그램 루프별 프로그램 전압은, 복수 회의 램핑 동작을 통해 소정의 전압 레벨까지 단계적으로 상승하는 것을 특징으로 한다.
상술한 목적을 달성하기 위한 본 발명의 다른 특징에 따르면, 플래시 메모리 장치의 프로그램 전압 인가 방법은, 복수 개의 메모리 셀들로 구성된 메모리 셀 어 레이; 상기 메모리 셀들에 대한 프로그램을 제어하는 프로그램 제어부; 상기 프로그램 제어부의 제어에 의해 패스 전압 및 프로그램 전압을 발생하는 고전압 발생부; 그리고 상기 프로그램 전압의 레벨을 모니터링하고, 상기 모니터링 결과에 따라 상기 패스 전압 및 상기 프로그램 전압 중 어느 하나를 선택된 워드라인으로 출력하는 워드라인 드라이브 회로를 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 고전압 발생부는, 상기 프로그램 제어부의 제어에 의해 상기 패스 전압 및 상기 프로그램 전압을 발생하는 고전압 발생회로; 그리고 상기 고전압 발생회로로부터 발생된 상기 프로그램 전압을 단계적으로 상승시키는 고전압 램핑 회로를 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 워드라인 드라이브 회로는, 상기 프로그램 제어부로부터 입력된 패스 전압 활성화 신호에 응답해서 상기 패스 전압을 출력하는 제 1 스위치; 상기 프로그램 전압의 레벨을 모니터링하고, 상기 모니터링 결과에 따라 프로그램 전압 활성화 신호를 발생하는 고전압 모니터링부; 그리고 상기 고전압 모니터링부로부터 발생된 상기 프로그램 전압 활성화 신호에 응답해서 상기 프로그램 전압을 상기 워드라인으로 출력하는 제 2 스위치를 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 고전압 모니터링부는, 상기 모니터링 결과 상기 프로그램 전압이 상기 패스 전압 보다 낮으면, 상기 프로그램 전압 활성화 신호를 비활성화 시키는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 고전압 모니터링부는, 상기 프로그램 전압 및 상기 패스 전압을 분압하는 분압부; 상기 분압 결과들의 크기를 비교하는 비교기; 상기 비교 결과를 근거로 하여 상기 프로그램 전압 인에이블 신호를 발생하는 제 1 신호 출력부; 그리고 상기 비교 결과를 근거로 하여 상기 패스 전압 인에이블 신호를 발생하는 제 2 신호 출력부를 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 제 1 신호 출력부 및 상기 제 2 신호 출력부로부터 발생된 상기 프로그램 전압 인에이블 신호 및 상기 패스 전압 인에이블 신호는, 서로 상보적인 값을 가지는 것을 특징으로 한다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
본 발명의 신규한 플래시 메모리 장치 및 그것의 프로그램 방법에서는, 프로그램될 블록의 모든 워드라인들로 패스 전압(Vpass)을 인가하여 상기 워드라인들을 소정의 레벨로 프리챠지한 후, 프로그램될 셀의 워드라인으로 프로그램 전압(Vpgm_ramp)을 인가한다. 프로그램 전압(Vpgm_ramp)은, 활성화 된 프로그램 전압 인에이블 신호(Vpgm_EN)가 입력될 때 곧바로 해당 워드라인으로 인가되지 않고, 프로그램 전압(Vpgm_ramp)이 패스 전압(Vpass) 보다 높은 것으로 확인된 후에야, 비로소 선택된 워드라인으로 프로그램 전압(Vpgm_ramp)이 인가된다. 그 결과, 선택된 워드라인으로 인가되는 프로그램 전압(Vpgm_ramp)은 항상 패스 전압(Vpass) 보다 높은 값을 가지게 되어, 부스팅 효율을 높일 수 있고, 프로그램의 신뢰도를 높일 수 있게 된다.
도 3은 본 발명의 바람직한 실시예에 따른 플래시 메모리 장치(100)의 블록 도이다. 상기 플래시 메모리 장치(100)는 낸드형 플래시 메모리 장치로서, 도 3에는 플래시 메모리 장치(100)에 구비된 복수 개의 어레이 블록들 중 하나의 어레이 블록과, 이와 관련된 주변 회로들(특히, 프로그램에 관련된 주변회로들)만을 도시하였다.
도 3을 참조하면, 본 발명에 따른 플래시 메모리 장치(100)는, 메모리 셀 어레이(memory cell array ; 10), Y-게이트 회로(Y-gate circuit ; 20), 페이지 버퍼회로(page buffer circuit ; 30), Y-디코더(40), X-디코더(50), 워드라인 드라이브 회로(word line drive circuit ; 60), 고전압 램프회로(70), 고전압 발생회로(80) 및 프로그램 제어부(90)를 포함한다.
메모리 셀 어레이(10)는 복수 개의 메모리 블록들로 구성된다. 복수 개의 메모리 블록들에는 복수 개의 비트라인들(BL1-BLm)이 병렬로 배열된다. 각 메모리 블록에는, 상기 비트라인들(BL1-BLm)에 각각 대응되는 복수의 스트링들이 포함된다. 각 메모리 블록에 포함된 각 스트링의 구성은 도 4를 참조하여 상세히 설명될 것이다.
페이지 버퍼회로(30)는 복수 개의 비트라인을 통해 메모리 셀 어레이(10)와 연결된다. 페이지 버퍼회로(30) 내에는 복수 개의 페이지 버퍼들이 포함된다. Y-게이트(20)와 Y-디코더(40)는, 외부로부터 입력된 Y-어드레스(Y_Add)에 응답해서 페이지 버퍼회로(30)에 포함된 복수 개의 버퍼들 중 일부를 선택한다. 선택된 페이지 버퍼에는 프로그램될 데이터가 저장된다. 상기 데이터(DQi)는 Y-게이트(20)를 통해 해당 페이지 버퍼로 전달된다.
한편, 고전압 발생회로(80)는 트랜지스터들(미 도시됨)과 펌핑 커패시터(미 도시됨)로 구성된 고전압 펌핑 회로이다. 고전압 발생회로(80)는 프로그램 제어부(90)로부터 발생된 프로그램 활성화 신호(PGM_EN)에 응답해서 프로그램에 사용될 고전압(Vpgm)과, 패스 전압(Vpass)을 발생한다. 고전압 발생회로(80)로부터 발생된 고전압(Vpgm)은 고전압 램프 회로(70)로 인가되고, 패스 전압(Vpass)은 워드라인 드라이브 회로(60)로 인가된다.
고전압 램프 회로(70)는 제어부(90)로부터 발생된 램프 활성화 신호(Ramp_EN)와, 고전압 발생회로(80)로부터 발생된 고전압(Vpgm)에 응답해서, 계단 형태로 순차적으로 증가된 프로그램 전압(Vpgm_ramp)을 발생한다. 고전압 램프 회로(70)는, 예컨대 직렬로 연결된 복수 개의 다이오드를 이용하여 고전압(Vpgm)을 순차적으로 분배한다. 그 결과, 고전압 램프 회로(70)는 다이오드의 문턱 전압(Vth) 만큼씩 순차적으로 증가된 전압 레벨을 갖는 프로그램 전압(Vpgm_ramp)을 발생할 수 있게 된다. 이와 같은 순차적인 고전압의 발생 기능을 램핑(ramping)이라 한다. 고전압 램프 회로(70)로부터 발생된 프로그램 전압(Vpgm_ramp)은, 워드라인 드라이브 회로(60)를 통해 프로그램될 셀의 워드라인으로 인가된다.
워드라인 드라이브 회로(60)는 고전압 램프 회로(70)로부터 프로그램 전압(Vpgm_ramp)을 받아들이고, 고전압 발생회로(80)로부터 패스 전압(Vpass)을 받아들여, 상기 전압들(Vpgm_ramp, Vpass)이 워드라인으로 인가될 수 있도록 스위칭한다. 워드라인 드라이브 회로(60) 내에는 고전압 모니터링 회로(65)가 포함되어 있어, 패스 전압(Vpass)과 프로그램 전압(Vpgm_ramp)의 레벨을 모니터링한다. 고전압 모 니터링 회로(65)는, 처음에는 프로그램 제어부(90)로부터 발생된 활성화 된 패스 전압 인에이블 신호(Vpass_EN)에 응답해서 프로그램될 블록의 모든 워드라인들로 패스 전압(Vpass)이 인가되도록 한다. 그리고 나서, 고전압 램프 회로(70)로부터 프로그램 전압(Vpgm_ramp)이 발생되면, 곧바로 프로그램 전압(Vpgm_ramp)을 해당 워드라인으로 인가하지 않고, 상기 모니터링 결과를 근거로 하여 프로그램 전압(Vpgm_ramp) 또는 패스 전압(Vpass)을 해당 워드라인으로 인가한다. 예를 들면, 프로그램 제어부(90)로부터 활성화 된 프로그램 전압 인에이블 신호(Vpgm_EN)가 입력되고, 프로그램 전압(Vpgm_ramp)이 패스 전압(Vpass) 보다 높은 것으로 확인되면, 모니터링 회로(65)는 비로소 프로그램 전압(Vpgm_ramp)이 선택된 워드라인으로 인가되도록 제어한다. 그 결과, 선택된 워드라인으로 인가되는 프로그램 전압(Vpgm_ramp)은 항상 패스 전압(Vpass) 보다 높은 값을 가지게 되어, 부스팅 효율을 높일 수 있고, 프로그램의 신뢰도를 높일 수 있게 된다. 이와 같은 프로그램 전압의 인가 방법은 아래에서 상세히 설명될 것이다.
X-디코더(50)는, 외부로부터 입력된 X-어드레스(X_Add)에 응답해서 프로그램될 셀의 워드라인을 선택한다. 그리고, X-디코더(50)는 워드라인 드라이브 회로(60)로부터 전달된 프로그램 전압(Vpgm_ramp) 또는 패스 전압(Vpass)을 선택된 워드라인에게 인가한다.
이와 같은 일련의 동작은 프로그램 제어부(90)의 제어에 의해 수행된다. 프로그램 제어부(90)는 외부로부터 입력된 프로그램 커맨드(PGM_CMD)와 어드레스 정보(X_Add, Y_Add)에 응답해서, 플래시 메모리장치(100)에 대한 프로그램 동작을 제 어한다. 프로그램 제어부(90)는 ISPP 프로그래밍 방식에 따라 각 프로그램 루프별 프로그램 전압(Target Vpgm)이 발생될 수 있도록, 고전압 발생회로(80)의 고전압 발생 동작을 제어한다. 그리고, 인접한 신호 라인들간의 커플링 현상을 방지하기 위해, 각 프로그램 루프별 프로그램 전압(Target Vpgm)의 라이징 슬롭을 제어한다. 이를 위해, 프로그램 제어부(90)는 고전압 램프 회로(70)의 램핑 동작을 제어한다. 고전압 램프 회로(70)는 프로그램 제어부(90)로부터 발생된 램핑 활성화 신호(Ramp_EN)에 응답해서 계단 형태로 증가하는 프로그램 전압(Vpgm_ramp)을 발생한다.
또한, 프로그램 제어부(90)는 프로그램시 동일한 워드라인에 연결되어 있는 메모리 셀들 중 원하지 않는 셀들이 프로그램되지 않도록 하기 위해서, 셀프-부스팅 스킴에 따라 워드라인에게 전압을 인가한다. 이를 위해, 프로그램 제어부(90)는 먼저 프로그램을 위해 선택된 블록의 모든 워드라인으로 패스 전압(Vpass)을 인가하여 상기 워드라인들을 프리챠지 시킨 후, 선택된 워드라인으로 프로그램 전압(Vpgm_ramp)이 인가되도록 한다. 선택된 워드라인으로 프로그램 전압(Vpgm_ramp)이 인가되는 시점은, 워드라인 드라이브 회로(60)의 프로그램 전압(Vpgm_ramp) 모니터링 결과에 따라 결정된다. 프로그램될 메모리 셀 어레이의 구조를 살펴보면 다음과 같다.
도 4는 도 3에 도시된 메모리 셀 어레이(10)의 회로도이다.
도 4를 참조하면, 메모리 셀 어레이(10)는 복수의 메모리 블록들로 구성된다. 각 메모리 블록에는 복수 개의 비트라인들(BL1-BLm)이 병렬로 배열된다. 또한, 각 메모리 블록에는 상기 복수 개의 비트라인들(BL1-BLm)에 각각 대응되는 복수의 스트링들이 포함된다.
도 4에 도시된 바와 같이, 각각의 스트링은 스트링 선택 트랜지스터(SST), 그라운드 선택 트랜지스터(GST), 그리고 상기 스트링 선택 트랜지스터(SST)의 소오스와 상기 그라운드 선택 트랜지스터(GST)의 드레인 사이에 직렬 연결된 복수 개의 플래시 EEPROM 셀 트랜지스터들(예를 들면, 16개의 플래시 EEPROM 셀 트랜지스터들(M15-M0))로 구성된다. 도 4에는 각각의 스트링이 16개의 플래시 EEPROM 셀 트랜지스터들(M15-M0)로 구성되는 경우가 도시되어 있으나, 이는 일 예에 불과하며, 스트링을 구성하는 플래시 EEPROM 셀 트랜지스터들의 개수는 조절 가능하다.
각 스트링의 스트링 선택 트랜지스터(GST)의 드레인은, 대응하는 비트라인에 연결된다. 그리고, 각 스트링의 그라운드 선택 트랜지스터(GST)의 소오스는, 공통 소오스 라인(common source line; CSL)에 연결된다. 각 스트링 내의 스트링 선택 트랜지스터들(SST)의 게이트들은 스트링 선택 라인(SSL)에 공통으로 연결되고, 그라운드 선택 트랜지스터들(GST)의 게이트들은 그라운드 선택 라인(GSL)에 공통으로 연결된다. 각 스트링의 플래시 EEPROM 셀 트랜지스터들의 제어 게이트들은, 워드라인들(WL0-WL15) 중 대응하는 워드라인에 공통으로 연결된다. 각 비트라인(BL1-BLm)은 도 3에 도시된 페이지 버퍼 회로(30)에 포함된 해당 페이지 버퍼(미 도시됨)에 전기적으로 연결된다.
상기 그라운드 선택 라인(GSL), 상기 워드라인들(WL0-WL15), 및 상기 스트링 선택 라인(SSL)은, 대응하는 블럭 선택 트랜지스터들(BS0-BS17)을 통해 대응하는 선택 신호 라인들(GS, Si0-Si15, SS)에 각각 연결된다. 상기 블럭 선택 트랜지스터들(BS0-BS17)은 도 3의 X-디코더(50)에 포함되며, 블럭 선택 제어 신호(BS)에 의해서 공통으로 제어되도록 연결되어 있다.
상기 선택 신호 라인들(GS, Si0-Si15, SS)은, 프로그램 동작이 수행될 때 각각 대응하는 선택 회로들(또는, 구동 회로들)에 의해서 요구되는 전압들로 구동된다. 여기서, 선택된 블럭 선택 제어 신호(BS)는, 선택 신호 라인들(Si0-Si15)을 통해 전달되는 프로그램 전압(Vpgm_ramp) 또는 패스 전압(Vpass)이 해당 워드라인들(WL0-WL15)로 충분히 전달될 수 있도록, 고전압 레벨을 갖는다. 상기 신호 라인들(Si0-Si15)에게 워드라인(WL0-WL15)으로 전달되는 신호(즉, 프로그램 전압(Vpgm_ramp) 또는 패스 전압(Vpass))를 출력하는 워드라인 드라이브 회로(60)의 구성은 다음과 같다.
도 5는 도 3에 도시된 워드라인 드라이브 회로(60)의 상세 블록도이다.
도 5를 참조하면, 워드라인 드라이브 회로(60)는 선택된 블록의 각 워드라인에 대응되는 선택 신호 라인들(Sii-Sij)로 프로그램 전압(Vpgm_ramp) 또는 패스 전압(Vpass)을 선택적으로 인가하는 복수 개의 워드라인 드라이버들(60i-60j)을 포함한다. 각각의 워드라인 드라이버(60i-60j)는, 패스 전압(Vpass)의 출력을 제어하는 제 1 스위치(61i, 61j)와, 프로그램 전압(Vpgm_ramp)의 출력을 제어하는 제 2 스위치(63i, 63j), 그리고 패스 전압(Vpass)과 프로그램 전압(Vpgm_ramp)을 모니터링하여, 프로그램 전압(Vpgm_ramp)의 인가 시점을 제어하는 고전압 모니터링부(65i, 65j)를 포함한다.
고전압 모니터링부(65i, 65j)는, 프로그램 제어부(90)로부터 활성화 된 패스 전압 인에이블 신호(Vpass_ENi, Vpass_ENj)가 입력되면, 프로그램될 블록의 모든 워드라인들로 패스 전압(Vpass)이 인가될 수 있도록 제 1 스위치(61i, 61j)에게 활성화 된 패스 전압 인에이블 신호(Vpass_ENi', Vpass_ENj')를 발생한다.
그리고 나서, 고전압 램프 회로(70)로부터 프로그램 전압(Vpgm_ramp)이 발생되면, 제 1 및 제 2 분압회로(651, 652)를 통해 패스 전압(Vpass)과 프로그램 전압(Vpgm_ramp)을 각각 소정 레벨로 분압한다. 제 1 및 제 2 분압회로(651, 652)로부터 발생된 분압 결과(Vdvd_pgm, Vdvd_pass)는 비교기(653)로 입력된다. 비교기(653)는 상기 분압 결과(Vdvd_pgm, Vdvd_pass)를 비교하고, 하이 또는 로우 레벨의 비교 결과(Level_Detect)를 발생한다. 비교기(653)로부터 발생된 비교 결과(Level_Detect)는 제 1 및 제 2 신호 출력부(654, 657)로 입력된다. 제 1 및 제 2 신호 출력부(654, 657)는, 비교기(653)로부터 발생된 비교 결과(Level_Detect)에 응답해서, 패스 전압 인에이블 신호(Vpass_ENi', Vpass_ENj')와 프로그램 전압 인에이블 신호(Vpgm_ENi', Vpgm_ENj')를 각각 발생한다. 이를 위해 제 1 및 제 2 신호 출력부(654, 657)는, NAND 게이트(655, 658)와, 인버터(656, 659)를 각각 포함한다. 제 1 신호 출력부(654)는, NAND 게이트(655)를 통해 상기 비교 결과(Level_Detect)와 패스 전압 인에이블 신호(Vpass_EN)의 논리 NAND 연산을 수행한다. 그리고, 상기 논리 NAND 연산 결과는 인버터(656)를 통해 패스 전압 인에이블 신호(Vpass_ENi', Vpass_ENj')로서 출력된다. 한편, 상기 NAND 게이트(655)의 출력 신호는, 제 2 신호 출력부(657)의 NAND 게이트(658)로 입력된다. 제 2 신호 출력부 (657)에 포함된 NAND 게이트(658)는, 제 1 신호 출력부(654)로부터 입력된 NAND 연산 결과와 프로그램 전압 인에이블 신호(Vpgm_EN)와의 논리 NAND 연산을 수행한다. 상기 논리 NAND 연산 결과는 제 2 신호 출력부(657)에 포함된 인버터(659)로 출력된다. 인버터(659)는, 상기 NAND 게이트(658)의 출력을 반전하여 프로그램 전압 인에이블 신호(Vpgm_ENi', Vpgm_ENj')로서 출력한다. 이 때, 제 1 및 제 2 신호 출력부(654, 657)를 통해 출력되는 패스 전압 인에이블 신호(Vpass_ENi', Vpass_ENj') 및 프로그램 전압 인에이블 신호(Vpgm_ENi', Vpgm_ENj')는 서로 상보적인 값을 갖는다.
예를 들어, 프로그램 제어부(90)로부터 활성화 된 프로그램 전압 인에이블 신호(Vpgm_ENi)가 입력되었을 때, 상기 비교 결과 프로그램 전압(Vpgm_ramp)이 패스 전압(Vpass) 보다 낮은 것으로 확인되면, 모니터링 회로(65)는 활성화 된 패스 전압 인에이블 신호(Vpass_ENi')를 제 1 스위치(61i)로 출력한다. 그 결과, 활성화 된 프로그램 전압 인에이블 신호(Vpgm_EN)가 입력되었음에도 불구하고, 선택된 워드라인으로는 패스 전압(Vpass)이 인가된다. 그 결과, 프로그램 전압(Vpgm_ramp)이 패스 전압(Vpass) 보다 낮아지게 되는 문제가 방지된다.
그리고, 프로그램 제어부(90)로부터 활성화 된 프로그램 전압 인에이블 신호(Vpgm_ENi)가 입력되었을 때, 상기 비교 결과 프로그램 전압(Vpgm_ramp)이 패스 전압(Vpass) 보다 높은 것으로 확인되면, 모니터링 회로(65)는 활성화 된 프로그램 전압 인에이블 신호(Vpgm_ENi')를 제 2 스위치(63i)로 출력한다. 그 결과, 선택된 워드라인으로 프로그램 전압(Vpgn_ramp)이 인가될 수 있게 된다. 이와 같은 프로그 램 전압의 인가 방법에 따르면, 선택된 워드라인으로 인가되는 프로그램 전압(Vpgm_ramp)은 항상 패스 전압(Vpass) 보다 높은 값을 가지게 되어, 부스팅 효율을 높일 수 있고, 프로그램의 신뢰도를 높일 수 있게 된다.
이상에서, 본 발명에 따른 플래시 메모리 장치는, 프로그램 전압(Vpgm_ramp)과 패스 전압(Vpass)을 각각 소정의 저항비로 분압하고, 프로그램 전압(Vpgm_ramp)의 분압 결과와 패스 전압(Vpass)의 분압 결과를 비교하여, 프로그램 전압(Vpgm_ramp)의 인가 시점을 제어하는 것으로 설명되었으나, 이는 일 예에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 이 분야에 대한 통상의 지식을 가진 이들에 있어서 자명하다.
예를 들면, 본 발명에 따른 플래시 메모리 장치는, 프로그램 전압(Vpgm_ramp)과 패스 전압(Vpass) 자체의 레벨을 비교하여, 프로그램 전압(Vpgm_ramp)의 인가 시점을 제어하도록 구성될 수 있다. 또는, 프로그램 전압(Vpgm_ramp)의 레벨을 분압한 결과를 소정의 기준 전압과 비교하여, 프로그램 전압(Vpgm_ramp)의 인가 시점을 제어하도록 구성될 수 있다.
도 6은 본 발명에 따른 프로그램시의 각 제어 신호와 고전압의 타이밍도이다. 그리고, 도 7은 본 발명에 따른 프로그램시 워드라인으로 인가되는 전압의 변화를 보여주는 도면이다.
도 6 및 도 7을 참조하면, 먼저 활성화된 패스전압 인에이블 신호(Vpass_EN)에 응답해서 프로그램될 블록의 모든 워드라인들에게 패스 전압(Vpass)이 인가된다. 소정 구간 동안 제공된 패스 전압(Vpass)에 의해, 선택된 블록의 모든 워드라 인이 프리챠지 되고 나면, 고전압 램프 회로(70)는 제어부(90)로부터 발생된 램프 활성화 신호(Ramp_EN<0>-Ramp_EN<4>)에 응답해서, 램핑된 프로그램 전압(Vpgm_ramp)을 단계적으로 발생하게 된다. 이 때 발생된 상기 램핑된 프로그램 전압(Vpgm_ramp)은, 워드라인 드라이브 회로(60)에 구비되어 있는 고전압 모니터링부(65)에 의해 모니터링된다. 모니터링 결과, 프로그램 전압(Vpgm_ramp)의 레벨이 패스 전압(Vpass) 보다 낮은 것으로 판단되면, 비록 프로그램 전압(Vpgm_ramp)이 인가될 타이밍이라 하더라도, 워드라인 드라이브 회로(60)는 프로그램 전압(Vpgm_ramp) 대신 패스 전압(Vpass)을 선택된 워드라인으로 인가한다. 그리고, 모니터링 결과, 프로그램 전압(Vpgm_ramp)의 레벨이 패스 전압(Vpass) 보다 높은 것으로 판단되면, 그제서야 워드라인 드라이브 회로(60)는 프로그램 전압(Vpgm_ramp)을 선택된 워드라인으로 인가한다. 도 6에서 알 수 있는 바와 같이, 패스 전압(Vpass)은 프로그램 전압(Vpgm_ramp)이 인가되는 도중에도 항상 일정 레벨을 유지하고 있다. 따라서, 프로그램 전압(Vpgm_ramp)이 인가되는 도중에라도, 어떠한 이유에 의해서 프로그램 전압(Vpgm_ramp)의 레벨이 일정 레벨 이하로 낮아지게 되면, 낮아진 프로그램 전압(Vpgm_ramp) 대신 패스 전압(Vpass)을 선택된 워드라인으로 인가하게 된다. 그 결과, 선택된 워드라인으로 인가되는 프로그램 전압(Vpgm_ramp)은 항상 일정 레벨 이상의 값을 가지게 되어, 부스팅 효율을 높일 수 있고, 프로그램의 신뢰도를 높일 수 있게 된다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상과 같은 본 발명에 의하면, 선택된 워드라인으로 인가되는 프로그램 전압은 항상 일정 레벨 이상의 값을 가지게 되어, 부스팅 효율을 높일 수 있고, 프로그램의 신뢰도를 높일 수 있게 된다.

Claims (13)

  1. 프로그램될 메모리 블록의 모든 워드라인들로 패스 전압을 인가하는 단계;
    상기 패스 전압이 인가되는 동안, 상기 패스 전압의 레벨 및 프로그램 전압의 레벨을 모니터링하는 단계; 그리고
    상기 모니터링 결과, 상기 프로그램 전압이 상기 패스 전압 보다 높으면 상기 프로그램 전압을 선택된 워드라인으로 인가하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 전압 인가 방법.
  2. 제 1 항에 있어서,
    상기 프로그램 전압이 상기 패스 전압 보다 낮으면, 상기 패스 전압을 상기 선택된 워드라인으로 인가하는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 전압 인가 방법.
  3. 제 1 항에 있어서, 상기 프로그램 전압을 모니터링하는 단계는,
    상기 패스 전압 및 상기 프로그램 전압을 분압하는 단계;
    상기 분압 결과들의 크기를 비교하는 단계; 그리고
    상기 비교 결과에 응답해서, 상기 프로그램 전압 및 상기 패스 전압 중 어느 하나를 상기 선택된 워드라인으로 인가하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 전압 인가 방법.
  4. 제 3 항에 있어서,
    상기 비교 결과, 상기 프로그램 전압의 분압 결과가 상기 패스 전압의 분압 결과 보다 낮으면 상기 패스 전압을 상기 선택된 워드라인으로 인가하는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 전압 인가 방법.
  5. 제 1 항에 있어서,
    상기 프로그램 전압은, 프로그램 루프별로 단계적으로 증가되는 증가형 스텝 펄스 프로그래밍(incremental step pulse programming: ISPP) 방식에 의해 발생되는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 전압 인가 방법.
  6. 제 5 항에 있어서,
    상기 프로그램 루프별 프로그램 전압은, 복수 회의 램핑 동작을 통해 소정의 전압 레벨까지 단계적으로 상승하는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 전압 인가 방법.
  7. 복수 개의 메모리 셀들로 구성된 메모리 셀 어레이;
    상기 메모리 셀들에 대한 프로그램을 제어하는 프로그램 제어부;
    상기 프로그램 제어부의 제어에 의해 패스 전압 및 프로그램 전압을 발생하는 고전압 발생부; 그리고
    상기 프로그램 전압의 레벨을 모니터링하고, 상기 모니터링 결과에 따라 상기 패스 전압 및 상기 프로그램 전압 중 어느 하나를 선택된 워드라인으로 출력하는 워드라인 드라이브 회로를 포함하는 것을 특징으로 하는 플래시 메모리 장치.
  8. 제 7 항에 있어서, 상기 고전압 발생부는
    상기 프로그램 제어부의 제어에 의해 상기 패스 전압 및 상기 프로그램 전압을 발생하는 고전압 발생회로; 그리고
    상기 고전압 발생회로로부터 발생된 상기 프로그램 전압을 단계적으로 상승시키는 고전압 램핑 회로를 포함하는 것을 특징으로 하는 플래시 메모리 장치.
  9. 제 7 항에 있어서,
    상기 프로그램 전압은, 프로그램 루프별로 단계적으로 증가되는 증가형 스텝 펄스 프로그래밍(ISPP) 방식에 의해 발생되는 것을 특징으로 하는 플래시 메모리 장치.
  10. 제 7 항에 있어서, 상기 워드라인 드라이브 회로는
    상기 프로그램 제어부로부터 입력된 패스 전압 활성화 신호에 응답해서 상기 패스 전압을 출력하는 제 1 스위치;
    상기 프로그램 전압의 레벨을 모니터링하고, 상기 모니터링 결과에 따라 프로그램 전압 활성화 신호를 발생하는 고전압 모니터링부; 그리고
    상기 고전압 모니터링부로부터 발생된 상기 프로그램 전압 활성화 신호에 응답해서 상기 프로그램 전압을 상기 워드라인으로 출력하는 제 2 스위치를 포함하는 것을 특징으로 하는 플래시 메모리 장치.
  11. 제 10 항에 있어서,
    상기 고전압 모니터링부는, 상기 모니터링 결과 상기 프로그램 전압이 상기 패스 전압 보다 낮으면, 상기 프로그램 전압 활성화 신호를 비활성화 시키는 것을 특징으로 하는 플래시 메모리 장치.
  12. 제 10 항에 있어서, 상기 고전압 모니터링부는
    상기 프로그램 전압 및 상기 패스 전압을 분압하는 분압부;
    상기 분압 결과들의 크기를 비교하는 비교기;
    상기 비교 결과를 근거로 하여 상기 프로그램 전압 인에이블 신호를 발생하는 제 1 신호 출력부; 그리고
    상기 비교 결과를 근거로 하여 상기 패스 전압 인에이블 신호를 발생하는 제 2 신호 출력부를 포함하는 것을 특징으로 하는 플래시 메모리 장치.
  13. 제 12 항에 있어서,
    상기 제 1 신호 출력부 및 상기 제 2 신호 출력부로부터 발생된 상기 프로그램 전압 인에이블 신호 및 상기 패스 전압 인에이블 신호는, 서로 상보적인 값을 가지는 것을 특징으로 하는 플래시 메모리 장치.
KR1020040099956A 2004-12-01 2004-12-01 플래시 메모리 장치 및 그것의 프로그램 전압 인가 방법 KR100591772B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040099956A KR100591772B1 (ko) 2004-12-01 2004-12-01 플래시 메모리 장치 및 그것의 프로그램 전압 인가 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040099956A KR100591772B1 (ko) 2004-12-01 2004-12-01 플래시 메모리 장치 및 그것의 프로그램 전압 인가 방법

Publications (2)

Publication Number Publication Date
KR20060061088A KR20060061088A (ko) 2006-06-07
KR100591772B1 true KR100591772B1 (ko) 2006-06-26

Family

ID=37157679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040099956A KR100591772B1 (ko) 2004-12-01 2004-12-01 플래시 메모리 장치 및 그것의 프로그램 전압 인가 방법

Country Status (1)

Country Link
KR (1) KR100591772B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160143511A (ko) * 2015-06-05 2016-12-14 에스케이하이닉스 주식회사 비휘발성 메모리의 프로그램 방법 및 컨트롤러
US10304541B2 (en) 2017-06-26 2019-05-28 Samsung Electronics Co., Ltd. Memory device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764053B1 (ko) 2006-08-10 2007-10-08 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR100967010B1 (ko) * 2007-07-30 2010-06-30 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 프로그램 방법
KR101716713B1 (ko) * 2011-05-23 2017-03-15 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970051341A (ko) * 1995-12-19 1997-07-29 김광호 낸드형 플래쉬 이. 이. 피. 롬의 프로그래밍 방법
KR20030009090A (ko) * 2001-03-29 2003-01-29 가부시끼가이샤 도시바 반도체 기억 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970051341A (ko) * 1995-12-19 1997-07-29 김광호 낸드형 플래쉬 이. 이. 피. 롬의 프로그래밍 방법
KR20030009090A (ko) * 2001-03-29 2003-01-29 가부시끼가이샤 도시바 반도체 기억 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160143511A (ko) * 2015-06-05 2016-12-14 에스케이하이닉스 주식회사 비휘발성 메모리의 프로그램 방법 및 컨트롤러
KR102653242B1 (ko) * 2015-06-05 2024-04-02 에스케이하이닉스 주식회사 비휘발성 메모리의 프로그램 방법 및 컨트롤러
US10304541B2 (en) 2017-06-26 2019-05-28 Samsung Electronics Co., Ltd. Memory device

Also Published As

Publication number Publication date
KR20060061088A (ko) 2006-06-07

Similar Documents

Publication Publication Date Title
KR100645055B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
US7545680B2 (en) Flash memory device and word line enable method thereof
KR100805839B1 (ko) 고전압 발생기를 공유하는 플래시 메모리 장치
US9508442B2 (en) Non-volatile semiconductor storage device
US6469933B2 (en) Flash memory device capable of preventing program disturb and method for programming the same
US7839688B2 (en) Flash memory device with improved programming operation voltages
KR100660544B1 (ko) 신뢰성을 향상시킬 수 있는 플래시 메모리 장치
US7372754B2 (en) Method and apparatus for controlling slope of word line voltage in nonvolatile memory device
US7800955B2 (en) Programming method of a non-volatile memory device
US7561468B2 (en) Non-volatile semiconductor memory device and method of writing data in non-volatile semiconductor memory devices
US8085600B2 (en) Program and verify method of nonvolatile memory device
US8576635B2 (en) Nonvolatile memory device and method of operating the same
US8730735B2 (en) Method of programming a semiconductor memory device
JP4988264B2 (ja) ワードライン電圧の勾配を制御する不揮発性メモリ装置及びそのプログラム方法
KR100842758B1 (ko) 낸드 플래시 메모리 소자의 프로그램 방법 및 이를구현하기 위한 프로그램 바이어스 전압 발생장치
KR100591772B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 전압 인가 방법
KR20070052403A (ko) 낸드 플래시 메모리의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee