CN109102835B - 非挥发性半导体储存装置及其读取方法 - Google Patents

非挥发性半导体储存装置及其读取方法 Download PDF

Info

Publication number
CN109102835B
CN109102835B CN201810471547.8A CN201810471547A CN109102835B CN 109102835 B CN109102835 B CN 109102835B CN 201810471547 A CN201810471547 A CN 201810471547A CN 109102835 B CN109102835 B CN 109102835B
Authority
CN
China
Prior art keywords
source
source switch
cells
erased
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810471547.8A
Other languages
English (en)
Other versions
CN109102835A (zh
Inventor
柳弼相
何文乔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN109102835A publication Critical patent/CN109102835A/zh
Application granted granted Critical
Publication of CN109102835B publication Critical patent/CN109102835B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种能够消除位元线泄漏对读取的影响的非挥发性半导体储存装置及其读取方法。所述非挥发性半导体储存装置包括：存储器阵列；半导体井，具有多个抹除单元；以及源极开关阵列，具有多个源极开关。所述源极开关中的每一个耦接到所述半导体井的一个抹除单元的共用源极线。在读取操作期间，所述源极开关中只有耦接到所述半导体井的所述抹除单元中用于进行读取的被选择抹除单元的一个源极开关被致能。因此，防止位元线泄漏影响对存储器阵列的存储器晶胞的读取操作，从而提高非挥发性半导体储存装置的可靠性。

Description

非挥发性半导体储存装置及其读取方法
技术领域
本发明涉及一种非挥发性半导体储存装置及其读取方法，尤其涉及一种能够消除位元线泄漏(bit line leakage)对读取存储器晶胞的影响的储存装置及其读取方法。
背景技术
快速存储器被应用于各种电子设备，例如数码照相机、手机等。在市场上，需要快速存储器具有小的体积及大的容量，并进一步需要使快速存储器在储存信息时具有高速度、低功耗、及高可靠性。
为了实现小的晶粒大小，多个抹除单元位于单个半导体井中，且这些抹除单元被针对各个抹除单元解码的不同高电压个别地抹除。所述多个抹除单元共用位元线以及半导体井。然而，当在特定抹除单元的至少一个存储器晶胞上发生位元线泄漏时，所述位元线泄漏可对与所述特定抹除单元共用位元线的所有抹除单元的存储器晶胞上的读取操作产生不良影响。过度抹除是造成位元线泄漏的一个原因。更具体来说，通常的抹除操作包括后程序设计步骤(post program step)以确认并恢复被过度抹除的位元。然而，如果在抹除操作期间突然断电或进入暂停命令(suspend command)，那么便不会执行后程序设计步骤，从而留下造成位元线泄漏的被过度抹除的晶胞。因此，对共用位元线的抹除单元的存储器晶胞的读取操作会失败，且快速存储器的可靠性降低。
存储器晶胞读取失败会发生在例如Ioff(当Vg＝0V时的沟道泄漏电流)等非过度抹除情形中。例如，由于通道泄漏电流Ioff特别容易在高温下增加，因此当Ioff太高时，对存储器晶胞的读取操作会失败。
随着快速储存装置的普及，提供一种具有较小的晶粒尺寸且在储存信息时更可靠的非挥发性半导体储存装置(例如，快速存储器装置)有其必要性。
发明内容
本揭示提供一种非挥发性半导体储存装置及其读取方法，其能够消除位元线泄漏对读取存储器晶胞(cell)的影响。所述非挥发性半导体储存装置包括：存储器阵列，包括多个存储器晶胞；半导体井，具有多个抹除(erase)单元；以及源极开关阵列，具有多个源极开关。所述半导体井的每一个抹除单元包括共享共用源极线(common source line)的多个存储器晶胞，且所述源极开关中的每一个电性耦接到所述抹除单元中的一个抹除单元的所述共用源极线。在读取操作期间，所述源极开关中只有耦接到所述半导体井的所述抹除单元中的被选择抹除单元的一个源极开关被致能(enable)，其中所述被选择抹除单元具有至少一个被选择进行读取的存储器晶胞。
本揭示的一种读取方法包括以下步骤：从所述半导体井的所述抹除单元中选择抹除单元；致能电性耦接到所述被选择抹除单元的所述源极开关；以及禁能(disable)电性耦接到未被选择的抹除单元的所述源极开关。
在本揭示的实施例中，仅致能耦接到被选择抹除单元的源极开关，且禁能耦接到未被选择的抹除单元的其他源极开关。因此，防止位元线泄漏(例如，由被过度抹除的晶胞导致)中断对共用位元线的抹除单元的存储器晶胞的读取操作。因此，在本揭示中的非挥发性半导体储存装置实现小的晶粒大小及高可靠性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是说明根据本揭示实施例的非挥发性储存装置的示意性结构的附图。
图2是说明根据本揭示实施例的非挥发性储存装置的半导体井及源极开关阵列的详细结构的附图。
图3是说明根据本揭示实施例的非挥发性储存装置的源极开关阵列及源极开关解码器的示意性结构的附图。
图4是说明一种根据本揭示实施例的读取方法的步骤的流程图。
【符号说明】
100：快速存储器
110：存储器阵列
112：半导体井
120：源极开关阵列
200：非挥发性半导体储存装置
212：半导体井
220：源极开关阵列
220-0：第一源极开关
220-1：第二源极开关
300：非挥发性储存装置
320：源极开关阵列
320-0：源极开关
320-n：源极开关
330：源极开关解码器
330-0：逻辑闸
330-n：逻辑闸
BL：位元线方向
BL[0]：位元线
GND：接地电位
S401、S402、S403：步骤
SL[0]：第一共用源极线
SL[1]：第二共用源极线
SRCSW_EN[0]：第一源极开关致能信号
SRCSW_EN[1]：第二源极开关致能信号
SRCSW_EN_Global：全域致能信号
Unit[0]：第一抹除单元
Unit[1]：第二抹除单元
Unit[n]：抹除单元
Unit[0]_EN：抹除单元致能信号
Unit[n]_EN：抹除单元致能信号
WL：字元线方向
具体实施方式
应理解，在不背离本揭示的范围条件下，可利用其它实施例，且可作出结构性变化。此外应理解，本文中使用的措辞及用语是用于说明目的，且不应将其视为具有限制性。在本文中使用“包括”、“包含”或“具有”及其变型目的是在涵盖其所例示的项目及其等效形式以及额外的项目。除非以其他方式进行限制，否则本文中的用语“连接”、“耦接”及“配置”以及其变型使用广泛，且涵盖直接及间接连接、耦接、及配置。
参照图1，快速存储器100包括：存储器阵列110，具有多个存储器晶胞；以及源极开关阵列120，耦接到所述存储器阵列且具有多个源极开关。存储器阵列110的存储器晶胞排列于抹除单元(区块/区段)中，其中，抹除操作在一个抹除单元中进行。抹除单元中的每一个具有至少一个存储器晶胞，且在一个抹除单元中的存储器晶胞的数量可相同于或不同于在另一个抹除单元中的存储器晶胞的数量。
存储器阵列110包括至少一个半导体井112，半导体井112含有沿位元线方向BL排列并共享共用位元线的多个抹除单元Unit[0]、Unit[1]至Unit[n]。换句话说，半导体井112的抹除单元Unit[0]、Unit[1]至Unit[n]共享共用位元线及半导体井112。应注意，半导体井112可以是p型半导体井(p型井)或n型半导体井(n型井)。此外，位元线方向BL可与存储器晶胞的字元线方向WL正交，但本发明并不仅限于此。
源极开关阵列120耦接到半导体井112的抹除单元Unit[0]、Unit[1]至Unit[n]中的每一个，并用以致能或禁能源极开关阵列120与半导体井112的抹除单元Unit[0]、Unit[1]至Unit[n]之间的电性连接。
参照图2，图2中所示的存储器晶胞是或非型快速存储器晶胞(NOR flash memorycell)，但本发明不应限制于任意特定类型的存储器晶胞。参照图2，非挥发性半导体储存装置200包括半导体井212及源极开关阵列220。半导体井212包括多个抹除单元，其中半导体井212的每一个抹除单元具有共享共用源极线的多个存储器晶胞。第一抹除单元Unit[0]的存储器晶胞共用第一共用源极线SL[0]，第二抹除单元Unit[1]的存储器晶胞共用第二共用源极线SL[1]，且半导体井212的其他抹除单元的构造可以此类推。
非挥发性储存装置200的储存排列包括多个存储器晶胞，所述存储器晶胞排列在所述存储器晶胞的字元线与所述存储器晶胞的位元线交叉的位置处。字元线的方向可与共用源极线的方向相同，且字元线的方向可与位元线的方向正交。半导体井212的每一个抹除单元包括至少一个字元线。在本揭示的实施例中，半导体井212的每一个抹除单元中的字元线的数量固定在预定数量(例如，16个字元线)，但本揭示并不仅限于此。
源极开关阵列220包括多个源极开关，其中源极开关阵列220的每一个源极开关电性耦接到半导体井212的一个抹除单元的共用源极线。如图2中所示，第一源极开关220-0电性耦接到第一抹除单元Unit[0]的第一共用源极线SL[0]，且第二源极开关220-1电性耦接到第二抹除单元Unit[1]的第二源极线SL[1]。类似地，源极开关阵列的其他源极开关耦接到对应抹除单元的对应共用源极线。
源极开关阵列220的源极开关中的每一个具有：第一端子，耦接到一个共用源极线中；第二端子，耦接到电源；以及控制端子，接收源极开关致能信号。电源可以是接地电位，所述接地电位可以是数码电位或类比电位，但本揭示并不仅限于此。例如，第一源极开关220-0具有：第一端子，耦接到第一共用源极线SL[0]；第二端子，耦接到接地电位GND；以及控制端子，接收第一源极开关致能信号SRCSW_EN[0]。第二源极开关220-1具有：第一端子，耦接到第二共用源极线SL[1]；第二端子，耦接到接地电位GND；以及控制端子，接收第二源极开关致能信号SRCSW_EN[1]。
第一源极开关220-0及第二源极开关220-1用以致能或禁能对应抹除单元Unit[0]及Unit[1]与电源之间的电性连接。第一源极开关220-0及第二源极开关220-1分别接收专用源极开关致能信号SRCSW_EN[0]及SRCSW_EN[1]，以根据源极开关致能信号SRCSW_EN[0]及SRCSW_EN[1]致能或禁能抹除单元Unit[0]及Unit[1]与电源之间的电性连接。
在本揭示的实施例中，源极开关阵列220设置在非挥发性半导体储存装置200的存储器阵列外部，从而提高源极开关阵列220的移动性并扩展源极开关阵列220的应用。然而，本揭示并不仅限于此，源极开关阵列220可嵌置在非挥发性半导体储存装置200的存储器阵列内部，以用于最小化晶粒大小及节省功耗的目的。
当源极开关阵列220设置在存储器阵列外部时，源极开关阵列220的源极开关设置在存储器晶胞的字元线的延伸方向上。半导体井212的抹除单元中的每一个包括预定数量的字元线(例如，16个)，且每一个源极开关被配置用于所述预定数量的字元线。
在操作中，当在第一抹除单元Unit[0]中存在至少一个存储器晶胞被选择进行读取时，第一源极开关220-0用以致能第一共用源极线SL[0]与接地电位GND之间的电性连接。类似地，当在第二抹除单元Unit[1]中存在至少一个存储器晶胞被选择进行读取时，第二源极开关220-1用以致能第二共用源极线SL[1]与接地电位GND之间的电性连接。换句话说，只有在耦接到某一源极的抹除单元具有至少一个用于进行读取的被选择存储器晶胞时，才会致能所述某一源极开关。同时，禁能耦接到未被选择的抹除单元(例如，不包括任意被选择进行读取的存储器晶胞的抹除单元)的源极开关，以使这些未被选择的抹除单元与接地电位GND电性隔离。
据此，第一抹除单元Unit[0]具有经受位元线泄漏的存储器晶胞A(第一共用源极线SL[0]上的电流可经由存储器晶胞A泄漏至位元线BL[0])。有许多不同原因会导致存储器晶胞A上的位元线泄漏。例如，如果在第一抹除单元Unit[0]的抹除操作期间突然断电或进入暂停命令，那么就还没有执行用于恢复被过度抹除的位元的后程序设计步骤，因此在抹除单元Unit[0]中留下被过度抹除的晶胞。如果存储器晶胞A是被过度抹除的存储器晶胞中的一个，那么有可能经由晶胞A在位元线BL[0]上存在位元线泄漏。当在位元线BL[0]上存在位元线泄漏时，对共用位元线BL[0]的存储器晶胞(例如，第二抹除单元Unit[1]中的晶胞B)的读取操作可能因位元线泄漏而失败。
本揭示针对半导体井212的每一个抹除单元提供专用的源极开关，其中只有在耦接到专用源极开关的对应抹除单元具有至少一个用于进行读取的被选择晶胞时，才会致能所述专用源极开关。例如，当半导体井212的第二抹除单元Unit[1]中的存储器晶胞B被选择进行读取时，将第二抹除单元Unit[1]视为用于进行读取的被选择抹除单元。耦接到第二抹除单元Unit[1]的第二共用源极线SL[1]的第二源极开关220-1被第二源极开关致能信号SRCSW_EN[1]致能，以在存储器晶胞B的读取操作期间使第二共用源极线SL[1]与接地电位GND电性连接。同时，源极开关阵列220的其他源极开关被对应的源极开关致能信号禁能，以使对应的共用源极线与接地电位GND电性隔离。换句话说，在存储器晶胞B的读取操作期间，仅致能源极开关220-1，且禁能源极开关阵列220的所有其他源极开关。如此一来，由于第一共用源极线SL[0]与接地电位GND电性隔离，因此即使在BL[0]上存在由被过度抹除的存储器晶胞A导致的泄漏，仍会消除位元线泄漏对读取存储器晶胞B的影响。因此，对抹除单元Unit[1]的存储器晶胞B的读取操作不受在Unit[0]上发生的位元线泄漏的影响，且即使与存储器晶胞B共用同一位元线BL[0]的存储器晶胞A被过度抹除，仍会正确地读取存储器晶胞B。
图3说明根据本揭示实施例的非挥发性储存装置300的源极开关阵列320及源极开关解码器330的示意性结构。源极开关阵列320耦接到源极开关解码器330，以接收自源极开关解码器330输出的所述多个源极开关致能信号。源极开关阵列320包括多个源极开关320-0至320-n，源极开关320-0至320-n具有分别接收源极开关致能信号SRCSW_EN[0]至SRCSW_EN[n]的控制端子。
源极开关解码器330具有：第一输入端子，接收全域致能信号SRCSW_EN_Global；多个第二输入端子，接收多个抹除单元致能信号Unit[0]_EN至Unit[n]_EN；以及多个输出端子，将源极开关致能信号SRCSW_EN[0]至SRCSW_EN[n]分别输出到源极开关320-0至320-n。
源极开关解码器330可包括多个逻辑闸330-0、…、330-n，其中每一个逻辑闸具有：第一输入端子，接收抹除单元致能信号Unit[0]_EN至Unit[n]_EN中的一个；第二输入端子，接收全域致能信号SRCSW_EN_Global；以及输出端子，输出源极开关致能信号SRCSW_EN[0]至SRCSW_EN[n]中的一个。在图3中，逻辑闸330-0至330-n是及闸，但本揭示并不仅限于此。逻辑闸330-0至330-n可以是或闸、反或闸、反及闸或其任意组合。应理解，源极开关解码器330的电路构造可根据所使用的逻辑闸的类型而变化。
在本揭示的实施例中，全域致能信号SRCSW_EN_Global可以是始终开启(always-on)信号或始终致能(always-enable)信号，且抹除单元致能信号Unit[0]_EN至Unit[n]_EN中的某一抹除单元致能信号在对应于所述某一抹除单元致能信号的抹除单元被选择进行读取时被致能。例如，当图2中所示的第二抹除单元Unit[1]中的存储器晶胞B被选择进行读取时，对应于第二抹除单元Unit[1]的抹除单元致能信号Unit[1]_EN被致能，且将源极开关致能信号SRCSW_EN[1]输出至源极开关阵列320。
图4说明一种根据本揭示实施例的读取方法的步骤。在步骤S401中，从半导体井的所述抹除单元中选择抹除单元。所述被选择抹除单元包括被选择进行读取的至少一个存储器晶胞。请注意，在半导体井的一个抹除单元内的所有存储器晶胞共用耦接到源极开关阵列的一个源极开关的共用源极线。
在步骤S402中，致能耦接到被选择抹除单元的共用源极线的源极开关，以使被选择抹除单元的共用源极线与电源(例如，图2中所示的接地电位GND)电性连接。
在步骤S403中，禁能耦接到未被选择的抹除单元的其他源极开关，以使所述未被选择的抹除单元与电源(例如，图2中所示的接地电位GND)电性隔离。
应注意，源极开关阵列的源极开关中的每一个具有控制端子，所述控制端子用于接收与存储器晶胞的字元线不同的专用抹除单元致能信号。
综上所述，本揭示的实施例介绍一种非挥发性储存装置及其读取方法，其能够消除位元线泄漏对读取存储器晶胞的影响。专用源极开关耦接到半导体井的每一个抹除单元，且专用源极开关仅在对应于所述专用源极开关的抹除单元被选择进行读取时被致能。禁能耦接到未被选择用于进行读取的抹除单元的其他源极开关。如此一来，本揭示可消除位元线泄漏对共用发生泄漏的位元线的抹除单元的读取操作的影响，从而提高快速存储器的可靠性。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的该动与润饰，故本发明的保护范围当视权利要求所界定的范围为准。

Claims (13)

1.一种非挥发性半导体储存装置，其特征在于，包括：
存储器阵列，包括多个存储器晶胞；
半导体井，包括多个抹除单元，其中所述半导体井的所述抹除单元中的每一个包括共享共用源极线的多个存储器晶胞；以及
源极开关阵列，包括多个源极开关，耦接到所述半导体井的所述抹除单元，其中所述源极开关中的每一个耦接到所述半导体井的一个抹除单元的所述共用源极线，
其中在读取操作期间，所述源极开关中耦接到所述半导体井的所述抹除单元中用于进行读取的被选择抹除单元的一个源极开关被致能以提供默认电压至所述被选择抹除单元，其他源极开关被禁能以浮接未被选择的所述抹除单元的所述共用源极线。
2.如权利要求1所述的非挥发性半导体储存装置，其中所述被选择抹除单元具有至少一个被选择进行读取的存储器晶胞。
3.如权利要求1所述的非挥发性半导体储存装置，其中所述半导体井的所述抹除单元中的每一个包括预定数量的字元线，且所述源极开关中的每一个被配置用于所述预定数量的字元线。
4.如权利要求1所述的非挥发性半导体储存装置，其中所述源极开关阵列的所述源极开关设置在所述存储器阵列外部。
5.如权利要求1所述的非挥发性半导体储存装置，其中所述源极开关中的每一个具有：第一端子，耦接到所述抹除单元中的一个抹除单元的所述共用源极线；第二端子，耦接到电源；以及控制端子，接收源极开关致能信号以根据所述源极开关致能信号致能或禁能所述源极开关，
其中所述源极开关的所述控制端子与所述存储器晶胞的字元线电隔离。
6.如权利要求1所述的非挥发性半导体储存装置，其中所述存储器阵列的所述存储器晶胞排列在所述存储器晶胞的字元线与所述存储器晶胞的位元线交叉的位置处，且所述源极开关设置在所述字元线的延伸方向上。
7.如权利要求6所述的非挥发性半导体储存装置，其中所述字元线的方向与所述共用源极线的方向相同，所述字元线的所述方向与所述位元线的方向正交，且所述源极开关耦接到所述抹除单元的所述共用源极线的端部。
8.如权利要求1所述的非挥发性半导体储存装置，进一步包括：
源极开关解码器，包括：第一输入端子，接收全域致能信号；多个第二输入端子，接收多个抹除单元致能信号；以及多个输出端子，耦接到所述源极开关的控制栅极，以将所述源极开关致能信号输出到所述源极开关的所述控制栅极。
9.如权利要求8所述的非挥发性半导体储存装置，其中所述源极开关解码器包括多个逻辑闸，所述逻辑闸中的每一个逻辑闸接收所述全域致能信号及接收所述抹除单元致能信号中的一个，并将所述源极开关致能信号中的一个输出到对应所述源极开关的所述控制栅极。
10.如权利要求9所述的非挥发性半导体储存装置，其中所述逻辑闸包括至少一个及闸。
11.如权利要求1所述的非挥发性半导体储存装置，其中所述非挥发性半导体储存装置是快速储存装置，且所述半导体井是p型井。
12.一种非挥发性半导体储存装置的读取方法，所述非挥发性半导体储存装置包括：存储器阵列；半导体井，具有多个抹除单元；以及源极开关阵列，具有耦接到所述抹除单元的多个源极开关，其特征在于，所述读取方法包括：
从所述半导体井的所述抹除单元中选择抹除单元，其中所述被选择抹除单元包括被选择进行读取的至少一个存储器晶胞；
致能电性耦接到所述被选择抹除单元的所述源极开关以提供默认电压至所述被选择抹除单元；以及
禁能对电性耦接到未被选择的所述抹除单元的所述源极开关以浮接未被选择的所述抹除单元的共用源极线。
13.如权利要求12所述的非挥发性半导体储存装置的读取方法，其中所述源极开关是由与所述存储器晶胞的字元线上的信号不同的源极开关致能信号控制。
CN201810471547.8A 2017-06-20 2018-05-17 非挥发性半导体储存装置及其读取方法 Active CN109102835B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/627,460 2017-06-20
US15/627,460 US10062440B1 (en) 2017-06-20 2017-06-20 Non-volatile semiconductor memory device and reading method thereof

Publications (2)

Publication Number Publication Date
CN109102835A CN109102835A (zh) 2018-12-28
CN109102835B true CN109102835B (zh) 2021-06-15

Family

ID=63208157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810471547.8A Active CN109102835B (zh) 2017-06-20 2018-05-17 非挥发性半导体储存装置及其读取方法

Country Status (3)

Country Link
US (1) US10062440B1 (zh)
CN (1) CN109102835B (zh)
TW (1) TWI659424B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701671B (zh) * 2019-06-13 2020-08-11 華邦電子股份有限公司 用於快速讀取的記憶體裝置及其控制方法
CN112309468A (zh) * 2019-07-30 2021-02-02 华邦电子股份有限公司 用于快速读取的存储器装置及其控制方法
US11107534B2 (en) * 2019-09-03 2021-08-31 Winbond Electronics Corp. Memory device and control method thereof for fast read
CN113409853B (zh) * 2021-05-21 2023-08-25 芯天下技术股份有限公司 减少掉电后读错误几率的方法、装置、存储介质和终端
US20230178153A1 (en) * 2021-12-02 2023-06-08 Winbond Electronics Corp. Memory device comprising source switch to float source line of unselected memory cell block, memory array and program method using the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4800529A (en) * 1986-03-17 1989-01-24 Fujitsu Limited Semiconductive memory device with current control and comparison means to reduce power consumption and increase operating speed
US5280447A (en) * 1992-06-19 1994-01-18 Intel Corporation Floating gate nonvolatile memory with configurable erasure blocks
US6125057A (en) * 1999-06-21 2000-09-26 Lucent Technologies Inc. Segmented source memory array
CN1263140C (zh) * 2002-08-20 2006-07-05 旺宏电子股份有限公司 非易失性存储器的结构及其操作方法
CN105938726A (zh) * 2015-03-04 2016-09-14 株式会社东芝 半导体存储装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065364A (en) * 1989-09-15 1991-11-12 Intel Corporation Apparatus for providing block erasing in a flash EPROM
JPH0426995A (ja) * 1990-05-18 1992-01-30 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US5245570A (en) * 1990-12-21 1993-09-14 Intel Corporation Floating gate non-volatile memory blocks and select transistors
US5237535A (en) * 1991-10-09 1993-08-17 Intel Corporation Method of repairing overerased cells in a flash memory
DE69227011T2 (de) * 1991-11-20 1999-02-18 Fujitsu Ltd Löschbare Halbleiterspeicheranordnung mit verbesserter Zuverlässigkeit
JP2738195B2 (ja) * 1991-12-27 1998-04-08 日本電気株式会社 不揮発性半導体記憶装置
US5267196A (en) * 1992-06-19 1993-11-30 Intel Corporation Floating gate nonvolatile memory with distributed blocking feature
US5563823A (en) * 1993-08-31 1996-10-08 Macronix International Co., Ltd. Fast FLASH EPROM programming and pre-programming circuit design
KR0142510B1 (ko) * 1993-10-29 1998-08-17 가네꼬 히사시 비휘발성 반도체 메모리 장치
JP3564610B2 (ja) * 1994-07-26 2004-09-15 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP3151123B2 (ja) * 1995-04-24 2001-04-03 シャープ株式会社 不揮発性半導体記憶装置
US5673224A (en) * 1996-02-23 1997-09-30 Micron Quantum Devices, Inc. Segmented non-volatile memory array with multiple sources with improved word line control circuitry
JP3183328B2 (ja) * 1996-10-21 2001-07-09 日本電気株式会社 半導体記憶装置
US5974499A (en) * 1997-04-23 1999-10-26 Micron Technology, Inc. Memory system having read modify write function and method
KR100280451B1 (ko) * 1998-03-12 2001-02-01 김영환 메모리 셀의 동작이 섹터 단위로 수행되는 플래쉬 메모리
US5875130A (en) * 1998-05-27 1999-02-23 Advanced Micro Devices Method for programming flash electrically erasable programmable read-only memory
US6026021A (en) * 1998-09-10 2000-02-15 Winbond Electronics Corp. America Semiconductor memory array partitioned into memory blocks and sub-blocks and method of addressing
JP2000276882A (ja) * 1999-03-23 2000-10-06 Nec Corp 不揮発性半導体記憶装置とその記憶データの消去方法
US6097636A (en) * 1999-09-03 2000-08-01 Silicon Storage Technology, Inc. Word line and source line driver circuitries
JP3984445B2 (ja) * 2001-09-12 2007-10-03 シャープ株式会社 不揮発性半導体メモリ装置のオーバーイレースセル検出方法
US6862223B1 (en) * 2002-07-05 2005-03-01 Aplus Flash Technology, Inc. Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout
US6850438B2 (en) * 2002-07-05 2005-02-01 Aplus Flash Technology, Inc. Combination nonvolatile memory using unified technology with byte, page and block write and simultaneous read and write operations
JP4764142B2 (ja) * 2005-11-11 2011-08-31 株式会社東芝 半導体記憶装置
KR100769772B1 (ko) * 2006-09-29 2007-10-23 주식회사 하이닉스반도체 플래시 메모리 장치 및 이를 이용한 소거 방법
TWI508077B (zh) * 2011-07-01 2015-11-11 Winbond Electronics Corp 切換電路和快閃記憶體裝置
JP5983236B2 (ja) 2012-09-25 2016-08-31 株式会社ソシオネクスト 半導体記憶装置
US9355717B1 (en) 2014-08-27 2016-05-31 Crossbar, Inc. Memory array with embedded source line driver and improved voltage regularity

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4800529A (en) * 1986-03-17 1989-01-24 Fujitsu Limited Semiconductive memory device with current control and comparison means to reduce power consumption and increase operating speed
US5280447A (en) * 1992-06-19 1994-01-18 Intel Corporation Floating gate nonvolatile memory with configurable erasure blocks
US6125057A (en) * 1999-06-21 2000-09-26 Lucent Technologies Inc. Segmented source memory array
CN1263140C (zh) * 2002-08-20 2006-07-05 旺宏电子股份有限公司 非易失性存储器的结构及其操作方法
CN105938726A (zh) * 2015-03-04 2016-09-14 株式会社东芝 半导体存储装置

Also Published As

Publication number Publication date
US10062440B1 (en) 2018-08-28
CN109102835A (zh) 2018-12-28
TW201905927A (zh) 2019-02-01
TWI659424B (zh) 2019-05-11

Similar Documents

Publication Publication Date Title
CN109102835B (zh) 非挥发性半导体储存装置及其读取方法
US6262926B1 (en) Nonvolatile semiconductor memory device
US10269409B2 (en) Non-volatile semiconductor memory device and driving method for block selection by boosting thereof
CN109509502B (zh) 半导体存储装置
US8995188B2 (en) Sharing support circuitry in a memory
US9640271B2 (en) Low-dropout regulator peak current control
US9136017B2 (en) Short-checking methods
US8767472B2 (en) Non-volatile memory apparatus and methods
JP2014197442A (ja) 不揮発性半導体記憶装置及びその読み出し方法
US8520465B2 (en) Semiconductor device
US20230088312A1 (en) Voltage control in semiconductor memory device
US11538535B2 (en) Apparatus for rapid data destruction
US8335125B2 (en) Semiconductor memory device with a stacked gate including a charge storage layer and a control gate and method of controlling the same
US20220301634A1 (en) Memory device read operations
CN110827876B (zh) 用于解码用于存取操作的存储器存取地址的设备和方法
US11710531B2 (en) Memory redundancy repair
JP5101401B2 (ja) 半導体記憶装置
US20120163095A1 (en) Semiconductor memory device
US20180144807A1 (en) Semiconductor device
KR20160099455A (ko) 메모리 동작용 시스템, 디바이스 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant