CN109074841B - 刷新电路 - Google Patents

刷新电路 Download PDF

Info

Publication number
CN109074841B
CN109074841B CN201780021575.3A CN201780021575A CN109074841B CN 109074841 B CN109074841 B CN 109074841B CN 201780021575 A CN201780021575 A CN 201780021575A CN 109074841 B CN109074841 B CN 109074841B
Authority
CN
China
Prior art keywords
memory
redundant
row
memory cells
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780021575.3A
Other languages
English (en)
Other versions
CN109074841A (zh
Inventor
理查德·N·赫登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109074841A publication Critical patent/CN109074841A/zh
Application granted granted Critical
Publication of CN109074841B publication Critical patent/CN109074841B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本发明包含与刷新电路有关的设备及方法。例示性设备可包含存储器阵列，所述存储器阵列包含主部分和冗余部分。所述设备可包含刷新电路，所述刷新电路经配置以响应于确定冲击事件而刷新所述冗余部分的至少一部分。

Description

刷新电路
技术领域
本发明大体上涉及半导体存储器及方法，且更具体来说涉及与刷新电路有关的设备及方法。
背景技术
存储器装置通常提供为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性存储器和非易失性存储器。易失性存储器可需要电力来维持其数据(例如，主机数据、错误数据等)，且其包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)与晶闸管随机存取存储器(TRAM)等。
由于存储器密度已增加，例如DRAM存储器的一些装置中已出现间歇性故障，所述装置可能归因于在与特定行的存储器单元(例如，耦合到存取线的单元)相关联的刷新窗口内重复存取所述单元而经历故障。例如，物理邻近于在所述刷新窗口内频繁存取的行的行经历数据损坏的可能性增加。重复存取特定行可称为“冲击(hammering)”事件，且行的冲击例如可引起例如跨传送闸的迁移的问题。由行的冲击引起的泄漏及寄生电流可引起未存取物理邻近行(其可称为相邻行或受干扰行)中的数据损坏。所得损坏问题可例如称为冲击干扰及/或行冲击干扰。
用以降低行冲击对邻近行的不利影响的一些先前方法包含响应于确定已发生冲击事件而刷新邻近行。例如，响应于确定特定行已经是重复存取的目标(例如，所述行在刷新期内已经历超过阈值数目次存取)，可选择所述特定行的物理邻近的相邻行来进行针对性刷新操作，此可称为行冲击刷新操作。
行冲击效应是归因于存储器单元(其可包含一个晶体管和一个电容器)的本质。电容器的电荷状态确定DRAM单元是将“1”还是“0”存储为二进制值。另外，大量DRAM单元被紧实地包装在一起。紧密包装的单元尤其在所述单元的一者被快速激活时可导致经激活电容器对邻近电容器的电荷产生影响(例如，行冲击效应)。另外，电容器可具有自然放电速率且可经重新写入以补偿此放电，此称为“刷新”。
附图说明
图1是根据本发明的若干实施例的呈包含存储器装置的计算系统的形式的设备的框图。
图2是说明根据本发明的若干实施例的存储器阵列的部分的示意图。
图3是说明根据本发明的若干实施例的存储器阵列的部分的示意图。
图4是说明根据本发明的若干实施例的存储器阵列的部分的示意图。
具体实施方式
本发明包含与刷新电路有关的设备及方法。例示性设备包括存储器阵列，所述存储器阵列包含主部分的存储器单元及冗余部分的存储器单元。例示性设备可包含刷新电路，所述刷新电路经配置以响应于确定冲击事件而刷新所述冗余部分的至少部分。
在一些实施例中，当冗余部分的至少一个行经历冲击事件时，可通过刷新存储器阵列的整个冗余部分而保留时间和/或资源。例如，在使用额外时间及/或资源的一些方法中，当对应于主部分中的行的物理地址被再映射到冗余部分时(例如，当主部分中的所述行包含缺陷时)，可刷新主部分中邻近于所述物理地址的行的行。本文中的冗余部分指代主阵列部分的行可(例如，归因于主阵列中的行缺陷)再映射到的额外单元行。但是，由于与主部分中的行相关联的物理地址已被再映射而与冗余部分相关联，所以不必刷新邻近行，而应刷新冗余部分中邻近于冗余行的行以避免行冲击干扰。通过响应于与已被再映射的物理地址相关联的冲击事件而刷新冗余部分，而非确定哪些冗余行邻近于被冲击的冗余行，可避免主部分与冗余部分的物理位址之间的相关性。
存储器阵列的主部分可包含若干存储器单元群组，其各自耦合到各自若干存取线(例如，在存储器单元的行中)的一者。例如，第一单元行、第二单元行及第三单元行可为三个邻近单元行。响应于接连不断地存取(例如，激活、选择等)第二单元行(例如，中间行)，第一行和第三行可经历泄漏及/或电相互作用。因此，可按对应于第二单元行(例如，被冲击行)的激活速率的特定速率刷新第一及第三单元行(例如，受干扰行)，本文中称为行冲击刷新。
但是，在若干例子中，主阵列中的物理单元行可被再映射到冗余部分中的行，使得存取与经再映射行(例如，主阵列部分中的第二行)相关联的物理地址的请求引起对所述冗余行的存取。当接连不断地发送存取第二单元行的请求时，可针对第一单元行和第三单元行触发行冲击刷新。但是，由于第二单元行已经重新定位，所以冗余行中发生实际激活，且冗余行的邻近单元行而非主阵列(例如，非冗余阵列)中的第一及第三单元行应接收行冲击刷新。
在包含DRAM的一些例子中，使用反熔丝来将来自主阵列的行地址重新定位到冗余行地址。但是，在包含混合存储器立方体(HMC)的实施例中，HMC的DRAM可不包含反熔丝，且因此可无法指示行地址是否已被再映射到冗余行地址。在此情况中，HMC的逻辑裸片可监测刷新且参考SRAM查找表以修复地址信息。映射表可记录具有错误的单元行(例如，主阵列的第二行)与所述具有错误的单元行的数据在冗余阵列中的重新定位处之间的对应关系。存取映射表可增加执行行冲击刷新所花费的时段及/或可消耗电力及存取资源。例如，由于冗余阵列可为对应主阵列的较小子集，所以与存取映射表且确定被冲击行的哪些邻近行将被刷新相比，可更有效率地且以较少资源刷新整个冗余阵列。
在本发明的以下具体实施方式中，参考形成本发明的一部分且其中通过说明展示可如何实践本发明的一或多个实施例的附图。足够详细地描述这些实施例以使所属领域的技术人员能够实践本发明的实施例，且应了解，在不背离本发明的范围的情况下，可利用其它实施例并进行工艺、电及/或结构改变。如本文中使用，标示符“N”(尤其相对于图式中的元件符号)指示可包含被如此标示的若干特定特征。如本文中使用，“若干”特定事物可指代此类事物的一或多者(例如，若干存储器阵列可指代一或多个存储器阵列)。
本文中的图遵循编号惯例，其中第一个数字或前几个数字对应于图式图号且剩余数字识别图式中的元件或组件。可通过使用类似数字而识别不同图之间的类似元件或组件。例如，230可指代图2中的元件“30”，且类似元件可在图3中指代为330。如将了解，可添加、交换及/或消除在本文中的各个实施例中展示的元件以提供本发明的若干额外实施例。另外，如将了解，图中提供的元件的比例及相对尺度希望说明本发明的某些实施例，且不应被视为限制性意义。
图1是根据本发明的若干实施例的呈包含存储器装置120的计算系统100的形式的设备的框图。如本文中使用，存储器装置120、存储器阵列130及/或控制器140，及/或读取/锁存电路150也可被单独视为“设备”。
系统100包含主机110，所述主机110耦合(例如，连接)到包含存储器阵列130的存储器装置120。主机110可为主机系统，例如个人膝上型计算机、桌面计算机、数码相机、智能电话或存储卡读取器，以及各种其它类型的主机。主机110可包含系统主板及/或背板且可包含若干处理资源(例如，一或多个处理器、微处理器或一些其它类型的控制电路)。系统100可包含单独集成电路，或主机110及存储器装置120两者可在相同集成电路上。例如，系统100可为混合存储器立方体(HMC)，其中控制组件(例如，控制器140)可定位于逻辑裸片上且存储器组件(例如，存储器阵列130及冗余阵列132)可定位于若干堆叠裸片中。
为明确起见，系统100已经简化以集中在与本发明特定相关的特征。存储器阵列130可为例如DRAM阵列、SRAM阵列、STT RAM阵列、PCRAM阵列、TRAM阵列、RRAM阵列、NAND快闪阵列及/或NOR快闪阵列。阵列130可包括配置成由存取线(其在本文中可称为字线或选择线)耦合的行及由感测线耦合的列的存储器单元。尽管图1中展示单个阵列130，但是实施例不限于此。例如，存储器装置120可包含若干阵列130(例如，若干DRAM单元库)。又，尽管阵列130及132被标记为单独阵列，但冗余阵列132可为阵列130的部分。例如，阵列130可包含例如主部分及所述主部分的行可再映射到的冗余部分。
存储器装置120包含用以锁存经由I/O总线156(例如，数据总线)通过I/O电路144提供的地址信号的地址电路142。地址信号也可被接收到控制器140(例如，经由地址电路142及/或经由总线154)。通过行解码器146及列解码器152接收且解码地址信号以存取存储器阵列130。为监测存储器单元(例如，单元行)的激活及/或执行对单元的刷新(例如，行冲击刷新)的目的，可将若干电路(包含刷新电路158、计数器电路160及修复电路162)耦合到行解码器146。可通过使用读取/锁存电路150感测数据线的电压及/或电流变化而从存储器阵列130读取数据。读取/锁存电路150可读取且锁存来自存储器阵列130的数据页(例如，行)。I/O电路144可用于经由I/O总线156与主机110进行双向数据通信。写入电路148用以将数据写入到存储器阵列130。
控制器140解码由控制总线154从主机110提供的信号。这些信号可包含用以控制对存储器阵列130执行的控制操作(包含数据读取、数据写入及数据擦除操作)的芯片启用信号、写入启用信号及地址锁存信号。在各个实施例中，控制器140负责执行来自主机110的指令。控制器140可为状态机、定序器或一些其它类型的控制电路。控制器140可在硬件、固件及/或软件中实施。虽然控制器140被说明为耦合到特定组件(例如，耦合到存储器阵列130和地址电路142)，但控制器可经耦合到存储器装置120内的组件的任一者(例如，刷新电路158、计数器电路160及/或修复电路162)。
图2是说明根据本发明的若干实施例的存储器阵列的部分的示意图。图2中说明的存储器阵列的部分可包含主存储器阵列(例如，非冗余阵列)230及冗余存储器阵列232。主存储器阵列230可包含耦合到各自存取线的若干存储器单元群组234-1、234-2、234-3、234-4、234-5……234-M(例如，存储器单元群组是存储器单元“行”，如所说明)。第一单元行234-1经耦合到第一存取线，第二单元行234-2经耦合到第二存取线，第三单元行234-3经耦合到第三存取线，第四单元行234-4经耦合到第四存取线，第五单元行234-5经耦合到第五存取线，……，且第M单元行234-M经耦合到第M存取线。标示符“Y”用以指示经历冲击事件的行，且标示符“Y-1”和“Y+1”用以指示邻近于经历冲击事件的行的行。冲击事件可包含控制器(例如，图1中的控制器140)在特定时间量内(例如，以特定速率)存取主部分230的部分(例如，存取行234-3)大于阈值次数。确定是否已发生冲击事件可包含确定存取的特定次数。
冗余阵列232可包含也耦合到相应存取线的若干存储器单元群组236-1、236-2、236-3……236-N。冗余阵列232可包含用于再映射主阵列230的相应行的若干行。与主阵列230相关联的物理地址可再映射到冗余阵列232以绕过有缺陷的(例如，错误的、失灵的等)存储器单元。例如，与主阵列230的特定行(例如，234-1)相关联的物理地址可再映射到冗余阵列232的特定行(例如，236-1)。响应于行234-1的物理地址被再映射到行236-1，存取物理地址的请求导致对行236-1的存取而非对行234-1的存取。同样地，主阵列230的其它行(例如，234-2到234-M)可再映射到冗余阵列232的行。虽然冗余阵列232被描述为包含与特定数目个物理地址相关联的若干存储器单元行，但实施例不限于此。例如，当主阵列230无缺陷时，可不存在与冗余阵列232相关联的物理地址。在一些实施例中，如所说明，冗余阵列232与主阵列230相比包含较少的存储器单元(例如，较少的单元行)。
主阵列230包含地址解码器(例如，行地址解码器)246-1且冗余阵列232包含地址解码器246-2。地址解码器246-1可用以响应于接收到存取特定存储器单元行的请求而存取(例如，选择)所述特定存储器单元行(例如，行234-1)。同样地，地址解码器246-2可用以响应于接收到存取已被再映射到行236-1的特定单元行的请求而选择特定存储器单元群组(例如，行236-1)。
修复电路262可用以修复阵列230的行(例如，响应于行变得有缺陷)。行的修复可包含将与阵列230中的行相关联的地址再映射到阵列232中的冗余行。刷新电路258可包含经配置以刷新存储器单元行(例如，作为冲击刷新操作的一部分，刷新受干扰行)的逻辑。
作为实例，考虑行234-3发生的冲击事件(通过“Y”标示)。可通过确定已按特定速率存取(例如，激活)行234-3而确定其已经历行冲击事件。所述特定激活速率可基于预定行冲击阈值。例如，触发行冲击事件确定的激活速率可为可变的且可取决于可接受的行冲击效应的程度。行234-3上发生行冲击事件可影响储存于耦合到邻近行(例如，行234-2和/或234-4)的存储器单元中的数据。为补偿此行冲击效应，可刷新(例如，响应于行234-3的冲击而重新写入)邻近行234-2、234-4(分别通过“Y-1”和“Y+1”标示)。
刷新电路258可包含用以按特定速率检测对单元群组(例如，行)的存取(例如，激活)的逻辑。例如，对于32nm工艺，如果行在64ms刷新窗口内被存取550K次或更多，那么物理邻近于所述经存取行的(若干)行经历数据损坏(例如，行冲击干扰)的可能性可较高。作为响应，刷新电路258可刷新邻近于所述被冲击行的行(或若干行)。由于上述实例并未涉及经再映射单元行(例如，由于行234-1、234-2、234-3、234-4、234-5……234-M未经再映射)，所以行冲击刷新导致对主阵列230中的邻近行(例如，受干扰行)的刷新而无对冗余阵列232中的行的刷新。
图3是说明根据本发明的若干实施例的存储器阵列的部分的示意图。图3中说明的存储器阵列的部分可包含存储器阵列的主部分330及冗余部分332。主部分330可包含若干单元行334-1、334-2、334-3、334-4、334-5……334-M，其中每一行耦合到存取线。例如，第一行334-1可耦合到第一存取线，第二行334-2可耦合到第二存取线，第三行334-3可耦合到第三存取线，第四行334-4可耦合到第四存取线，第五行334-5可耦合到第五存取线，……，且第M行334-M可耦合到第M存取线。标示符“Y”用以指示已自行334-3再映射到行336-2的经再映射行。标示符“Y-1”及“Y+1”用以指示在再映射之前位置处的行(例如，行334-3)的邻近行。
主部分330可耦合到地址解码器346-1，且冗余部分332可耦合到地址解码器346-2。地址解码器346-1、346-2经耦合到修复电路362。修复电路362可用以通过将单元行(例如，行334-3)再映射到冗余行336-2(例如，通过“Y”标示)而修复所述行334-3。例如，第三单元行334-3可为有缺陷的，且其响应于缺陷而被再映射。可控制(例如，通过控制器)修复电路362以确定是否再映射有缺陷的行。例如，行334-3可再映射到行336-2(例如，通过“Y”标示)。
因此，存取行334-3的请求(例如，通过例如图1中的控制器140的控制器)导致对冗余行336-2的存取。因此，响应于控制器试图接连不断地存取行334-3，将接连不断地存取行336-2(“Y”)。与经再映射行334-3相关联的连续存取可导致确定行334-3已发生行冲击事件，此可导致冲击刷新电路358刷新阵列330中邻近于行334-3的行(例如，334-2和334-4)。但是，归因于行334-3到行336-2的再映射，实际上经历冲击事件的行将为冗余行336-2，且实际受干扰行将为邻近冗余行336-1和336-3(例如，与行334-2和334-4相对)。为确保刷新适当受干扰行(例如，在此实例中，336-1和336-3)，可查阅查找表以确定特定行334已再映射到的冗余行336。但是，维持查找表及/或每当发生冲击事件时查阅查找表可为高成本的(例如，在时间、资源、裸片面积等方面)。
为防止不必要的刷新，且为刷新正确行(例如，邻近冗余行336-1及邻近冗余行336-3)，可执行确定是否存在缺陷。例如，将执行确定主部分330的行334-1到334-M的至少一者是否包含缺陷。响应于确定行334-1到334-M的至少一者包含缺陷，执行确定具有缺陷的单元群组再映射于何处。为确定经再映射位置，执行(例如，通过查阅地址表)原始位置(例如，行334-3)到经再映射位置(例如，第二冗余单元群组336-2)的映射。此映射可能每当发生行冲击事件时花费时间及/或资源。
图4是说明根据本发明的若干实施例的存储器阵列的部分的示意图。图4中说明的存储器阵列的部分可包含主部分430及冗余部分432。主部分430可包含若干单元行434-1、434-2、434-3、434-4、434-5……434-M，其中每一行耦合到存取线。第一单元行434-1可耦合到第一存取线，第二单元行434-2可耦合到第二存取线，第三单元行434-3可耦合到第三存取线，第四单元行434-4可耦合到第四存取线，第五单元行434-5可耦合到第五存取线，……，且第M单元行434-M可耦合到第M存取线。标示符“Y”可指示未经再映射的行434-3。标示符“Y-1”和“Y+1”可指示行434-3(例如，“Y”)的邻近行。当行434-3(“Y”)包含缺陷时，标示符“Y'”可指示行434-3(“Y”)所再映射到的位置。
主部分430耦合到位址解码器446-1，及冗余部分432耦合到位址解码器446-2。地址解码器446-1、446-2耦合到修复电路462。修复电路462可用以通过再映射与单元行(例如，行434-3)相关联的物理地址使其与冗余行436-2(例如，“Y'”)相关联而修复所述行434-3。例如，当行434-3不包含缺陷(例如，故障)时，物理地址可与行434-3相关联，如所说明。当行434-3(例如，“Y”)包含缺陷时，可将所述物理地址再映射到冗余行436-2(例如，“Y'”)。
响应于行434-3(例如，“Y”)不具有缺陷及发生于行434-3(例如，“Y”)上的行冲击事件，刷新电路458可对行434-2(例如，“Y-1”)及行434-4(例如，“Y+1”)执行刷新(例如，行冲击刷新)。这是因为行434-2和434-4(例如，“Y-1”和“Y+1”)邻近于行434-3(例如，“Y”)。响应于行434-3包含缺陷(例如，故障)且控制器指示以等于行冲击阈值速率的特定速率存取(例如，激活、选择等)行434-3，刷新电路458可对冗余行466-1、466-2、466-3……466-N执行刷新。例如，当行434-3不具有缺陷时，接连不断地试图存取行434-3(例如，“Y”)将指示行冲击事件。响应于行434-3有缺陷，行434-3(例如，“Y”)可再映射到行436-2(例如，“Y'”)，且刷新电路458可引起计数器电路460刷新冗余行466-1到466-N。例如，计数器电路460可重复循环与冗余部分432的行436-1、436-2、436-3……436-N的每一者相关联的地址以刷新冗余部分432。以此方式，可避免存取映射表，所述映射表使最初与主部分430相关联的物理地址与相关联于冗余部分432的物理位址相关，这是因为并未执行确定哪些邻近冗余行经历冲击干扰。换句话说，当试图以特定速率存取主部分中的至少一个有缺陷且经再映射行(举例而言，例如有缺陷行“Y”)时，可通过刷新全部冗余行而避免存取映射表。试图存取主部分430的至少一个有缺陷的经再映射行可导致冗余部分432的行(例如，通过“Y'”标示的行436-2)实际上经历行冲击事件。例如，当行436-2(例如，“Y'”)经历行冲击事件时，邻近冗余行436-1及436-2将经历行冲击干扰。
对冗余部分的刷新的频率可基于若干指示。例如，冗余部分刷新可基于试图以等于行冲击事件的特定速率(例如，在系统刷新窗口存储器取若干次)存取的主部分430中的至少一个有缺陷行。例如，行冲击事件可触发对冗余部分432的冲击刷新。在一些实施例中，冲击刷新可基于刷新窗口内的预定时间量，以持续刷新冗余部分432以避免行冲击干扰。冗余部分刷新可基于小于对主阵列430的系统刷新的时间间隔。冗余部分432的刷新间隔可基于可调整频率。
以此方式，由于冗余部分432是远小于主部分430的阵列，所以可保留用以确定是否刷新的时间及/或资源。例如，在一些实施例中，与每一存储器库区段512个主阵列行相比，冗余部分可包含八(8)个冗余行。另外，当主部分包含至少一个有缺陷行时，对冗余行的较高刷新速率可最小化对主部分的不必要刷新。此外，可改良行冲击度量，这是因为对主部分中的行的不当刷新(当相关联经行冲击的行被再映射到冗余部分时)得以避免。
尽管本文中已说明且描述特定实施例，但所属领域的技术人员将了解，经计算以达成相同结果的配置可取代所展示的特定实施例。本发明希望涵盖本发明的一或多个实施例的调适或变动。应了解，已依说明性方式而非限制性方式进行上文描述。所属领域的技术人员在检视上文描述后将明白本文中未明确描述的上述实施例的组合及其它实施例。本发明的一或多个实施例的范围包含其中使用上述结构及方法的其它应用。因此，应参考随附权利要求书连同此类权利要求所授权的等效物的全部范围而确定本发明的一或多个实施例的范围。
在前述具体实施方式中，为简化本发明的目的而将一些特征一起组合在单个实施例中。本发明的此方法不应被解释为反映本发明的所揭示实施例必须使用多于每一权利要求中所明确陈述的特征的意图。实际上，如以下权利要求书反映，发明目标在于少于单个所揭示实施例的全部特征。因此，以下权利要求书特此并入到具体实施方式中，其中每一权利要求单独作为独立实施例。

Claims (22)

1.一种存储器设备，其包括：
存储器阵列，其包括：
主部分；及
冗余部分；及
刷新电路，其经配置以响应于确定冲击事件而刷新全部所述冗余部分。
2.根据权利要求1所述的存储器设备，其中所述确定所述冲击事件包含确定已按阈值速率存取存储器单元群组。
3.根据权利要求1所述的存储器设备，其中所述确定所述冲击事件包含确定存储器单元群组在刷新窗口内已被存取阈值次数。
4.根据权利要求1所述的存储器设备，其中所述冗余部分的所述部分包括耦合到不同存取线的至少两个存储器单元群组。
5.根据权利要求1到4中任一项所述的存储器设备，其中：
所述冲击事件与耦合所述冗余部分中的存储器单元群组的被冲击存取线相关联；
所述被冲击存取线对应于所述主部分的特定经再映射存取线；及
不响应于所述确定所述冲击事件而刷新邻近于所述特定经再映射存取线的至少一个存取线。
6.根据权利要求1到4中任一项所述的存储器设备，其中所述存储器设备包含耦合到所述刷新电路且经配置以确定冲击事件的控制器。
7.根据权利要求1到4中任一项所述的存储器设备，其中所述存储器设备包括混合存储器立方体，且其中所述刷新电路定位于所述混合存储器立方体的逻辑裸片上。
8.一种存储器设备，其包括：
存储器阵列，其中所述存储器阵列包括：
主部分；及
冗余部分；
刷新电路，其耦合到所述存储器阵列以：
响应于确定冲击事件而刷新所述冗余部分的全部存储器单元；及
避免响应于所述确定所述冲击事件而刷新所述主部分的一部分；其中所述主部分的所述部分是邻近于所述主部分的第二存储器单元群组的第一存储器单元群组。
9.根据权利要求8所述的存储器设备，其中所述第二存储器单元群组的物理地址经映射到所述冗余部分。
10.根据权利要求9所述的存储器设备，其中其物理地址已被映射到所述冗余部分的所述第二存储器单元群组是有缺陷的。
11.根据权利要求8所述的存储器设备，其中所述经确定冲击事件发生于耦合到所述冗余部分的存取线的单元群组上。
12.根据权利要求8到11中任一项所述的存储器设备，其包括控制器，所述控制器经配置以响应于试图存取其物理地址已被映射到所述冗余部分的所述主部分中的所述存储器单元群组而存取所述物理地址所映射到的所述冗余部分的一部分。
13.根据权利要求12所述的存储器设备，其中所述冲击事件包括所述控制器在特定时间量内存取所述冗余部分的所述部分大于阈值次数。
14.一种用于操作存储器设备的方法，其包括：
以特定速率存取存储器阵列的冗余存储器单元群组；及
响应于以所述特定速率存取所述群组而使用冲击刷新电路刷新全部冗余存储器单元。
15.根据权利要求14所述的方法，其包括以不同于所述特定速率的速率刷新所述存储器阵列的主存储器单元。
16.根据权利要求14所述的方法，其中响应于经确定为有缺陷的对应主存储器单元群组而存取所述冗余存储器单元群组。
17.根据权利要求14到16中任一项所述的方法，其中刷新所述全部冗余存储器单元包括：通过使用计数器电路来重复循环与所述冗余阵列的每一行相关联的地址而刷新所述全部冗余存储器单元。
18.根据权利要求14到16中任一项所述的方法，其包括确定存取所述冗余存储器单元群组的特定速率。
19.一种用于操作存储器设备的方法，其包括：
存取存储器阵列的主部分的第一数目个存储器单元群组；
存取所述存储器阵列的冗余部分的第二数目个存储器单元群组；
响应于以特定速率存取所述第二数目个存储器单元群组的至少一者而使用冲击刷新电路刷新所述存储器阵列的全部所述冗余部分；及
响应于以所述特定速率存取所述第一数目个存储器单元群组的第二者而刷新邻近于所述主部分的所述第一数目个存储器单元群组的所述第二者的所述第一数目个存储器单元群组的第一者。
20.根据权利要求19所述的方法，其中独立于所述主存储器阵列与所述冗余存储器阵列之间的映射而刷新所述冗余阵列的所述第二数目个存储器单元群组。
21.根据权利要求19所述的方法，其中所述第一数目个存储器单元群组的每一者耦合到所述主部分的特定存取线。
22.根据权利要求19到21中任一项所述的方法，其中所述第二数目个存储器单元群组的每一者耦合到所述冗余部分的特定存取线。
CN201780021575.3A 2016-04-05 2017-03-13 刷新电路 Active CN109074841B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/090,771 US9741421B1 (en) 2016-04-05 2016-04-05 Refresh circuitry
US15/090,771 2016-04-05
PCT/US2017/022047 WO2017176425A1 (en) 2016-04-05 2017-03-13 Refresh circuitry

Publications (2)

Publication Number Publication Date
CN109074841A CN109074841A (zh) 2018-12-21
CN109074841B true CN109074841B (zh) 2022-08-23

Family

ID=59581286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780021575.3A Active CN109074841B (zh) 2016-04-05 2017-03-13 刷新电路

Country Status (6)

Country Link
US (3) US9741421B1 (zh)
EP (1) EP3437099B1 (zh)
KR (1) KR102001800B1 (zh)
CN (1) CN109074841B (zh)
TW (1) TWI630609B (zh)
WO (1) WO2017176425A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180046067A (ko) * 2016-10-27 2018-05-08 에스케이하이닉스 주식회사 메모리 제어 장치 및 방법
KR20180085184A (ko) * 2017-01-18 2018-07-26 에스케이하이닉스 주식회사 로우 해머링을 개선할 수 있는 메모리 모듈 및 이의 동작 방법
EP3367385B1 (en) * 2017-02-28 2020-07-08 ams AG Memory arrangement and method for operating a memory arrangement
US10019350B1 (en) * 2017-08-02 2018-07-10 Nanya Technology Corporation Dram and method for accessing a dram
US10338831B2 (en) * 2017-08-23 2019-07-02 Nanya Technology Corporation System and method for preserving data in volatile memory
US10141065B1 (en) 2017-08-29 2018-11-27 Cypress Semiconductor Corporation Row redundancy with distributed sectors
US10410710B2 (en) * 2017-12-27 2019-09-10 Micron Technology, Inc. Systems and methods for performing row hammer refresh operations in redundant memory
KR20190086936A (ko) * 2018-01-15 2019-07-24 삼성전자주식회사 메모리 장치
JP6576480B2 (ja) * 2018-01-16 2019-09-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのデータリフレッシュ方法
WO2019222960A1 (en) * 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10490250B1 (en) * 2018-08-14 2019-11-26 Micron Technology, Inc. Apparatuses for refreshing memory of a semiconductor device
US10572377B1 (en) 2018-09-19 2020-02-25 Micron Technology, Inc. Row hammer refresh for content addressable memory devices
CO2018012657A1 (es) * 2018-11-23 2019-11-29 Univ Industrial De Santander Método y aparato para la protección de memorias ram contra ataques informáticos
US11049545B2 (en) 2019-04-23 2021-06-29 Micron Technology, Inc. Methods for adjusting row hammer refresh rates and related memory devices and systems
US11031066B2 (en) 2019-06-24 2021-06-08 Micron Technology, Inc. Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems
US10930336B1 (en) * 2019-07-31 2021-02-23 Winbond Electronics Corp. Memory device and row-hammer refresh method thereof
US11270756B2 (en) * 2019-08-28 2022-03-08 Micron Technology, Inc. Row hammer mitigation
US11238916B2 (en) * 2019-12-31 2022-02-01 Winbond Electronics Corp. Method for refreshing a memory device, in which the victim row refresh operation is hidden in the normal refresh operation without affecting the time allocated for the normal refresh operation
US11468966B2 (en) * 2020-05-21 2022-10-11 Nanya Technology Corporation Memory device with post package repair function and method for operating the same
JP6975298B1 (ja) 2020-09-03 2021-12-01 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. 半導体記憶装置
KR102412680B1 (ko) 2020-10-20 2022-06-23 윈본드 일렉트로닉스 코포레이션 반도체 기억장치
KR20220068532A (ko) 2020-11-19 2022-05-26 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법
US11467737B2 (en) 2020-12-04 2022-10-11 Micron Technology, Inc. Reducing probabilistic data integrity scan collisions
US11409599B2 (en) 2020-12-04 2022-08-09 Micron Technology, Inc. Managing probabilistic data integrity scans in workloads with localized read patterns
US11699498B2 (en) 2020-12-04 2023-07-11 Micron Technology, Inc. Managing probabilistic data integrity scan intervals
US11609857B2 (en) * 2020-12-04 2023-03-21 Micron Technology, Inc. Identification and caching of frequent read disturb aggressors
KR102453523B1 (ko) 2021-03-10 2022-10-11 윈본드 일렉트로닉스 코포레이션 반도체 기억장치
KR102504489B1 (ko) 2021-04-19 2023-02-27 윈본드 일렉트로닉스 코포레이션 반도체 기억장치
US11942137B2 (en) 2021-11-08 2024-03-26 Samsung Electronics Co., Ltd. Memory controller and memory system including the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101421797A (zh) * 2006-03-24 2009-04-29 桑迪士克股份有限公司 具有在远程缓冲器电路中缓冲的冗余数据的非易失性存储器及方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195300B1 (en) * 2000-03-24 2001-02-27 International Business Machines Corporation CBR refresh control for the redundancy array
KR100465597B1 (ko) 2001-12-07 2005-01-13 주식회사 하이닉스반도체 반도체 메모리 소자의 리프레쉬장치 및 그것의 리프레쉬방법
JP2003187591A (ja) * 2001-12-14 2003-07-04 Toshiba Corp 半導体記憶装置
JP2005267735A (ja) * 2004-03-18 2005-09-29 Oki Electric Ind Co Ltd 半導体メモリおよび半導体メモリのメモリセル選択方法
US9406404B2 (en) * 2007-08-22 2016-08-02 Micron Technology, Inc. Column redundancy system for a memory array
JP5449670B2 (ja) * 2007-12-25 2014-03-19 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置、および冗長領域のリフレッシュ方法
US7843746B2 (en) * 2007-12-31 2010-11-30 Qimonda Ag Method and device for redundancy replacement in semiconductor devices using a multiplexer
KR20110001039A (ko) * 2009-06-29 2011-01-06 삼성전자주식회사 리페어 수단을 갖춘 반도체 메모리 장치
JP5538958B2 (ja) 2010-03-05 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR102020905B1 (ko) * 2012-04-10 2019-09-11 삼성전자주식회사 집중 어드레스 캐어링 방법 및 집중 어드레스 캐어링 기능을 갖는 메모리 시스템
US9257169B2 (en) * 2012-05-14 2016-02-09 Samsung Electronics Co., Ltd. Memory device, memory system, and operating methods thereof
US9236110B2 (en) * 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US8938573B2 (en) * 2012-06-30 2015-01-20 Intel Corporation Row hammer condition monitoring
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
US9087614B2 (en) * 2012-11-27 2015-07-21 Samsung Electronics Co., Ltd. Memory modules and memory systems
US9384821B2 (en) * 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9032141B2 (en) 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9190131B2 (en) 2012-12-20 2015-11-17 SK Hynix Inc. Memory and memory system including the same
US9324398B2 (en) * 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9269436B2 (en) * 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
US9449671B2 (en) 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
US11474706B2 (en) 2013-04-30 2022-10-18 Hewlett Packard Enterprise Development Lp Memory access rate
KR20150026227A (ko) * 2013-09-02 2015-03-11 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102181373B1 (ko) * 2013-12-09 2020-11-23 에스케이하이닉스 주식회사 반도체 장치의 리프레쉬 제어 회로 및 리프레쉬 방법
JP2015219938A (ja) * 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR20160000626A (ko) * 2014-06-25 2016-01-05 에스케이하이닉스 주식회사 메모리 장치
KR102116980B1 (ko) * 2014-07-02 2020-05-29 삼성전자 주식회사 리던던시 메모리 셀의 리프레쉬 동작을 제어하는 반도체 메모리 장치
KR20160011021A (ko) * 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 메모리 장치
KR20160011483A (ko) * 2014-07-22 2016-02-01 에스케이하이닉스 주식회사 메모리 장치
KR20160035444A (ko) * 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101421797A (zh) * 2006-03-24 2009-04-29 桑迪士克股份有限公司 具有在远程缓冲器电路中缓冲的冗余数据的非易失性存储器及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A Refresh-Less eDRAM Macro With Embedded Voltage Reference and Selective Read for an Area and Power Efficient Viterbi Decoder;Woong Choi;《IEEE Journal of Solid-State Circuits 》;20150731;2451-2461 *

Also Published As

Publication number Publication date
EP3437099B1 (en) 2021-05-05
CN109074841A (zh) 2018-12-21
WO2017176425A1 (en) 2017-10-12
TWI630609B (zh) 2018-07-21
US11276450B2 (en) 2022-03-15
EP3437099A1 (en) 2019-02-06
US20170287544A1 (en) 2017-10-05
US20190214071A1 (en) 2019-07-11
KR102001800B1 (ko) 2019-07-18
TW201802812A (zh) 2018-01-16
US9741421B1 (en) 2017-08-22
EP3437099A4 (en) 2019-04-03
KR20180122748A (ko) 2018-11-13
US10304515B2 (en) 2019-05-28

Similar Documents

Publication Publication Date Title
CN109074841B (zh) 刷新电路
CN111338980B (zh) 预测性数据存储分级存储器系统及方法
US9858142B2 (en) Semiconductor device
US10437512B2 (en) Techniques for non-volatile memory page retirement
US11195568B1 (en) Methods and systems for controlling refresh operations of a memory device
US11837314B2 (en) Undo and redo of soft post package repair
WO2013062874A1 (en) Dram retention test method for dynamic error correction
US20140241084A1 (en) Method and apparatus for repairing defective memory cells
US11010289B2 (en) Data storage device and operating method thereof
KR20130021196A (ko) 불량 페이지를 관리하는 메모리 장치
US9099165B1 (en) Single chip mixed memory for dynamic replacement of DRAM bad cell
US20150227461A1 (en) Repairing a memory device
CN113851182A (zh) 存储器的测试方法及测试装置
US9761330B1 (en) Semiconductor device
CN106469573B (zh) 半导体器件和用于半导体器件的器件
US20230395183A1 (en) Error detection for a semiconductor device
US11776611B2 (en) Managing write disturb for units of a memory device using weighted write disturb counts
US9195607B1 (en) Content matching using a multi-hash function for replacement of a faulty memory cell
US20240055038A1 (en) Address refresh check method and apparatus, storage medium, and electronic device
US20230395121A1 (en) Row hammer refresh operation
US20230393748A1 (en) Memory system refresh management
US20240143440A1 (en) Page retirement techniques for multi-page dram faults
US10255986B2 (en) Assessing in-field reliability of computer memories
CN117716342A (zh) 存储器装置的裸片上ecc数据

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant