CN108737066A - 一种改进型蔡氏混沌电路 - Google Patents

一种改进型蔡氏混沌电路 Download PDF

Info

Publication number
CN108737066A
CN108737066A CN201810853185.9A CN201810853185A CN108737066A CN 108737066 A CN108737066 A CN 108737066A CN 201810853185 A CN201810853185 A CN 201810853185A CN 108737066 A CN108737066 A CN 108737066A
Authority
CN
China
Prior art keywords
resistance
operational amplifier
power supply
chua
modified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810853185.9A
Other languages
English (en)
Inventor
黄立
黄立一
吴卫华
朱小芹
王飞
王一飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu University of Technology
Original Assignee
Jiangsu University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu University of Technology filed Critical Jiangsu University of Technology
Priority to CN201810853185.9A priority Critical patent/CN108737066A/zh
Publication of CN108737066A publication Critical patent/CN108737066A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/001—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种改进型蔡氏混沌电路，包括直流电源VCC、直流电源VEE、电感L、电容C1、C2、电阻R、R1、R2、R3、R4、R5、R6、运算放大器U1、U2。本发明采用单个运算放大器与电阻来构成非线性电阻，形成新的伏安特性曲线关系，减小理论与实际实现的误差；将构成的非线性电阻进行对称放置(电路左右两边分别并联相同的非线性电阻)；通过对电阻R的调整，得出了三种关于电压vC1‑vC2相位图结构，依次为环状、双蜗旋环、抛线环；本发明电路相位图相比于原有蔡氏电路的相位区间较宽，易于观察与实现混沌现象，对于教学演示和研究非线性电路的混沌现象具有很大的意义。

Description

一种改进型蔡氏混沌电路
技术领域
本发明涉及混沌电子学技术领域，更具体地指一种改进型蔡氏混沌电路。
背景技术
1983年，美籍华裔科学家蔡少棠教授首次提出了著名的蔡氏电路，它是历史上第一例用电子电路来证实混沌现象的电路，也是迄今为止在非线性电路中产生复杂动力学行为的最为有效和较为简单的电路之一。通过改变蔡氏电路的拓扑结构或电路参数，可以产生倍周期分叉、单涡卷、周期3、双涡卷吸引子、多涡卷吸引子等十分丰富的混沌现象。因此，蔡氏电路开启了混沌电子学的大门，人们已围绕它开展了混沌机理的探索、混沌在保密通信中的应用研究，并取得了一系列丰硕的成果。
结合图1，蔡氏混沌电路是一个三阶非线性自治电路。它由电阻、电感、电容和一个分段线性电阻组成，电阻R、电感L、电容C1与C2组成线性部分，只由一个分段线性电阻RN组成非线性部分，分段线性电阻RN也就是有源非线性负阻元件。其中电感L和电容C2组成振荡回路，其损耗可以忽略；电阻R和电容C1串联，移相输出振荡产生的正弦信号。然而原有的蔡氏电路虽然能够产生多种相位图，但是由于对产生的条件极为严苛，不容易产生，且在混沌区范围较窄，不易被观察到。且电路对参数初值十分敏感，不易于实现同步。
(一)解决的技术问题
本发明目的是针对上述现有蔡氏混沌电路的缺陷问题，提供一种改进型蔡氏混沌电路，采用单个运算放大器与电阻来构成非线性电阻，将构成的非线性电阻进行对称放置，解决了蔡氏电路的混沌现象区间范围窄，不易实现的问题，对于教学演示和研究非线性电路的混沌现象具有很大的意义。
(二)技术方案
为实现以上目的，本发明通过以下技术方案予以实现：
一种改进型蔡氏混沌电路，包括直流电源VCC、直流电源VEE、电感L、电容C1、C2、电阻R、R1、R2、R3、R4、R5、R6、运算放大器U1、U2；直流电源VCC分别与运算放大器U1、U2的正电源输入端相连，直流电源VEE分别与运算放大器U1、U2的负电源输入端相连；直流电源VCC与电阻R4一端、运算放大器U1输出端相连，电阻R4另一端与运算放大器U1同相输入端、电感L一端、电容C1一端、电阻R一端相连，电阻R5一端与运算放大器U1反相输入端、电阻R6一端相连，电阻R5另一端与直流电源VEE相连，电阻R6另一端与电感L另一端、电容C1另一端相连并接地；直流电源VCC还与电阻R1一端、运算放大器U2输出端相连，电阻R1另一端与运算放大器U2同相输入端、电感L一端、电容C2一端、电阻R另一端相连，电阻R2一端与运算放大器U2反相输入端、电阻R3一端相连，电阻R2另一端与直流电源VEE相连，电阻R3另一端与电感L另一端、电容C2另一端相连并接地。
进一步地，当R小于1.8kΩ时，vC1-vC2相位图呈环形。
进一步地，所述R取值为1kΩ。
进一步地，当R大于1.8kΩ且小于2.6kΩ时，vC1-vC2相位图呈双蜗旋状。
进一步地，所述R取值为2.2kΩ。
进一步地，当R大于2.6kΩ时，vC1-vC2相位图呈抛线环状。
进一步地，所述R取值为3kΩ。
进一步地，所述运算放大器U1、U2为运算放大器OP07AH。
进一步地，所述直流电源VCC为正12V电源，所述直流电源VEE为负12V电源。
(三)有益效果
本发明的有益效果：一种改进型蔡氏混沌电路，采用单个运算放大器与电阻来构成非线性电阻，形成新的伏安特性曲线关系，减小理论与实际实现的误差；将构成的非线性电阻进行对称放置(电路左右两边分别并联相同的非线性电阻)；通过对电阻R的调整，得出了三种关于电压vC1-vC2相位图结构，依次为环状、双蜗旋环、抛线环；本发明电路相位图相比于原有蔡氏电路的相位区间较宽，易于观察与实现混沌现象，对于教学演示和研究非线性电路的混沌现象具有很大的意义。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有蔡氏混沌电路原理图。
图2为本发明改进型蔡氏混沌电路原理图。
图3为vC1-vC2相位图呈环形。
图4为vC1-vC2相位图呈双蜗旋状。
图5为vC1-vC2相位图呈抛线环状。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
结合图1，一种改进型蔡氏混沌电路，包括直流电源VCC、直流电源VEE、电感L、电容C1、C2、电阻R、R1、R2、R3、R4、R5、R6、运算放大器U1、U2；直流电源VCC分别与运算放大器U1、U2的正电源输入端相连，直流电源VEE分别与运算放大器U1、U2的负电源输入端相连；直流电源VCC与电阻R4一端、运算放大器U1输出端相连，电阻R4另一端与运算放大器U1同相输入端、电感L一端、电容C1一端、电阻R一端相连，电阻R5一端与运算放大器U1反相输入端、电阻R6一端相连，电阻R5另一端与直流电源VEE相连，电阻R6另一端与电感L另一端、电容C1另一端相连并接地；直流电源VCC还与电阻R1一端、运算放大器U2输出端相连，电阻R1另一端与运算放大器U2同相输入端、电感L一端、电容C2一端、电阻R另一端相连，电阻R2一端与运算放大器U2反相输入端、电阻R3一端相连，电阻R2另一端与直流电源VEE相连，电阻R3另一端与电感L另一端、电容C2另一端相连并接地。
运算放大器U1、U2为运算放大器OP07AH；直流电源VCC为正12V电源，直流电源VEE为负12V电源。
根据电路图2所示的原理图，列出整个非线性电路的电路状态方程:
其中f(v)满足如下条件：
对状态方程进行归一化处理，可得：
对归一化处理的状态方程进行仿真分析。以100Ω为步长依次增大电阻R的值，得到如下三种图像：
(1)当R小于1.8kΩ，vC1-vC2相位图呈环形，图3给出了R取值为1kΩ时，vC1-vC2呈环形相位图；
(2)当R大于1.8kΩ且小于2.6kΩ，vC1-vC2相位图呈双蜗旋状，图4给出了R取值为2.2kΩ时，vC1-vC2呈双蜗旋状相位图；
(3)当R大于2.6kΩ，vC1-vC2相位图呈抛线环状，图5给出了R取值为3kΩ时，vC1-vC2呈抛线环状相位图。
综上所述，本发明实施例，改进型蔡氏混沌电路，采用单个运算放大器与电阻来构成非线性电阻，形成新的伏安特性曲线关系，减小理论与实际实现的误差；将构成的非线性电阻进行对称放置(电路左右两边分别并联相同的非线性电阻)；通过对电阻R的调整，得出了三种关于电压vC1-vC2相位图结构，依次为环状、双蜗旋环、抛线环；本发明电路相位图相比于原有蔡氏电路的相位区间较宽，易于观察与实现混沌现象，对于教学演示和研究非线性电路的混沌现象具有很大的意义。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.一种改进型蔡氏混沌电路，其特征在于，包括直流电源VCC、直流电源VEE、电感L、电容C1、C2、电阻R、R1、R2、R3、R4、R5、R6、运算放大器U1、U2；直流电源VCC分别与运算放大器U1、U2的正电源输入端相连，直流电源VEE分别与运算放大器U1、U2的负电源输入端相连；直流电源VCC与电阻R4一端、运算放大器U1输出端相连，电阻R4另一端与运算放大器U1同相输入端、电感L一端、电容C1一端、电阻R一端相连，电阻R5一端与运算放大器U1反相输入端、电阻R6一端相连，电阻R5另一端与直流电源VEE相连，电阻R6另一端与电感L另一端、电容C1另一端相连并接地；直流电源VCC还与电阻R1一端、运算放大器U2输出端相连，电阻R1另一端与运算放大器U2同相输入端、电感L一端、电容C2一端、电阻R另一端相连，电阻R2一端与运算放大器U2反相输入端、电阻R3一端相连，电阻R2另一端与直流电源VEE相连，电阻R3另一端与电感L另一端、电容C2另一端相连并接地。
2.如权利要求1所述的一种改进型蔡氏混沌电路，其特征在于：当R小于1.8kΩ时，vC1-vC2相位图呈环形。
3.如权利要求2所述的一种改进型蔡氏混沌电路，其特征在于，所述R取值为1kΩ。
4.如权利要求1所述的一种改进型蔡氏混沌电路，其特征在于，当R大于1.8kΩ且小于2.6kΩ时，vC1-vC2相位图呈双蜗旋状。
5.如权利要求4所述的一种改进型蔡氏混沌电路，其特征在于，所述R取值为2.2kΩ。
6.如权利要求1所述的一种改进型蔡氏混沌电路，其特征在于，当R大于2.6kΩ时，vC1-vC2相位图呈抛线环状。
7.如权利要求6所述的一种改进型蔡氏混沌电路，其特征在于，所述R取值为3kΩ。
8.如权利要求1所述的一种改进型蔡氏混沌电路，其特征在于，所述运算放大器U1、U2为运算放大器OP07AH。
9.如权利要求8所述的一种改进型蔡氏混沌电路，其特征在于，所述直流电源VCC为正12V电源，所述直流电源VEE为负12V电源。
CN201810853185.9A 2018-07-30 2018-07-30 一种改进型蔡氏混沌电路 Pending CN108737066A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810853185.9A CN108737066A (zh) 2018-07-30 2018-07-30 一种改进型蔡氏混沌电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810853185.9A CN108737066A (zh) 2018-07-30 2018-07-30 一种改进型蔡氏混沌电路

Publications (1)

Publication Number Publication Date
CN108737066A true CN108737066A (zh) 2018-11-02

Family

ID=63941489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810853185.9A Pending CN108737066A (zh) 2018-07-30 2018-07-30 一种改进型蔡氏混沌电路

Country Status (1)

Country Link
CN (1) CN108737066A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109889322A (zh) * 2019-03-08 2019-06-14 天津大学 四阶保守混沌振荡器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203759951U (zh) * 2014-03-19 2014-08-06 江苏理工学院 一种广义Lorenz混沌系统实验仪
CN104320098A (zh) * 2014-09-05 2015-01-28 常州大学 一种桥接广义忆阻器实现的简易蔡氏混沌电路
CN105187196A (zh) * 2015-09-13 2015-12-23 常州大学 一种基于有源带通滤波器的仅含两个运放的无感混沌电路
CN105227293A (zh) * 2015-09-13 2016-01-06 常州大学 一种基于文氏桥振荡器的仅含两个运放的无感混沌电路
CN105846990A (zh) * 2016-05-04 2016-08-10 常州大学 一种改进型规范式蔡氏混沌电路
CN106921483A (zh) * 2017-03-17 2017-07-04 常州大学 一种改进型忆阻蔡氏混沌电路
CN107947914A (zh) * 2017-12-25 2018-04-20 西安理工大学 一种基于分数阶忆阻器的混沌电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203759951U (zh) * 2014-03-19 2014-08-06 江苏理工学院 一种广义Lorenz混沌系统实验仪
CN104320098A (zh) * 2014-09-05 2015-01-28 常州大学 一种桥接广义忆阻器实现的简易蔡氏混沌电路
CN105187196A (zh) * 2015-09-13 2015-12-23 常州大学 一种基于有源带通滤波器的仅含两个运放的无感混沌电路
CN105227293A (zh) * 2015-09-13 2016-01-06 常州大学 一种基于文氏桥振荡器的仅含两个运放的无感混沌电路
CN105846990A (zh) * 2016-05-04 2016-08-10 常州大学 一种改进型规范式蔡氏混沌电路
CN106921483A (zh) * 2017-03-17 2017-07-04 常州大学 一种改进型忆阻蔡氏混沌电路
CN107947914A (zh) * 2017-12-25 2018-04-20 西安理工大学 一种基于分数阶忆阻器的混沌电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
BO-CHENG BAOECT.: "Chaotic bursting in memristive diode bridge-coupled Sallen-Key lowpass filter", 《IEEE》 *
张媛等: "一个典型混沌电路的实验与分析", 《西北师范大学学报（自然科学版）》 *
李亚等: "一种新的蔡氏电路设计方法与硬件实现", 《物理学报》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109889322A (zh) * 2019-03-08 2019-06-14 天津大学 四阶保守混沌振荡器

Similar Documents

Publication Publication Date Title
Srinivasulu A novel current conveyor‐based Schmitt trigger and its application as a relaxation oscillator
Yu et al. CCII and FPGA Realization: A Multistable Modified Fourth‐Order Autonomous Chua’s Chaotic System with Coexisting Multiple Attractors
Mosad et al. Improved memristor-based relaxation oscillator
CN106026969B (zh) 基于忆阻器的一阶低通滤波电路
Li et al. Realization of current-mode SC-CNN-based Chua’s circuit
CN105530083A (zh) 一种基于文氏桥振荡器的压控型忆阻混沌电路
CN104426523A (zh) 具有减小的抖动的波形转换电路
CN106921364A (zh) 移动数据采集装置的滤波装置
CN105450389A (zh) 四阶文氏桥混沌信号发生器
CN108737066A (zh) 一种改进型蔡氏混沌电路
CN204721366U (zh) 一种基于忆阻器的混沌信号产生电路
Xu et al. Riddled Attraction Basin and Multistability in Three‐Element‐Based Memristive Circuit
CN203191961U (zh) 一种基于数字电路的真随机数发生器
CN106020767A (zh) 基于一阶广义忆阻器的二极管文氏电桥的运算电路
Wang et al. Parameter‐Independent Dynamical Behaviors in Memristor‐Based Wien‐Bridge Oscillator
CN208890813U (zh) 一种簇发振荡的三阶自治混沌电路
CN110943822A (zh) 一种基于正弦控制的多涡卷混沌信号发生器
CN111162769A (zh) 一种双曲正切型忆阻Duffing混沌模型及电路
CN103888239B (zh) Rc振荡器和lc谐振回路构成的混沌电路
CN207753729U (zh) 五阶压控忆阻蔡氏混沌信号发生器
CN105322920B (zh) 乱数产生器及其乱数产生方法
CN107124260A (zh) 一种基于有源二极管桥忆阻的二阶非自治混沌电路
CN106293615A (zh) 基于全连网络的真随机数生成器
CN109831289A (zh) 三阶忆阻文氏桥混沌振荡器
CN107819567A (zh) 五阶压控忆阻蔡氏混沌信号发生器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181102