CN108699687A - 化合物半导体基板、表膜、和化合物半导体基板的制造方法 - Google Patents

化合物半导体基板、表膜、和化合物半导体基板的制造方法 Download PDF

Info

Publication number
CN108699687A
CN108699687A CN201780010209.8A CN201780010209A CN108699687A CN 108699687 A CN108699687 A CN 108699687A CN 201780010209 A CN201780010209 A CN 201780010209A CN 108699687 A CN108699687 A CN 108699687A
Authority
CN
China
Prior art keywords
substrates
films
sic films
semiconductor substrate
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780010209.8A
Other languages
English (en)
Other versions
CN108699687B (zh
Inventor
奥秀彦
秀郎
秀一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Air Water Inc
Original Assignee
Air Water Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016113656A external-priority patent/JP6753703B2/ja
Priority claimed from JP2017008115A external-priority patent/JP6825923B2/ja
Application filed by Air Water Inc filed Critical Air Water Inc
Publication of CN108699687A publication Critical patent/CN108699687A/zh
Application granted granted Critical
Publication of CN108699687B publication Critical patent/CN108699687B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Abstract

提供一种能够实现SiC膜的薄膜化的化合物半导体基板、表膜、和化合物半导体基板的制造方法。化合物半导体基板的制造方法具备如下工序：在Si基板的表面侧上形成SiC膜的工序；由湿法蚀刻使SiC膜的背面的至少一部分露出的工序。在使SiC膜的背面的至少一部分露出的工序中，对用于湿法蚀刻的药液至少相对地移动Si基板和SiC膜。

Description

化合物半导体基板、表膜、和化合物半导体基板的制造方法
技术领域
本发明涉及化合物半导体基板、表膜、和化合物半导体基板的制造方法，更特定地来说，是涉及具备SiC(碳化硅)膜的化合物半导体基板、表膜、和化合物半导体基板的制造方法。
背景技术
SiC与Si(硅)相比，耐热性和耐电压性更优异，作为电子器件使用时的电力损耗小。因此，SiC作为划时代的半导体材料，譬如，面向高性能·省电的逆变器设备、家电制品用电源组件、或电动汽车用功率半导体元件等的利用正在推进。
另外，SiC与Si相比，具有高杨氏模量、高温下的高屈服强度、和高化学上的稳定性，因此将SiC作为MEMS(Micro Electro Mechanical Systems：微机电系统)的利用受到研究。此外，SiC具有高的光透射率，因此利用这些性质以外的其他用途也得到研究。
关于具备SiC膜的化合物半导体基板，通常是在Si基板上形成SiC膜后，再对Si基板的一部分或全部进行蚀刻而形成。对于Si基板进行蚀刻时，形成有SiC膜的Si基板被浸渍在药液中。形成具备SiC膜的化合物半导体基板的技术，例如公开在下述专利文献1～3等之中。
在下述专利文献1中公开有一种技术，其是在Si基板的表面上形成约1μm的厚度的SiC膜，以任意的面积除去SiC膜的任意一侧的面，从而形成基板开口部，以SiC膜为掩模而通过基板开口部对Si基板进行蚀刻的技术。对Si基板进行蚀刻时，使用氢氟酸与硝酸的混合液。
在下述专利文献2中，公开的是制造含SiC膜的X射线掩模的技术。在此技术中，在Si晶片上形成2μm的厚度的SiC膜，在SiC膜上形成保护膜和X射线吸收膜，在Si晶片的下表面环状涂布耐蚀刻物质，使用氢氧化钠水溶液除去Si晶片的中央部。
在下述专利文献3中公开有一种技术，其是在含有增强部的Si基板的一侧的面上形成3C－SiC层，用混合有氢氟酸和硝酸等的蚀刻液溶解Si基板的技术。
现有技术文献
专利文献
专利文献1：日本特开平09－310170号公报
专利文献2：日本特开平07－118854号公报
专利文献3：日本特开2015－202990号公报
在具备SiC膜的化合物半导体基板中，对SiC膜要求薄膜化。例如，在利用了SiC膜的MEMS的情况下，从高灵敏度化的观点，要求SiC膜的薄膜化。另外，在利用了SiC膜的表膜的情况下，从进一步提高透光性等的观点出发，要求SiC膜的薄膜化。
但是，在现有的技术中，还不能形成具备经薄膜化的SiC膜的化合物半导体基板。若要使SiC膜薄膜化(例如若想要达到10μm以下的厚度)，则与SiC膜厚的情况相比较，机械强度变低，因此在Si基板的蚀刻中，裂纹进入SiC膜，或SiC膜从Si基板剥离的现象发生。
发明内容
本发明是为了解决上述课题而作的，其目的是提供一种能够实现SiC膜的薄膜化的化合物半导体基板、表膜、和化合物半导体基板的制造方法。
根据本发明的一个方面的化合物半导体基板，其具备具有环状的平面形状的Si基板，和形成于Si基板的一个主面侧上且具有20nm以上且10μm以下的厚度的SiC膜，SiC膜不形成于Si基板的另一个主面上。
在上述化合物半导体基板中优选为，在以相对于SiC膜的表面垂直的平面切割的截面中观看时，Si基板的宽度随着远离SiC膜而减少。
在上述化合物半导体基板中优选为，还具备形成于SiC膜的一个主面上的、与SiC不同的膜。
在上述化合物半导体基板中优选为，与SiC不同的膜由石墨烯、石墨、或GaN(氮化镓)构成。
在上述化合物半导体基板中优选为，SiC膜形成于Si基板的一个主面上。
在上述化合物半导体基板中优选为，还具备形成于Si基板的一个主面上的Si氧化膜，SiC膜形成于Si氧化膜的一个主面侧上。
根据本发明的另一方面的表膜，使用上述的化合物半导体基板而成。
根据本发明再一方面的化合物半导体基板的制造方法，其具备如下工序：在Si基板的一个主面侧上形成SiC膜的工序；通过湿法蚀刻而使SiC膜在Si基板侧的主面的至少一部分露出的工序，在使SiC膜的Si基板侧的主面的至少一部分露出的工序中，至少使Si基板与SiC膜相对于用于湿法蚀刻的药液相对性地移动。
在上述制造方法中优选为，在使SiC膜的Si基板侧的主面的至少一部分露出的工序中，至少使Si基板和SiC膜，在相对于SiC膜的一个主面平行的平面内的方向上移动。
在上述制造方法中优选为，在使SiC膜的Si基板侧的主面的至少一部分露出的工序中，以至少使Si基板和SiC膜旋转的状态，将用于湿法蚀刻的药液注入到Si基板的另一个主面。
在上述制造方法中优选为，还具备在Si基板的另一个主面的中央部形成以Si为底面的凹部的工序，在使SiC膜的Si基板侧的主面的至少一部分露出的工序中，在凹部的底面使SiC膜露出。
在上述制造方法中优选为，在Si基板的另一个主面的中央部形成凹部的工序之后，进行形成SiC膜的工序。
在上述制造方法中优选为，在形成SiC膜的工序之后，进行在Si基板的另一个主面的中央部形成凹部的工序。
在上述制造方法中优选为，在Si基板的另一个主面的中央部上形成凹部的工序中，以形成于Si基板的另一个主面的由氧化膜或氮化膜构成的掩模层为掩模，通过湿法蚀刻除去Si基板的另一个主面的中央部。
在上述制造方法中优选为，在形成SiC膜的工序中，在Si基板的一个主面侧和侧面，以及Si基板的另一个主面的外周部上形成SiC膜，在使SiC膜的Si基板侧的主面的至少一部分露出的工序中，以形成于Si基板的另一个主面的外周部上的SiC膜为掩模，除去Si基板的另一个主面。
在上述制造方法中优选为，在使SiC膜的Si基板侧的主面的至少一部分露出的工序中，使用含有氢氟酸和硝酸的混酸作为用于湿法蚀刻的药液。
在上述制造方法中优选为，在使SiC膜的Si基板侧的主面的至少一部分露出的工序之后，还具备在SiC膜的与Si基板相反侧的主面上形成GaN膜的工序。
在上述制造方法中优选为，还具备使SiC膜的一部分变化成石墨烯膜或石墨膜的工序。
在上述制造方法中优选为，还具备在SiC膜的与Si基板相反侧的主面上形成石墨烯膜或石墨膜的工序。
在上述制造方法中优选为，在形成SiC膜的工序中，在Si基板的一个主面上形成SiC膜。
在上述制造方法中优选为，还具备在Si基板的一个主面上形成Si氧化膜的工序，在形成SiC膜的工序中，在Si氧化膜的一个主面侧上形成SiC膜。
根据本发明，能够提供能实现SiC膜的薄膜化的化合物半导体基板、表膜、和化合物半导体基板的制造方法。
附图说明
图1是表示本发明的第一实施方式中的化合物半导体基板1的构成的截面图。
图2是表示在本发明的第一实施方式中，从相对于SiC膜12的表面12a垂直的方向观看时的化合物半导体基板1的构成的俯视图。
图3是表示本发明的第一实施方式中的化合物半导体基板1的制造方法的第一工序的截面图。
图4是表示本发明的第一实施方式中的化合物半导体基板1的制造方法的第二工序的截面图。
图5是表示图4所示的工序的变形例的第一工序的截面图。
图6是表示图4所示的工序的变形例的第二工序的截面图。
图7是表示本发明的第一实施方式中的化合物半导体基板1的制造方法的第三工序的截面图。
图8是表示本发明的第一实施方式中的化合物半导体基板1的制造方法的第四工序的截面图。
图9是表示本发明的第一实施方式中的化合物半导体基板1的制造方法的第五工序的截面图。
图10是示意性地表示本发明的第一实施方式中的Si的湿法蚀刻的第一方法的图。
图11是示意性地表示本发明的第一实施方式中的Si的湿法蚀刻的第二方法的图。
图12是示意性地表示本发明的第一实施方式中的Si的湿法蚀刻的第三方法的图。
图13是图1所示的化合物半导体基板1的A部放大图。
图14是表示本发明的第一实施方式中的化合物半导体基板1的制造方法的变形例的第一工序的截面图。
图15是表示本发明的第一实施方式中的化合物半导体基板1的制造方法的变形例的第二工序的截面图。
图16是表示本发明的第二实施方式中的化合物半导体基板1的构成的截面图。
图17是表示本发明的第二实施方式中的化合物半导体基板1的制造方法的第一工序的截面图。
图18是表示本发明的第二实施方式中的化合物半导体基板1的制造方法的第二工序的截面图。
图19是表示本发明的第二实施方式中，在CVD装置内保持Si基板11的方法的一例的俯视图。
图20是表示本发明的第三实施方式中的化合物半导体基板1a的构成的截面图。
图21是说明本发明的第三实施方式中，AlN膜21和GaN膜22的成膜条件的一例的图解。
图22是表示本发明的第四实施方式中的化合物半导体基板1b的构成的截面图。
图23是表示本发明的第四实施方式中的化合物半导体基板1b的制造方法的第一工序的截面图。
图24是表示本发明的第四实施方式中的化合物半导体基板1b的制造方法的第二工序的截面图。
图25是表示本发明的第五实施方式中的化合物半导体基板1c的构成的截面图。
图26是表示本发明的第五实施方式中的化合物半导体基板1c的制造方法的第一工序的截面图。
图27是表示本发明的第五实施方式中的化合物半导体基板1c的制造方法的第二工序的截面图。
图28是表示本发明的第五实施方式中的化合物半导体基板1c的制造方法的第三工序的截面图。
图29是表示本发明的第五实施方式中的化合物半导体基板1c的制造方法的第四工序的截面图。
图30是表示本发明的第五实施方式中的化合物半导体基板1c的制造方法的第五工序的截面图。
图31是表示本发明的第六实施方式中的化合物半导体基板1d的构成的截面图。
图32是表示本发明的第六实施方式中的化合物半导体基板1d的制造方法的第一工序的截面图。
图33是表示本发明的第六实施方式中的化合物半导体基板1d的制造方法的第二工序的截面图。
图34是表示本发明的第七实施方式中的化合物半导体基板1e的构成的截面图。
图35是表示本发明的第八实施方式中的化合物半导体基板1f的构成的截面图。
图36是表示本发明的第八实施方式中的化合物半导体基板1f的制造方法的第一工序的截面图。
图37是表示本发明的第八实施方式中的化合物半导体基板1f的制造方法的第二工序的截面图。
图38是表示本发明的第九实施方式中的化合物半导体基板1、1c或1d的使用方法的一例的截面图。
图39是在本发明的一个实施例中，拍摄本发明例的旋转蚀刻中的Si基板的背面的照片。
图40是表示在本发明的一个实施例中，拍摄比较例的湿法蚀刻中的Si基板的背面的照片。
具体实施方式
以下，对于本发明的实施方式，基于附图进行说明。
[第一实施方式]
图1是表示本发明的第一实施方式中的化合物半导体基板1的构成的截面图。还有，图1是以相对于SiC膜12的表面12a垂直的平面进行切割时的截面图。
参照图1，本实施方式中的化合物半导体基板1具备Si基板11和SiC膜12。
Si基板11具备环状的平面形状。Si基板11包含表面11a、背面11b和侧面11c。在Si基板11的表面11a中(111)面露出。在Si基板11的表面11a中(100)面和(110)面也可以露出。
SiC膜12形成于Si基板11的表面11a(Si基板的一个主面的一例)。SiC膜12包含表面12a、背面12b和侧面12c。SiC膜12的背面12b在环状的Si基板11的内侧的凹部13露出。SiC膜12没有在Si基板11的背面11b(Si基板的另一个主面的一例)形成，而Si基板11的背面11b露出。
SiC膜12具有20nm以上且10μm以下的厚度w。厚度w优选为1μm以下，更优选为500nm以下。SiC膜12由单晶3C－SiC、多晶3C－SiC、或非晶SiC等构成。特别是SiC膜12在Si基板11的表面外延生长时，一般来说，SiC膜12由3C－SiC构成。
图2是表示在本发明的第一实施方式中，从相对于SiC膜12的表面12a垂直的方向观看时的化合物半导体基板1的构成的俯视图。图2中，出于展示Si基板11的形状的目的，Si基板11由虚线表示，但实际上，Si基板11无法直接看到。
参照图2，Si基板11、SiC膜12和凹部13分别具有任意的平面形状。SiC膜12由环状的Si基板11支承其外周端部。由此，SiC膜12的机械强度被Si基板11加强。Si基板11、SiC膜12、和凹部13，例如像图2(a)所示这样，可以分别具有圆形的平面形状，也可以如图2(b)所示这样，分别具有矩形的平面形状。在图2(b)中，Si基板11具有四方环状的平面形状。此外如图2(c)所示，Si基板11和SiC膜12分别具有圆形的平面形状，而凹部13也可以具有矩形的平面形状。凹部13的大小任意，也可以根据化合物半导体基板1所要求的机械强度等决定。
接下来，对于本实施方式中的化合物半导体基板1的制造方法，使用图3～图9进行说明。
参照图3，准备例如圆板状的(没有形成凹部13)Si基板11。
参照图4，接着，除去Si基板11的背面11b的中央部RG1的Si。中央部RG1的Si的除去，可以通过机械地磨削Si基板11的中央部RG1的Si来进行。另外，中央部RG1的Si的除去，也可以通过在Si基板11的背面11b的除去中央部RG1的区域形成光致抗蚀层，以形成的光致抗蚀层为掩模而对于中央部RG1的Si进行蚀刻来进行。
另外，在提高针对Si的湿法蚀刻所用的药液的掩模的耐性时，中央部RG1的Si的除去也可以通过下面的方法进行。
参照图5，在Si基板11的背面11b整体面，形成由氧化硅膜或氮化硅膜构成的掩模层14。接着在掩模层14上，形成图案化为所需形状的光致抗蚀层15。
参照图6，接着，以光致抗蚀层15为掩模，通过湿法蚀刻对于掩模层14进行图案化。由此，只留下掩模层14的外周部。掩模层14由氧化硅膜构成时，作为掩模层14的湿法蚀刻的药液，使用的是氢氟酸溶液等。掩模层14由氮化硅膜构成时，作为掩模层14的湿法蚀刻的药液，使用的是磷酸溶液等。接着，以经过图案化的掩模层14作为掩模，使用混酸等的药液，通过湿法蚀刻除去中央部RG1的Si。之后，除去光致抗蚀层15和掩模层14。还有，光致抗蚀层15也可以在Si的湿法蚀刻之前被除去。
还有，在图3所示的工序中，也可以准备在Si基板11的背面11b预先形成有掩模层14的基板，由此可以省略形成图5所示的掩模层14的工序。另外，作为掩模层14，也可以使用氧化硅膜和氧化硅膜以外的氧化膜或氮化膜。
参照图7，除去中央部RG1的Si的结果是，在Si基板11的背面11b形成凹部13。在图7中，凹部13具有未贯通Si基板11这一程度的深度，凹部13的底面由Si构成。由于凹部13的存在，Si基板11的中央部的厚度(图7中纵长方向的长度)，比Si基板11的外周部的厚度薄。
参照图8，在形成凹部13后，在Si基板11的表面11a上形成SiC膜12。关于SiC膜12，例如在使Si基板11的表面11a碳化而得到的SiC所构成的衬底层上，使用MBE(MolecularBeam Epitaxy)法、或CVD(Chemical Vapor Deposition)法等成膜。另外SiC膜12，也可以只通过使Si基板11的表面11a碳化来形成。此外，SiC膜12也可以在Si基板11的表面11a使用MBE法或CVD法等成膜。还有，在上述的SiC膜12的形成之时，也可以在Si基板11的侧面11c上形成SiC膜12。
参照图9，接着，通过湿法蚀刻除去Si基板11的凹部13的底面RG2。底面RG2构成Si基板的背面11b的一部分。除去底面RG2的Si的结果是，在凹部13的底面SiC膜12的背面12b露出。另外，在此湿法蚀刻时，底面RG2的Si也与Si基板11的背面11b的外周部RG3的Si被一起除去。通过采用湿法蚀刻，能够在除去Si基板时抑制对SiC膜12造成的损害。经过以上的工序，图1所示的化合物半导体基板1完成。
底面RG2的Si的湿法蚀刻，是通过相对用于湿法蚀刻的药液而相对性地移动Si基板11和SiC膜12来进行。在移动Si基板11和SiC膜12时包括如下等情况：不改变Si基板11和SiC膜12的位置，而使Si基板11和SiC膜12旋转；改变Si基板11和SiC膜12的位置(换言之，就是使Si基板11和SiC膜12移动)；一边改变Si基板11和SiC膜12的位置一边使Si基板11和SiC膜12旋转。作为用于Si的湿法蚀刻的药液，例如使用含有氢氟酸和硝酸的混酸、和氢氧化钾(KOH)水溶液等。
作为Si的湿法蚀刻的药液，使用氢氧化钾水溶液等的碱性溶液时，通过SiC膜12中低密度存在的小孔，SiC膜12也会被蚀刻。为了抑制SiC膜12被蚀刻，使SiC膜12的品质良好，作为Si的湿法蚀刻的药液，优选使用上述的混酸。
Si的湿法蚀刻时，移动Si基板11和SiC膜12的方向任意。但是，在移动Si基板11和SiC膜12期间，由于经受来自药液的压力，会导致SiC膜12破损，为了避免这种局面，优选如以下的第一方法～第三方法这样，在相对于SiC膜12的表面12a平行的平面(图10～图12中的平面PL)内的方向上移动Si基板11和SiC膜12。
图10～图12，是示意性地表示本发明的第一实施方式中的Si的湿法蚀刻的第一方法～第三方法的图。还有，在图10～图12的说明中，将Si的湿法蚀刻之前的构造记述为中间体2。在本实施方式中，经过图8的工序之后的构造相当于中间体2，在后述的第二实施方式中，经过图17的工序之后的构造相当于中间体2。
参照图10，第一方法是通过旋转蚀刻除去Si的方法。在第一方法中，使Si基板11的背面11b向上而将中间体2固定在固定台HP上。然后，如箭头AR1所示，以与背面11b正交的方向上延长的旋转轴为中心而使固定台HP旋转。如此，在不改变中间体2的位置而使中间体2旋转的状态下，将用于湿法蚀刻的药液MA(蚀刻液)注入Si基板11的背面11b。固定台HP的转速，例如设定为500～1500rpm左右。
参照图11，在第二方法中，将多个中间体2以竖立的状态固定在固定台HP上。而后，在反应容器CS的内部所填充的药液MA中浸渍多个中间体2，在相对于SiC膜12的表面12a平行的平面PL内，如箭头AR2所示这样，一边改变中间体2的位置，一边使中间体2和固定台HP旋转。
参照图12，在第三方法中，使Si基板11的背面11b向上而将中间体2固定在固定台HP上。然后，在反应容器CS的内部所充填的药液MA中浸渍中间体2，在相对于SiC膜12的表面12a平行的平面PL内，如箭头AR3所示这样，使中间体2和固定台HP在直线上来回移动。
图13是图1所示的化合物半导体基板1的A部放大图。还有，在图13中，比实际更加强调显示Si基板11的宽度的变化量。
参照图13，含有氢氟酸和硝酸的混酸，具有各向同性地蚀刻Si的作用。因此，以含有氢氟酸和硝酸的混酸作为药液使用而进行Si的湿法蚀刻时，作为其痕迹为，Si基板11的宽度d(图13中横向的长度)，随着远离SiC膜12(从SiC膜12向Si基板11的背面11b)而减少。
还有，作为本实施方式的制造方法的变形例，也可以如图14所示，在Si基板11的表面11a上形成SiC膜12后，如图15所示，除去Si基板11的背面11b的中央部RG1的Si而形成凹部13，其后通过湿法蚀刻除去凹部13的底部RG2。
根据本实施方式，在Si基板11的湿法蚀刻时，对于湿法蚀刻的药液使Si基板11和SiC膜12相对性地移动，由此在Si基板11的湿法蚀刻中，能够抑制裂纹进入到SiC膜12，或SiC膜12从Si基板11剥离这样的局面，能够实现化合物半导体基板1的SiC膜12的薄膜化。
本申请发明者发现，在Si基板11的湿法蚀刻中(Si基板11浸渍到药液中)裂纹进入SiC膜12，或SiC膜12从Si基板11剥离的原因，是由于在Si基板11的反应面(Si基板11的背面11b中与药液反应的这部分的面)，会局部性地停留反应后的药液，由此导致Si的蚀刻速度变得不均匀，使Si基板11的反应面发生粗糙。另外本申请发明者发现，作为湿法蚀刻的药液而使用混酸时，由于药液与Si的反应而发生的大的泡局部性地停留在Si基板11的反应面，该泡局部性地妨碍Si基板11的反应面与药液的反应，使Si基板11的反应面发生粗糙。
SiC膜12比较厚时(例如厚度大于10μm时)，因为SiC膜12自身的机械强度高，所以Si基板11的反应面的粗糙对于SiC膜12不太会造成不良影响。但是，SiC膜12比较薄时(例如厚度为10μm以下时，具体来说为薄膜(厚度数μm左右)时和极薄膜(厚度在100nm级以下)时，Si基板11的反应面的粗糙则会对于SiC膜12造成不良影响。即，由于Si基板11的反应面的粗糙，导致不均匀的应力施加到SiC膜12上，招致在Si蚀刻中裂纹进入SiC膜12或SiC膜12从Si基板11剥离的局面。
因此，在本实施方式中，Si基板11的湿法蚀刻时，通过对于湿法蚀刻的药液而使Si基板11和SiC膜12相对地移动，能够抑制在Si基板11的反应面局部性地滞留反应后的药液、泡，能够抑制Si基板11的反应面的粗糙。其结果是，能够抑制不均匀的应力施加到SiC膜12上，能够实现SiC膜12的薄膜化。
特别是作为Si的湿法蚀刻的方法，采用通过旋转蚀刻除去Si的方法(图10所示的第一方法)时，湿法蚀刻中SiC膜12曝露在药液中的，只是SiC膜12的背面12b在凹部13的底部露出的期间。另外，湿法蚀刻中SiC膜12的表面12a不曝露在药液中。因此，能够最小限度地停止药液对SiC膜12的损害。
另外，作为Si的湿法蚀刻的药液，通过使用混酸，能够抑制药液对SiC膜12的损害。其结果是，能够提高SiC膜12的产率，能够大面积形成SiC膜。
[第二实施方式]
图16是表示本发明的第二实施方式中的化合物半导体基板1的构成的截面图。还有图16是以相对于SiC膜12的表面12a垂直的平面切割时的截面图。
参照图16，在本实施方式的化合物半导体基板1中，SiC膜12形成于Si基板11的表面11a、侧面11c、和背面11b的外周部。Si基板11的表面11a、侧面11c、和背面11b的外周部由连续的SiC膜12完全覆盖。在凹部13的底部，SiC膜12的背面12b露出。SiC膜12的厚度，在背面11b的外周部的端部减少。形成于Si基板的表面11a的SiC膜12的部分，具有20nm以上、10μm以下的厚度w。厚度w优选为1μm以下，更优选为500nm以下。
接着，对于本实施方式中的化合物半导体基板1的制造方法，用图17和图18进行说明。
参照图17，对于图3所示的Si基板11，使用CVD法形成SiC膜12。形成SiC膜12时，使供给到Si基板11的表面11a的原料气体的一部分也绕到Si基板11的侧面11c和背面11b，保持Si基板11。由此，原料气体的化学反应也在Si基板11的表面11a、侧面11c、和背面11b的外周部发生，在Si基板11的表面11a、侧面11c、和背面11b的外周部形成连续的SiC膜12。其结果是，能够得到本实施方式中的中间体2。
参照图18，接下来以形成于Si基板11的背面11b的外周部的SiC膜12为掩模，通过湿法蚀刻除去Si基板11的背面11b的露出的中央部RG4。中央部RG4的Si被除去的结果是，在Si基板的背面11b形成凹部13。在凹部13的底面，SiC膜12的背面12b露出。还有，在此湿法蚀刻时，Si基板11的背面11b的由SiC膜12覆盖的外周部的Si未被除去。通过以上的工序，图16所示的化合物半导体基板1完成。
使用图17所示的工序(用CVD法形成SiC膜12的工序)中，优选在CVD装置内以如下方法保持Si基板11。
图19是表示本发明的第二实施方式中，在CVD装置内保持Si基板11的方法的一例的俯视图。
参照图19，CVD装置包含用于保持Si基板11的保持部31。保持部31包括环状的外周部31a，和等间隔设于外周部31a的内周侧端部的多个(在此为3个)突出部31b。多个突出部31b分别为直线状，朝向外周部31a的中心突出。Si基板11以使表面11a向上的方式载置于多个突出部31b的各自的前端上。反应气体在Si基板11的表面11a上，沿箭头AR4所示的方向流动。反应气体的一部分，通过外周部31a与多个突出部31b之间的空间SP，绕到Si基板11的侧面11c和背面11b。其结果是，在Si基板11的表面11a、侧面11c、和背面11b的外周部形成连续的SiC膜12。
还有，上述以外的化合物半导体基板1的构成和制造方法，与第一实施方式中的化合物半导体基板的构成和制造方法同样。因此，这些说明不再重复。
根据本实施方式，能够得到与第一实施方式同样的效果。而且，因为能够以绕到Si基板11的背面11b所形成的SiC膜12为掩模，对于Si基板11进行湿法蚀刻，所以，不需通过区别于形成SiC膜12这一工序的其他工序，在Si基板11形成凹部，或是光刻形成图案。其结果是，能够以简易的方法制造化合物半导体基板1，能够短期间和低成本制造化合物半导体基板1。
[第三实施方式]
图20是表示本发明的第三实施方式中的化合物半导体基板1a的构成的截面图。还有，图20是以相对于GaN膜22的表面22a垂直的平面切割时的截面图。
参照图20，本实施方式中的化合物半导体基板1a还具备AlN膜21和GaN膜22。
AlN膜21形成于SiC膜12的表面12a(SiC膜的一个主面的一例)。AlN膜21是用于改善SiC膜12与GaN膜22的润湿性的缓冲层。AlN膜21例如具有5nm以上且15nm以下的厚度，优选具有5nm以上且9nm以下的厚度，更优选具有7nm以上且9nm以下的厚度。
GaN膜22形成于AlN膜21的表面21a。GaN膜22，例如具有1500nm以上且3000nm以下的厚度，优选具有1500nm以上且2500nm以下的厚度。GaN膜22可以具有p型或n型的导电型，也可以在GaN膜22的至少一部分中掺杂C、Fe等。
还有，上述以外的化合物半导体基板1a的构成，与图1和图2所示的第一实施方式中的化合物半导体基板1的构成同样，因此对相同的构件附加相同的符号，其说明不再重复。
接着，对于本实施方式中的化合物半导体基板1a的制造方法进行说明。
首先，使用与第一实施方式中的制造方法同样的制造方法，得到图1所示的化合物半导体基板1。作为一例，化合物半导体基板1包括如下，外径100mm，内径80mm的环状的Si基板11，和形成于Si基板11上的160nm的厚度的SiC膜12。
其次，在SiC膜12的表面12a上隔着极薄的AlN膜21而形成GaN膜22。在此，使用MOCVD(Metal Organic Chemical Vapor Deposition)法，在SiC膜12的表面12a上按顺序使AlN膜21和GaN膜22异质外延生长，对此情况进行说明。
图21是说明本发明的第三实施方式中，AlN膜21和GaN膜22的成膜条件的一例的图解。
参照图21，AlN膜21是在使用了TMA(三甲基铝：Al(CH 3)3)的清洗之后，例如以1000～1300℃(图21中为1200℃)左右的温度，例如经1～60分钟左右的时间形成。作为Al的原料气体，例如使用TMA，作为N的原料气体，例如使用氨(NH 3)。
GaN膜22是在AlN膜21的形成后，例如以900～1200℃(图21中为1080℃)左右的温度，例如经5～200分钟左右的时间形成。作为Ga的原料气体，例如使用TMG(三甲基镓：Ga(CH3)3)，作为N的原料气体，例如使用氨。通过以上的工序，能够得到图20所示的化合物半导体基板1a。
在化合物半导体基板1a中，GaN膜22的形成后(化合物半导体基板1a的完成后)，也可以使用氟酸硝酸等完全除去Si基板11。另外，根据需要，也可以在AlN膜21与GaN膜22之间设置倾斜层(例如，Al的组成比从AlN膜21向GaN膜22慢慢减少的AlGaN膜)。另外，也可以在GaN膜22中设置中间层(例如，由Al膜和AlGaN膜构成)。
一般来说，在Si基板上直接形成GaN膜时，由于Si与GaN之间的物性(晶格常数和热膨胀系数)不同，会发生严重的翘曲和裂纹。为了避免这样的局面，过去是在Si基板与GaN膜之间形成复杂而厚的缓冲膜。
根据本实施方式，因为SiC膜12的下侧的一部分的Si被除去，所以Si与GaN之间的物性的差异对GaN造成的不利影响变小。另外，SiC与GaN之间的物性的差别，比Si与GaN之间的物性的差别小，SiC的厚度比Si的厚度小。因此，作为衬底的SiC膜12对GaN膜22造成的不良影响小。其结果是，仅仅设置简易的缓冲层(AlN膜21)，就能够得到位错少且翘曲·裂纹也少的高品质的GaN膜22。
另外，通过将GaN膜22成膜至厚达数百μm的级别，也可以得到GaN的自立基板。这种情况下，GaN膜22包含的缺陷非常少。将GaN膜22成膜至厚达数百μm的级别时，通过使用生长速度快的H－VPE(Hydride Vapor Phase Epitaxy)法，也可以缩短GaN膜22的生长时间。另外，也可以组合MOCVD法和H－VPE法。
另外，在电源器件和高频器件等的用途中使用化合物半导体基板1a时，化合物半导体基板1a的完成后，也可以在GaN膜22的表面22a上形成HEMT(High Electron MobilityTransistor)层等的器件层(具体来说，器件层含有AlGaN阻挡层、AlN间隔层、和GaN覆盖层等)。
在电源器件和高频器件等的用途中使用化合物半导体基板1a时，SiC膜12的下侧的一部分的Si被除去，因此，能够对于导热率高的绝缘性陶瓷(AlN等)所构成的热沉直接粘贴SiC膜12。其结果是，能够提高热的发散性，可以实现处理大功率的设备。
此外，在LED(Light Emitting Diode)等的发光器件的用途中使用化合物半导体基板1a时，在化合物半导体基板1a的完成后，也可以在GaN膜22的表面22a上，设置含有InGaN层和GaN层的重复结构等的MQW层(量子势阱层)，和p型GaN层(Mg掺杂GaN层)等的器件层。
在发光器件的用途中使用化合物半导体基板1a时，因为SiC膜12的下侧的一部分的Si被除去，所以能够避免Si对可见光的吸收。其结果是，可以从SiC膜12的背面进行光提取，可以实现高亮度发光器件。
[第四实施方式]
图22是表示本发明的第四实施方式中的化合物半导体基板1b的构成的截面图。还有，图22是以相对于石墨烯膜25的表面25a垂直的平面切割时的截面图。
参照图22，本实施方式中的化合物半导体基板1b，还具备石墨烯膜25。
石墨烯膜25形成于SiC膜12的表面12a(SiC膜的一个主面的一例)。石墨烯膜25可以由单层的石墨烯膜构成，也可以由层叠的多层的石墨烯膜(即，石墨膜)构成。石墨烯膜25，例如具有0.3nm以上且1μm以下的厚度。
还有，上述以外的化合物半导体基板1b的构成，与图1和图2所示的第一实施方式中的化合物半导体基板1的构成同样，因此对相同的构件附加相同的符号，其说明不再重复。
接着，对于本实施方式中的化合物半导体基板1b的制造方法进行说明。
首先，使用与第一实施方式中的制造方法同样的制造方法，得到图8所示的构造。作为一例，图8所示的构造，包含具有外径100mm、内径80mm的外缘的Si基板11，和形成于Si基板11上的50nm的厚度的SiC膜12。
其次，参照图23，将图8所示的构造设置在炉等的容器内，例如在H2气氛中，对于化合物半导体基板1以1200℃的温度进行1小时的热处理(退火)。由此，构成SiC膜12的靠近表面12a的部分12d(由虚线包围的部分)的Si原子和C原子的键被分解，Si原子脱离。其结果是，只有SiC膜12的上侧的部分12d的SiC变成石墨烯膜25。
还有，也可以由以下的方法在SiC膜12的表面12a层叠形成石墨烯膜25，来取代使SiC膜12的一部分变成石墨烯膜25。具体来说，就是将分散有石墨烯的溶剂，以旋涂或喷涂等的方法涂布在SiC膜12的表面12a。使用旋涂的方法时，图8所示的构造，以SiC膜的表面12a向上的方式被固定在固定台HP(图10)上，使固定台HP旋转。作为分散有石墨烯的溶剂，例如能够使用MEK(甲基－乙基甲酮)(高分子系表面活性剂)[GF9MEK－DS](インキュベーション·アライアンス社制)等的GRAPHENE FLOWER分散液。涂布分散有石墨烯的溶剂之后，例如以400℃进行20分钟热处理。由此，使溶剂蒸发，烧结的石墨烯膜25便层叠形成于SiC膜12上。在此方法中，SiC膜12不被石墨烯化。
其次，参照图24，通过湿法蚀刻，除去Si基板11的凹部13的底面RG2，和Si基板11的背面11b的外周部RG3的Si。其结果是，在凹部13的底面露出SiC膜12的背面12b。通过以上的工序，能够得到图22所示的化合物半导体基板1b。
作为本实施方式的替代性的制造方法，也可以在除去Si基板11的凹部13的底面RG2后，使SiC膜12的一部分变成石墨烯膜25。这种情况下，因为Si原子从SiC膜12的表面12a和背面12b的两方脱离，所以石墨烯膜25形成于SiC膜12的表面12a和背面12b这两者。另外，除去Si基板11的凹部13的底面RG2后，也可以在SiC膜12的表面12a上形成(层叠)石墨烯膜25。
还有，在化合物半导体基板1b中，在石墨烯膜25的形成后(化合物半导体基板1b的完成后)，也可以使用氟酸硝酸等完全除去Si基板11。
根据本实施方式，通过以第一实施方式中的化合物半导体基板1的薄的SiC膜12作为原料，能够得到薄的石墨烯膜25。因为石墨烯其机械强度和热特性优异，所以将化合物半导体基板1b作为表膜使用时等，石墨烯膜25承担着保护SiC膜12的作用。特别是石墨烯具有负的热膨胀系数。因此，将化合物半导体基板1b作为表膜使用时，即使由于EUV照射导致表膜的温度上升，也能够避免表膜发生挠曲的情况。
[第五实施方式]
图25是表示本发明的第五实施方式中的化合物半导体基板1c的构成的截面图。还有，图25是以相对于SiC膜12的表面12a垂直的平面切割时的截面图。
参照图25，本实施方式中的化合物半导体基板1c，还具备Si氧化膜16，在这一点上，与第一实施方式中的化合物半导体基板1不所不同。Si氧化膜16形成于Si基板11的表面11a上，具有与Si基板11相同的平面形状。SiC膜12形成于Si氧化膜16的表面16a(Si基板11的表面11a侧)上。
Si氧化膜16由PSG(Phosphorus Silicate Glass)、BPSG(Boron PhosphorusSilicate Glass)、或SiO2等构成，例如具有100nm以上且2000nm以下的厚度。
接着，对于本实施方式中的化合物半导体基板1c的制造方法，使用图26～图30进行说明。
参照图26，例如准备圆板状的(没有形成凹部13)SOI(Silicon on Insulator)基板。SOI基板包含如下：Si基板11；形成于Si基板11的表面11a的由SiO2构成的Si氧化膜16；形成于Si氧化膜16的表面16a的Si膜17。在之后的碳化工序中，为了不残留Si膜17而形成良好的SiC膜18，优选Si膜17具有4nm以上且10nm以下的厚度。
也可以使Si膜17薄膜化，以使Si膜17的厚度处于上述范围。Si膜17的薄膜化，例如也可以通过如下方式进行，即，在氧化气氛中对于SOI基板进行加热处理，使Si膜17的表面17a氧化，接着由湿法蚀刻除去在Si膜17的表面17a所形成的氧化物。
参照图27，也可以根据需要，从Si膜17的表面17a对于Si氧化膜16导入P(磷)、或B(硼)和P的离子。由此，Si氧化膜16的组成，从不含B和P的SiO2变成PSG或BPSG。还有，也可以省略上述的离子的导入，由不含B和P的SiO2形成Si氧化膜16。
形成由PSG构成的Si氧化膜16时，P离子的导入量为1×1015个/cm2以上且5×1018个/cm2以下，Si氧化膜16中的P原子的掺杂量优选为5原子％以上且7原子％以下。由此，能够一边抑制Si氧化膜16的吸湿性的增加一边使Si氧化膜16充分软化。另外，P离子的导入时的基板温度优选为200℃以上且550℃以下。由此，能够抑制Si膜17的结晶性的降低。此外，P离子的加速能优选为5keV以上且30keV以下。由此，能够维持之后形成的SiC膜18的结晶性和适当的膜厚。
参照图28，接下来，在烃类气体气氛中加热Si膜17，由此使Si膜17碳化。其结果是，Si膜17变为SiC膜18。气氛中的温度优选为900℃～1405℃。烃类气体是丙烷气，此外作为载气优选使用氢气。丙烷气的流量例如为10sccm，氢气的流量例如为1000sccm。
Si膜17的碳化后在基板被冷却时，由于SiC膜18与Si基板11的收缩率的差引起的拉伸应力在SiC膜18内发生。但是，通过使比较柔软的材料即Si氧化膜16介入，能够缓和SiC膜18内部的拉伸应力。
还有，Si膜17也可以不完全被碳化，其一部分也可以残留在与Si氧化膜16的界面附近。这种情况下，利用介于Si氧化膜16与SiC膜18之间的Si膜17，能够提高Si氧化膜16与SiC膜18的界面的平坦性。不论Si膜17是否被完全碳化，SiC膜18都形成于Si氧化膜16的表面16a侧。
参照图29，接着以SiC膜18为衬底膜，经外延生长而形成SiC膜19。由此，得到由SiC膜18和19构成SiC膜12。
SiC膜19的外延生长，通过如下方式进行，例如一边以大约1.0sccm左右的流量供给甲基硅烷类气体所构成的原料气体，一边将形成有SiC膜18的基板加热到900℃以上且1405℃以下的温度。
SiC膜19的外延生长后基板被冷却时，SiC膜12内也会发生由于SiC膜12与Si基板11的收缩率的差引起的拉伸应力。但是，通过使作为比较柔软的材料的Si氧化膜16介于其间，能够缓和SiC膜12内部的拉伸应力。
还有，也可以不进行Si膜19的外延生长，只通过Si膜17的碳化来形成SiC膜12。
接下来，参照图30，以第一实施方式同样的方法，除去Si基板11的背面11b的中央部RG1的Si而形成凹部13。凹部13的形成之时，中央部RG1的Si也可以完全被除去，以达到Si氧化膜16的深度形成凹部13。由此得到中间体2。
其后，以与第一实施方式同样的方法，通过湿法蚀刻，除去凹部13的底部RG2的Si基板11和Si氧化膜16(凹部13的底部RG2的Si基板11在凹部13的形成之时被完全除去时，凹部13的底部RG2的Si氧化膜16)，和Si基板11的背面11b的外周部RG3的Si，使SiC膜12的背面12b露出。一般来说用于Si的湿法蚀刻的药液(混酸等)，具有溶解Si氧化膜的性质，因此，Si氧化膜16能够通过与第一实施方式中的Si的湿法蚀刻同样的方法除去。经过以上的工序，能够得到图25所示的化合物半导体基板1c。
还有，上述以外的化合物半导体基板1c的构成和制造方法，与第一实施方式中的化合物半导体基板1的构成和制造方法同样。因此，对相同的构件附加相同的符号，其说明不再重复。
根据本实施方式，能够得到与第一实施方式同样的效果。而且，通过使Si氧化膜16介于Si基板11和SiC膜12之间，能够缓和SiC膜12内部的拉伸应力。其结果是，能够抑制制造时的SiC膜12的破损，能够提高SiC膜12的制造产率。
还有，作为本实施方式的变形例，也可以与第一实施方式的图4～图8所示的方法同样，在除去Si基板11的背面11b的中央部RG1的Si而形成凹部13后，形成SiC膜12。
另外，替代使用SOI基板，也可以在Si基板11的表面11a形成Si氧化膜16，在Si氧化膜16的表面16a形成SiC膜12，由此制成图29的构造。这种情况下，SiC膜12也可以使用MBE法或CVD法等成膜于Si氧化膜16的表面16a。
[第六实施方式]
图31是表示本发明的第六实施方式中的化合物半导体基板1d的构成的截面图。还有，图31是以相对于SiC膜12的表面12a垂直的平面进行切割时的截面图。
参照图31，本实施方式中的化合物半导体基板1d还具备Si氧化膜16，在这一点上与第二实施方式中的化合物半导体基板1有所不同。Si氧化膜16形成于Si基板11的表面11a，具有与Si基板11相同的平面形状。SiC膜12形成于Si氧化膜16的表面16a(Si基板11的表面11a侧)。SiC膜12形成于Si氧化膜16的表面16a和侧面16b、与Si基板11的侧面11c和背面11b的外周部。Si氧化膜16的表面16a和侧面16b、Si基板11的侧面11c和背面11b的外周部由连续的SiC膜12完全覆盖。在Si基板11的中央部和Si氧化膜16的中央部形成有凹部13，在凹部13的底部露出有SiC膜12的背面12b。
Si氧化膜16由PSG、BPSG、或SiO2等构成，例如具有100nm以上且2000nm以下的厚度。
接着，对于本实施方式中的化合物半导体基板1d的制造方法，用图32和图33进行说明。
参照图32，使用与第五实施方式中的制造方法同样的制造方法，得到图28所示的构造(形成SiC膜18的构造)。接着，以SiC膜18为衬底膜使SiC外延生长，形成SiC膜19。由此，在Si氧化膜16的表面16a，形成由SiC膜18和19构成的SiC膜12。
形成SiC膜19时，与第二实施方式的情况同样，使供给于Si基板11的表面11a的原料气体的一部分，也绕到Si氧化膜16的侧面16b、Si基板11的侧面11c、和Si基板11的背面11b，如此保持Si基板11。由此，原料气体的化学反应在SiC膜18的表面发生，同时也在Si氧化膜16的侧面16b、Si基板11的侧面11c和背面11b的外周部发生，在Si氧化膜16的表面16a和侧面16b，Si基板11的侧面11c和背面11b的外周部形成连续的SiC膜19。其结果是，能够得到本实施方式中的中间体2。
接着，参照图33，通过与第二实施方式同样的方法，以形成于Si基板11的背面11b的外周部的SiC膜12为掩模，通过湿法蚀刻，从Si基板11的背面11b的露出的部分除去Si基板11和Si氧化膜16的中央部RG4。中央部RG4的Si和Si氧化膜被除去的结果是，在Si基板的背面11b形成凹部13。在凹部13的底面，SiC膜12的背面12b露出。还有，该湿法蚀刻时，平面上看，被SiC膜12覆盖的部分，即Si基板11和SiC膜12的外周部未被除去。经过以上的工序，图31所示的化合物半导体基板1完成。
还有，上述以外的化合物半导体基板1d的构成和制造方法，与第二实施方式中的化合物半导体基板1的构成和制造方法同样。因此，对相同的构件附加相同的符号，其说明不再重复。
根据本实施方式，能够得到与第二实施方式同样的效果。而且，通过使Si氧化膜16介于Si基板11和SiC膜12之间，能够缓和SiC膜12内部的拉伸应力。其结果是，能够抑制制造时的SiC膜12的破损，能够提高SiC膜12的制造产率。
[第七实施方式]
图34是表示本发明的第七实施方式中的化合物半导体基板1e的构成的截面图。还有，图34是以相对于GaN膜22的表面22a垂直的平面进行切割时的截面图。
参照图34，本实施方式中的化合物半导体基板1e，还具备Si氧化膜16，在这一点上，与第三实施方式中的化合物半导体基板1a有所不同。Si氧化膜16形成于Si基板11的表面11a，具有与Si基板11相同的平面形状。SiC膜12形成于Si氧化膜16的表面16a(Si基板11的表面11a侧)上。
Si氧化膜16由PSG、BPSG、或SiO2等构成，例如具有100nm以上且2000nm以下的厚度。
接下来，对于本实施方式中的化合物半导体基板1e的制造方法进行说明。
首先，使用与第五实施方式中的制造方法同样的制造方法，得到图25所示的化合物半导体基板1c。其次，使用与第三实施方式中的制造方法同样的制造方法，在SiC膜12的表面12a上按顺序层叠而形成AlN膜21和GaN膜22。经过以上的工序，能够得到化合物半导体基板1e。
还有，上述以外的化合物半导体基板1e的构成和制造方法，与第三实施方式中的化合物半导体基板1a的构成和制造方法同样。因此，对相同的构件附加相同的符号，其说明不再重复。
根据本实施方式，能够得到与第三实施方式同样的效果。而且，通过使Si氧化膜16介于Si基板11和SiC膜12之间，能够缓和SiC膜12内部的拉伸应力。其结果是，能够抑制制造时的SiC膜12的破损，能够提高SiC膜12的制造产率。
[第八实施方式]
图35是表示本发明的第八实施方式中的化合物半导体基板1f的构成的截面图。还有，图35是以相对于石墨烯膜25的表面25a垂直的平面进行切割时的截面图。
参照图35，本实施方式中的化合物半导体基板1f，还具备Si氧化膜16，在这一点上，与第四实施方式中的化合物半导体基板1b不所不同。Si氧化膜16形成于Si基板11的表面11a上，具有Si基板11相同的平面形状。SiC膜12形成于Si氧化膜16的表面16a(Si基板11的表面11a侧)上。
Si氧化膜16由PSG、BPSG、或SiO2等构成，例如具有100nm以上且2000nm以下的厚度。
接着，对于本实施方式中的化合物半导体基板1f的制造方法，用图36和图37加以说明。
参照图36，首先，使用与第五实施方式中的制造方法同样的制造方法，生成图29所示的构造，除去Si基板11的背面11b的中央部RG1的Si而形成凹部13。
其次，使用与第四实施方式同样的方法，使SiC膜12的上侧的部分12d的SiC变成石墨烯膜25。由此得到中间体2。
还有，也可以将分散有石墨烯的溶剂，以旋涂或喷涂等的方法涂布于SiC膜12的表面12a，并进行热处理，以此代替使SiC膜12的一部分变成石墨烯膜25，从而将石墨烯膜25形成于SiC膜12上。
参照图37，继续用与第四实施方式同样的方法，通过湿法蚀刻，除去凹部13的底部RG2的Si和SiC、与Si基板11的背面11b的外周部RG3的Si，使SiC膜12的背面12b露出。经过以上的工序，能够得到图35所示的化合物半导体基板1f。
还有，上述以外的化合物半导体基板1f的构成和制造方法，与第四实施方式中的化合物半导体基板1b的构成和制造方法同样。因此，对相同的构件附加相同的符号，其说明不再重复。
根据本实施方式，能够得到与第四实施方式同样的效果。而且，通过使Si氧化膜16介于Si基板11和SiC膜12之间，能够缓和SiC膜12内部的拉伸应力。其结果是，能够抑制制造时的SiC膜12的破损，能够提高SiC膜12的制造产率。
[第九实施方式]
图38是表示本发明的第九实施方式中的化合物半导体基板1、1c、或1d的使用方法的一例的截面图。
参照图38，在本实施方式中，第一、第二、第五、或第六实施方式的化合物半导体基板1、1c、或1d，作为覆盖掩模MK的表膜100使用。在掩模MK的表面，设有用于遮蔽曝光光的图案PN，和用于支承表膜100的表膜框架PF。关于表膜100，使掩模MK侧为Si基板11，使掩模MK相反侧为SiC膜12，在此状态下，对于表膜框架PF通过粘接等加以固定。化合物半导体基板1，也可以根据需要，加工成符合掩模MK或表膜框架PF的形状。
还有，也可以使用第四或第八实施方式的化合物半导体基板1b或1f作为表膜100。这种情况下，表膜100使掩模MK侧为Si基板11，使与掩模MK相反侧为石墨烯膜25，在此状态下，对于表膜框架PF通过粘接等加以固定。
表膜100，用于防止在曝光时附着在掩模MK上的异物在曝光对象物(半导体基板等)上聚焦而导致曝光故障。曝光光如箭头AR5所示，透过表膜100进入掩模MK的表面。通过图案PN的间隙的一部分的曝光光，由掩模MK的表面反射，透过表膜100。其后，曝光光照射到涂布于曝光对象物的表面的光致抗蚀层(无图示)上。
作为曝光光能够使用任意波长的光，但为了实现高分辨率的光刻技术，作为曝光光，优选使用的是具有数10nm～数nm的波长的EUV(Extreme Ultra－Violet)光。SiC和石墨烯与Si相比，化学上稳定，对于EUV光具有高透射率和高耐光性，因此作为使用EUV光作为曝光光时的表膜。特别是，像第一或第二实施方式的化合物半导体基板1这样，通过将含有20nm以上且10μm以下这样非常薄的SiC膜12的化合物半导体基板1作为表膜100使用，则能够实现更高的透射率。
[实施例]
本申请发明者用以下说明的本发明例1和2，以及比较例的各个方法尝试化合物半导体基板的制造。
本发明例1：准备具有4英寸的直径和525μm的厚度，表面由(100)面构成的Si基板。在由以下图19所示的方法保持Si基板的状态下，使用CVD法在Si基板的表面形成160nm的厚度的SiC膜。SiC膜由3C－SiC单晶构成，表面由(100)面构成。另外，在Si基板的侧面，和Si基板的背面的距外周端部1cm以内的区域，也形成有SiC膜。
接着，通过旋转蚀刻除去Si基板的一部分。具体来说，就是以1000rpm的速度使Si基板旋转，注入药液。作为药液，使用三菱化学株式会社制的“Si－E”这样的混酸。还有，以此旋转蚀刻的条件事先进行样件的Si基板的蚀刻，结果得到25μm/min这样的蚀刻速度。旋转蚀刻中观察Si基板时，如图39所示，泡的生长和滞留得到抑制，可见非常平滑的反应面。可推测Si的蚀刻均匀地进行。
上述的旋转蚀刻进行21分钟后，将纯水注入Si基板来代替药液，冲洗Si基板。Si基板的冲洗进行1分钟。由此，得到化合物半导体基板。
观察所得到化合物半导体基板时，在Si基板的表面、侧面、和背面的外周部形成有环状的SiC膜。在Si基板的背面，从环状的SiC膜的内侧的具有约8cm的直径的圆状的凹部内，Si被完全除去，在凹部的底部，自立的SiC膜露出。使用X射线观察时，可确认SiC膜是单晶。其结果是，能够得到具备自立的(由SiC单独构成)大面积的SiC膜的化合物半导体基板。
本发明例2：SiC膜的厚度不是160nm，而是50nm，除这一点以外，均以与本发明例1同样的制造方法，制作化合物半导体基板。
观察所得到的化合物半导体基板时，在Si基板的表面、侧面、和背面的外周部形成有环状的SiC膜。在Si基板的背面，从环状的SiC膜的内侧的具有约8cm的直径的圆状的凹部内，Si被完全除去，在凹部的底部，自立的SiC膜露出。用X射线观察时，可确认SiC膜为单晶。其结果是，能够得到具备自立的(由SiC单独构成)大面积的SiC膜的化合物半导体基板。
比较例：以与本发明例同样的方法，准备Si基板，在Si基板的表面形成SiC膜。接着，在填充到容器内的药液中浸渍Si基板和SiC膜，由此通过湿法蚀刻除去Si基板的一部分。作为药液，使用与本发明例的情况同样的。在湿法蚀刻中观察Si基板时，如图40所示，可见在Si基板的反应面有泡的生长和滞留。可推测为Si的蚀刻不均匀地进行。
在上述的药液中的浸渍进行5小时后，从药液中取出Si基板和SiC膜，接着用纯水进行10分钟冲洗。由此，得到化合物半导体基板。
观察所得到的化合物半导体基板时，在Si基板的表面、侧面、和背面的外周部形成有环状的SiC膜。在Si基板的背面，环状的SiC膜的内侧的凹部内部分地残留有Si。另外在凹部内有SiC膜破损的地方。所得到的自立的SiC膜最大直径只有2mm左右的区域。
[其他]
在上述的实施方式中，展示的是关于凹部13的底面的Si由湿法蚀刻除去的情况，但在本发明中由湿法蚀刻除去的部分，是Si基板的另一个主面的至少一部分即可，除去的部分的位置、大小和形状任意。
在上述的实施方式中，展示的是关于在SiC膜12的表面上形成GaN膜22或石墨烯膜25的情况，但如果在SiC膜的表面形成其他的膜，则该膜与SiC为不同的膜即可。
上述的实施方式可以相互组合。例如，也可以使第二实施方式和第三实施方式组合，对于Si基板11的表面11a、侧面11c、和背面11b的外周部由连续的SiC膜12完全覆盖的化合物半导体基板1，形成GaN膜22。
另外，也可以使第二实施方式和第四实施方式组合，对于Si基板11的表面11a、侧面11c、和背面11b的外周部由连续的SiC膜12完全覆盖的化合物半导体基板1，形成石墨烯膜25。这时，在图17所示的工序的之后，SiC膜12的一部分变成石墨烯膜25(或SiC膜12的表面12a上层叠有石墨烯膜25)，其后可实施图18所示的工序。
另外，图14和图15所示的第一实施方式的制造方法的变形例和第四实施方式也可以组合。这时，在图14所示的工序的之后，SiC膜12的一部分变成石墨烯膜25(或SiC膜12的表面12a上层叠有石墨烯膜25)，其后可实施图15所示的工序。
上述的实施方式和实施例中，应该认为所有方面均为例示，而非限制性的。意思是，本发明的范围不受上述说明的内容所限，而是基于方案的范围所示，其包括在与方案的范围均等的意思和范围内的一切变更。
符号的说明
1、1a、1b、1c、1d、1e、1f 化合物半导体基板
2 中间体
11 Si基板
11a Si基板的表面
11b Si基板的背面
11c Si基板的侧面
12、18、19 SiC膜
12a SiC膜的表面
12b SiC膜的背面
12c SiC膜的侧面
12d SiC膜的一部分
13 凹部
14 掩模层
15 光致抗蚀层
16 Si氧化膜
16a Si氧化膜的表面
16b Si氧化膜的侧面
17 Si膜
17a Si膜的表面
21 AlN膜
21a AlN膜的表面
22 GaN膜
22a GaN膜的表面
25 石墨烯膜
25a 石墨烯膜的表面
31 保持部
31a 保持部的外周部
31b 保持部的突出部
100 表膜
CS 反应容器
HP 固定台
MA 药液
MK 掩模
PF 表膜框架
PL 相对于SiC膜的表面平行的平面
PN 图案
RG1 Si基板的背面的中央部
RG2 Si基板的凹部的底面
RG3 Si基板的背面的外周部
RG4 Si基板的背面的露出的中央部
SP 保持部的外周部与多个突出部之间的空间

Claims (21)

1.一种化合物半导体基板，其具备：
具有环状的平面形状的Si基板；
形成于所述Si基板的一个主面侧上且具有20nm以上且10μm以下的厚度的SiC膜，
在所述Si基板的另一个主面上不形成所述SiC膜。
2.根据权利要求1所述的化合物半导体基板，其中，在以相对于所述SiC膜的表面垂直的平面切割的截面观察时，所述Si基板的宽度随着远离所述SiC膜而减少。
3.根据权利要求1所述的化合物半导体基板，其中，还具备形成于所述SiC膜的一个主面上的、与SiC不同的膜。
4.根据权利要求3所述的化合物半导体基板，其中，所述与SiC不同的膜由石墨烯、石墨、或GaN构成。
5.根据权利要求1所述的化合物半导体基板，其中，所述SiC膜形成于所述Si基板的所述一个主面上。
6.根据权利要求1所述的化合物半导体基板，其中，还具备形成于所述Si基板的所述一个主面上的Si氧化膜，
所述SiC膜形成于所述Si氧化膜的一个主面侧上。
7.一种表膜，其使用权利要求1所述的化合物半导体基板而成。
8.一种化合物半导体基板的制造方法，其中，具备如下工序：
在Si基板的一个主面侧上形成SiC膜的工序；
通过湿法蚀刻使所述SiC膜的所述Si基板侧的主面的至少一部分露出的工序，
在使所述SiC膜的所述Si基板侧的主面的至少一部分露出的工序中，至少使所述Si基板和所述SiC膜相对于用于所述湿法蚀刻的药液相对性地移动。
9.根据权利要求8所述的化合物半导体基板的制造方法，其中，在使所述SiC膜的所述Si基板侧的主面的至少一部分露出的工序中，至少使所述Si基板和所述SiC膜在相对于所述SiC膜的一个主面平行的平面内的方向上移动。
10.根据权利要求9所述的化合物半导体基板的制造方法，其中，在使所述SiC膜的所述Si基板侧的主面的至少一部分露出的工序中，在至少使所述Si基板和所述SiC膜旋转的状态下，将用于所述湿法蚀刻的药液注入到所述Si基板的所述另一个主面中。
11.根据权利要求8所述的化合物半导体基板的制造方法，其中，还具备在所述Si基板的所述另一个主面的中央部形成以Si为底面的凹部的工序，
在使所述SiC膜的所述Si基板侧的主面的至少一部分露出的工序中，在所述凹部的底面使所述SiC膜露出。
12.根据权利要求11所述的化合物半导体基板的制造方法，其中，在所述Si基板的所述另一个主面的中央部形成所述凹部的工序之后，进行形成所述SiC膜的工序。
13.根据权利要求11所述的化合物半导体基板的制造方法，其中，在形成所述SiC膜的工序之后，进行在所述Si基板的所述另一个主面的中央部形成所述凹部的工序。
14.根据权利要求11所述的化合物半导体基板的制造方法，其中，在所述Si基板的所述另一个主面的中央部形成所述凹部的工序中，以形成于所述Si基板的所述另一个主面的由氧化膜或氮化膜构成的掩模层为掩模，通过湿法蚀刻除去所述Si基板的所述另一个主面的中央部。
15.根据权利要求8所述的化合物半导体基板的制造方法，其中，在形成所述SiC膜的工序中，在所述Si基板的所述一个主面侧和侧面，以及所述Si基板的所述另一个主面的外周部上形成所述SiC膜，
在使所述SiC膜的所述Si基板侧的主面的至少一部分露出的工序中，以形成于所述Si基板的所述另一个主面的所述外周部上的所述SiC膜为掩模，除去所述Si基板的所述另一个主面。
16.根据权利要求8所述的化合物半导体基板的制造方法，其中，在使所述SiC膜的所述Si基板侧的主面的至少一部分露出的工序中，使用含有氢氟酸和硝酸的混酸作为用于所述湿法蚀刻的药液。
17.根据权利要求8所述的化合物半导体基板的制造方法，其中，在使所述SiC膜的所述Si基板侧的主面的至少一部分露出的工序之后，还具备在所述SiC膜的与所述Si基板相反侧的主面上形成GaN膜的工序。
18.根据权利要求8所述的化合物半导体基板的制造方法，其中，还具备使所述SiC膜的一部分变为石墨烯膜或石墨膜的工序。
19.根据权利要求8所述的化合物半导体基板的制造方法，其中，还具备在所述SiC膜的与所述Si基板相反侧的主面上层叠形成石墨烯膜或石墨膜的工序。
20.根据权利要求8所述的化合物半导体基板的制造方法，其中，在形成所述SiC膜的工序中，在所述Si基板的所述一个主面上形成所述SiC膜。
21.根据权利要求8所述的化合物半导体基板的制造方法，其中，还具备在所述Si基板的所述一个主面上形成Si氧化膜的工序，
在形成所述SiC膜的工序中，在所述Si氧化膜的一个主面侧上形成所述SiC膜。
CN201780010209.8A 2016-02-19 2017-02-10 化合物半导体基板、表膜、和化合物半导体基板的制造方法 Active CN108699687B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2016030235 2016-02-19
JP2016-030235 2016-02-19
JP2016-113656 2016-06-07
JP2016113656A JP6753703B2 (ja) 2016-02-19 2016-06-07 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法
JP2017-008115 2017-01-20
JP2017008115A JP6825923B2 (ja) 2017-01-20 2017-01-20 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法
PCT/JP2017/004988 WO2017141835A1 (ja) 2016-02-19 2017-02-10 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
CN108699687A true CN108699687A (zh) 2018-10-23
CN108699687B CN108699687B (zh) 2022-03-01

Family

ID=59624974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780010209.8A Active CN108699687B (zh) 2016-02-19 2017-02-10 化合物半导体基板、表膜、和化合物半导体基板的制造方法

Country Status (3)

Country Link
US (1) US11626283B2 (zh)
CN (1) CN108699687B (zh)
WO (1) WO2017141835A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110079762A (zh) * 2019-04-11 2019-08-02 深圳市华星光电技术有限公司 掩膜板及蒸镀oled器件的方法
CN112997283A (zh) * 2018-11-01 2021-06-18 爱沃特株式会社 化合物半导体装置、化合物半导体基板以及化合物半导体装置的制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108699687B (zh) 2016-02-19 2022-03-01 爱沃特株式会社 化合物半导体基板、表膜、和化合物半导体基板的制造方法
EP3418424A4 (en) * 2016-02-19 2019-03-27 Air Water Inc. COMPOSITE SUBSTRATE, PELLETIC LAYER AND METHOD FOR PRODUCING A COMPOSITE SUBSTRATE SUBSTRATE
JP6787851B2 (ja) * 2017-08-08 2020-11-18 エア・ウォーター株式会社 ペリクルおよびペリクルの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09310170A (ja) * 1996-05-21 1997-12-02 Hoya Corp 炭化珪素薄膜構造体およびその作製方法
JP2015202990A (ja) * 2014-04-15 2015-11-16 エア・ウォーター株式会社 化合物半導体基板の製造方法
TW201600924A (zh) * 2014-05-27 2016-01-01 三井化學股份有限公司 防塵薄膜組件安裝裝置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4971851A (en) * 1984-02-13 1990-11-20 Hewlett-Packard Company Silicon carbide film for X-ray masks and vacuum windows
US4608326A (en) * 1984-02-13 1986-08-26 Hewlett-Packard Company Silicon carbide film for X-ray masks and vacuum windows
US4735877A (en) * 1985-10-07 1988-04-05 Canon Kabushiki Kaisha Lithographic mask structure and lithographic process
JPH07118854A (ja) 1993-10-22 1995-05-09 Hoya Corp 炭化ケイ素膜の形成方法
US6317479B1 (en) * 1996-05-17 2001-11-13 Canon Kabushiki Kaisha X-ray mask, and exposure method and apparatus using the same
US5809103A (en) * 1996-12-20 1998-09-15 Massachusetts Institute Of Technology X-ray lithography masking
JP4011687B2 (ja) * 1997-10-01 2007-11-21 キヤノン株式会社 マスク構造体、該マスク構造体を用いた露光装置、該マスク構造体を用いた半導体デバイス製造方法
JP2000012428A (ja) * 1998-06-19 2000-01-14 Canon Inc Ｘ線マスク構造体、該ｘ線マスク構造体を用いたｘ線露光方法、前記ｘ線マスク構造体を用いたｘ線露光装置、前記ｘ線マスク構造体を用いた半導体デバイスの製造方法、および該製造方法によって製造された半導体デバイス
JP3363110B2 (ja) 1998-06-23 2003-01-08 株式会社東芝 Ｘ線露光用マスク
JP2000299266A (ja) * 1999-04-12 2000-10-24 Canon Inc Ｘ線マスク、およびｘ線マスク作製方法
US6180292B1 (en) * 1999-06-18 2001-01-30 International Business Machines Corporation Structure and manufacture of X-ray mask pellicle with washer-shaped member
US6593035B1 (en) * 2001-01-26 2003-07-15 Advanced Micro Devices, Inc. Pellicle for use in small wavelength lithography and a method for making such a pellicle using polymer films
US6811936B2 (en) * 2002-12-31 2004-11-02 Freescale Semiconductor Inc. Structure and process for a pellicle membrane for 157 nanometer lithography
JP2008056499A (ja) * 2006-08-29 2008-03-13 Nagaoka Univ Of Technology 窒化物半導体薄膜を有するＳｉ基板の製造方法。
JP4928494B2 (ja) * 2008-05-02 2012-05-09 信越化学工業株式会社 ペリクルおよびペリクルの製造方法
WO2014188710A1 (ja) * 2013-05-24 2014-11-27 三井化学株式会社 ペリクル、及びこれらを含むｅｕｖ露光装置
JP2014240340A (ja) * 2013-06-12 2014-12-25 住友電気工業株式会社 基板、基板の製造方法、及び電子装置
TWI658321B (zh) * 2013-12-05 2019-05-01 荷蘭商Ａｓｍｌ荷蘭公司 用於製造一表膜的裝置與方法，以及一表膜
KR101853576B1 (ko) 2014-05-02 2018-04-30 미쯔이가가꾸가부시끼가이샤 펠리클 프레임, 펠리클 및 그 제조 방법, 노광 원판 및 그 제조 방법, 노광 장치, 그리고 반도체 장치의 제조 방법
JP6275270B2 (ja) * 2014-09-19 2018-02-07 三井化学株式会社 ペリクル、その製造方法及び露光方法
GB2534404A (en) * 2015-01-23 2016-07-27 Cnm Tech Gmbh Pellicle
US10274819B2 (en) * 2015-02-05 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. EUV pellicle fabrication methods and structures thereof
WO2017024048A1 (en) * 2015-08-03 2017-02-09 UHV Technologies, Inc. X-ray window
US20170090278A1 (en) * 2015-09-30 2017-03-30 G-Force Nanotechnology Ltd. Euv pellicle film and manufacturing method thereof
JP6478283B2 (ja) * 2015-12-24 2019-03-06 信越化学工業株式会社 Ｅｕｖ露光用ペリクル
US9864270B2 (en) * 2016-01-15 2018-01-09 Taiwan Semiconductor Manufacturing Company Ltd. Pellicle and method for manufacturing the same
CN108699687B (zh) 2016-02-19 2022-03-01 爱沃特株式会社 化合物半导体基板、表膜、和化合物半导体基板的制造方法
EP3418424A4 (en) * 2016-02-19 2019-03-27 Air Water Inc. COMPOSITE SUBSTRATE, PELLETIC LAYER AND METHOD FOR PRODUCING A COMPOSITE SUBSTRATE SUBSTRATE
KR20170126265A (ko) 2016-05-09 2017-11-17 주식회사 에스앤에스텍 극자외선 리소그래피용 펠리클 및 그의 제조 방법
JP6753705B2 (ja) * 2016-06-10 2020-09-09 エア・ウォーター株式会社 基板の製造方法
JP6944768B2 (ja) * 2016-08-29 2021-10-06 エア・ウォーター株式会社 ペリクルの製造方法
US10162258B2 (en) * 2016-12-15 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Pellicle fabrication methods and structures thereof
US10001701B1 (en) * 2016-12-15 2018-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. Pellicle structures and methods of fabricating thereof
JP6787851B2 (ja) * 2017-08-08 2020-11-18 エア・ウォーター株式会社 ペリクルおよびペリクルの製造方法
KR20200101833A (ko) 2018-01-17 2020-08-28 에스피피 테크놀로지스 컴퍼니 리미티드 와이드 갭 반도체 기판, 와이드 갭 반도체 기판의 제조 장치 및 와이드 갭 반도체 기판의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09310170A (ja) * 1996-05-21 1997-12-02 Hoya Corp 炭化珪素薄膜構造体およびその作製方法
JP2015202990A (ja) * 2014-04-15 2015-11-16 エア・ウォーター株式会社 化合物半導体基板の製造方法
TW201600924A (zh) * 2014-05-27 2016-01-01 三井化學股份有限公司 防塵薄膜組件安裝裝置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M.L. SCHATTENBURG 等: ""Maskless single-sided wet etching process for the fabrication of ultra-low distortion polyimide membranes"", 《MRS PROCEEDINGS》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112997283A (zh) * 2018-11-01 2021-06-18 爱沃特株式会社 化合物半导体装置、化合物半导体基板以及化合物半导体装置的制造方法
CN110079762A (zh) * 2019-04-11 2019-08-02 深圳市华星光电技术有限公司 掩膜板及蒸镀oled器件的方法
CN110079762B (zh) * 2019-04-11 2021-06-01 Tcl华星光电技术有限公司 掩膜板及蒸镀oled器件的方法

Also Published As

Publication number Publication date
US20220139708A1 (en) 2022-05-05
US11626283B2 (en) 2023-04-11
WO2017141835A1 (ja) 2017-08-24
CN108699687B (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
CN108699687A (zh) 化合物半导体基板、表膜、和化合物半导体基板的制造方法
KR100932821B1 (ko) 게르마늄규소주석계 화합물, 주형 및 반도체 구조물
TW516231B (en) Apparatus for fabricating semiconductor structures
US20070092980A1 (en) Method of fabricating GaN
TW200405429A (en) GaN single-crystal substrate, nitride type semiconductor epitaxial substrate, nitride type semiconductor device, and methods of making the same
JP4592636B2 (ja) 窒化物層の製造方法及びこれを用いた垂直構造窒化物半導体発光素子の製造方法
US20140033981A1 (en) MOCVD for Growing III-V Compound Semiconductors on Silicon Substrates
JP2008251643A (ja) ＡｌＧａＮ結晶層の形成方法
TWI721107B (zh) 化合物半導體基板、膠片膜及化合物半導體基板之製造方法
KR101878754B1 (ko) 대면적 갈륨 나이트라이드 기판 제조방법
Kim et al. Fabrication of full-color GaN-based light-emitting diodes on nearly lattice-matched flexible metal foils
JP6753703B2 (ja) 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法
CN110998436A (zh) 皮层以及皮层的制造方法
Sundaram et al. Large‐Area van der Waals Epitaxial Growth of Vertical III‐Nitride Nanodevice Structures on Layered Boron Nitride
EP2822026B1 (en) Composite substrate
Waseem et al. A Review of Recent Progress in β‐Ga2O3 Epitaxial Growth: Effect of Substrate Orientation and Precursors in Metal–Organic Chemical Vapor Deposition
Fukidome et al. Site-selective epitaxy of graphene on Si wafers
KR20100100803A (ko) 단결정 ＳｉＣ 기판의 제조 방법 및 이것에 의해서 얻어진 단결정 ＳｉＣ 기판
TW202244027A (zh) 磊晶成長用種基板及其製造方法，以及半導體基板及其製造方法
JP6825923B2 (ja) 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法
US8729676B2 (en) Silicon epitaxial wafer and method for manufacturing the same
TW201405741A (zh) 半導體基板、半導體基板之製造方法及複合基板之製造方法
WO2016136446A1 (ja) 窒化物半導体テンプレート及びその製造方法
US20210125824A1 (en) Method for manufacturing sic epitaxial substrate
US20140374748A1 (en) Light emitting diodes having zinc oxide fibers over silicon substrates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant