WO2016136446A1 - 窒化物半導体テンプレート及びその製造方法 - Google Patents

窒化物半導体テンプレート及びその製造方法 Download PDF

Info

Publication number
WO2016136446A1
WO2016136446A1 PCT/JP2016/053695 JP2016053695W WO2016136446A1 WO 2016136446 A1 WO2016136446 A1 WO 2016136446A1 JP 2016053695 W JP2016053695 W JP 2016053695W WO 2016136446 A1 WO2016136446 A1 WO 2016136446A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
semiconductor layer
substrate
layer
template
Prior art date
Application number
PCT/JP2016/053695
Other languages
English (en)
French (fr)
Inventor
嘉克 森島
飯塚　和幸
倉又　朗人
秀樹 平山
Original Assignee
株式会社タムラ製作所
国立研究開発法人理化学研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社タムラ製作所, 国立研究開発法人理化学研究所 filed Critical 株式会社タムラ製作所
Priority to CN201680012004.9A priority Critical patent/CN107251195A/zh
Priority to EP16755193.6A priority patent/EP3264445A1/en
Priority to US15/551,960 priority patent/US20180033907A1/en
Publication of WO2016136446A1 publication Critical patent/WO2016136446A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • the present invention relates to a nitride semiconductor template and a manufacturing method thereof.
  • Patent Document 1 a nitride semiconductor template in which a nitride semiconductor layer is formed on a Ga 2 O 3 substrate via an AlN buffer layer is known (see, for example, Patent Document 1).
  • the surface of the nitride semiconductor layer can be mirrored by selecting the plane orientation of the main surface of the Ga 2 O 3 substrate.
  • the conditions for suppressing pits and cracks in the nitride semiconductor differ depending on the size of the Al composition of the nitride semiconductor. In order to obtain a physical semiconductor, it is required to use an optimum method for each composition.
  • UV LEDs in the 315 to 360 nm band have been developed with the aim of replacing high pressure mercury lamps used for curing and the like.
  • An object of the present invention is to provide a transparent nitride semiconductor template having conductivity and suitable for ultraviolet LED applications having a high-quality nitride semiconductor, and a manufacturing method capable of easily manufacturing the same. .
  • one aspect of the present invention provides a method for manufacturing the following nitride semiconductor templates [1] to [5] and nitride semiconductor templates [6] to [8].
  • a Ga 2 O 3 substrate a step of forming a buffer layer containing AlN as a main component on the Ga 2 O 3 substrate, and Al x Ga 1-x N (0.2 A step of forming a first nitride semiconductor layer containing ⁇ x ⁇ 1) as a main component, and Al y Ga 1-y N (0.2 ⁇ y ⁇ 0. 55, forming a second nitride semiconductor layer whose main component is y ⁇ x).
  • the transparent nitride semiconductor template which has a high quality nitride semiconductor, and is suitable for ultraviolet LED use which has electroconductivity, and the manufacturing method which can manufacture it simply can be provided. .
  • FIG. 1 is a vertical sectional view of a nitride semiconductor template according to an embodiment.
  • FIG. 2A is an observation image of the surface of the second nitride semiconductor layer of Sample 1 with an optical microscope.
  • FIG. 2B is an observation image of the surface of the second nitride semiconductor layer of Sample 4 with an optical microscope.
  • FIG. 2C is an observation image of the surface of the second nitride semiconductor layer of Sample 5 with an optical microscope.
  • FIG. 3 shows an X-ray diffraction pattern of the nitride semiconductor template of Sample 5 by the symmetric reflection method.
  • FIG. 4 shows a photoluminescence spectrum of the nitride semiconductor template of Sample 5.
  • FIG. 1 is a vertical sectional view of a nitride semiconductor template 10 according to an embodiment.
  • the nitride semiconductor template 10 is a template suitable for use as an ultraviolet LED having an emission wavelength of 315 to 360 nm.
  • the nitride semiconductor template 10 includes a Ga 2 O 3 substrate 11, a buffer layer 12 on the Ga 2 O 3 substrate 11, a first nitride semiconductor layer 13 on the buffer layer 12, and a first nitride semiconductor layer.
  • a second nitride semiconductor layer 14 on 13 is included.
  • the Ga 2 O 3 substrate 11 is made of ⁇ -Ga 2 O 3 single crystal.
  • the main surface of the Ga 2 O 3 substrate 11 can serve as a foundation for the growth of high-quality nitride semiconductor crystals, ( ⁇ 201) plane, (101) plane, (310) plane, (3-10 plane) Or a plane inclined within a range of approximately ⁇ 2 ° from these planes.
  • the Ga 2 O 3 substrate 11 is, for example, a circular substrate having a diameter of 50.8 mm (2 inches), but its shape and size are not limited.
  • the Ga 2 O 3 substrate 11 is excellent as a substrate for the nitride semiconductor template 10 for an ultraviolet LED having an emission wavelength of 315 to 360 nm.
  • the GaN substrate is not suitable for a template for an ultraviolet LED. Must be removed.
  • the Ga 2 O 3 substrate 11 contains a dopant such as Si and Sn and has excellent conductivity, and thus is excellent as an LED substrate.
  • a dopant such as Si and Sn
  • has excellent conductivity and thus is excellent as an LED substrate.
  • a substrate with low conductivity such as a sapphire substrate
  • a vertical LED cannot be formed, and even when a horizontal LED is formed, the film thickness on the substrate can be reduced. Since electric current flows through the thin nitride semiconductor layer, the electric resistance increases.
  • the buffer layer 12 is made of a crystal mainly composed of AlN. As shown in FIG. 1, the buffer layer 12 may partially cover the upper surface of the Ga 2 O 3 substrate 11 or may cover the entire upper surface.
  • the thickness of the buffer layer 12 is preferably 10 nm or less and more preferably 5 nm or less in order to increase the crystal quality.
  • the second nitride semiconductor layer 14 is used as a cladding layer in an ultraviolet LED formed using the nitride semiconductor template 10.
  • the composition of the second nitride semiconductor layer 14 serving as a cladding layer is approximately Al y Ga 1-y N (0.2 ⁇ y ⁇ 0.55). ) Is required.
  • the Al composition of the first nitride semiconductor layer 13 is larger than the Al composition of the second nitride semiconductor layer 14. That is, the composition of the first nitride semiconductor layer 13 is expressed as Al x Ga 1-x N (0.2 ⁇ x ⁇ 1), and the Al composition x of the first nitride semiconductor layer 13 and the second composition The Al composition y of the nitride semiconductor layer 14 satisfies the relationship y ⁇ x. Since the first nitride semiconductor layer 13 has such a composition, the surface of the second nitride semiconductor layer 14 can be a mirror surface, and the generation of cracks and pits can be suppressed.
  • the first nitride semiconductor layer 13 and the second nitride semiconductor layer 14 may contain a dopant such as Si.
  • the thickness of the first nitride semiconductor layer 13 is, for example, 100 to 300 nm.
  • the thickness of the second nitride semiconductor layer 14 is, for example, 1 to 2 ⁇ m.
  • the surface of the second nitride semiconductor layer 14 is a mirror surface and has little or no pits which are cracks and hole-like defects.
  • organic cleaning and SPM (Sulfuric acid / hydrogen peroxide mixture) cleaning are performed on the Ga 2 O 3 substrate 11 that has been subjected to CMP (Chemical Mechanical Polishing).
  • the Ga 2 O 3 substrate 11 is transferred into a chamber of a MOCVD (Metal Organic Chemical Vapor Deposition) apparatus.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • This film-like buffer layer 12 supplies the source gas and N 2 gas as a carrier gas into the chamber while keeping the temperature in the chamber at 400 to 600 ° C., and converts AlN crystals into Ga 2 O 3. It is formed by growing on the substrate 11.
  • TMA trimethylaluminum
  • NH 3 gas as an N source
  • H 2 gas or the like may be used as the carrier gas.
  • the first nitride semiconductor layer 13 is formed on the buffer layer 12. Specifically, for example, in a state where the pressure is maintained at 100 mbar and the temperature is maintained at 885 ° C. or higher, the source gas of the first nitride semiconductor layer 13 and H 2 gas as the carrier gas are supplied into the chamber, and the first One nitride semiconductor layer 13 is grown.
  • TMA trimethylaluminum
  • TMG trimethylgallium
  • NH 3 gas as an N source material
  • N 2 gas or the like may be used as the carrier gas.
  • the second nitride semiconductor layer 14 is formed on the first nitride semiconductor layer 13. Specifically, for example, in a state where the temperature in the chamber is maintained at 1100 ° C. or higher, the source gas of the second nitride semiconductor layer 14 and H 2 gas as a carrier gas are supplied into the chamber, and the second The nitride semiconductor layer 14 is grown.
  • the second nitride semiconductor layer 14 by growing the second nitride semiconductor layer 14 at a growth temperature higher than 1100 ° C., generation of pits can be suppressed, and by growing at the growth temperature of 1120 ° C. or higher, generation of pits can be further increased. It can be surely suppressed.
  • the same source gas as that for the nitride semiconductor layer 13 can be used.
  • N 2 gas or the like may be used as the carrier gas.
  • Table 1 shows the growth conditions of each layer and the evaluation results of the surface state of the second nitride semiconductor layer.
  • the Ga 2 O 3 substrates of the seven types of nitride semiconductor templates (samples 1 to 7) used for this evaluation are all circular substrates having a diameter of 2 inches with the ( ⁇ 201) plane as the main surface.
  • Trimethylaluminum (TMA) gas, trimethylgallium (TMG) gas, and NH 3 gas were used as the Al source, Ga source, and N source for the first nitride semiconductor layer and the second nitride semiconductor layer, respectively.
  • the growth rates of the second nitride semiconductor layers of Samples 1 to 7 were all 2 ⁇ m / h.
  • the second nitride semiconductor layer was formed directly on the buffer layer without forming the first nitride semiconductor layer.
  • Pits and cracks were generated on the surface of the second nitride semiconductor layer of Sample 1, and a mirror surface was obtained only in a partial region having a diameter of 25 mm.
  • pits and cracks were generated on the surface of the second nitride semiconductor layer of Sample 2. These are considered to be due to the fact that the first nitride semiconductor layer was not formed.
  • sample 1 a part of the Ga 2 O 3 substrate was etched. This is because the second nitride semiconductor layer having a growth temperature higher than that of the first nitride semiconductor layer is formed directly on the buffer layer, so that the buffer layer migrates (or crystallizes) too much, and Ga 2 O 3 This is considered to be due to insufficient protection by a buffer layer on a part of the surface of the substrate.
  • Sample 2 since the growth temperature of the buffer layer was too high, the Ga 2 O 3 substrate was already etched at the stage of forming the buffer layer.
  • a pit was generated on the surface of the second nitride semiconductor layer of Sample 4. This is considered because the lateral growth of the crystal is insufficient when the growth temperature of the second nitride semiconductor layer is 1100 ° C.
  • sample 6 the material of the first nitride semiconductor layer was changed from AlN in sample 5 to Al 0.8 Ga 0.2 N in order to reduce the electrical resistance of the first nitride semiconductor layer. Neither cracks nor pits occurred.
  • Sample 7 was obtained by increasing the Al composition of the second nitride semiconductor layer compared to Samples 5 and 6 for a short wavelength LED, but neither crack nor pit occurred in this sample.
  • the dislocation density of the second nitride semiconductor layer was suppressed to 2.0 ⁇ 10 10 cm ⁇ 2 or less.
  • both the first nitride semiconductor layer and the second nitride semiconductor layer are formed, and the Al composition of the second nitride semiconductor layer is the first nitride semiconductor layer. It can be seen that the conditions for obtaining the second nitride semiconductor layer having a good surface condition are that the Al composition is smaller than the Al composition and the growth temperature of the second nitride semiconductor layer is higher than 1100 ° C.
  • FIG. 2A, FIG. 2B, and FIG. 2C are images observed by an optical microscope on the surfaces of the second nitride semiconductor layers of Samples 1, 4, and 5, respectively.
  • Table 1 cracks are observed on the surface of the second nitride semiconductor layer of the sample 1 of FIG. 2A, and pits are observed on the surface of the second nitride semiconductor layer of the sample 4 of FIG. 2B. Is done.
  • neither cracks nor pits are observed on the surface of the second nitride semiconductor layer of the sample 5 of FIG. 2C.
  • FIG. 3 shows an X-ray diffraction pattern of the nitride semiconductor template of Sample 5.
  • the X-ray diffraction pattern of FIG. 3 shows a peak due to diffraction on the ( ⁇ 201) plane of the Ga 2 O 3 substrate and a plane parallel to the ( ⁇ 201) plane, and AlN (the first nitride semiconductor layer).
  • the second nitride semiconductor layer includes only a peak due to diffraction on a plane parallel to the (0001) plane of Al 0.3 Ga 0.7 N which is a plane parallel to the (0001) plane and the second nitride semiconductor layer.
  • the Al composition of Al 0.3 Ga 0.7 N obtained from the peak position on the assumption of complete lattice relaxation was 0.29, it is described as Al 0.29 Ga 0.71 N in FIG.
  • FIG. 4 shows a photoluminescence spectrum of the nitride semiconductor template of Sample 5. This spectrum was obtained by photoluminescence measurement at room temperature with excitation light having a wavelength of 244 nm, and has a peak at a wavelength of 305 nm, which is considered to be due to band edge emission, as a main peak.
  • a nitride semiconductor template suitable for ultraviolet LED applications having a light emission wavelength of 315 to 360 nm, which has a high-quality nitride semiconductor on a Ga 2 O 3 substrate, can be obtained.
  • a transparent nitride semiconductor template having conductivity and suitable for ultraviolet LED applications having a high-quality nitride semiconductor, and a production method capable of easily producing the same.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】高品質な窒化物半導体を有する、紫外線ＬＥＤ用途に適した、導電性を有する透明な窒化物半導体テンプレート及びそれを簡便に製造することのできる製造方法を提供する。 【解決手段】Ｇａ2Ｏ3基板１１と、Ｇａ2Ｏ3基板１１上に形成された、ＡｌＮを主成分とするバッファ層１２と、バッファ層１２上に形成された、ＡｌxＧａ1-xＮ（０．２＜ｘ≦１）を主成分とする第１の窒化物半導体層１３と、第１の窒化物半導体層１３上に形成された、ＡｌyＧａ1-yＮ（０．２≦ｙ≦０．５５、ｙ＜ｘ）を主成分とする第２の窒化物半導体層１４と、を有する窒化物半導体テンプレート１０を提供する。

Description

窒化物半導体テンプレート及びその製造方法
　本発明は、窒化物半導体テンプレート及びその製造方法に関する。
　従来、Ｇａ2Ｏ3基板上にＡｌＮバッファ層を介して窒化物半導体層が形成された窒化物半導体テンプレートが知られている（例えば、特許文献１参照）。
　特許文献１によれば、Ｇａ2Ｏ3基板の主面の面方位を選択することにより、窒化物半導体層の表面を鏡面にすることができる。
特開２０１４－１９９９３５号公報
　しかしながら、Ｇａ2Ｏ3基板上に窒化物半導体を形成する場合、窒化物半導体のＡｌ組成の大きさによって、窒化物半導体のピットやクラックを抑制するための条件が異なるため、より高品質な窒化物半導体を得るためには、組成ごとに最適な方法を用いることが求められる。
　近年、キュアリング等に用いる高圧水銀ランプの代替をめざして、３１５～３６０ｎｍ帯の紫外線ＬＥＤの開発が進められている。
　本発明の目的は、高品質な窒化物半導体を有する、紫外線ＬＥＤ用途に適した、導電性を有する透明な窒化物半導体テンプレート及びそれを簡便に製造することのできる製造方法を提供することにある。
　本発明の一態様は、上記目的を達成するために、以下の［１］～［５］の窒化物半導体テンプレート、［６］～［８］の窒化物半導体テンプレートの製造方法を提供する。
［１］Ｇａ2Ｏ3基板と、前記Ｇａ2Ｏ3基板上に形成された、ＡｌＮを主成分とするバッファ層と、前記バッファ層上に形成された、ＡｌxＧａ1-xＮ（０．２＜ｘ≦１）を主成分とする第１の窒化物半導体層と、前記第１の窒化物半導体層上に形成された、ＡｌyＧａ1-yＮ（０．２≦ｙ≦０．５５、ｙ＜ｘ）を主成分とする第２の窒化物半導体層と、を有する窒化物半導体テンプレート。
［２］前記バッファ層の厚さが１０ｎｍ以下である、上記［１］に記載の窒化物半導体テンプレート。
［３］前記第２の窒化物半導体層が表面にクラックを有しない、上記［１］又は［２］に記載の窒化物半導体テンプレート。
［４］前記第２の窒化物半導体層が表面にピットを有しない、上記［１］又は［２］に記載の窒化物半導体テンプレート。
［５］前記第２の窒化物半導体層の転位密度が２．０×１０10ｃｍ-2以下である、上記［１］又は［２］に記載の窒化物半導体テンプレート。
［６］Ｇａ2Ｏ3基板と、前記Ｇａ2Ｏ3基板上に、ＡｌＮを主成分とするバッファ層を形成する工程と、前記バッファ層上に、ＡｌxＧａ1-xＮ（０．２＜ｘ≦１）を主成分とする第１の窒化物半導体層を形成する工程と、前記第１の窒化物半導体層上に、ＡｌyＧａ1-yＮ（０．２≦ｙ≦０．５５、ｙ＜ｘ）を主成分とする第２の窒化物半導体層を形成する工程と、を有する窒化物半導体テンプレートの製造方法。
［７］前記バッファ層の厚さが１０ｎｍ以下である、上記［６］に記載の窒化物半導体テンプレートの製造方法。
［８］前記第２の窒化物半導体層の成長温度が１１００℃よりも高く、第１の窒化物半導体層の成長温度が１１００℃未満である、上記［６］又は［７］に記載の窒化物半導体テンプレートの製造方法。
　本発明によれば、高品質な窒化物半導体を有する、紫外線ＬＥＤ用途に適した、導電性を有する透明な窒化物半導体テンプレート及びそれを簡便に製造することのできる製造方法を提供することができる。
図１は、実施の形態に係る窒化物半導体テンプレートの垂直断面図である。 図２Ａは、試料１の第２の窒化物半導体層の表面の光学顕微鏡による観察画像である。 図２Ｂは、試料４の第２の窒化物半導体層の表面の光学顕微鏡による観察画像である。 図２Ｃは、試料５の第２の窒化物半導体層の表面の光学顕微鏡による観察画像である。 図３は、試料５の窒化物半導体テンプレートの対称反射法によるＸ線回折パターンを示す。 図４は、試料５の窒化物半導体テンプレートのフォトルミネッセンススペクトルを示す。
〔実施の形態〕
（窒化物半導体テンプレートの構造）
　図１は、実施の形態に係る窒化物半導体テンプレート１０の垂直断面図である。窒化物半導体テンプレート１０は、発光波長が３１５～３６０ｎｍの紫外線ＬＥＤの用途に適したテンプレートである。
　窒化物半導体テンプレート１０は、Ｇａ2Ｏ3基板１１と、Ｇａ2Ｏ3基板１１上のバッファ層１２と、バッファ層１２上の第１の窒化物半導体層１３と、第１の窒化物半導体層１３上の第２の窒化物半導体層１４を含む。
　Ｇａ2Ｏ3基板１１は、β－Ｇａ2Ｏ3単結晶からなる。Ｇａ2Ｏ3基板１１の主面は、品質の高い窒化物半導体結晶の成長の下地となることのできる、（－２０１）面、（１０１）面、（３１０）面、（３－１０面）、又はこれらの面からおよそ±２°以内の範囲で傾いた面である。Ｇａ2Ｏ3基板１１は、例えば、直径５０．８ｍｍ（２インチ）の円形基板であるが、その形状及び大きさは限定されない。
　Ｇａ2Ｏ3は、波長３１５～３６０ｎｍの光をほとんど吸収しないため、Ｇａ2Ｏ3基板１１は、発光波長が３１５～３６０ｎｍの紫外線ＬＥＤ用の窒化物半導体テンプレート１０の基板として優れている。一方、例えば、ＧａＮは波長３１５～３６０ｎｍの光をよく吸収するため、ＧａＮ基板は、紫外線ＬＥＤ用のテンプレートには不適切であり、光取出効率の低下を防ぐためには、ＬＥＤの製造後にＧａＮ基板を除去しなければならない。
　また、Ｇａ2Ｏ3基板１１は、Ｓｉ、Ｓｎ等のドーパントを含み、優れた導電性を有するため、ＬＥＤ用基板として優れている。一方、例えば、サファイア基板のように導電性の低い基板を用いる場合、縦型のＬＥＤを形成することはできず、また、横型のＬＥＤを形成する場合であっても、基板上の膜厚の薄い窒化物半導体層を電流が流れるため、電気抵抗が高くなる。
　バッファ層１２は、ＡｌＮを主成分とする結晶からなる。バッファ層１２は、図１に示されるようにＧａ2Ｏ3基板１１の上面を部分的に覆ってもよく、上面の全域を覆ってもよい。バッファ層１２の厚さは、結晶品質を高くするため、１０ｎｍ以下であることが好ましく、５ｎｍ以下であることがより好ましい。
　第２の窒化物半導体層１４は、窒化物半導体テンプレート１０を用いて形成される紫外線ＬＥＤにおいて、クラッド層として用いられる。発光波長が３１５～３６０ｎｍの紫外線ＬＥＤを形成するためには、クラッド層となる第２の窒化物半導体層１４の組成は、およそＡｌyＧａ1-yＮ（０．２≦ｙ≦０．５５）であることが求められる。
　第１の窒化物半導体層１３のＡｌ組成は、第２の窒化物半導体層１４のＡｌ組成よりも大きい。すなわち、第１の窒化物半導体層１３の組成は、ＡｌxＧａ1-xＮ（０．２＜ｘ≦１）と表され、第１の窒化物半導体層１３のＡｌ組成ｘと第２の窒化物半導体層１４のＡｌ組成ｙは、ｙ＜ｘの関係を満たす。第１の窒化物半導体層１３がこのような組成を有することにより、第２の窒化物半導体層１４の表面を鏡面にして、かつクラック及びピットの発生を抑えることができる。
　第１の窒化物半導体層１３及び第２の窒化物半導体層１４は、Ｓｉ等のドーパントを含んでもよい。第１の窒化物半導体層１３の厚さは、例えば、１００～３００ｎｍである。第２の窒化物半導体層１４の厚さは、例えば、１～２μｍである。
　第２の窒化物半導体層１４の表面は鏡面であり、また、クラック及び孔状の欠陥であるピットをほとんど、又は全く有しない。
　なお、第１の窒化物半導体層１３を設けずに、バッファ層１２上に第２の窒化物半導体層１４を形成する場合、第２の窒化物半導体層１４の表面にクラックが生じる。また、第２の窒化物半導体層１４を設けずに、第１の窒化物半導体層１３のみをバッファ層１２上に形成する場合、表面を鏡面にすることができない。
（窒化物半導体テンプレートの製造方法）
　以下に、窒化物半導体テンプレート１０の製造方法の一例について説明する。
　まず、ＣＭＰ（Chemical Mechanical Polishing）処理されたＧａ2Ｏ3基板１１に有機洗浄、及びＳＰＭ（Sulfuric acid/ hydrogen peroxide mixture）洗浄を施す。
　次に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置のチャンバー内にＧａ2Ｏ3基板１１を搬送する。
　次に、Ｇａ2Ｏ3基板１１上にバッファ層１２を形成する。この膜状のバッファ層１２は、チャンバー内の温度を４００～６００℃に保持した状態で、原料ガスと、キャリアガスとしてのＮ2ガスをチャンバー内に供給して、ＡｌＮ結晶をＧａ2Ｏ3基板１１上に成長させることにより形成される。
　バッファ層１２の原料ガスとしては、例えば、Ａｌの原料としてのトリメチルアルミニウム（ＴＭＡ）ガス、及びＮの原料としてのＮＨ3ガスが用いられる。なお、キャリアガスとして、Ｈ2ガス等を用いてもよい。
　次に、バッファ層１２上に第１の窒化物半導体層１３を形成する。具体的には、例えば、圧力を１００ｍｂａｒ、温度を８８５℃以上に保持した状態で、第１の窒化物半導体層１３の原料ガスとキャリアガスとしてのＨ2ガスをチャンバー内に供給して、第１の窒化物半導体層１３を成長させる。
　窒化物半導体層１３の原料ガスとしては、例えば、Ａｌの原料としてのトリメチルアルミニウム（ＴＭＡ）ガス、Ｇａの原料としてのトリメチルガリウム（ＴＭＧ）ガス、及びＮの原料としてのＮＨ3ガスが用いられる。なお、キャリアガスとして、Ｎ2ガス等を用いてもよい。
　次に、第１の窒化物半導体層１３上に第２の窒化物半導体層１４を形成する。具体的には、例えば、チャンバー内の温度を１１００℃以上に保持した状態で、第２の窒化物半導体層１４の原料ガスとキャリアガスとしてのＨ2ガスをチャンバー内に供給して、第２の窒化物半導体層１４を成長させる。
　ここで、第２の窒化物半導体層１４を１１００℃より高い成長温度で成長させることにより、ピットの発生を抑えることができ、１１２０℃以上の成長温度で成長させることにより、ピットの発生をより確実に抑えることができる。
　第２の窒化物半導体層１４の原料ガスとして、窒化物半導体層１３の原料ガスと同じものを用いることができる。なお、キャリアガスとして、Ｎ2ガス等を用いてもよい。
（第２の窒化物半導体層の表面状態の評価）
　以下の表１は、各層の成長条件と、第２の窒化物半導体層の表面状態の評価結果を示す。
　この評価に用いられた７種類の窒化物半導体テンプレート（試料１～７）のＧａ2Ｏ3基板は、いずれも（－２０１）面を主面とする直径２インチの円形基板である。また、第１の窒化物半導体層及び第２の窒化物半導体層のＡｌ原料、Ｇａ原料、Ｎ原料として、それぞれトリメチルアルミニウム（ＴＭＡ）ガス、トリメチルガリウム（ＴＭＧ）ガス、ＮＨ3ガスを用いた。

Figure JPOXMLDOC01-appb-T000001
　試料１～７の第２の窒化物半導体層の成長レートは、いずれも２μｍ/ｈであった。
　試料１、２においては、第１の窒化物半導体層を成膜せずに、バッファ層上に直接第２の窒化物半導体層を形成した。試料１の第２の窒化物半導体層の表面には、ピット及びクラックが生じ、また、鏡面が得られたのは直径２５ｍｍの一部の領域のみであった。また、試料２の第２の窒化物半導体層の表面にも、同様に、ピット及びクラックが生じた。これらは、第１の窒化物半導体層を形成しなかったことによると考えられる。
　また、試料１においては、Ｇａ2Ｏ3基板の一部がエッチングされていた。これは、第１の窒化物半導体層よりも成長温度の高い第２の窒化物半導体層をバッファ層上に直接成膜したため、バッファ層がマイグレーション（又は結晶化）しすぎて、Ｇａ2Ｏ3基板の表面の一部におけるバッファ層による保護が不十分になったことによると考えられる。なお、試料２においては、バッファ層の成長温度が高すぎたため、バッファ層を成膜する段階で既にＧａ2Ｏ3基板がエッチングされていた。
　試料３の第２の窒化物半導体層の表面には、クラックが生じた。これは、第１の窒化物半導体層と第２の窒化物半導体層のＡｌ組成が等しいことによると考えられる。
　試料４の第２の窒化物半導体層の表面には、ピットが生じた。これは、第２の窒化物半導体層の成長温度が１１００℃だと、結晶の横方向成長が足りないためと考えられる。
　試料５の第２の窒化物半導体層の表面には、クラックとピットのいずれも発生しなかった。これは、主に、第１の窒化物半導体層と第２の窒化物半導体層の両者が形成され、第２の窒化物半導体層のＡｌ組成が第１の窒化物半導体層のＡｌ組成よりも小さいことによると考えられる。また、第２の窒化物半導体層の成長温度が１１２０℃であり、１１００℃よりも高かったため、ピットが発生しなかったものと考えられる。
　試料６は、第１の窒化物半導体層の電気抵抗を低めるため、第１の窒化物半導体層の材料を試料５のＡｌＮからＡｌ0.8Ｇａ0.2Ｎに変更したものであるが、この試料においても、クラックとピットのいずれも発生しなかった。
　試料７は、短波長のＬＥＤ向けに試料５、６よりも第２の窒化物半導体層のＡｌ組成を高めたものであるが、この試料においても、クラックやピットのいずれも発生しなかった。
　なお、試料１～７のいずれにおいても、第２の窒化物半導体層の転位密度は２．０×１０10ｃｍ-2以下に抑えられた。
　上記の試料１～７の評価結果から、第１の窒化物半導体層と第２の窒化物半導体層の両者が形成され、第２の窒化物半導体層のＡｌ組成が第１の窒化物半導体層のＡｌ組成よりも小さいこと、及び第２の窒化物半導体層の成長温度が１１００℃よりも高いことが、表面状態のよい第２の窒化物半導体層を得るための条件であることがわかる。
　図２Ａ、図２Ｂ、図２Ｃは、それぞれ試料１、４、５の第２の窒化物半導体層の表面の光学顕微鏡による観察画像である。表１に示されるように、図２Ａの試料１の第２の窒化物半導体層の表面にはクラックが観察され、図２Ｂの試料４の第２の窒化物半導体層の表面にはピットが観察される。一方、図２Ｃの試料５の第２の窒化物半導体層の表面には、クラックもピットも観察されない。
　図３は、試料５の窒化物半導体テンプレートのＸ線回折パターンを示す。図３のＸ線回折パターンには、Ｇａ2Ｏ3基板の（－２０１）面及び（－２０１）面に平行な面での回折によるピークと、第１の窒化物半導体層であるＡｌＮの（０００１）面に平行な面及び第２の窒化物半導体層であるＡｌ0.3Ｇａ0.7Ｎの（０００１）面に平行な面での回折によるピークのみが含まれており、第２の窒化物半導体層に異なった方位に成長した相が含まれていないことが示されている。なお、Ａｌ0.3Ｇａ0.7ＮのＡｌ組成をピーク位置から完全格子緩和を仮定して求めたところ０．２９であったため、図３中ではＡｌ0.29Ｇａ0.71Ｎと記載している。
　また、試料５の窒化物半導体テンプレートにＸ線ロッキングカーブ測定を行ったところ、（０００２）面での回折によるピークの半値幅は１１６４ａｒｃｓｅｃ、（１－１０２）面での回折によるピーク回折の半値幅は１５３６ａｒｃｓｅｃであった。
　図４は、試料５の窒化物半導体テンプレートのフォトルミネッセンススペクトルを示す。このスペクトルは、波長２４４ｎｍの励起光による室温下でのフォトルミネッセンス測定により得られたものであり、バンド端発光によるものと思われる波長３０５ｎｍのピークをメインピークとして有している。
（実施の形態の効果）
　上記実施の形態によれば、高品質な窒化物半導体をＧａ2Ｏ3基板上に有する、発光波長が３１５～３６０ｎｍの紫外線ＬＥＤ用途に適した窒化物半導体テンプレートを得ることができる。
　以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
　また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
　高品質な窒化物半導体を有する、紫外線ＬＥＤ用途に適した、導電性を有する透明な窒化物半導体テンプレート及びそれを簡便に製造することのできる製造方法を提供する。
１０…窒化物半導体テンプレート、　１１…Ｇａ2Ｏ3基板、　１２…バッファ層、　１３…第１の窒化物半導体層、　１４…第２の窒化物半導体層

Claims (8)

  1. 　Ｇａ2Ｏ3基板と、
    　前記Ｇａ2Ｏ3基板上に形成された、ＡｌＮを主成分とするバッファ層と、
    　前記バッファ層上に形成された、ＡｌxＧａ1-xＮ（０．２＜ｘ≦１）を主成分とする第１の窒化物半導体層と、
    　前記第１の窒化物半導体層上に形成された、ＡｌyＧａ1-yＮ（０．２≦ｙ≦０．５５、ｙ＜ｘ）を主成分とする第２の窒化物半導体層と、
    　を有する窒化物半導体テンプレート。
  2. 　前記バッファ層の厚さが１０ｎｍ以下である、
    　請求項１に記載の窒化物半導体テンプレート。
  3. 　前記第２の窒化物半導体層が表面にクラックを有しない、
    　請求項１又は２に記載の窒化物半導体テンプレート。
  4. 　前記第２の窒化物半導体層が表面にピットを有しない、
    　請求項１又は２に記載の窒化物半導体テンプレート。
  5. 　前記第２の窒化物半導体層の転位密度が２．０×１０10ｃｍ-2以下である、
    　請求項１又は２に記載の窒化物半導体テンプレート。
  6. 　Ｇａ2Ｏ3基板と、
    　前記Ｇａ2Ｏ3基板上に、ＡｌＮを主成分とするバッファ層を形成する工程と、
    　前記バッファ層上に、ＡｌxＧａ1-xＮ（０．２＜ｘ≦１）を主成分とする第１の窒化物半導体層を形成する工程と、
    　前記第１の窒化物半導体層上に、ＡｌyＧａ1-yＮ（０．２≦ｙ≦０．５５、ｙ＜ｘ）を主成分とする第２の窒化物半導体層を形成する工程と、
    　を有する窒化物半導体テンプレートの製造方法。
  7. 　前記バッファ層の厚さが１０ｎｍ以下である、
    　請求項６に記載の窒化物半導体テンプレートの製造方法。
  8. 　前記第２の窒化物半導体層の成長温度が１１００℃よりも高く、前記第１の窒化物半導体層の成長温度が１１００℃未満である、
    　請求項６又は７に記載の窒化物半導体テンプレートの製造方法。
PCT/JP2016/053695 2015-02-25 2016-02-08 窒化物半導体テンプレート及びその製造方法 WO2016136446A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201680012004.9A CN107251195A (zh) 2015-02-25 2016-02-08 氮化物半导体模板及其制造方法
EP16755193.6A EP3264445A1 (en) 2015-02-25 2016-02-08 Nitride semiconductor template and method for manufacturing same
US15/551,960 US20180033907A1 (en) 2015-02-25 2016-02-08 Nitride semiconductor template and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015035895A JP6195125B2 (ja) 2015-02-25 2015-02-25 窒化物半導体テンプレート及びその製造方法
JP2015-035895 2015-02-25

Publications (1)

Publication Number Publication Date
WO2016136446A1 true WO2016136446A1 (ja) 2016-09-01

Family

ID=56789281

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/053695 WO2016136446A1 (ja) 2015-02-25 2016-02-08 窒化物半導体テンプレート及びその製造方法

Country Status (6)

Country Link
US (1) US20180033907A1 (ja)
EP (1) EP3264445A1 (ja)
JP (1) JP6195125B2 (ja)
CN (1) CN107251195A (ja)
TW (1) TW201705530A (ja)
WO (1) WO2016136446A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019156121A1 (ja) * 2018-02-08 2019-08-15 住友化学株式会社 半導体ウエハー
CN109301044A (zh) * 2018-10-15 2019-02-01 华中科技大学鄂州工业技术研究院 基于n型掺杂氧化镓正装结构的深紫外LED垂直芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011027896A1 (ja) * 2009-09-07 2011-03-10 パナソニック電工株式会社 窒化物半導体多層構造体およびその製造方法、窒化物半導体発光素子
WO2013054916A1 (ja) * 2011-10-13 2013-04-18 株式会社タムラ製作所 結晶積層構造体及びその製造方法、並びに半導体素子
WO2013180058A1 (ja) * 2012-06-01 2013-12-05 株式会社タムラ製作所 半導体積層構造体及び半導体素子
JP2015005534A (ja) * 2013-06-18 2015-01-08 学校法人立命館 縦型発光ダイオードおよび結晶成長方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
JP5491065B2 (ja) * 2009-04-30 2014-05-14 住友電気工業株式会社 ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
KR20140030180A (ko) * 2011-04-08 2014-03-11 가부시키가이샤 다무라 세이사쿠쇼 반도체 적층체 및 그 제조 방법과 반도체 소자
CN107653490A (zh) * 2011-09-08 2018-02-02 株式会社田村制作所 晶体层叠结构体
CN103247724B (zh) * 2012-02-08 2016-04-20 郭磊 一种半导体结构及其形成方法
JP2013214686A (ja) * 2012-04-04 2013-10-17 Furukawa Co Ltd Ｉｉｉ族窒化物半導体層およびｉｉｉ族窒化物半導体層の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011027896A1 (ja) * 2009-09-07 2011-03-10 パナソニック電工株式会社 窒化物半導体多層構造体およびその製造方法、窒化物半導体発光素子
WO2013054916A1 (ja) * 2011-10-13 2013-04-18 株式会社タムラ製作所 結晶積層構造体及びその製造方法、並びに半導体素子
WO2013180058A1 (ja) * 2012-06-01 2013-12-05 株式会社タムラ製作所 半導体積層構造体及び半導体素子
JP2015005534A (ja) * 2013-06-18 2015-01-08 学校法人立命館 縦型発光ダイオードおよび結晶成長方法

Also Published As

Publication number Publication date
TW201705530A (zh) 2017-02-01
EP3264445A1 (en) 2018-01-03
JP2016157876A (ja) 2016-09-01
JP6195125B2 (ja) 2017-09-13
US20180033907A1 (en) 2018-02-01
CN107251195A (zh) 2017-10-13

Similar Documents

Publication Publication Date Title
WO2009090821A1 (ja) Ａｌ系ＩＩＩ族窒化物単結晶層を有する積層体の製造方法、該製法で製造される積層体、該積層体を用いたＡｌ系ＩＩＩ族窒化物単結晶基板の製造方法、および、窒化アルミニウム単結晶基板
JP2010114423A (ja) ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2009524251A (ja) 有機金属化学気相成長を介して半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの成長を促進させるための方法
WO2011058968A1 (ja) 積層体の製造方法
WO2015012403A1 (ja) ベース基板の前処理方法、および該前処理を行ったベース基板を用いた積層体の製造方法
JP5454867B2 (ja) 単結晶ダイヤモンド基板
JP6721816B2 (ja) 窒化物半導体テンプレート及び紫外線ｌｅｄ
JP2007001855A (ja) ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
WO2016136446A1 (ja) 窒化物半導体テンプレート及びその製造方法
KR102361371B1 (ko) n형 질화 알루미늄 단결정 기판
JP6284290B2 (ja) 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板
WO2009119159A1 (ja) 光デバイス用基板及びその製造方法
WO2017164036A1 (ja) Ｉｉｉ族窒化物積層体の製造方法
JP2016082200A (ja) 結晶積層構造体及びその製造方法、並びに半導体素子
JP2014201457A (ja) 結晶積層構造体の製造方法
US9923050B2 (en) Semiconductor wafer and a method for producing the semiconductor wafer
JP2010225947A (ja) 窒化物半導体用形成用基板およびその製造方法
JP2009060005A (ja) 発光素子およびその製造方法
Tadatomo et al. Development of patterned sapphire substrate and the application to the growth of non-polar and semi-polar GaN for light-emitting diodes
JP6442957B2 (ja) 窒化物半導体テンプレートの製造方法
KR101919353B1 (ko) 질화물 반도체 나노 막대 장치 및 그 제조 방법
RU135186U1 (ru) Полупроводниковое светоизлучающее устройство
KR101512958B1 (ko) 나노구조 질화물 반도체층을 갖는 고품질 반도체 소자용 템플레이트의 제조 방법
Li MOCVD Growth and Characterization of High Quality Semi-polar (11-22) AlGaN Obtained with Overgrowth Technique
JP2007290895A (ja) Ｉｉｉ族窒化物半導体自立基板の製造方法およびｉｉｉ族窒化物半導体自立基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16755193

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2016755193

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE