CN108682397A - 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法 - Google Patents

移位寄存器单元、栅极驱动电路、显示装置以及驱动方法 Download PDF

Info

Publication number
CN108682397A
CN108682397A CN201810852378.2A CN201810852378A CN108682397A CN 108682397 A CN108682397 A CN 108682397A CN 201810852378 A CN201810852378 A CN 201810852378A CN 108682397 A CN108682397 A CN 108682397A
Authority
CN
China
Prior art keywords
node
signal
blanking
control
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810852378.2A
Other languages
English (en)
Inventor
冯雪欢
李永谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810852378.2A priority Critical patent/CN108682397A/zh
Publication of CN108682397A publication Critical patent/CN108682397A/zh
Priority to US16/385,699 priority patent/US10825539B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

公开了一种移位寄存器单元、栅极驱动电路、显示装置以及驱动方法，所述移位寄存器单元包括：第一输入子电路，配置成从显示输入端接收显示输入信号，并根据显示输入信号在一帧的显示时段将显示输出控制信号输入到所述第一节点；第二输入子电路，配置成在一帧的显示时段接收随机输入信号，并根据所述随机输入信号在一帧的消隐时段将消隐输出控制信号输入到第一节点；以及输出子电路，配置成在所述第一节点的控制下，经由输出端输出复合输出信号。

Description

移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
技术领域
本公开涉及显示技术领域，具体涉及一种移位寄存器单元、包括该移位寄存器单元的栅极驱动电路以及应用于该移位寄存器单元的驱动方法。
背景技术
在显示领域特别是OLED显示中，栅极驱动电路目前都集成在GATE IC中，IC设计中芯片的面积是影响芯片成本的主要因素，如何有效地降低芯片面积是技术开发人员需要着重考虑的。
目前OLED栅极驱动电路通常要用三个子电路组合而成，即检测单元(senseunit)，显示单元(scan unit)和输出两者复合脉冲的连接单元(或门电路或Hiz电路)，这样电路的结构非常复杂，无法满足高分辨率窄边框的要求。
发明内容
为了解决上述问题，本公开提供了一种移位寄存器单元、栅极驱动电路及其驱动方法。
根据本公开的一方面，提供了一种移位寄存器单元，包括：第一输入子电路，配置成从显示输入端接收显示输入信号，并根据显示输入信号在一帧的显示时段将显示输出控制信号输入到所述第一节点；第二输入子电路，配置成在一帧的显示时段接收随机输入信号，并根据所述随机输入信号在一帧的消隐时段将消隐输出控制信号输入到第一节点；输出子电路，配置成在所述第一节点的控制下，经由输出端输出复合输出信号。
在一个实施例中，所述随机输入信号是显示时段期间在随机的一个时钟周期内输入的脉冲信号。
在一个实施例中，所述第二输入子电路包括：充电子电路，配置成根据所述随机输入信号对消隐控制节点进行充电；存储子电路，其一端连接所述消隐控制节点，配置成根据所述随机输入信号存储消隐控制信号；隔离子电路，配置成在一帧的消隐时段，根据所述消隐控制信号将所述消隐输出控制信号输入到所述第一节点。
在一个实施例中，所述移位寄存器单元还包括显示复位子电路，配置成在显示复位控制信号的控制下对所述第一节点进行复位。
在一个实施例中，所述移位寄存器单元还包括消隐复位子电路，配置成在一帧的消隐时段结束前，在消隐复位控制信号的控制下对所述消隐控制节点以及所述第一节点进行复位。
在一个实施例中，所述输出子电路包括至少一个移位信号输出端以及至少一个像素信号输出端。
在一个实施例中，所述移位寄存器单元还包括下拉控制子电路，配置成根据所述第一节点控制下拉节点的电位；下拉子电路，配置成在所述下拉节点的控制下，将所述第一上拉节点和所述输出端下拉为非工作电位。
在一个实施例中，所述充电子电路包括充电晶体管，其第一极连接所述输出端，控制极输入所述随机输入信号，其第二极连接所述消隐控制节点；以及所述存储子电路包括第一电容，其第一端连接所述消隐控制节点；以及所述隔离子电路包括第一隔离晶体管和第二隔离晶体管，其中所述第一隔离晶体管的控制端连接所述消隐控制节点，所述第二隔离晶体管的第一极连接所述第一隔离晶体管的第二极，第二极连接所述第一节点，控制极连接隔离控制信号线。
在一个实施例中，所述第一输入子电路包括显示输入晶体管，其第一极连接所述第一节点，第二极和/或控制极连接所述显示输入端；所述输出子电路包括输出晶体管和输出电容，其中所述输出晶体管的第一极连接输出时钟信号线，第二极连接输出端，控制极连接所述第一节点，所述输出电容的第一端连接所述第一节点，第二端连接所述输出端。
在一个实施例中，所述显示复位子电路包括显示复位晶体管，其第一极连接所述第一节点，控制极连接显示复位控制端，第二极连接显示复位信号线。
在一个实施例中，所述消隐复位子电路包括第一消隐复位晶体管以及第二消隐复位晶体管，其中所述第一消隐复位晶体管的第一极连接所述消隐控制节点，控制极连接消隐复位控制端，第二极连接第一消隐复位信号线，所述第一消隐复位晶体管配置成在消隐复位控制信号的控制下对所述消隐控制节点进行复位；所述第二消隐复位晶体管的第一极连接所述第一节点，控制极连接消隐复位控制端，第二极连接第二消隐复位信号线，所述第二消隐复位晶体管配置成在消隐复位控制信号的控制下对所述第一节点进行复位。
在一个实施例中，所述下拉控制子电路包括第一下拉控制晶体管和第二下拉控制晶体管，其中所述第一下拉控制晶体管的第一极和控制极相连并连接到下拉控制信号线，第二极连接下拉节点，所述第二下拉控制晶体管的第一极连接所述下拉节点，控制极连接所述第一节点，第二极连接下拉信号线；所述下拉子电路包括第一下拉晶体管和第二下拉晶体管，其中所述第一下拉晶体管的第一极连接所述第一节点，控制极连接所述下拉节点，第二极连接下拉信号线，所述第二下拉晶体管的第一极连接所述输出端，控制极连接所述下拉节点，第二极连接下拉信号线。
根据本公开的另一方面，还提供了一种栅极驱动电路，包括级联的N行移位寄存器单元，所述移位寄存器单元为如前所述的移位寄存器单元，其中，第i级的移位寄存器单元的显示输入端与第i-1级的移位寄存器单元的输出端连接，第i级的移位寄存器单元的输出端与第i-1级的移位寄存器单元的显示复位端连接，其中N为大于2的整数，1＜i≤N；第1级的移位寄存器单元的显示输入端连接到显示信号线；第N级的移位寄存器单元的显示复位控制端与显示复位信号线连接。
根据本公开的另一方面，还提供了一种显示装置，其特征在于，包括如前所述的栅极驱动电路。
根据本公开的另一方面，还提供了一种应用于如前所述的移位寄存器单元的驱动方法，包括：在一帧的显示时段，包括第一控制阶段，经由第一输入子电路将显示输出控制信号输入到第一节点；第一输出阶段，在所述第一节点的控制下经由输出子电路输出第一输出信号；其中在第一输出阶段，经由第二输入子电路接收随机输入信号，在所述随机输入信号的控制下对消隐控制节点进行充电；在一帧的消隐时段，包括第二控制阶段，经由第二输入子电路将消隐输出控制信号输入到所述第一节点；第二输出阶段。在所述第一节点的控制下经由输出子电路输出第二输出信号。
在一些实施例中，所述驱动方法还包括：显示复位阶段，在显示复位控制信号的控制下对所述第一节点进行复位。
在一些实施例中，所述驱动方法还包括：消隐复位阶段，在消隐复位控制信号的控制下对所述第一节点和所述消隐控制节点进行复位。
根据本公开提供移位寄存器单元，可以在栅极驱动电路中实现随机的扫描补偿，从而解决现有的移位寄存器单元中通过顺序扫描的方式实现像素补偿所带来的不利影响。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员而言，在没有做出创造性劳动的前提下，还可以根据这些附图获得其他的附图。以下附图并未刻意按实际尺寸等比例缩放绘制，重点在于示出本公开的主旨。
图1示出了根据本公开的实施例的移位寄存器单元的结构的示意框图；
图2a示出了根据本公开的实施例的显示输入子电路的示例性的电路结构一；
图2b示出了根据本公开的实施例的显示输入子电路的示例性的电路结构二；
图2c示出了根据本公开的实施例的显示输入子电路的示例性的电路结构三；
图2d示出了根据本公开的实施例的显示输入子电路的示例性的电路结构四；
图2e示出了根据本公开的实施例的显示输入子电路的示例性的电路结构五；
图3a示出了根据本公开的实施例的输出子电路的示例性的电路结构一；
图3b示出了根据本公开的实施例的输出子电路的示例性的电路结构二；
图4示出了根据本公开的实施例的移位寄存器单元的示例性的结构的示意框图；
图5a示出了根据本公开的实施例的消隐输入子电路的示例性的电路结构一；
图5b示出了根据本公开的实施例的消隐输入子电路的示例性的电路结构二；
图5c示出了根据本公开的实施例的消隐输入子电路的示例性的电路结构三；
图6示出了根据本公开的实施例的移位寄存器单元的又一结构的示意框图；
图7示出了根据本公开的实施例的移位寄存器单元的一种示例性的电路结构；
图8示出了根据本公开的实施例的栅极驱动电路的示意性的框图；
图9示出了根据本公开的实施例的移位寄存器单元的又一种示例性的电路结构；
图10示出了根据本公开的实施例的栅极驱动电路的示意性的框图；
图11示出了根据本公开的实施例的栅极驱动电路的驱动时序图；以及
图12示出了根据本公开实施例的用于如前所述的移位寄存器单元的驱动方法的流程图。
具体实施方式
下面将结合附图对本公开实施例中的技术方案进行清楚、完整地描述，显而易见地，所描述的实施例仅仅是本公开的部分实施例，而不是全部的实施例。基于本公开实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，也属于本公开保护的范围。
本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
如本公开说明书和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本实施例中，每个晶体管的漏极和源极的连接方式可以互换，因此，本公开实施例中各晶体管的漏极、源极实际是没有区别的。这里，仅仅是为了区分晶体管除栅极之外的两极，而将其中一极称为漏极，另一极称为源极。本公开实施例中采用的薄膜晶体管可以为N型晶体管，也可以为P型晶体管。在本公开实施例中，当采用N型薄膜晶体管时，其第一极可以是源极，第二极可以是漏极。在以下实施例中，以薄膜晶体管为N型晶体管为例进行的说明，即栅极的信号是高电平时，薄膜晶体管导通。可以想到，当采用P型晶体管时，需要相应调整驱动信号的时序。具体细节不在此赘述，但也应该在本发明的保护范围内。例如，在本公开中以N型晶体管进行描述时，由于导通电平是高电平，因此在本公开中控制晶体管导通时的信号有时被称作“上拉信号”，控制晶体管关断的信号有时被称作为“下拉信号”。本领域技术人员可以理解，如果将本公开中的N型晶体管替换为P型晶体管，则可以将本公开中的“上拉信号”替换为“下拉信号”，将本公开中的“下拉信号”替换为“上拉信号”。又例如，如果将本公开中的N型晶体管替换为P型晶体管，则可以将本公开中的“上拉节点”替换为“下拉节点”，将本公开中的“下拉节点”替换为“上拉节点”。
申请人发现，根据目前的栅极驱动电路中采用的顺序扫描补偿的方案，顺序扫描会在显示过程中引入一条逐行移动的扫描线，并且由于补偿时间的差异，可能造成不同区域之间的亮度差异。为了解决这一问题，本公开提出了一种新的扫描补偿的技术方案。
图1示出了根据本公开的实施例的移位寄存器单元的结构的示意框图。如图1所示，移位寄存器单元100可以包括第二输入子电路110，第一输入子电路120以及输出子电路130。其中消隐输入子电路110，显示输入子电路120以及输出子电路130通过第一节点(在本公开中也称作“第一上拉节点”)Q相连接。其中，第一输入子电路120在本公开中也被称作是显示输入子电路120，第二输入子电路110在本公开中也被称作是消隐输入子电路120。消隐输入电路120中的“消隐”仅是表示该电路和消隐时段有关，而并不限定该电路仅工作在消隐时段中，以下各实施例与此相同，不再赘述。例如，消隐输入电路120可以在显示时段对下文中将提到的消隐上拉控制节点H充电，并使消隐上拉控制节点H的高电平保持至消隐时段。消隐输入电路120在消隐时段可以对第一上拉节点Q充电以使其为高电平。
消隐输入子电路110配置成从消隐输入端OE接收作为消隐输入信号的随机输入信号，该随机输入信号可以使得消隐输入子电路处于工作状态，并在一帧的消隐时段将消隐输出控制信号(在本公开中也称作“消隐上拉信号”)输入到第一上拉节点Q。其中消隐输入端可以输入由控制单元(如FPGA、微控制器)产生的随机脉冲信号。在一些实施例中，随机输入信号是显示时段期间在随机的一个时钟周期内输入的脉冲信号。
在一些实施例中，消隐输入子电路210可以配置成接收并存储消隐输入信号，并在一帧的消隐时段期间根据消隐输入信号向第一上拉节点Q输出消隐上拉信号，从而将第一上拉节点Q的电位上拉到工作电位。在一些实施例中，消隐输入子电路210可以配置成在一帧的显示时段期间接收随机输入信号作为消隐输入信号。
显示输入子电路120配置成在一帧的显示时段从显示输入端接收显示输入信号，并将显示输出控制信号(在本公开中也称为“显示上拉信号”)输入到第一上拉节点Q，从而将第一上拉节点Q的电位上拉到工作电位。
输出子电路130配置成在第一上拉节点Q的控制下，经由输出端输出复合输出信号。例如，复合输出信号可以包括显示输出信号和消隐输出信号，其中显示输出信号和消隐输出信号可以是具有不同宽度和时序的相互独立的两个波形。
在一些实施例中，在一帧的显示时段期间，输出子电路230配置成在第一上拉节点Q的控制下经由输出端输出显示输出信号。在一帧的消隐时段期间，输出子电路230配置成在第一上拉节点Q的控制下经由输出端输出消隐输出信号。
根据本公开实施例的移位寄存器单元，可以根据随机信号随机向消隐输入子电路输入消隐输入信号，从而使得移位寄存器单元实现随机输出的消隐输出信号。
图2a-2e示出了根据本公开的实施例的显示输入子电路120的示例性的电路结构。如图2a-图2e中所示出的，显示输入子电路120可以具有多种不同的连接结构及控制方法。
如图所示，显示输入子电路120可以包括显示输入晶体管M5。如图2a中示出的，显示输入晶体管M5的第一极连接到显示输入端STU2，第二极连接到第一上拉节点Q，控制极连接到第一时钟信号线CLKA。在一些实施例中，在一帧的显示期间，在第一时钟信号线CLKA输入的第一时钟信号的控制下，显示输入晶体管M5将导通，并将显示输入端STU2输入的显示输入信号作为显示上拉信号输入到第一上拉节点Q。
如图2b和图2d中示出的，显示输入晶体管M5的第一极可以连接到高电平信号线VDD/VGH，并始终输入高电平的导通信号，第二极连接到第一上拉节点Q，控制极连接到显示输入端STU2。在一些实施例中，在一帧的显示期间，在显示输入端STU2输入的显示输入信号的控制下，显示输入晶体管M5将导通，并将高电平信号线VDD/VGH输入的高电平信号作为显示上拉信号输入到第一上拉节点Q。
又例如，如图2c中示出的，显示输入晶体管M5的第一极和控制极相连接，并连接到显示输入端STU2，第二极连接到第一上拉节点Q。在一些实施例中，在一帧的显示期间，在显示输入端STU2输入的显示输入信号的控制下，显示输入晶体管M5将导通，并同时将显示输入信号线STU2输入的显示输入信号作为显示上拉信号输入到第一上拉节点Q。
显示子电路120还可以包括第二显示输入晶体管M16，其连接在显示输入晶体管M5和第一上拉节点Q之间。例如，如图2e中示出的，第二显示输入晶体管M16的第一极和控制极相连，并连接显示输入晶体管M5的第二极，第二极连接第一上拉节点Q。
利用图2e中示出的显示输入电路，当显示输入晶体管在显示输入端的控制下导通时，可以防止高电平的信号输入到第一上拉节点Q时，由于电路中的电容耦合而在输出端产生的毛刺。
图3a-图3b示出了根据本公开的实施例的输出子电路130的示例性的电路结构。
如图3a所示，输出子电路130可以包括输出晶体管M11和输出电容C2。其中输出晶体管M11的第一极连接第四时钟信号线CLKD，第二极连接输出端CR/OUT，控制极连接第一上拉节点Q。输出电容的第一端连接第一上拉节点Q，第二端连接输出端CR/QUT。输出电容C2用于存储并维持第一上拉节点Q的电位。当第一上拉节点Q的电位维持在高电平时，输出晶体管M11在第一上拉节点Q的控制下导通，并将第四时钟信号线CLKD输入的信号作为输出信号从输出端CR/OUT输出。其中CR/OUT输出的信号可以同时作为像素电路的驱动信号，也可以作为栅极驱动电路的移位驱动信号。
在一些实施例中，为了增加移位寄存器单元的驱动能力，输出子电路130可以进一步包括两个输出端。例如，如图3b所示，输出子电路130可以包括第一输出晶体管M11和第二输出晶体管M13。其中第一输出晶体管M11的第一极连接第四时钟信号线CLKD，第二极连接第一输出端CR，控制极连接第一上拉节点Q。第二输出晶体管M13的第一极连接第五时钟信号线CLKE，第二极连接第二输出端OUT1，控制极连接第一上拉节点Q。其中可以将第一输出端CR输出的信号用作栅极驱动电路的移位驱动信号，将第二输出端OUT1输出的信号用作像素电路的驱动信号。其中第四时钟信号线CLKD和第五时钟信号线CLKE可以是不同的时钟信号线，也可以是相同的时钟信号线。
在另一些实施例中，输出子电路230可以进一步包括多个输出端。例如，尽管图中没有示出，输出子电路230可以进一步包括第三输出晶体管，其第一极连接时钟信号线，第二极连接第三输出端，控制极连接第一上拉节点Q。其中第三输出晶体管连接的时钟信号线可以是与第四时钟信号线CLKD、第五时钟信号线CLKE相同的时钟信号线，也可以是与其不同的时钟信号线。
利用具有多个输出端的输出子电路，可以向像素电路提供多路不同的驱动信号，增加像素电路的驱动方式的灵活性。例如，对于常见的3T1C型的像素电路，可以分别提供两路驱动信号用于扫描晶体管和感测晶体管的驱动信号。
尽管以上仅示出了移位寄存器单元包括一个、两个、三个输出端的实例，本领域技术人员可以理解，根据本公开的原理，可以根据实际情况设置更多个输出端。上述示例不应构成对本公开保护范围的限制。
图4示出了根据本公开的实施例的移位寄存器单元的示例性的结构的示意框图。如图4所示，移位寄存器单元400包括消隐输入子电路410，显示输入子电路420以及输出子电路430。其中显示输入子电路420和输出子电路430可以是如图2a至图2e示出的显示输入子电路220、图3a、图3b示出的输出子电路230及其变型，在此不再赘述。
如图4所示，消隐输入子电路410可以包括充电子电路411、存储子电路412以及隔离子电路413。
充电子电路411配置成根据随机输入信号对消隐控制节点(下文中也称作是“消隐上拉控制节点”)H进行充电。在一些实施例中，充电子电路411可以接收随机输入信号，并在随机输入信号的控制下将高电平的消隐输入信号输入到消隐上拉控制节点H。
存储子电路412的一端连接消隐上拉控制节点H，配置成存储消隐控制信号(在本公开中也称作是“消隐上拉控制信号”)。
隔离子电路413配置成在一帧的消隐时段，根据消隐上拉控制信号将消隐上拉信号输入到所述第一上拉节点Q。在一些实施例中，隔离子电路413设置在第一上拉节点Q和消隐上拉控制节点H之间，用于防止第一上拉节点Q与消隐上拉控制节点H的互相影响。例如，在不需要输出消隐上拉信号时，隔离子电路313可以断开第一上拉节点Q与消隐上拉控制节点H之间的连接。
根据本公开实施例的移位寄存器单元，可以实现在不同时段通过消隐输入子电路和显示输入子电路分别控制第一上拉节点Q，从而实现消隐输入子电路和显示输入子电路共用同一个输出单元实现复合输出信号的输出。
图5a-图5c示出了根据本公开的实施例的消隐输入子电路的示例性的电路结构。如图5a-图5c所示，消隐输入子电路410可以包括充电子电路411、存储子电路412以及隔离子电路413。
其中，如图5a所示，充电子电路411可以包括充电晶体管M1，其配置成根据随机输入信号OE对消隐上拉控制节点H进行充电。例如，充电晶体管M1的控制极可以连接到随机信号输入端，第一极可以连接到移位寄存器单元的输出端CR/OUT，第二极连接所述消隐上拉控制节点。在一些实施例中，也可以将充电晶体管M1的控制极连接到随机信号输入端，第一极连接到上一级移位寄存器的输出端CR<N-1>。如图5c所示，在一些实施例中，也可以将充电晶体管M1的控制极连接到上一级移位寄存器的输出端CR<N-1>或本级移位寄存器单元的输出端CR<N>，第一极连接到随机信号输入端。
在一些实施例中，充电子电路411可以配置成根据随机输入信号将消隐输入信号输入到消隐上拉控制节点H。例如，随机信号输入端在移位寄存器单元的显示时段期间随机输入高电平的信号，并且充电晶体管M1在随机输入信号的控制下导通。对于此时输出端有高电平信号输出的移位寄存器单元来说，可以经由导通的充电晶体管M1将高电平信号输入消隐上拉控制节点H，即对消隐上拉控制节点H进行充电。对于此时输出端没有高电平信号输出的移位寄存器单元来说，尽管充电晶体管M1在随机输入信号的控制下导通，然而由于不存在高电平的输出信号，因此无法对消隐上拉控制节点H进行充电。通过上述电路结构可以实现根据随机脉冲信号在级联的多个移位寄存器单元中随机选择一个移位寄存器单元进行补偿。
存储子电路412可以包括第一电容C1，配置成存储消隐上拉控制信号。第一电容C1的一端连接消隐上拉控制节点H。如图5a、图5b、图5c所示，第一电容C1的第一端连接消隐上拉控制节点H，第二端连接第一信号端VGL/VGL1。其中VGL/VGL1可以输入低电平信号。如前所述，当经由充电子电路411对消隐上拉控制节点H充电时，可以对第一电容充电并将消隐上拉控制节点H的点位维持在高电平。
第一电容C1还可以有其他连接方式。例如，第一电容C1的第一端可以连接消隐上拉控制节点H，第二端连接隔离子电路413的一端(如第二时钟信号线CLKB)。又例如，第一电容C1的第一端可以连接消隐上拉控制节点H，第二端连接隔离子电路413中的一点(如第一隔离晶体管M3和第二隔离晶体管M4的连接点N)。
隔离子电路413可以包括第一隔离晶体管M3和第二隔离晶体管M4。在一些实施例中，隔离子电路413配置成在消隐上拉控制节点的控制下将消隐上拉信号输出到第一上拉节点Q。
例如，第一隔离晶体管M3的第一极连接第二时钟信号线CLKB，第二极连接第二隔离晶体管M4的第一极，控制极连接消隐上拉控制节点H。第二隔离晶体管M4的第二极连接第一上拉节点Q，控制极连接第二时钟信号线CLKB。当消隐上拉控制节点H在存储子电路的控制下维持在高电平时，第一隔离晶体管M3在消隐上拉控制节点H的控制下导通。当第二时钟信号线CLKB输入高电平的导通信号时，第二隔离晶体管M4在导通信号的控制下导通，并将第二时钟信号线CLKB输入的高电平信号作为消隐上拉信号输入到第一上拉节点Q。
在一些实施例中，如图5b所示，隔离子电路413还可以包括第三隔离晶体管M2。其中第三隔离晶体管M2可以与第一隔离晶体管M3和第二隔离晶体管M4相串联。并且第三隔离晶体管M2的控制极可以连接到第一时钟信号线CLKA，其中第一时钟信号防止下一行移位寄存器单元的第一上拉节点Q因为第二时钟信号CLKB处于高电位而误写入高电位，从而产生异常输出。尽管在图5a中示出的是第三隔离晶体管M2连接在第二隔离晶体管M4与第一上拉节点Q之间的示例性的结构，本领域技术人员可以理解，也可以交换图5b中第二隔离晶体管M4与第三隔离晶体管M2的位置。
尽管图中并未示出，隔离子电路413还可以实现为其他的连接方式，第一隔离晶体管M3的第一极可以连接高电平信号线。当消隐上拉控制节点H在存储子电路的控制下维持在高电平时，第一隔离晶体管M3在消隐上拉控制节点H的控制下导通。当第二时钟信号线CLKB输入高电平的导通信号时，第二隔离晶体管M4在导通信号的控制下导通，并将高电平信号线输入的高电平信号作为消隐上拉信号输入到第一上拉节点Q。
如前所述，充电子电路411、存储子电路412以及隔离子电路413可以分别具有多种不同的连接方式。本领域技术人员可以理解，根据上述的本公开的原理，可以将前述的充电子电路411、存储子电路412以及隔离子电路413的各种变型进行任意组合。
图6示出了根据本公开的实施例的移位寄存器单元的又一结构的示意框图。如图6所示，移位寄存器单元400可以包括消隐输入子电路410，显示输入子电路420、输出子电路430、下拉控制子电路440、下拉子电路450、显示复位子电路460、第一消隐复位子电路470以及第二消隐复位子电路480。其中消隐输入子电路410、显示输入子电路420和输出子电路430可以是如图1-图5c中示出的消隐输入子电路110/410、显示输入子电路120/420以及输出子电路130/430及其变型，在此不再赘述。
如图6所示，移位寄存器单元400还可以包括下拉控制子电路440，其配置成根据第一上拉节点Q控制下拉节点QB的电位。例如，当第一上拉节点Q的电位处于高电平时，下拉控制子电路410可以在第一上拉节点Q的控制下将下拉节点QB下拉到低电平。又例如，当第一上拉节点Q的电位处于低电平时，下拉控制子电路410可以在第一上拉节点Q的控制下将下拉节点QB上拉至高电平。
移位寄存器单元400还可以包括下拉子电路450，其配置成在下拉节点QB的控制下，将第一上拉节点Q和输出端OUT下拉为非工作电位。例如，当输出端OUT不输出信号时，可以通过控制下拉节点QB的电位将第一上拉节点Q和输出端OUT下拉为非工作电位，从而降低移位寄存器单元电路中输出端的噪声。
在一些实施例中，移位寄存器单元400还可以包括显示复位子电路460，其配置成在显示复位控制信号的控制下对第一上拉节点Q进行复位。在一些实施例中，当移位寄存器单元400在一帧的显示时段期间输出显示输出信号后，在显示时段结束之前，可以通过显示复位子电路460接收显示复位控制信号，从而将第一上拉节点Q的电位下拉至低电平。
在一些实施例中，移位寄存器单元400还可以包括第一消隐复位子电路470，其配置成在一帧的消隐时段结束前，在本帧的消隐输出信号输出后对消隐上拉控制节点H进行复位。
在一些实施例中，移位寄存器单元400还可以包括第二消隐复位子电路480，其配置成在一帧的消隐时段结束前，在本帧的消隐输出信号输出后对第一上拉节点Q和/或输出端OUT进行复位。在一些实施例中，当移位寄存器单元400在一帧的消隐时段期间输出消隐输出信号后，在消隐时段结束之前，可以通过消隐复位子电路470接收消隐复位控制信号，从而将第一上拉节点Q的电位下拉至低电平。在另一些实施例中，还可以通过消隐复位子电路470将输出端OUT的电位也下拉至低电平，从而降低移位寄存器单元电路中输出端的噪声。
在一些实施例中，移位寄存器单元400还可以包括初始复位子电路(未示出)，其配置成在移位寄存器单元400开始工作之前，接收初始复位控制信号，并对消隐上拉控制节点H进行复位。
本领域技术人员可以理解，尽管图6中的移位寄存器单元示出了下拉控制子电路440、下拉子电路450、显示复位子电路460、第一消隐复位子电路470以及第二消隐复位子电路480，然而上述示例并不能限制本公开的保护范围。在实际应用中，技术人员可以根据情况选择使用或不使用上述各子电路中的一个或多个，基于前述各子电路的各种组合变型均不脱离本公开的原理，对此不再加以赘述。
根据本公开提供的移位寄存器单元，可以实现在不同时段通过消隐输入子电路和显示输入子电路分别控制第一上拉节点Q，从而实现消隐输入子电路和显示输入子电路共用同一个输出单元实现复合输出信号的输出。并且，通过向消隐输入子电路输入随机输入信号，可以实现随机选取移位寄存器单元输出用于补偿的消隐输出信号。
图7示出了根据本公开的实施例的移位寄存器单元的一种示例性的电路结构。其中，图7中示出的消隐输入子电路410、显示输入子电路420以及输出子电路430与图1-图5c中示出的消隐输入子电路、显示输入子电路和输出子电路是相同的，在此不再赘述。
如图7所示，下拉控制子电路440可以包括第一下拉控制晶体管M7，其控制极与第一极相连接，并连接到第七时钟信号线CLKM，第二极连接下拉节点QB。在移位寄存器单元400的工作期间，第七时钟信号线CLKM可以始终输入高电平的导通信号。下拉控制子电路440还可以包括第二下拉控制晶体管M8，其第一极连接下拉节点QB，第二极连接第四信号端VSS4，控制极连接第一上拉节点Q。其中，第四信号端VSS4可以输入低电平的非导通信号。当第一上拉节点Q处于高电平时，第二下拉控制晶体管M8将在第一上拉节点Q的控制下导通，通过设计第一下拉控制晶体管M7和第二下拉控制晶体管M8的沟道宽长比，可以将下拉节点QB的电位下拉到低电平。当第一上拉节点Q处于低电平时，第二下拉控制晶体管M8将在第一上拉节点Q的控制下关断。此时，第七时钟信号线CLKM输入的高电平信号将输入到下拉节点QB，并将下拉节点QB的电位上拉至高电平。
在上述实施例中，第七时钟信号线CLKM在移位寄存器单元的工作期间始终输入高电平的信号，因此第一下拉控制晶体管M7始终处于导通状态。为了避免晶体管长期导通引起的性能漂移，下拉控制子电路440还可以包括第三下拉控制晶体管M10，其控制极与第一极相连接，并连接到第八时钟信号线CLKN，第二极连接下拉节点QB。可以看出，第三下拉控制晶体管M10和第一下拉控制晶体管M7的结构相同。在使用过程中，可以交替使用第三下拉控制晶体管M10和第一下拉控制晶体管M7实现下拉控制子电路440的功能。例如，当第七时钟信号线CLKM输入高电平的信号时，第八时钟信号线CLKN输入低电平的信号。因此，此时第一下拉控制晶体管M7导通，第三下拉控制晶体管M10关断。当第七时钟信号线CLKM输入低电平的信号时，第八时钟信号线CLKN输入高电平的信号。因此，此时第一下拉控制晶体管M7关断，第三下拉控制晶体管M10导通。
如图7所示，下拉子电路450可以包括第一下拉晶体管M9，其第一极连接第一上拉节点Q，第二极连接第三信号线VSS3，控制极连接下拉节点QB。其中第三信号线VSS3可以输入低电平的非导通信号。当下拉节点QB处于高电平时，第一下拉晶体管M9将在下拉节点QB的控制下导通，并将第一上拉节点Q下拉至低电平。
下拉子电路450还可以包括第二下拉晶体管M12，其中，第二下拉晶体管M12的第一极连接第一输出端CR，第二极连接第二信号线VGL，控制极连接下拉节点QB。其中第二信号线VGL可以输入低电平的非导通信号。当下拉节点QB处于高电平时，第二下拉晶体管M12将在下拉节点QB的控制下导通，并将第一输出端CR下拉至低电平。
当输出子电路包括多个输出端时，下拉子电路还可以相应地包括更多的下拉晶体管。例如，如图7中示出的，下拉子电路450还可以包括第三下拉晶体管M14。其第一极连接第二输出端OUT，第二极连接第二信号线VGL，控制极连接下拉节点QB。其中第二信号线VGL可以输入低电平的非导通信号。当下拉节点QB处于高电平时，第三下拉晶体管M14将在下拉节点QB的控制下导通，并分别将第二输出端OUT下拉至低电平。
如图7所示，显示复位子电路460可以包括显示复位晶体管M6，其第一极连接第一上拉节点Q，第二极连接第二信号线VGL，控制极连接显示复位控制端。在由移位寄存器单元级联形成的栅极驱动电路中，对于第N级移位寄存器单元，其显示复位控制端可以是第N+1级移位寄存器单元的输出端。其中第二信号线VGL可以输入低电平的非导通信号。在一帧的显示时段，当显示复位控制端输入高电平的导通信号时，显示复位晶体管M6将导通，并将第一上拉节点Q下拉至低电平。
如图7所示，第一消隐复位子电路470可以包括第一消隐复位晶体管M2，其第一端连接消隐上拉控制节点H，第二极连接第二信号线VGL，控制极连接消隐复位控制端TRST。其中，第二信号线VGL可以输入低电平的非导通信号。当消隐复位控制端TRST输入高电平的导通信号时，第一消隐复位晶体管M2将导通，并对消隐上拉控制节点H进行复位。
如图7所示，第二消隐复位子电路480可以包括第二消隐复位晶体管M15，其第一极连接第一上拉节点Q，第二极连接第二信号线VGL，控制极连接消隐复位控制端TRST。其中第二信号线VGL可以输入低电平的非导通信号。在一帧的消隐时段结束前，消隐复位控制端TRST可以输入高电平的导通信号，此时，第二消隐复位晶体管M15将导通，并将第一上拉节点Q下拉至低电平。
需要说明的是，在图7中示出的示例中，第一消隐复位晶体管M2和第二消隐复位晶体管M15的控制端连接到相同的复位信号TRST，从而实现了信号线的复用，减少了电路结构中的信号线数量。然而，本领域技术人员可以理解，第一消隐复位晶体管M2和第二消隐复位晶体管M15的控制端也可以连接到不同的复位信号线，只要能够满足以上描述的功能，技术人员可以根据实际情况对信号线的数量进行设置。
此外，图7中示出的用于输入复位信号的第二信号线VGL可以设置为相同的信号线，也可以设置成不同的信号线。只要能够实现如前所述的移位寄存器单元的功能以及其中各晶体管的控制方式，本领域技术人员可以根据实际情况任意设置上述信号线。
图8示出了根据本公开的实施例的栅极驱动电路的示意性的框图。如图8所示，该栅极驱动电路包括多级级联的移位寄存器单元，其中任意一级或多级的移位寄存器单元可以采用如图1-图7之一所示的移位寄存器单元的结构或其变型。
根据图8所示的栅极驱动电路的移位寄存器单元的级联结构，其中，第i级的移位寄存器单元的显示输入端STU与第i-1级的移位寄存器单元的输出端CR连接，第i级的移位寄存器单元的输出端CR与第i-1级的移位寄存器单元的显示复位端STD2连接，其中N为大于2的整数，1＜i≤N。第1级的移位寄存器单元的显示输入端STU连接到显示信号线；第N级的移位寄存器单元的显示复位控制端STD2与显示复位信号线连接。图8示出的栅极驱动电路中的所有移位寄存器单元的消隐输入端均连接到随机输入信号OE。
每一行移位寄存器单元分别连接到第二时钟信号线CLKB。每一行移位寄存器单元还可以连接到初始复位信号线TRST。其中，奇数行移位寄存器单元分别连接到第一时钟信号线CLKA_o、第四时钟信号线CLKD_o，偶数行移位寄存器单元分别连接到第一时钟信号线CLKA_e、第四时钟信号线CLKD_e。尽管图8中仅示出了复位信号线TRST以及时钟信号线CLKB、CLKA以及CLKD。本领域技术人员可以理解，根据实际需要，移位寄存器单元可以连接到其他需要的信号线。
图9示出了根据本公开的实施例的移位寄存器单元的又一种示例性的电路结构。其中，图9中示出的显示输入子电路420、输出子电路430、下拉控制子电路440、下拉子电路450、显示复位子电路460以及第二消隐复位子电路480与图7中示出的显示输入子电路、输出子电路、下拉控制子电路、下拉子电路、显示复位子电路以及第二消隐复位子电路是相同的，在此不再赘述。
如图9所示，消隐输入子电路412可以包括充电子电路411、存储子电路412以及隔离子电路413。在一些实施例中，充电子电路411可以包括充电晶体管M3，其控制极连接到本级移位寄存器单元的输出端，第一极连接到随机信号输入端OE、第二极连接到消隐上拉控制节点H。充电晶体管M3配置成在移位寄存器单元输出显示输出信号时导通，如果此时随机信号输入端OE输入随机的高电平信号，则经由充电晶体管M3对消隐上拉控制节点H进行充电。此外，当消隐上拉控制节点H的点位是高电平时，当移位寄存器单元的输出端输出信号时，如果随机信号输入端没有随机输入的高电平信号，而是输入低电平信号，那么当充电晶体管M3在输出端的输出信号的控制下导通时，可以经由随机输入端对消隐控制上拉节点H进行放电。
可以理解的是，当随机输入端输入随机的脉冲信号时，对于没有信号输出的移位寄存器单元来说，其充电晶体管的栅极输入的是低电平的非导通信号，即充电晶体管M3是关断的。此时即使充电晶体管M3的第一极接收到来自随机信号输入端的高电平信号，也无法对消隐上拉控制节点H进行充电。
存储子电路412可以包括第一电容C1，配置成存储消隐上拉控制信号。第一电容C1的一端连接消隐上拉控制节点H。如图9所示，第一电容C1的第一端连接消隐上拉控制节点H，第二端连接第一信号端VGL。其中VGL可以输入低电平信号。如前所述，当经由充电子电路411对消隐上拉控制节点H充电时，可以对第一电容充电并将消隐上拉控制节点H的点位维持在高电平。
隔离子电路413可以包括隔离晶体管M4，其控制极连接到第三时钟信号端CLKC，第一极连接到消隐上拉控制节点H，第二极连接到第一上拉节点Q隔离晶体管M4配置成当第三时钟信号端输入高电平信号时，经由隔离晶体管M4将消隐上拉控制信号输入到第一上拉节点Q，并将第一节点Q处的电平上拉至高电平。
图9中示出的移位寄存器单元与图7中示出的移位寄存器单元还存在以下区别：在图9示出的移位寄存器单元900中，显示输入子电路920连接的显示输入端连接到第N-2级移位寄存器单元的输出端。显示复位子电路960连接的显示复位控制端连接到第N+3级移位寄存器单元的输出端。尽管图中并未示出，显示复位子电路960连接的显示复位控制端也可以连接到第N+2级移位寄存器单元的输出端
图10示出了根据本公开的实施例的栅极驱动电路的示意性的框图。如图10所示，图中仅示出了N级级联的移位寄存器单元的前4级。图中仅示出了N级级联的移位寄存器单元的前4级，N是正整数。对于2＜i＜N-2，第i行移位寄存器单元的显示输入端连接到第i-2行移位寄存器单元的输出端，第i行移位寄存器单元的显示复位端连接到第i+3行移位寄存器单元的输出端。同时，第一行移位寄存器单元的显示输入端连接到第一显示输入信号线，第二行移位寄存器单元的显示输入端连接第二显示输入信号线，以及，第N-2行移位寄存器单元的显示复位端连接第一显示复位信号线，第N-1行移位寄存器单元的显示复位端连接第二显示复位信号线。第N行移位寄存器单元的显示复位端连接第三显示复位信号线。其中所有的移位寄存器单元的消隐输入端均连接到随机信号输入端。
每一行移位寄存器单元分别连接到第二时钟信号线CLKB以及第三时钟信号线CLKC。每一行移位寄存器单元还可以连接到消隐复位信号线TRST。其中，奇数行移位寄存器单元分别连接到第一时钟信号线CLKA_o、第四时钟信号线CLKD_o，偶数行移位寄存器单元分别连接到第一时钟信号线CLKA_e、第四时钟信号线CLKD_e。其中第二行移位寄存器单元连接的第四时钟信号线输入的时钟信号与第一行移位寄存器单元连接的第四时钟信号线输入的时钟信号的时钟宽度相同，但第二行移位寄存器单元连接的第四时钟信号线输入的时钟信号的上升沿比第一行移位寄存器单元连接的第四时钟信号线输入的时钟信号的上升沿晚半个时钟信号的宽度，相应地，第二行移位寄存器单元输出的显示输入信号也比第一行移位寄存器单元输出的显示输入信号晚半个时钟信号的宽度。此时，第一行移位寄存器单元的显示输出信号与第二行移位寄存器单元的显示输出信号之间存在50％的脉冲重叠。本领域技术人员可以理解，利用本公开提供的原理，可以实现其他重叠比例的显示输出信号。
图11示出了根据本公开的实施例的栅极驱动电路的驱动时序图。图11示出的驱动时序是以图7中示出的移位寄存器单元以及图8中示出的栅极驱动电路为例进行说明。
其中，图11中示出的驱动时序中，CLKA_odd表示栅极驱动电路中奇数行(例如，第1、3、5...行)的移位寄存器单元的第一时钟信号线CLKA，CLKA_even表示栅极驱动电路中偶数行(例如，第2、4、6...行)的移位寄存器单元的第一时钟信号线CLKA。类似地，CLKD_odd表示栅极驱动电路中奇数行(例如，第1、3、5...行)的移位寄存器单元的第四时钟信号线CLKD，CLKD_even表示栅极驱动电路中偶数行(例如，第2、4、6...行)的移位寄存器单元的第四时钟信号线CLKD。Q_1H表示栅极驱动电路中第一行移位寄存器单元中第一上拉节点Q处的电位变化，Q_2H表示栅极驱动电路中第二行移位寄存器单元中第一上拉节点Q处的电位变化。OUT_1H表示栅极驱动电路中第一行移位寄存器单元中输出端OUT处的电位变化，OUT_2H表示栅极驱动电路中第二行移位寄存器单元中输出端OUT处的电位变化。
图11中示出的STU代表第一行移位寄存器单元连接的显示输入信号，OE代表随机输入信号，STD代表最后一行移位寄存器单元连接的显示复位控制信号。
如图11所示，在移位寄存器单元开始工作之前，第七时钟信号线CLKM和第八时钟信号线CLKM中的一个输入高电平的导通信号，另一个输入低电平的非导通信号。因此，此时各行移位寄存器的下拉节点QB被维持在高电平状态，第一上拉节点Q被维持在低电平的状态。当栅极驱动电路开始工作时，在显示第一帧之前，栅极驱动电路可以接收初始复位控制信号TRST，并通过初始复位子电路对栅极驱动电路中的各移位寄存器单元的消隐上拉控制节点进行复位。
如图11所示，在显示时段期间，级联的各移位寄存器单元逐级输出显示输出信号。同时，在显示时段期间，随机信号输入端在随机时刻输入高电平的导通信号。根据前述栅极驱动电路的结构可知，在随机信号输入的时刻，没有输出显示输出信号的各级移位寄存器单元无法对消隐上拉控制节点进行充电。而仅有在随机信号输入的时刻正输出显示输出信号的该级移位寄存器可以通过消隐输入子电路中的充电子电路对消隐上拉控制节点进行充电。
在消隐时段期间，以图11中示出的示例为例，由于第2行移位寄存器单元的消隐上拉控制节点H处于高电平，当第二时钟信号线CLKB输入高电平的脉冲时，由于隔离子电路在消隐上拉控制节点H导通，因此可以经由隔离子电路对第一上拉节点Q进行充电。当第四时钟信号线CLKD输入高电平的时钟信号时，由于第一上拉节点Q处于高电平的状态，因此输出晶体管是导通的，可以经由输出端输出消隐输出信号。
在消隐时段结束之前，可以通过复位控制端TRST输入消隐复位信号从而实现对消隐上拉控制节点和第一上拉节点的复位。
利用如前所述的方法，可以根据随机信号随机向消隐输入子电路输入消隐上拉信号，从而使得移位寄存器单元实现随机输出的消隐输出信号。并实现栅极驱动电路的随机扫描。
图12示出了根据本公开实施例的用于如前所述的移位寄存器单元的驱动方法的流程图。如图12所示，驱动方法1200可以包括步骤1201，第一控制阶段(本公开中也称作“第一上拉阶段”)，经由显示输入子电路将显示上拉信号输入到第一上拉节点。步骤1202，第一输出阶段，在第一上拉节点的控制下经由输出子电路输出第一输出信号。步骤1203，在第一输出阶段，经由消隐输入子电路接收随机输入信号，在所述随机输入信号的控制下对消隐上拉控制节点进行充电。步骤1204，第二控制阶段(本公开中也称作是“第二上拉阶段”)，经由消隐输入子电路将消隐上拉信号输入到第一上拉节点。步骤1205，第二输出阶段。在第一上拉节点的控制下经由输出子电路输出第二输出信号。
在一些实施例中，驱动方法1200还可以包括步骤1203b，显示复位阶段，在显示复位控制信号的控制下对第一上拉节点进行复位。
在一些实施例中，驱动方法1200还可以包括步骤1205b，消隐复位阶段，在消隐复位控制信号的控制下对第一上拉节点和/或消隐上拉控制节点进行复位。
根据本公开实施例的用于移位寄存器单元的驱动方法，可以根据随机信号随机向消隐输入子电路输入消隐上拉信号，从而使得移位寄存器单元实现随机输出的消隐输出信号。
本公开的至少一实施例还提供了一种显示装置，包括本发明实施例提供的上述栅极驱动电路，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
所属领域的技术人员可以清楚地了解到本公开的实施例可借助软件加必需的通用硬件的方式来实现，当然也可以通过专用的硬件，但很多情况下前者可能是优选的实施方式。基于这样的理解，本发明的技术方案本质上以软件、硬件、固件或它们的任意组合的方式体现，该计算机软件产品存储在可读取的存储介质中，如磁性存储介质(例如硬盘)或电子存储介质(例如ROM、闪存)等，包括若干指令用以使得一台计算设备(可以是计算机、服务器或者网络设备等)执行本发明各个实施例所述的方法。
除非另有定义，这里使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
上面是对本发明的说明，而不应被认为是对其的限制。尽管描述了本发明的若干示例性实施例，但本领域技术人员将容易地理解，在不背离本发明的新颖教学和优点的前提下可以对示例性实施例进行许多修改。因此，所有这些修改都意图包含在权利要求书所限定的本发明范围内。应当理解，上面是对本发明的说明，而不应被认为是限于所公开的特定实施例，并且对所公开的实施例以及其他实施例的修改意图包含在所附权利要求书的范围内。本发明由权利要求书及其等效物限定。

Claims (18)

1.一种移位寄存器单元，包括：
第一输入子电路，配置成从显示输入端接收显示输入信号，并根据显示输入信号在一帧的显示时段将显示输出控制信号输入到所述第一节点；
第二输入子电路，配置成在一帧的显示时段接收随机输入信号，并根据所述随机输入信号在一帧的消隐时段将消隐输出控制信号输入到第一节点；以及
输出子电路，配置成在所述第一节点的控制下，经由输出端输出复合输出信号。
2.根据权利要求1所述的移位寄存器单元，其中所述随机输入信号是显示时段期间在随机的一个时钟周期内输入的脉冲信号。
3.根据权利要求1所述的移位寄存器单元，其中，所述第二输入子电路包括：
充电子电路，配置成根据所述随机输入信号对消隐控制节点进行充电；
存储子电路，其一端连接所述消隐控制节点，配置成根据所述随机输入信号存储消隐控制信号；以及
隔离子电路，配置成在一帧的消隐时段，根据所述消隐控制信号将所述消隐输出控制信号输入到所述第一节点。
4.根据权利要求3所述的移位寄存器单元，还包括：
显示复位子电路，配置成在显示复位控制信号的控制下对所述第一节点进行复位。
5.根据权利要求4所述的移位寄存器单元，还包括：
消隐复位子电路，配置成在一帧的消隐时段结束前，在消隐复位控制信号的控制下对所述消隐控制节点以及所述第一节点进行复位。
6.根据权利要求5所述的移位寄存器单元，其中。
所述输出子电路包括至少一个移位信号输出端以及至少一个像素信号输出端。
7.根据权利要求6所述的移位寄存器单元，还包括：
下拉控制子电路，配置成根据所述第一节点控制下拉节点的电位；以及
下拉子电路，配置成在所述下拉节点的控制下，将所述第一节点和所述输出端下拉为非工作电位。
8.根据权利要求3所述的移位寄存器单元，其中，
所述充电子电路包括充电晶体管，其第一极连接所述输出端，控制极输入所述随机输入信号，其第二极连接所述消隐控制节点；
所述存储子电路包括第一电容，其第一端连接所述消隐控制节点；以及
所述隔离子电路包括第一隔离晶体管和第二隔离晶体管，其中所述第一隔离晶体管的控制端连接所述消隐控制节点，所述第二隔离晶体管的第一极连接所述第一隔离晶体管的第二极，第二极连接所述第一节点，控制极连接隔离控制信号线。
9.根据权利要求1所述移位寄存器单元，其中，
所述第一输入子电路包括显示输入晶体管，其第一极连接所述第一节点，第二极和/或控制极连接所述显示输入端；以及
所述输出子电路包括输出晶体管和输出电容，其中所述输出晶体管的第一极连接输出时钟信号线，第二极连接输出端，控制极连接所述第一节点，所述输出电容的第一端连接所述第一节点，第二端连接所述输出端。
10.根据权利要求4所述的移位寄存器单元，其中，
所述显示复位子电路包括显示复位晶体管，其第一极连接所述第一节点，控制极连接显示复位控制端，第二极连接显示复位信号线。
11.根据权利要求5所述的移位寄存器单元，其中，所述消隐复位子电路包括第一消隐复位晶体管以及第二消隐复位晶体管，其中所述第一消隐复位晶体管的第一极连接所述消隐控制节点，控制极连接消隐复位控制端，第二极连接第一消隐复位信号线，所述第一消隐复位晶体管配置成在消隐复位控制信号的控制下对所述消隐控制节点进行复位；以及
所述第二消隐复位晶体管的第一极连接所述第一节点，控制极连接消隐复位控制端，第二极连接第二消隐复位信号线，所述第二消隐复位晶体管配置成在消隐复位控制信号的控制下对所述第一节点进行复位。
12.根据权利要求7所述的移位寄存器单元，其中
所述下拉控制子电路包括第一下拉控制晶体管和第二下拉控制晶体管，其中所述第一下拉控制晶体管的第一极和控制极相连并连接到下拉控制信号线，第二极连接下拉节点，所述第二下拉控制晶体管的第一极连接所述下拉节点，控制极连接所述第一节点，第二极连接下拉信号线；以及
所述下拉子电路包括第一下拉晶体管和第二下拉晶体管，其中所述第一下拉晶体管的第一极连接所述第一节点，控制极连接所述下拉节点，第二极连接下拉信号线，所述第二下拉晶体管的第一极连接所述输出端，控制极连接所述下拉节点，第二极连接下拉信号线。
13.一种栅极驱动电路，包括级联的N行移位寄存器单元，所述移位寄存器单元为根据权利要求1-12中任一项所述的移位寄存器单元，其中，
第i级的移位寄存器单元的显示输入端与第i-1级的移位寄存器单元的输出端连接，第i级的移位寄存器单元的输出端与第i-1级的移位寄存器单元的显示复位端连接，其中N为大于2的整数，1＜i≤N；
第1级的移位寄存器单元的显示输入端连接到显示信号线；
第N级的移位寄存器单元的显示复位控制端与显示复位信号线连接。
14.一种显示装置，其特征在于，包括根据权利要求13所述的栅极驱动电路。
15.一种应用于根据权利要求1-12中任一项所述的移位寄存器单元的驱动方法，包括：
在一帧的显示时段，包括
第一控制阶段，经由第一输入子电路将显示输出控制信号输入到第一节点；以及
第一输出阶段，在所述第一节点的控制下经由输出子电路输出第一输出信号；
其中在第一输出阶段，经由第二输入子电路接收随机输入信号，在所述随机输入信号的控制下对消隐控制节点进行充电；
在一帧的消隐时段，包括
第二控制阶段，经由第二输入子电路将消隐输出控制信号输入到所述第一节点；以及
第二输出阶段，在所述第一节点的控制下经由输出子电路输出第二输出信号。
16.根据权利要求15所述的驱动方法，其中所述随机输入信号是显示时段期间在随机的一个时钟周期内输入的脉冲信号。
17.根据权利要求15所述的驱动方法，还包括：
显示复位阶段，在显示复位控制信号的控制下对所述第一节点进行复位。
18.根据权利要求15所述的驱动方法，还包括：
消隐复位阶段，在消隐复位控制信号的控制下对所述第一节点和所述消隐控制节点进行复位。
CN201810852378.2A 2018-07-27 2018-07-27 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法 Pending CN108682397A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810852378.2A CN108682397A (zh) 2018-07-27 2018-07-27 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
US16/385,699 US10825539B2 (en) 2018-07-27 2019-04-16 Shift register unit, gate driving circuit, display apparatus and driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810852378.2A CN108682397A (zh) 2018-07-27 2018-07-27 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法

Publications (1)

Publication Number Publication Date
CN108682397A true CN108682397A (zh) 2018-10-19

Family

ID=63815089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810852378.2A Pending CN108682397A (zh) 2018-07-27 2018-07-27 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法

Country Status (2)

Country Link
US (1) US10825539B2 (zh)
CN (1) CN108682397A (zh)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192171A (zh) * 2018-10-24 2019-01-11 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN109920379A (zh) * 2018-10-25 2019-06-21 合肥鑫晟光电科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109920465A (zh) * 2018-11-09 2019-06-21 合肥鑫晟光电科技有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN109935197A (zh) * 2018-02-14 2019-06-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN110114817A (zh) * 2019-03-25 2019-08-09 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
WO2019157861A1 (zh) * 2018-02-14 2019-08-22 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示装置以及驱动方法
CN110428772A (zh) * 2019-08-30 2019-11-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示面板
WO2020124376A1 (zh) * 2018-12-18 2020-06-25 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路以及显示装置
WO2020142923A1 (zh) * 2019-01-09 2020-07-16 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
WO2020168798A1 (zh) * 2019-02-22 2020-08-27 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及其驱动方法和显示装置
CN111937066A (zh) * 2019-01-02 2020-11-13 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN112309295A (zh) * 2019-07-29 2021-02-02 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置
WO2021022554A1 (zh) * 2019-08-08 2021-02-11 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
EP3783596A3 (en) * 2019-08-23 2021-06-09 Samsung Display Co., Ltd. Scan signal driver and a display device including the same
CN113241034A (zh) * 2021-05-31 2021-08-10 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路及其控制方法
EP3889960A4 (en) * 2018-11-29 2022-07-27 Boe Technology Group Co., Ltd. SHIFT REGISTER, GATE DRIVE CIRCUIT, DISPLAY DEVICE AND DRIVE METHOD
EP3872798A4 (en) * 2018-10-24 2022-08-03 Boe Technology Group Co., Ltd. ELECTRONIC PANEL, DISPLAY DEVICE AND CONTROL METHOD
EP3882902A4 (en) * 2018-11-13 2022-08-24 Boe Technology Group Co., Ltd. SHIFT REGISTER AND CONTROL METHOD THEREOF, GATE DRIVER CIRCUIT, MATRIX SUBSTRATE AND DISPLAY DEVICE
US11475824B2 (en) 2018-02-14 2022-10-18 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register, gate driving circuit, display apparatus and driving method
US11545093B2 (en) * 2020-01-22 2023-01-03 Hefei Boe Joint Technology Co., Ltd. Shift register, gate driving circuit, display device and gate driving method
US11688318B2 (en) 2019-08-08 2023-06-27 Hefei Boe Joint Technology Co., Ltd. Shift register unit comprising input circuit, first control circuit, blanking control circuit, first output circuit, and second output circuit, driving method, gate driving circuit, and display device
WO2024016256A1 (zh) * 2022-07-21 2024-01-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和栅极驱动方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108597438B (zh) * 2018-07-03 2020-12-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
FR3092721B1 (fr) * 2019-02-11 2021-09-10 Isorg Détecteur matriciel ayant un effet pair/impair réduit
KR20220086869A (ko) * 2020-12-17 2022-06-24 엘지디스플레이 주식회사 게이트 구동 회로 및 게이트 구동회로를 포함하는 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170078978A (ko) * 2015-12-29 2017-07-10 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치 및 그 구동방법
CN109935185A (zh) * 2018-07-18 2019-06-25 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3118845B1 (en) * 2014-03-10 2019-05-29 LG Display Co., Ltd. Display device and a method for driving same
KR102457156B1 (ko) * 2015-09-09 2022-10-24 삼성디스플레이 주식회사 게이트 구동회로를 포함하는 표시 장치 및 그것의 구동 방법
KR20170037774A (ko) * 2015-09-25 2017-04-05 삼성디스플레이 주식회사 데이터 구동 회로 및 이를 포함하는 표시 장치
KR102338948B1 (ko) * 2017-05-22 2021-12-14 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170078978A (ko) * 2015-12-29 2017-07-10 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치 및 그 구동방법
CN109935185A (zh) * 2018-07-18 2019-06-25 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769455B2 (en) 2018-02-14 2023-09-26 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register unit set, gate driving circuit and display apparatus
US11475824B2 (en) 2018-02-14 2022-10-18 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register, gate driving circuit, display apparatus and driving method
US11455956B2 (en) 2018-02-14 2022-09-27 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register, gate driving circuit, display apparatus and driving method
CN109935197A (zh) * 2018-02-14 2019-06-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
US11769457B2 (en) 2018-02-14 2023-09-26 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register unit set, gate driving circuit and display apparatus
WO2019157862A1 (zh) * 2018-02-14 2019-08-22 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示装置以及驱动方法
WO2019157861A1 (zh) * 2018-02-14 2019-08-22 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示装置以及驱动方法
CN109935197B (zh) * 2018-02-14 2021-02-26 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
US11688326B2 (en) 2018-02-14 2023-06-27 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register, gate driving circuit, display apparatus and driving method
US11735086B2 (en) 2018-02-14 2023-08-22 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register, gate driving circuit, display apparatus and driving method
US11450252B2 (en) 2018-02-14 2022-09-20 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register, gate driving circuit, display apparatus and driving method
US11087855B2 (en) 2018-10-24 2021-08-10 Boe Technology Group Co., Ltd. Shift register unit and driving method, gate drive circuit and display device
EP3872798A4 (en) * 2018-10-24 2022-08-03 Boe Technology Group Co., Ltd. ELECTRONIC PANEL, DISPLAY DEVICE AND CONTROL METHOD
CN109192171A (zh) * 2018-10-24 2019-01-11 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
WO2020083275A1 (zh) * 2018-10-25 2020-04-30 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
US11410608B2 (en) 2018-10-25 2022-08-09 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register circuitry, gate driving circuit, display device, and driving method thereof
CN109920379A (zh) * 2018-10-25 2019-06-21 合肥鑫晟光电科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109920465B (zh) * 2018-11-09 2020-12-22 合肥鑫晟光电科技有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
WO2020093886A1 (zh) * 2018-11-09 2020-05-14 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN109920465A (zh) * 2018-11-09 2019-06-21 合肥鑫晟光电科技有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US11295827B2 (en) 2018-11-09 2022-04-05 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register and method for driving the same, gate driving circuit and display apparatus
EP3882902A4 (en) * 2018-11-13 2022-08-24 Boe Technology Group Co., Ltd. SHIFT REGISTER AND CONTROL METHOD THEREOF, GATE DRIVER CIRCUIT, MATRIX SUBSTRATE AND DISPLAY DEVICE
EP3889960A4 (en) * 2018-11-29 2022-07-27 Boe Technology Group Co., Ltd. SHIFT REGISTER, GATE DRIVE CIRCUIT, DISPLAY DEVICE AND DRIVE METHOD
JP7477460B2 (ja) 2018-11-29 2024-05-01 京東方科技集團股▲ふん▼有限公司 シフトレジスタ、ゲート駆動回路、表示装置および駆動方法
CN111788624A (zh) * 2018-12-18 2020-10-16 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路以及显示装置
WO2020124376A1 (zh) * 2018-12-18 2020-06-25 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路以及显示装置
US11568790B2 (en) 2019-01-02 2023-01-31 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register for random compensation for sub-pixel row, driving method thereof, gate driving circuit, and display device
EP3907730A4 (en) * 2019-01-02 2022-08-17 BOE Technology Group Co., Ltd. SHIFT REGISTER AND CORRESPONDING DRIVING METHOD, GATE DRIVING CIRCUIT AND DISPLAY DEVICE
CN111937066A (zh) * 2019-01-02 2020-11-13 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
JP2022523280A (ja) * 2019-01-02 2022-04-22 京東方科技集團股▲ふん▼有限公司 シフトレジスタ及びその駆動方法、ゲート駆動回路並びに表示装置
JP7438130B2 (ja) 2019-01-02 2024-02-26 京東方科技集團股▲ふん▼有限公司 シフトレジスタ及びその駆動方法、ゲート駆動回路並びに表示装置
CN111684528A (zh) * 2019-01-09 2020-09-18 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN111684528B (zh) * 2019-01-09 2023-08-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
WO2020142923A1 (zh) * 2019-01-09 2020-07-16 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US11302257B2 (en) * 2019-01-09 2022-04-12 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register, driving method thereof, gate driving circuit, and display device
WO2020168798A1 (zh) * 2019-02-22 2020-08-27 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及其驱动方法和显示装置
US11200825B2 (en) 2019-02-22 2021-12-14 Hefei Boe Joint Technology Co., Ltd. Shift register unit with reduced transistor count and method for driving the same, gate driving circuit and method for driving the same, and display apparatus
US11232763B2 (en) 2019-03-25 2022-01-25 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register and driving method for compensating for linear pattern appearing on display device
CN110114817B (zh) * 2019-03-25 2022-09-13 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN110114817A (zh) * 2019-03-25 2019-08-09 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN112309295B (zh) * 2019-07-29 2023-12-08 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置
CN112309295A (zh) * 2019-07-29 2021-02-02 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置
CN112639947A (zh) * 2019-08-08 2021-04-09 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
WO2021022554A1 (zh) * 2019-08-08 2021-02-11 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
US11688318B2 (en) 2019-08-08 2023-06-27 Hefei Boe Joint Technology Co., Ltd. Shift register unit comprising input circuit, first control circuit, blanking control circuit, first output circuit, and second output circuit, driving method, gate driving circuit, and display device
US11244595B2 (en) 2019-08-08 2022-02-08 Hefei Boe Joint Technology Co., Ltd. Shift register unit comprising input circuit, first control circuit, blanking control circuit, first output circuit, and second output circuit, driving method, gate driving circuit, and display device
EP3783596A3 (en) * 2019-08-23 2021-06-09 Samsung Display Co., Ltd. Scan signal driver and a display device including the same
US11238809B2 (en) 2019-08-23 2022-02-01 Samsung Display Co., Ltd. Scan signal driver and a display device including the same
US11436961B2 (en) 2019-08-30 2022-09-06 Hefei Boe Joint Technology Co., Ltd. Shift register and method of driving the same, gate driving circuit and display panel
CN110428772A (zh) * 2019-08-30 2019-11-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示面板
CN110428772B (zh) * 2019-08-30 2021-09-24 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示面板
US11545093B2 (en) * 2020-01-22 2023-01-03 Hefei Boe Joint Technology Co., Ltd. Shift register, gate driving circuit, display device and gate driving method
CN113241034A (zh) * 2021-05-31 2021-08-10 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路及其控制方法
WO2024016256A1 (zh) * 2022-07-21 2024-01-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和栅极驱动方法

Also Published As

Publication number Publication date
US20200035316A1 (en) 2020-01-30
US10825539B2 (en) 2020-11-03

Similar Documents

Publication Publication Date Title
CN108682397A (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN109935196A (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN109935209B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
WO2020024641A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN109935208A (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN109935200A (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN101594135B (zh) 自举电路及使用该电路的移位寄存器和显示装置
CN108806611A (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN106875911A (zh) 移位寄存器单元、栅极驱动电路及其驱动方法
CN109935197A (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN109935198A (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109166542A (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN103500561B (zh) 一种栅极驱动电路
CN105304009B (zh) 移位寄存器及其驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181019